JP2024072370A - 半導体装置、および通信システム - Google Patents

Abstract

【課題】差動電圧方式による通信が可能な送受信装置に接続した場合に生じる誤動作を抑制することが可能となる半導体装置を提供する。【解決手段】半導体装置（１）は、受信データ（ＲＸ）を受信し、かつ送信データ（ＴＸ）を送信するように構成される通信部（１１）を備え、前記通信部は、カウンタ（１１Ｂ）と、自己の半導体装置が前記受信データに設定された対象デバイス以外であった場合に、前記送信データをモニタし、前記送信データでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると前記カウンタによるカウントをリセットするように構成される同期部（１１Ｃ）と、を有する。【選択図】図８

Description

本開示は、半導体装置、および通信システムに関する。

シリアル通信機能を備えた半導体装置が種々のアプリケーションで利用されている。

なお、シリアル通信に関する回路技術の一例は、特許文献１に開示されている。

特開２０１７－２２４９４６号公報

例えば車載用途などにおいて、上記半導体装置は、ＭＣＵ（Micro Controller Unit）との間で通信をする場合に、ＣＡＮ（Controller Area Network）バスを介して通信を行う場合がある。ＣＡＮは、国際標準規格のＩＳＯ１１８９８等で標準化されているシリアル通信プロトコルである。ＣＡＮでは、２本の通信線に発生する電圧差のレベルによってデータを送信する差動電圧方式が用いられる。

上記のようにＣＡＮバスを用いて通信を行う場合、シリアルデータとＣＡＮ信号との間の変換を行うＣＡＮトランシーバが用いられる。上記半導体装置では、このようなＣＡＮトランシーバに接続した場合に生じる誤動作を抑制することが要望される。

本開示は、差動電圧方式による通信が可能な送受信装置に接続した場合に生じる誤動作を抑制することが可能となる半導体装置を提供することを目的とする。

本開示の一態様に係る半導体装置は、
シリアルデータである受信データが入力されるように構成される受信データ入力端子と、
シリアルデータである送信データが出力されるように構成される送信データ出力端子と、
前記受信データを受信し、かつ前記送信データを送信するように構成される通信部と、
を備え、
前記通信部は、
カウンタと、
自己の半導体装置が前記受信データに設定された対象デバイス以外であった場合に、前記送信データをモニタし、前記送信データでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると前記カウンタによるカウントをリセットするように構成される同期部と、
を有する構成としている。

また、本開示の一態様に係る半導体装置は、
シリアルデータである受信データが入力されるように構成される受信データ入力端子と、
シリアルデータである送信データが出力されるように構成される送信データ出力端子と、
前記受信データを受信し、かつ前記送信データを送信するように構成される通信部と、
を備え、
前記通信部は、
カウンタと、
自己の半導体装置が前記受信データに設定された対象デバイス以外であった場合に、前記受信データをモニタし、前記受信データでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると前記カウンタによるカウントをリセットするように構成される同期部と、
を有する構成としている。

本開示の例示的な半導体装置によれば、差動電圧方式による通信が可能な送受信装置に接続した場合に生じる誤動作を抑制することが可能となる。

図１は、本開示の例示的な実施形態に係る通信システムの構成を示す図である。 図２は、本開示の別の例示的な実施形態に係る通信システムの構成を示す図である。 図３は、ＣＡＮトランシーバの構成例を示す図である。 図４は、半導体装置の一部のブロック構成を示す図である。 図５は、図２に示す通信システムにおいて比較例に係る半導体装置を用いた場合のＲｅａｄ処理を示すタイミングチャートである。 図６は、図１に示す通信システムにおいて比較例に係る半導体装置を用いた場合のＲｅａｄ処理を示すタイミングチャートである。 図７Ａは、デバイス＃２におけるアイドル状態へ遷移するタイミング付近の受信データＲＸおよび内部状態の一例を示すタイミングチャートである。 図７Ｂは、デバイス＃２におけるアイドル状態へ遷移するタイミング付近の受信データＲＸおよび内部状態の別例を示すタイミングチャートである。 図８は、本開示の第１実施形態に係る半導体装置における通信部の構成を示す図である。 図９は、図１に示す通信システムにおいて第１実施形態に係る半導体装置を用いた場合のＲｅａｄ処理を示すタイミングチャートである。 図１０は、本開示の第２実施形態に係る半導体装置における通信部の構成を示す図である。 図１１は、図１に示す通信システムにおいて第２実施形態に係る半導体装置を用いた場合のＲｅａｄ処理を示すタイミングチャートである。 図１２は、本開示の第３実施形態に係る半導体装置における通信部の構成を示す図である。 図１３は、図１に示す通信システムにおいて第３実施形態に係る半導体装置を用いた場合のＲｅａｄ処理を示すタイミングチャートである。

以下、本開示の例示的な実施形態について、図面を参照して説明する。

＜１．通信システム＞
図１は、本開示の例示的な実施形態に係る通信システム１０１の構成を示す図である。通信システム１０１は、ｎ個（ｎは２以上の整数）のデバイス１と、ＭＣＵ２と、ＣＡＮトランシーバ３と、ＣＡＮバス４と、ＣＡＮトランシーバ５と、を備える。通信システム１０１は、一例として車載用としており、以下説明する他の通信システムについても同様である。

ＭＣＵ２とＣＡＮトランシーバ３との間では、ＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）による通信が行われる。ＵＡＲＴは、２つのデバイス間でシリアルデータを交換するためのプロトコルである。ＵＡＲＴでは、送信側と受信側の間で２本のラインにより双方向の通信が行われる。

ＣＡＮトランシーバ３，５との間では、ＣＡＮバス４による通信が行われる。ＣＡＮトランシーバ３は、ＴＸＤ（送信データ入力）端子３ＡとＲＸＤ（受信データ出力）端子３Ｂを有する。ＣＡＮトランシーバ３は、ＴＸＤ端子３Ａに入力されたデータをＣＡＮバス４へ出力し、ＣＡＮバス４から入力されたデータをＲＸＤ端子３Ｂから出力する。

ＣＡＮトランシーバ５は、ＲＸＤ端子５ＡとＴＸＤ端子５Ｂを有する。ＣＡＮトランシーバ５は、ＴＸＤ端子５Ｂに入力されたデータをＣＡＮバス４へ出力し、ＣＡＮバス４から入力されたデータをＲＸＤ端子５Ａから出力する。

半導体装置１は、所定機能の回路が集積化されたＩＣ（集積回路）であり、例えばＬＥＤ（発光ダイオード）ドライバＩＣとして構成される。なお、ｎ個の半導体装置１は、全てが同じ機能のデバイスとは限らない。

半導体装置１は、ＲＸ（受信データ入力）端子１ＡとＴＸ（送信データ出力）端子１Ｂを有する。ｎ個のＲＸ端子１Ａは、ＲＸＤ端子５Ａに共通接続される。ｎ個のＴＸ端子１Ｂは、ＴＸＤ端子５Ｂに共通接続される。

ｎ個の半導体装置１は同じプロトコルに対応しているため、ｎ個の半導体装置１を同じＣＡＮトランシーバ５に共通接続することができる。ＲＸＤ端子５Ａから出力される受信データＲＸは、ｎ個のＲＸ端子１Ａに入力される。受信データＲＸには、ｎ個の半導体装置１のうちいずれかのデバイスアドレスが指定されている。また、ＴＸ端子１Ｂから出力される送信データＴＸは、ＴＸＤ端子５Ｂに入力される。

ＭＣＵ２およびＣＡＮトランシーバ３は、基板６に設けられる。ｎ個の半導体装置１およびＣＡＮトランシーバ５は、基板６とは異なる基板７に設けられる。基板６と基板７とは図示しないハーネスにより接続される。ＣＡＮバス４は当該ハーネスにより設けられる。

図２は、図１とは別の通信システム１０２の構成を示す図である。通信システム１０２は、ＭＣＵ２と、ｎ個の半導体装置１と、を備えている。ＭＣＵ２およびｎ個の半導体装置１は、同一の基板８に設けられる。すなわち、通信システム１０２では、ＣＡＮトランシーバは用いられず、ハーネスは不要である。

ｎ個のＲＸ端子１Ａは、ＭＣＵ２のＲＸＤ端子２Ａに共通接続される。ｎ個のＴＸ端子１Ｂは、ＭＣＵ２のＴＸＤ端子２Ｂに共通接続される。

＜２．ＣＡＮトランシーバの構成＞
図３は、先述した図１における通信システム１０１で用いられるＣＡＮトランシーバ３，５の構成を示す図である。ＣＡＮトランシーバ３，５は、ドライバ制御部９１と、ドライバ９２と、レシーバ９３と、出力部９４と、を有する。また、ＣＡＮトランシーバ３，５は、ＴＸＤ端子と、ＲＸＤ端子と、ＣＡＮＨ端子と、ＣＡＮＬ端子と、を有する。

ＣＡＮＨ端子およびＣＡＮＬ端子は、それぞれＣＡＮバス４の各ラインに接続される。ＣＡＮＨ端子とＣＡＮＬ端子との間には、終端抵抗Ｒ１，Ｒ２が直列に接続される。終端抵抗の抵抗値は、ＩＳＯ１１８９８で定められており、終端抵抗Ｒ１、Ｒ２のそれぞれは、６０Ωの抵抗により構成される。抵抗Ｒ１，Ｒ２同士が接続される接続ノードＮ１には、キャパシタＣ１の一端が接続される。

ドライバ９２は、ＰＭＯＳトランジスタ（ＰチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor））９２Ａと、ダイオード９２Ｂと、ＮＭＯＳトランジスタ（ＮチャネルＭＯＳＦＥＴ）９２Ｃと、ダイオード９２Ｄと、を有する。ＰＭＯＳトランジスタ９２Ａのソースは、電源電圧ＶＣＣの印加端に接続される。ＰＭＯＳトランジスタ９２Ａのドレインは、ダイオード９２Ｂのアノードに接続される。ダイオード９２Ｂのカソードは、ＣＡＮＨ端子に接続される。ＮＭＯＳトランジスタ９２Ｃのソースは、接地端に接続される。ＮＭＯＳトランジスタ９２Ｃのドレインは、ダイオード９２Ｄのカソードに接続される。ダイオード９２Ｄのアノードは、ＣＡＮＬ端子に接続される。ダイオード９２Ｂ，９２Ｄは、サージ発生時の逆流防止に使用される。

ドライバ制御部９１は、ＴＸＤ端子を介して外部から入力される送信データＴＸに基づいてＰＭＯＳトランジスタ９２ＡおよびＮＭＯＳトランジスタ９２Ｃのオンオフを制御する。

より具体的には、ＰＭＯＳトランジスタ９２ＡおよびＮＭＯＳトランジスタ９２Ｃをオン状態とした場合、終端抵抗Ｒ１，Ｒ２を流れる電流は共通であるので、終端抵抗Ｒ１，Ｒ２にそれぞれ生じる電圧降下は同一となり、ＣＡＮＨ端子に生じるハイサイド信号ＣＡＮＨは、接続ノードＮ１の電圧（＝中点電圧）から電圧降下分だけ高い電圧となり、ＣＡＮＬ端子に生じるローサイド信号ＣＡＮＬは、接続ノードＮ１の電圧（＝中点電圧）から電圧降下分だけ低い電圧となる。この場合、ハイサイド信号ＣＡＮＨはハイレベル、ローサイド信号ＣＡＮＬはローレベルとなる。

ここで、ＣＡＮＨ端子、ＣＡＮＬ端子は、それぞれ抵抗Ｒ９１，Ｒ９２を介して電源電圧ＶＣＣ２の印加端に接続される。ＰＭＯＳトランジスタ９２ＡおよびＮＭＯＳトランジスタ９２Ｃをオフ状態とした場合、比較的に高い抵抗値である抵抗Ｒ９１，Ｒ９２の作用により、接続ノードＮ１の電圧は第２電源電圧ＶＣＣ２に緩やかに近づけられる。第２電源電圧ＶＣＣ２は、ハイサイド信号ＣＡＮＨのローレベルおよびローサイド信号ＣＡＮＬのハイレベルであり、上記中間電圧と同じ電圧である。

このように、ＴＸＤ端子に入力された送信データＴＸがＣＡＮＨ端子およびＣＡＮＬ端子からＣＡＮバス４へ出力される。

一方、出力部９４は、ＰＭＯＳトランジスタ９４ＡおよびＮＭＯＳトランジスタ９４Ｂを有する。ＰＭＯＳトランジスタ９４Ａのソースは、電源電圧ＶＣＣの印加端に接続される。ＰＭＯＳトランジスタ９４Ａのドレインは、ＮＭＯＳトランジスタ９４ＢのドレインにノードＮ９２で接続される。ＮＭＯＳトランジスタ９４Ｂのソースは、接地端に接続される。レシーバ９３には、ＣＡＮＨ端子の電圧およびＣＡＮＬ端子の電圧がそれぞれ入力される。レシーバ９３の出力端は、ＰＭＯＳトランジスタ９４ＡのゲートとＮＭＯＳトランジスタ９４Ｂのゲートが接続されるノードＮ９１に接続される。ノードＮ９２は、ＲＸＤ端子に接続される。

レシーバ９３は、入力される電圧の差分に応じてハイレベルまたはローレベルの信号をノードＮ９１に印加させる。従って、出力部９４は、レシーバ９３の出力を論理反転させた信号をＲＸＤ端子から受信データＲＸとして外部に出力する。このように、ＣＡＮバス４から入力されたデータがＲＸＤ端子から出力される。

＜３．比較例＞
ここで、本開示の実施形態について説明する前に、対比するための比較例について説明する。これにより、課題がより明らかとなる。

＜３－１．半導体装置の構成＞
図４は、半導体装置１の一部のブロック構成を示す図である。半導体装置１は、ＵＡＲＴ通信を行うための通信部１１を備える。なお、半導体装置１は、その他の図４に図示しない機能ブロックを備えてもよい。例えば、半導体装置１がＬＥＤドライバである場合は、ＬＥＤ駆動に関するブロック機能（ＤＣ／ＤＣコンバータ機能、電流ドライバなど）を備える。

通信部１１は、ＲＸ端子１Ａを介して受信データＲＸを受信する。通信部１１は、ＴＸ端子１Ｂを介して送信データＴＸを出力する。通信部１１は、データを格納するためのレジスタ１１Ａを有する。また、通信部１１は、内部状態（internal state）を遷移制御するためにクロックＣＬＫをカウントするカウンタ１１Ｂを有する。

＜３－２．受信データの構成＞
ここでは、図５に示すタイミングチャートを用いて受信データＲＸのデータ構成について説明する。なお、図５の詳細については、後述する。

ＵＡＲＴでは、フレームと呼ばれるデータ単位により通信が行われる。フレームは、スタートビットからストップビットまでのビットデータで構成される。スタートビットはローレベル、ストップビットはハイレベルとなる。スタートビットとストップビットの間には、所定ビット数のビットデータが配置される。例えば、上記所定ビット数が８ビットの場合、フレームは１０ビットのビットデータから構成される。

図５に示すように、受信データＲＸは、同期フレームＳＹＮ、デバイスフレームＤＶ、データ数フレームＮＤ、レジスタアドレスフレームＡＤ、データフレームＤＴ、ＣＲＣ（Cyclic Redundancy Check）フレームＣＲＬ、およびＣＲＣフレームＣＲＨを先頭から順に有する。

同期フレームＳＹＮは、半導体装置１にボーレートを設定するためのビットデータである。なお、ボーレートとは、デジタルデータを１秒間で何回変調することができるかを示す指標値である。例えば、１回の変調で１ビットのデジタルデータを送信するシリアル通信では、ボーレートを通信速度の指標値（単位はｂｐｓ［bit per second］）として理解することができる。

デバイスフレームＤＶは、デバイスアドレスおよびＲｅａｄ／Ｗｒｉｔｅビットなどを含む。デバイスアドレスは、対象デバイス（半導体装置１）のアドレスを示すビットデータである。Ｒｅａｄ／Ｗｒｉｔｅビットは、ＲｅａｄあるいはＷｒｉｔｅを示すビットデータである。Ｒｅａｄは、半導体装置１からのデータ読出し（Ｒｅａｄ処理）を示し、Ｗｒｉｔｅは、半導体装置１へのデータ書き込み（Ｗｒｉｔｅ処理）を示す。

データ数フレームＮＤは、データフレームＤＴのフレーム数を示すビットデータである。レジスタアドレスフレームＡＤは、レジスタ１１Ａにおけるアドレスを示すビットデータである。データフレームＤＴは、受信データＲＸにより送信するデータ本体を示すビットデータである。ＣＲＣフレームＣＲＬ，ＣＲＨは、データフレームＤＴに対して付加される誤り検出符号を示すビットデータである。

＜３－３．ＣＡＮバスに接続しない場合＞
図５は、図２に示す通信システム１０２において比較例に係る半導体装置１を用いた場合のＲｅａｄ処理を示すタイミングチャートである。なお、以降の説明では便宜上、ｎ個の半導体装置１については、ｎ＝２であるとする。

図５および以降説明する他の図面において、上段から順に、デバイス＃１（半導体装置１）についての受信データＲＸ、送信データＴＸ、および通信部１１における内部状態を示し、さらにデバイス＃２（半導体装置１）についての受信データＲＸ、送信データＴＸ、および通信部１１における内部状態を示す。

図５に示すように、一例として受信データＲＸのデバイスフレームＤＶにおけるデバイスアドレスが２個の半導体装置１のうちデバイス＃１を示すとする。すなわち、デバイス＃１が対象デバイスに設定されたとする。また、受信データＲＸのデバイスフレームＤＶにおけるＲｅａｄ／Ｗｒｉｔｅビットには、Ｒｅａｄが設定されている。

この場合、デバイス＃１の通信部１１は、受信データＲＸを受信後、Ｒｅａｄ ｂａｃｋとして、送信データＴＸをＴＸ端子１Ｂから出力する。通信部１１は、レジスタ１１Ａから読み出したデータを読み出しデータフレームＲＤＴとして、送信データＴＸを出力する。通信部１１は、読み出しデータフレームＲＤＴを図５に示すように複数フレーム送信する場合は、最後の読み出しデータフレームＲＤＴの後にＣＲＣフレームＲＣＲＣＬおよびＣＲＣフレームＲＣＲＣＨを送信データＴＸとして出力する。

このとき、デバイス＃１の通信部１１では、送信データＴＸの送信タイミングに合わせて内部状態を遷移させる。なお、図５およびほかの図面において、ハッチングＨ１は、デバイス＃１の送信タイミングによるデータまたは内部状態を示す。

一方、対象デバイス以外のデバイス＃２の通信部１１では、受信データＲＸの受信後に、カウンタ１１ＢによるクロックＣＬＫのカウントに基づいて内部状態の遷移制御が行われる。遷移制御は、ボーレート（ｂｐｓ）およびクロックＣＬＫの周波数に基づいて行われる。デバイス＃２のクロックＣＬＫは、デバイス＃１のクロックＣＬＫと非同期であり、デバイス＃２では自己のタイミングで内部状態の遷移制御が行われる。なお、図５およびほかの図面において、黒塗りＢ１は、デバイス＃２のタイミングによる内部状態を示す。

＜３－４．ＣＡＮバスに接続する場合＞
図６は、図１に示す通信システム１０１において比較例に係る半導体装置１を用いた場合のＲｅａｄ処理を示すタイミングチャートである。すなわち、図６は、半導体装置１をＣＡＮトランシーバ５に接続する場合のタイミングチャートである。

図６においては、図５との相違点として、半導体装置１をＣＡＮトランシーバ５に接続するため、Ｒｅａｄ Ｂａｃｋとしてデバイス＃１が送信データＴＸを出力するときに、受信データＲＸに送信データＴＸと同様のデータが発生する。これは、先述したＣＡＮトランシーバ５の構成（図３）により、ＴＸＤ端子に入力された送信データＴＸがＣＡＮＨ端子およびＣＡＮＬ端子から出力されるときに、レシーバ９３および出力部９４を介してＲＸＤ端子から受信データＲＸが出力されるためである。

この場合、次のような課題が生じる。図６において、対象デバイスでないデバイス＃２の通信部１１は、デバイス＃１が送信データＴＸを送信しているときに、先述したようにデバイス＃１とは非同期であるデバイス＃２のタイミングで内部状態の遷移制御を行う。ＲＤａｔａ、およびＲＣＲＣ１６Ｌの後、ＲＣＲＣ１６Ｈが完了するとアイドル状態（ＩＤＬＥ）に遷移される（図６の破線枠）。

デバイス＃２の通信部１１では、カウンタ１１ＢによるクロックＣＬＫのカウントに基づいて内部状態の遷移制御が行われるが、サンプリング誤差によってアイドル状態へ遷移するタイミングにずれが生じる可能性がある。処理するフレーム数が多いほど、サンプリング誤差が蓄積して、上記タイミングのずれが大きくなる。

ここで、図７Ａおよび図７Ｂは、デバイス＃２におけるアイドル状態へ遷移するタイミング付近の受信データＲＸおよび内部状態を示すタイミングチャートである。すなわち、図７Ａおよび図７Ｂは、図６の破線枠における拡大図である。

図７Ａおよび図７Ｂは、データフレームがスタートビットとストップビットを除き８ビットのデータを含む場合、すなわち全体で１０ビットの場合を示す。図７Ａおよび図７Ｂでは、受信データＲＸにおける最後のＣＲＣフレームＲＣＲＣ１６Ｈの７ビット目Ｂ７、８ビット目Ｂ８、およびストップビットＳＴＯＰが図示される。内部状態がＲＣＲＣ１６Ｈからアイドル状態へ遷移するタイミングｔＢが、８ビット目Ｂ８とストップビットＳＴＯＰとの境界のタイミングｔＡと一致することが理想的である。

図７Ａは、タイミングｔＢの理想的なタイミングｔＡからのずれが小さい場合を示す。この場合、タイミングｔＢが７ビット目Ｂ７と８ビット目Ｂ８との境界のタイミングｔＣよりは後である。

しかしながら、図７Ｂは、タイミングｔＢの理想的なタイミングｔＡからのずれが大きい場合を示す。図７Ｂでは、タイミングｔＢが７ビット目Ｂ７と８ビット目Ｂ８との境界のタイミングｔＣよりも前である。これにより、図７Ｂに示すように、アイドル状態へ遷移してから、タイミングｔＣでの受信データＲＸのハイレベルからローレベルへの切り替わりを受信データＲＸのスタートビットと誤検出し、内部状態がＳＹＮＣへ遷移してしまう。なお、図７Ａの場合は、このような誤動作が発生しないので問題がない。

例えば、８ビットで１クロックずれるようなサンプリング誤差の場合、１０フレーム（１０ビット×１０）で１２．５クロックの誤差となり、許容されるずれの上限が３２クロックであるとすると、３２クロック×８ビット＝２５６ビットにより、２６フレームで誤動作が発生する可能性がある。

＜４．第１実施形態＞
上記のように、半導体装置１をＣＡＮトランシーバ５に接続した場合のＲｅａｄ ｂａｃｋにより発生する誤動作の課題を解決すべく、以下説明する各種実施形態が実施される。

図８は、本開示の第１実施形態に係る半導体装置１における通信部１１の構成を示す図である。本実施形態に係る通信部１１は、同期部１１Ｃを有する。同期部１１Ｃは、送信データＴＸをモニタ可能である。

図９は、図１に示す通信システム１０１において第１実施形態に係る半導体装置１を用いた場合のＲｅａｄ処理を示すタイミングチャートである。すなわち、図９は、半導体装置１をＣＡＮトランシーバ５に接続する場合のタイミングチャートである。

本実施形態では、対象デバイスであるデバイス＃１がＲｅａｄ ｂａｃｋとして送信データＴＸを出力するときに、対象デバイス以外であるデバイス＃２の通信部１１は、次のような動作を行う。ここでは、同期部１１Ｃが送信データＴＸをモニタし、送信データＴＸでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると、同期部１１Ｃはカウンタ１１ＢによるクロックＣＬＫのカウントをリセットする（図９の矢印）。これにより、サンプリング誤差は１フレーム内でしか蓄積されないため、内部状態がアイドル状態へ遷移するタイミングのずれを抑制し、誤動作を抑制することが可能となる。

なお、半導体装置１にＣＡＮトランシーバを接続しない通信システム１０２（図２）の場合でも、本実施形態では、対象デバイス以外のデバイス＃２の通信部１１では、デバイス＃１によるＲｅａｄ ｂａｃｋ時に、上記と同様に送信データＴＸをモニタする同期部１１Ｃを用いた制御を行うので、通信システムの形態によって制御を切り替える必要がない。

＜５．第２実施形態＞
図１０は、本開示の第２実施形態に係る半導体装置１における通信部１１の構成を示す図である。本実施形態に係る通信部１１は、同期部１１Ｃを有する。同期部１１Ｃは、送信データＲＸをモニタ可能である。

図１１は、図１に示す通信システム１０１において第２実施形態に係る半導体装置１を用いた場合のＲｅａｄ処理を示すタイミングチャートである。すなわち、図１１は、半導体装置１をＣＡＮトランシーバ５に接続する場合のタイミングチャートである。

本実施形態では、対象デバイスであるデバイス＃１がＲｅａｄ ｂａｃｋとして送信データＴＸを出力するときに、対象デバイス以外であるデバイス＃２の通信部１１は、次のような動作を行う。ここでは、同期部１１Ｃが受信データＲＸをモニタし、受信データＲＸでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると、同期部１１Ｃはカウンタ１１ＢによるクロックＣＬＫのカウントをリセットする（図１１の矢印）。これにより、サンプリング誤差は１フレーム内でしか蓄積されないため、内部状態がアイドル状態へ遷移するタイミングのずれを抑制し、誤動作を抑制することが可能となる。特に、本実施形態では、受信データＲＸとカウントを同期させるため、アイドル状態へ遷移するタイミングをより精度良く制御できる。

ただし、半導体装置１にＣＡＮトランシーバを接続しない通信システム１０２（図２）の場合は、Ｒｅａｄ ｂａｃｋ時に受信データＲＸは受信されないので、デバイス＃２の通信部１１は、同期部１１Ｃによる制御は行わない（例えば、先述した比較例によるカウント制御を実施）。

＜６．第３実施形態＞
図１２は、本開示の第３実施形態に係る半導体装置１における通信部１１の構成を示す図である。本実施形態に係る通信部１１は、同期部１１Ｃを有する。同期部１１Ｃは、送信データＲＸをモニタ可能である。また、本実施形態では、送信データＴＸを受信データＲＸに入力させる。

図１３は、図１に示す通信システム１０１において第３実施形態に係る半導体装置１を用いた場合のＲｅａｄ処理を示すタイミングチャートである。すなわち、図１３は、半導体装置１をＣＡＮトランシーバ５に接続する場合のタイミングチャートである。

本実施形態では、対象デバイスであるデバイス＃１がＲｅａｄ ｂａｃｋとして送信データＴＸを出力するときに、送信データＴＸが受信データＲＸに入力される。このとき、対象デバイス以外であるデバイス＃２の通信部１１は、次のような動作を行う。ここでは、同期部１１Ｃが受信データＲＸをモニタし、受信データＲＸでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると、同期部１１Ｃはカウンタ１１ＢによるクロックＣＬＫのカウントをリセットする（図１３の矢印）。これにより、サンプリング誤差は１フレーム内でしか蓄積されないため、内部状態がアイドル状態へ遷移するタイミングのずれを抑制し、誤動作を抑制することが可能となる。特に、本実施形態では、受信データＲＸとカウントを同期させるため、アイドル状態へ遷移するタイミングをより精度良く制御できる。

また、本実施形態では、半導体装置１にＣＡＮトランシーバを接続しない通信システム１０２（図２）の場合でも、デバイス＃１がＲｅａｄ ｂａｃｋとして送信データＴＸを出力するときに、送信データＴＸが受信データＲＸに入力される。従って、デバイス＃２の通信部１１は、同期部１１Ｃを用いた制御を行う。すなわち、本実施形態では、通信システムの形態によって制御を切り替える必要がない。

また、本実施形態では、受信データＲＸ（ＳＹＮＣからＣＲＣ１６Ｈまで）の受信時に、通信部１１では、受信データＲＸをモニタする同期部１１Ｃを用いて制御を行うので、送信データＴＸの出力時以外では受信データＲＸに基づき内部状態の遷移制御を行えばよい。

＜７．その他＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。

＜８．付記＞
以上のように、本開示の一態様に係る半導体装置（１）は、
シリアルデータである受信データ（ＲＸ）が入力されるように構成される受信データ入力端子（１Ａ）と、
シリアルデータである送信データ（ＴＸ）が出力されるように構成される送信データ出力端子（１Ｂ）と、
前記受信データを受信し、かつ前記送信データを送信するように構成される通信部（１１）と、
を備え、
前記通信部は、
カウンタ（１１Ｂ）と、
自己の半導体装置が前記受信データに設定された対象デバイス以外であった場合に、前記送信データをモニタし、前記送信データでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると前記カウンタによるカウントをリセットするように構成される同期部（１１Ｃ）と、を有する構成としている（第１の構成、図８）。

また、本開示の一態様に係る半導体装置（１）は、
シリアルデータである受信データ（ＲＸ）が入力されるように構成される受信データ入力端子（１Ａ）と、
シリアルデータである送信データ（ＴＸ）が出力されるように構成される送信データ出力端子（１Ｂ）と、
前記受信データを受信し、かつ前記送信データを送信するように構成される通信部（１１）と、
を備え、
前記通信部は、
カウンタ（１１Ｂ）と、
自己の半導体装置が前記受信データに設定された対象デバイス以外であった場合に、前記受信データをモニタし、前記受信データでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると前記カウンタによるカウントをリセットするように構成される同期部（１１Ｃ）と、を有する構成としている（第２の構成）。

また、上記第２の構成において、前記同期部（１１Ｃ）は、当該半導体装置（１）が差動電圧方式による通信が可能な送受信装置（５）に接続されるか否かに応じて、同期制御を行うかを切り替えるように構成されることとしてもよい（第３の構成、図１０）。

また、上記第３の構成において、前記送受信装置は、ＣＡＮトランシーバ（５）であることとしてもよい（第４の構成）。

また、上記第２の構成において、前記同期部（１１Ｃ）は、前記送信データ（ＴＸ）が前記受信データ（ＲＸ）に入力された結果としての前記受信データをモニタするように構成されることとしてもよい（第５の構成、図１２）。

また、本開示の一態様に係る通信システム（１０１）は、上記第１から第５のいずれかの構成とした複数の半導体装置（１）と、
前記複数の半導体装置における前記受信データ入力端子（１Ａ）が共通接続される受信データ出力端子（５Ａ）と、前記複数の半導体装置における前記送信データ出力端子（１Ｂ）が共通接続される送信データ入力端子（５Ｂ）と、を有し、かつ差動電圧方式による通信が可能な送受信装置（５）と、を備える構成としている（第６の構成、図１）。

また、上記第６の構成において、前記送受信装置は、ＣＡＮトランシーバ（５）であることとしてもよい（第７の構成）。

また、本開示の一態様に係る通信システム（１０１）は、上記第１から第５のいずれかの構成とした複数の半導体装置（１）と、
前記複数の半導体装置における前記受信データ入力端子（１Ａ）が共通接続される受信データ出力端子（２Ａ）と、前記複数の半導体装置における前記送信データ出力端子（１Ｂ）が共通接続される送信データ入力端子（２Ｂ）と、を有するＭＣＵ（２）と、を備える構成としている（第８の構成、図２）。

本開示は、例えば、車載用の通信システムに利用することが可能である。

１ 半導体装置
１Ａ ＲＸ端子
１Ｂ ＴＸ端子
２Ａ ＲＸＤ端子
２Ｂ ＴＸＤ端子
３，５ ＣＡＮトランシーバ
３Ａ ＴＸＤ端子
３Ｂ ＲＸＤ端子
４ ＣＡＮバス
５Ａ ＲＸＤ端子
５Ｂ ＴＸＤ端子
６ 基板
７ 基板
８ 基板
１１ 通信部
１１Ａ レジスタ
１１Ｂ カウンタ
１１Ｃ 同期部
９１ ドライバ制御部
９２ ドライバ
９２Ａ ＰＭＯＳトランジスタ
９２Ｂ ダイオード
９２Ｃ ＮＭＯＳトランジスタ
９２Ｄ ダイオード
９３ レシーバ
９４ 出力部
９４Ａ ＰＭＯＳトランジスタ
９４Ｂ ＮＭＯＳトランジスタ
１０１ 通信システム
１０２ 通信システム
Ｃ１ キャパシタ
Ｒ１、Ｒ２ 終端抵抗
Ｒ９１，Ｒ９２ 抵抗

Claims (8)

1. シリアルデータである受信データが入力されるように構成される受信データ入力端子と、
   シリアルデータである送信データが出力されるように構成される送信データ出力端子と、
   前記受信データを受信し、かつ前記送信データを送信するように構成される通信部と、
   を備え、
   前記通信部は、
   カウンタと、
   自己の半導体装置が前記受信データに設定された対象デバイス以外であった場合に、前記送信データをモニタし、前記送信データでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると前記カウンタによるカウントをリセットするように構成される同期部と、
   を有する、半導体装置。
2. シリアルデータである受信データが入力されるように構成される受信データ入力端子と、
   シリアルデータである送信データが出力されるように構成される送信データ出力端子と、
   前記受信データを受信し、かつ前記送信データを送信するように構成される通信部と、
   を備え、
   前記通信部は、
   カウンタと、
   自己の半導体装置が前記受信データに設定された対象デバイス以外であった場合に、前記受信データをモニタし、前記受信データでのフレームの切り替わりにおけるストップビットおよびスタートビットを検出すると前記カウンタによるカウントをリセットするように構成される同期部と、
   を有する、半導体装置。
3. 前記同期部は、当該半導体装置が差動電圧方式による通信が可能な送受信装置に接続されるか否かに応じて、同期制御を行うかを切り替えるように構成される、請求項２に記載の半導体装置。
4. 前記送受信装置は、ＣＡＮトランシーバである、請求項３に記載の半導体装置。
5. 前記同期部は、前記送信データが前記受信データに入力された結果としての前記受信データをモニタするように構成される、請求項２に記載の半導体装置。
6. 請求項１から請求項５のいずれか１項に記載の複数の半導体装置と、
   前記複数の半導体装置における前記受信データ入力端子が共通接続される受信データ出力端子と、前記複数の半導体装置における前記送信データ出力端子が共通接続される送信データ入力端子と、を有し、かつ差動電圧方式による通信が可能な送受信装置と、
   を備える、通信システム。
7. 前記送受信装置は、ＣＡＮトランシーバである、請求項６に記載の通信システム。
8. 請求項１から請求項５のいずれか１項に記載の複数の半導体装置と、
   前記複数の半導体装置における前記受信データ入力端子が共通接続される受信データ出力端子と、前記複数の半導体装置における前記送信データ出力端子が共通接続される送信データ入力端子と、を有するＭＣＵと、
   を備える、通信システム。

Images