CN117957818A - 用于在串行总线系统中发送差分信号的发送模块和方法 - Google Patents

Abstract

本发明提供了用于在串行总线系统(1)中发送差分信号的一种发送模块(121；1210)和一种方法。发送模块(121；1210)具有：用于为第一信号(CAN_H)产生发送电流(I1至In)的第一发送级(121A；121A0)，该第一信号能够发送到总线系统(1)的总线(40)上；用于为第二信号(CAN_L)产生发送电流(I1至In)的第二发送级(121B；121B0)，该第二信号能够作为相对于第一信号(CAN_H)的差分信号发送到总线(40)上；用于为第一信号(CAN_H)产生发送电流(I1至In)的第三发送级(121C；121C0)；以及用于为第二信号(CAN_L)产生发送电流(I1至In)的第四发送级(121D；121D0)，其中，第一发送级至第四发送级(121A至121D；121A0至121D0)以全桥联接，在该全桥中，第一发送级和第四发送级(121A、121D；121A0、121D0)串联联接，并且第三发送级和第二发送级(121C、121B；121C0、121B0)串联联接，其中，第一发送级至第四发送级(121A至121D；121A0至121D0)中的每个发送级都具有相对于彼此并联联接的至少两个电流级(S1至Sn)，其中，至少两个电流级(S1至Sn)中的每个电流级都具有能切换的电阻(R_A1至R_An；R_B1至R_Bn；R_C1至R_Cn；R_D1至R_Dn)，并且其中，发送级(121A至121D；121A0至121D0)的能切换的电阻(R_A1至R_An；R_B1至R_Bn；R_C1至R_Cn；R_D1至R_Dn)具有不同的电阻值。

Description

用于在串行总线系统中发送差分信号的发送模块和方法

技术领域

本发明涉及用于在串行总线系统中发送差分信号的一种发送模块和一种方法，其能够尤其用于CAN XL。

背景技术

串行总线系统用于技术装备中的消息传输或数据传输。串行总线系统例如能够在车辆或技术生产设备等中的传感器与控制器之间实现通信。对于数据传输来说存在不同的标准或数据传输协议。尤其已知CAN总线系统、LVDS总线系统(LVDS＝Low VoltageDifferential Signaling(低电压差分信号))、MSC总线系统(MSC＝Micro-Second-Channel(微秒通道))、10BASE-T1S-以太网。

在CAN总线系统中，消息借助于CAN协议和/或CANFD协议来传递，如该协议在ISO-11898-1：2015标准中描述为具有CAN FD的CAN协议规范那样。在CAN FD中，在总线上传递时在第一通信阶段(仲裁阶段)中的缓慢的运行方式与第二通信阶段(数据阶段)中的快速的运行方式之间来回切换。在CAN FD总线系统中，在第二通信阶段中能够实现大于每秒1兆比特(1Mbps)的数据传输率。CANFD被大多的制造商首先以500kbit/s(千比特/秒)的仲裁比特率以及2Mbit/s(兆比特/秒)的数据比特率使用在车辆中。

为了在第二通信阶段中能够实现还更高的数据传输率，而存在用于CAN FD的后继总线系统、如例如CAN-SIC和CAN XL。在按照CiA601-4标准的CAN-SIC中，在第二通信阶段中能够实现约5至8Mbit/s的数据传输率。在CANXL中要求第二通信阶段中的＞10Mbit/s的数据传输率，其中，对此的标准(CiA610-3)目前在CAN自动化组织(CiA)中被确定。除了通过CAN总线进行纯数据传递外，CAN XL应该还支持其他功能、如功能安全(Safety)、数据安全(Security)和服务质量(QoS＝Quality ofService(服务质量))。这些是自主行驶的车辆中所需的基本特性。

在所有上面所提到的基于CAN的总线系统中，独立于发送信号TxD将总线信号CAN_H驱动到总线上，并且理想地同时将总线信号CAN_L驱动到总线上。在此，至少在总线信号CAN_H、CAN_L中的第一通信阶段中激活地驱动总线状态。其他总线状态并不被驱动并且由于用于总线线路或者说总线的总线芯线的终端电阻而被设定。由于不同地驱动的状态，在实际的总线系统中总线信号CAN_H、CAN_L的信号形状而可能与理想的信号形状偏离。对此的原因尤其在于总线系统设计、如支线、用于总线信号CAN_H、CAN_L的切换级的切换延迟等。两个总线信号CAN_H、CAN_L的这类错误适配可能在对由总线所接收的总线信号进行测评时导致误差。

为了发送和接收总线信号，在用于各个通信用户的CAN总线系统中通常使用发送/接收装置，该发送/接收装置也被称为CAN收发器或CAN FD收发器等。CAN收发器或CAN FD收发器不允许在传导式(leitungsgebunden)发射或者说辐射方面超过针对车辆中的运行的极限值。用于CAN XL的收发器为此还必须遵循更为严格的极限值，该极限值在IEC62228-3标准中被确定。只有这样，才能够实现总线系统在预先给定的、比在CAN FD和CAN SIC中要高的比特率的情况下的运行。根据可供使用的半导体技术，遵循这些严格的极限值表现为较大的挑战。

相比于CANFD，在用于CAN-SIC的收发器或用于CAN-XL的收发器中，在也被称为SIC模式或SIC运行方式的仲裁阶段中除了隐性(rec)和显性(dom)状态外还必须产生第三种状态、即sic状态。为了满足IEC62228-3标准的辐射要求，总线线路的共模电压针对信号CAN_H、CAN_L在三种发送状态、即隐性、显性、sic中必须保持在较窄的极限值中。共模电压出现在共模扼流圈处，该共模扼流圈尤其使用在认证测量中，该认证测量用于检验对IEC62228-3标准的遵循。共模扼流圈也被称为Common-Mode-Choke(CMC)。共模扼流圈具有的目的是，使差分信号(DM＝differential mode(差分模式))尽可能在没有影响的情况下通过并且尽可能完全抑制共模信号(CM＝common mode(共模))。然而，在实际运行中，共模扼流圈从输入端处的没有共模份额的差分信号中会在输出端处产生具有与该差分信号叠加的不希望的共模信号的差分信号。这是不有利的，因为这在总线侧于是会直接馈入到CAN总线中并且对于其他CAN模块可见。

发明内容

因此，本发明的目的是，提供解决前面所提及的问题的、用于在串行总线系统中发送差分信号的一种发送模块和一种方法。特别地，用于在串行总线系统中发送差分信号的发送模块和该方法应该能够实现对作用到发送模块的辐射特性上的干扰参量进行补偿。

该目的通过一种具有权利要求1的特征的、用于在串行总线系统中发送差分信号的发送模块来实现。发送模块具有：用于为第一信号产生发送电流的第一发送级，该第一信号能够发送到总线系统的总线上；用于为第二信号产生发送电流的第二发送级，该第二信号能够作为相对于第一信号的差分信号发送到总线上；用于为第一信号产生发送电流的第三发送级；以及用于为第二信号产生发送电流的第四发送级，其中，第一发送级至第四发送级以全桥联接，在该全桥中，第一发送级和第四发送级串联联接，并且第三发送级和第二发送级串联联接，其中，第一发送级至第四发送级中的每个发送级都具有相对于彼此并联联接的至少两个电流级，其中，至少两个电流级中的每个电流级都具有能切换的电阻，并且其中，发送级的能切换的电阻具有不同的电阻值。

所描述的发送模块能够实现的是，能够实现针对用于CAN XL的发送/接收装置的辐射的所要求的极限值。发送模块在此尤其满足IEC62228-3标准，该标准对针对总线状态dom、sic和rec的有待遵循的极限值进行确定。

发送模块例如能够在sic状态中将用于信号CAN_H和CAN_L的总线线路之间的阻抗非常良好地与所使用的总线线路的表征性的波电阻或者说阻抗相适配。对于所使用的总线线路的阻抗Zw在此适用Zw＝100欧姆或Zw＝120欧姆。由此，发送模块阻止反射并且因此允许在总线系统中在较高的比特率的情况下的运行。

所描述的发送模块通过将其四个发送级划分成n个部分而允许时间上交错的且受控制的切换过程。在此，能够按照高斯误差函数来实现接入。这能够实现在接入过程时设定软(weichen)的特性。此外，时间级(Zeitstufen)在接入时的可能的变化阻止了在发射频谱中出现窄带式的频率线。

替代地可行的是，利用所描述的发送模块通过固定的时间步长和变化的电压步长来实施交错的且受控制的切换过程。由此也能够如此影响发送模块的辐射特性，使得遵循预先给定的极限值。

此外，所描述的发送模块能够降低由于发送级的不对称的特性所致的效应，该效应可能出现在发送状态dom、sic、rec中并且恶化辐射。发送模块阻止全桥的发送级A、B中的组件的不相同的特性(效应1)，从而在dom状态中相比于rec状态最小化或阻止了共模电压的变化。此外，发送模块能够阻止全桥的发送级A/D和C/B的组件的不相同的特性(效应2)，从而在sic状态中相比于rec状态最小化或阻止了共模电压的变化。这是特别有利的，因为只有当从rec状态的共模电平出发将dom状态中和sic状态中的共模电平与rec状态的共模电平相适配时，才能够得到充分的辐射结果，然而，导致效应1的特性的原因可能与导致效应2的原因不同。

发送模块的有利的另外的设计方案在从属权利要求中加以描述。

全桥的输出接头能够设置用于与总线的终端电阻联接。

以可行的方式，至少两个电流级的数量n针对第一发送级至第四发送级中的每个发送级相同，其中，n是大于1的自然数。

在一种设计方案中，至少两个电流级中的每个电流级都具有CMOS晶体管，以用于切换电流级的电阻。

按照一种实施例，第一发送级的电流级的CMOS晶体管是PMOS晶体管，其中，第二发送级的电流级的CMOS晶体管是NMOS晶体管，其中，第三发送级的电流级的CMOS晶体管是PMOS晶体管，并且其中，第四发送级的电流级的CMOS晶体管是NMOS晶体管。

在此，第一发送级至第四发送级中的每个发送级此外都能够具有反极二极管，用以保护以防止用于总线电压供应部的接头中的正反馈以及用于接地部的接头的负反馈，并且具有至少一个共源共栅结构(Kaskode)用以保护CMOS晶体管。

按照另一种实施例，至少两个共源共栅结构彼此并联联接，其中，共源共栅结构的数量y针对第一发送级至第四发送级中的每个发送级是相同的，其中，y是大于1的自然数，并且其中，至少两个共源共栅结构的接入电阻不同。

发送模块此外能够具有至少一个第一限流模块作为电源以及至少一个第二限流模块作为电流汇槽，该第一限流模块联接到用于总线电压供应部的接头与全桥之间，该第二限流模块联接到用于接地部的接头与全桥之间。

按照一种实施例，至少两个第一限流模块彼此并联联接，它们的接入电阻不同，其中，至少两个第二限流模块彼此并联联接，它们的接入电阻不同，并且其中，第一限流模块的数量x等于第二限流模块的数量x，其中，x是大于1的自然数。

发送模块此外能够具有操控电路，该操控电路用于根据数字发送信号并且根据针对发送模块所设定的运行方式来操控第一发送级至第四发送级的能切换的组件。以可行的方式，操控电路设计用于时间上交错地且受控制地切换至少两个电流级的电阻值。

前面描述的发送模块能够是用于串行总线系统的用户站的发送/接收装置的一部分，该发送/接收装置此外具有用于从总线接收信号的接收模块。

发送/接收装置能够是用于串行总线系统的用户站的一部分，该用户站此外具有通信控制装置，该通信控制装置用于控制总线系统中的通信并且产生用来操控第一发送级至第四发送级的数字发送信号。

以可行的方式，用户站设计用于总线系统中的通信，在该总线系统中至少暂时地确保用户站对总线系统的总线的专用的、无冲突的访问权。

前面所提及的目的此外通过一种具有权利要求15的特征的、用于在串行总线系统中发送差分信号的方法来实现。该方法利用发送模块来实施，其中，该方法具有下述步骤：利用第一发送级为第一信号产生发送电流，该第一信号能够发送到总线系统的总线上；利用第二发送级为第二信号产生发送电流，该第二信号能够作为相对于第一信号的差分信号发送到总线上；利用第三发送级为第一信号产生发送电流，并且利用第四发送级为第二信号产生发送电流，其中，第一发送级至第四发送级以全桥联接，在该全桥中，第一发送级和第四发送级串联联接，并且第三发送级和第二发送级串联联接，其中，第一发送级至第四发送级中的每个发送级都具有相对于彼此并联联接的至少两个电流级，其中，至少两个电流级中的每个电流级都具有能切换的电阻，并且其中，发送级的能切换的电阻具有不同的电阻值。

该方法提供如在前面关于发送模块所提到的相同的优点。

本发明的另外的可行的实现方式也包括在前面或在下文中关于实施例所描述的特征或实施方式的没有明确提及的组合。在此，本领域技术人员也将各个方面作为改善方案或补充方案添加至本发明的相应的基本形式。

附图说明

在下文中，参考附图并且根据实施例来更详细地描述本发明。其中：

图1示出了按照第一实施例的总线系统的简化的框图；

图2示出了用于阐述下述消息的结构的图表，该消息能够由按照第一实施例的总线系统的用户站来发送；

图3示出了针对图1的总线系统中的总线信号CAN_H、CAN_L的理想的时间走势的实施例；

图4示出了差分电压VDIFF的时间走势，该差分电压在总线系统的总线上基于图4的总线信号构造而成；

图5示出了针对数字发送信号的时间走势的实施例，该数字发送信号应该在仲裁阶段(SIC运行方式)中转换成用于图1的总线系统的总线的总线信号CAN_H、CAN_L；

图6示出了总线信号CAN_H、CAN_L在隐性的总线状态到显性的总线状态之间的转换且转换返回到隐性的总线状态时的时间走势，该总线信号在仲裁阶段(SIC运行方式)中基于图5的发送信号而被发送到总线上；

图7示出了针对数字发送信号的时间走势的实施例，该数字发送信号应该在数据阶段中转换成用于图1的总线系统的总线的总线信号CAN_H、CAN_L；

图8示出了总线信号CAN_H、CAN_L的时间走势，该总线信号在数据阶段中基于图6的发送信号而被发送到总线上；

图9示出了用于按照第一实施例的总线系统的用户站的发送模块的线路图；

图10针对图9的发送模块的第一专门的实施例示出了用于示出接入了发送级的不同的电流级的时序图；

图11针对图9的发送模块的第二专门的实施例示出了发送级的细节；并且

图12示出了用于按照第二实施例的总线系统的用户站的发送模块的线路图。

具体实施方式

在附图中，相同或功能相同的元件设有同一附图标记，除非另有说明。

图1示出了总线系统1，该总线系统例如能够至少部分区段地是CAN总线系统、CAN-FD总线系统等。总线系统1能够使用在车辆、尤其机动车辆、飞行工具等中，或者使用在医院等中。

在图1中，总线系统1具有多个用户站10、20、30，这些用户站分别与具有第一总线芯线41和第二总线芯线42的总线40或总线线路联接。对于总线40上的信号而言，总线芯线41、42也能够被称为CAN_H和CAN_L。通过总线40能够将消息45、46、47以信号的形式在各个用户站10、20、30之间传递。用户站10、20、30例如能够是机动车辆的控制器或显示设备。

如图1中所示，用户站10、30分别具有通信控制装置11和发送/接收装置12。发送/接收装置12具有发送模块121和接收模块122。

用户站20具有通信控制装置21和发送/接收装置22。发送/接收装置22具有发送模块221和接收模块222。

用户站10、30的发送/接收装置12和用户站20的发送/接收装置22分别直接与总线40联接，即使在图1中未被示出。

通信控制装置11、21分别用于控制相应的用户站10、20、30通过总线40与用户站10、20、30的至少一个其他用户站的通信，该其他用户站与总线40联接。

通信控制装置11创建并读取第一消息45、47，该第一消息例如是经修改的CAN消息45、47。在此，经修改的CAN消息45、47例如根据CAN SIC格式或CAN XL格式来构造。发送/接收装置12用于向总线发送和从该总线接收消息45、47。发送模块121接收由通信控制装置11针对消息45、47之一所创建的数字发送信号TxD并且将该数字发送信号转换成到总线40上的信号。接收模块121接收总线40上所发送的对应于消息45至47的信号并且由此产生数字接收信号RxD。接收模块122将接收信号RxD发送到通信控制装置11处。

通信控制装置21能够如根据ISO 11898-1：2015的传统的CAN控制器那样来实施，也就是说如兼容CAN FD的经典的CAN控制器或CANFD控制器那样来实施。通信控制装置21创建并读取第二消息46、例如CANFD消息46。发送/接收装置22用于向总线40发送和从该总线接收消息46。发送模块221接收由通信控制装置21所创建的数字发送信号TxD并且将该数字发送信号转换成用于到总线40上的消息46的信号。接收模块221接收总线40上所发送的对应于消息45至47的信号并且由此产生数字接收信号RxD。此外，发送/接收装置22能够如传统的CAN收发器那样来实施。

为了利用CAN XL或CAN SIC来发送消息45、47而采取对CAN和CAN FD的稳健性和用户友好性负责的经验证的特性，尤其采取具有标识符和根据已知的CSMA/CR方法的仲裁的帧结构。CSMA/CR方法导致了，必须在总线40上给定所谓的隐性状态，该隐性状态可能被总线40上的具有显性电平或显性状态的其他用户站10、20、30所覆写。

利用两个用户站10、30能够实现形成并且而后传递具有不同的CAN格式、尤其CANFD格式或CAN SIC格式或CAN XL格式的消息45以及接收这样的消息45，如在下文中更为详细地描述的那样。

图2针对消息45示出了下述帧450，该帧尤其是CAN XL帧，如其由通信控制装置11提供给发送/接收装置12以用于发送到总线40上那样。在此，通信控制装置11在本实施例中以与CANFD兼容的方式创建帧450。替代地，帧450与CAN SIC兼容。

按照图2，帧450针对总线40上的CAN通信而划分成不同的通信阶段451、452，即仲裁阶段451(第一通信阶段)和数据阶段452(第二通信阶段)。帧450在起始位SOF之后具有仲裁字段453、控制字段454、数据字段455、校验和字段456和帧结束字段457。

在仲裁阶段451中，借助于具有例如仲裁字段453中的位ID28至ID18的标识符(ID)来逐位地在用户站10、20、30之间商定，哪个用户站10、20、30想要以最高的优先级来发送消息45、46并且因此针对用于在随后的数据阶段452中进行发送的下一时间获得对总线系统1的总线40的专用的访问权。在仲裁阶段451中如在CAN和CAN-FD中那样使用物理层。物理层对应于位传输层或已知的OSI模型(Open Systems Interconnection Modell(开放系统互连模型))的层1。

在阶段451期间的重要的点是，使用已知的CSMA/CR方法，该方法允许用户站10、20、30同时访问总线40，而不会破坏较高优先级的消息45、46。由此，能够相对容易地给总线系统1添加另外的总线用户站10、20、30，这是非常有利的。

CSMA/CR方法导致了，必须在总线40上给定所谓的隐性状态，该隐性状态可能被总线40上的具有显性电平或显性状态的其他用户站10、20、30所覆写。在隐性状态中在各个用户站10、20、30处存在高阻抗状况，这与总线电路的寄生现象组合而导致了较长的时间常数。这导致了在实际的车辆应用中会将如今的CAN-FD物理层的最大比特率目前限制到约每秒2兆比特。

在数据阶段452中，除了控制字段454的一部分外还发送CAN-XL帧450或者说消息45的来自数据字段455的有效数据以及校验和字段456。在校验和字段456中能够包括关于数据阶段452含填充位在内的数据的校验和，该填充位由消息45的发送器作为反向位分别插入在预先确定的数量的相同的位、尤其10个相同的位之后。在数据阶段452结束时又切换返回到仲裁阶段451中。

在帧结束阶段457中的末尾字段中能够包括至少一个确认位。此外，能够存在表示CANXL帧450的结束的11个相同的位的序列。利用至少一个确认位能够通知，接收器在所接收的CAN XL帧450或者说消息45中有没有发现错误。

只有当用户站10作为发送器已经赢得仲裁并且用户站10作为发送器因此为了进行发送而具有对总线系统1的总线40的专用的访问权时，消息45的发送器才开始将数据阶段452的位发送到总线40上。

因此，用户站10、30在作为第一通信阶段的仲裁阶段451中部分地、尤其直至FDF位(含)使用按照ISO11898-1：2015由CAN/CAN-FD已知的格式。然而，相比于CAN或CANFD，在作为第二通信阶段的数据阶段452中能够提高净数据传输率、尤其提高到超过每秒10兆比特。此外，能够增加每帧有效数据的大小、尤其增加到约2kbyte(千字节)或任意的其他值。

图3在左侧上示出了用户站10、20、30在仲裁阶段451中将信号CAN_H、CAN_L发送到总线40上，所述信号交替地具有至少一个显性状态401或至少一个隐性状态402。在仲裁阶段451中的仲裁之后，用户站10、20、30之一确定作为赢家。假设用户站10已经赢得仲裁。而后用户站10的发送/接收装置12将其物理层在仲裁阶段451的结束时从第一运行方式(SLOW)切换成第二运行方式(FAST_TX)中，因为用户站10在数据阶段452中是消息45的发送器。发送模块121而后在数据阶段452中或者说在第二运行方式(FAST_TX)中依赖于发送信号TxD彼此相继地且因此串行地产生针对总线40上的信号CAN_H、CAN_L的状态L0或L1。信号CAN_H、CAN_L的频率能够在数据阶段452中提高，如在图3中的右侧上所示。因此净数据传输率在数据阶段452中相比于在仲裁阶段451中得以提高。相反，用户站30的发送/接收装置12将其物理层在仲裁阶段451结束时从第一运行方式(SLOW)切换成第三运行方式(FAST_RX)中，因为用户站30在数据阶段452中仅是帧450的接收器、即不是其发送器。在仲裁阶段451结束之后，用户站10、30的所有发送/接收装置12将其运行方式切换成第一运行方式(SLOW)中。因此，所有发送/接收装置12也切换其物理层。

按照图4，在仲裁阶段451中在理想的情况下在总线40上形成差分信号VDIFF＝CAN_H–CAN_L，该差分信号具有针对显性状态401的VDIFF＝2V的值以及针对隐性状态402的VDIFF＝0V的值。这在图4中的左侧上示出。相反，在数据阶段452中在总线40上形成差分信号VDIFF＝CAN_H–CAN_L，该差分信号具有状态L0、L1，如在图4中的右侧上所示。状态L0具有VDIFF＝1V的值。状态L1具有VDIFF＝-1V的值。接收模块122能够分别利用接收阈值来区分状态401、402和L0、L1，该接收阈值处在范围TH_T1、TH_T2、TH_T3中。在此，接收模块122在仲裁阶段451中至少使用例如0.7V的接收阈值T1。接收模块122例如在仲裁阶段451中、必要时然而也在数据阶段452中使用例如-0.35V的接收阈值T2。在数据阶段452中使用例如0.0V的接收阈值T3。在前面关于图3所描述的第一运行方式至第三运行方式(SLOW、FAST_TX、FAST_RX)之间切换时，接收模块122分别切换接收阈值。

图5示出了针对数字发送信号TxD的一部分的实施例，发送模块121在仲裁阶段451中从通信控制装置11接收该数字发送信号并且由此为总线40产生信号CAN_H、CAN_L。在图5中，发送信号TxD从状态LW(低＝Low)转换到状态HI(高＝High)并且又转换返回状态LW(低＝Low)。

如在图6中更为详细地示出的那样，发送模块121针对图5的发送信号TxD如此为总线芯线41、42产生信号CAN_H、CAN_L，使得附加地存在状态403(sic)。状态403(sic)能够是不同时间长度的，如利用在从状态402(rec)过渡到状态401(dom)时的状态403_0(sic)所示，并且利用在从状态401(dom)过渡到状态402(rec)时的状态403_1(sic)所示。状态403_0(sic)在时间上短于状态403_1(sic)。为了产生按照图6的信号，发送模块121切换成SIC运行方式(SIC模式)中。

在CiA610-3中并不要求运行较短的sic状态403_0，并且所述状态依赖于实现方式的类型。“较长的”状态403_1(sic)的时间上的持续时间针对CAN-SIC而且还针对SIC运行方式在CAN-XL中指定为t_sic＜530ns，以图5的发送信号TxD处的上升边沿开始。

发送模块121应该在“较长的”状态403_1(sic)中将总线芯线41(CANH)与42(CANL)之间的阻抗尽可能良好地与所使用的总线线路的表征性的波电阻(Wellenwiderstand)Zw适配。在此适用Zw＝100欧姆或120欧姆。这种适配阻止了反射(Reflexionen)并且因此允许在更高的比特率的情况下的运行。为了简化，在下文中始终提到状态403(sic)或sic状态403。

发送模块121能够用来为用于以下CAN类型的总线40产生信号：CAN-FD、CAN-SIC和CAN-XL。

表格1：针对发送模块121的CAN类型。

因此，不仅能够在CAN-SIC或CAN-XL(xl_sic)中产生发送模块状态sic。此外能够在CAN-FD中产生发送模块状态sic。在CAN-FD中，针对发送模块状态sic的时间然而能够比在CAN-SIC或CAN-XL中要短。

图7示出了针对数字发送信号TxD的其他部分的实施例，发送模块121在数据阶段452中从通信控制装置11接收该数字发送信号并且由此为总线40产生信号CAN_H、CAN_L。在图7中，发送信号TxD多次地从状态HI(高＝High)转换到状态LW(低＝Low)并且又转换到状态HI(高＝High)并且以此类推。

如在图8中更为详细地示出的那样，发送模块121针对图7的发送信号TxD为总线芯线41、42如此产生信号CAN_H、CAN_L，从而构造出针对状态LW(低＝Low)的状态L0。此外，构造出针对状态HI(高＝High)的状态L1。

图9示出了用于用户站10、30之一的发送模块121的基本结构。发送模块12能够产生按照图5的具有状态401、402、403的信号CAN_H、CAN_L以及按照图8的具有状态L0、L1的信号CAN_H、CAN_L。

发送模块121具有四个发送级，即第一发送级121A、第二发送级121B、第三发送级121C和第四发送级121D。如图9中所示，发送级121A至121D联接为全桥。此外，发送模块121具有限流模块1211、1212。通过至少一个控制装置124来对限流模块1211、1212以及发送级121A的至121D的在下文中更为详细地说明的组件进行操控。至少一个控制装置124将至少一个信号发送到控制接头125处，限流模块1211、1212和/或发送级121A至121D的组件与所述控制接头联接。为了清楚性起见，在图9中没有示出用于此的所有导线连接部。

发送模块121与总线40联接，更准确地说，与该总线的用于CAN_H或CAN-XL_H的第一总线芯线41联接并且与该总线的用于CAN_L或CAN-XL_L的第二总线芯线42联接。发送级121A至121D中的每个发送级与总线40联接。

通过至少一个接头43来进行电压供应，以用于给第一总线芯线和第二总线芯线41、42供给电能、尤其通常5V的电压CAN-Supply。与接地部或者说CAN_GND的连接通过接头44来实现。第一总线芯线和第二总线芯线41、42以终端电阻49终止。终端电阻49作为外部的负载电阻联接到全桥中。电阻49联接到用于总线芯线41、42的接头之间的电桥支路中。

图9的第一发送级121A具有反极二极管D_A、晶体管HVP_A和并联电路121A1，在该并联电路中第一至第n电流级并联联接，其中，n是＞1的自然数。此外，存在操控电路T_A。第一电流级具有由电阻R_A1和晶体管P_A1构成的串联电路。第n电流级具有由电阻R_An和晶体管P_An构成的串联电路。晶体管HVP_A能够是CMOS晶体管、尤其PMOS晶体管。晶体管P_A1至P_An是CMOS晶体管、尤其PMOS晶体管。缩写“CMOS”表示半导体元件，在该半导体元件中在共同的基板上不仅使用p沟道MOSFET而且还使用n沟道MOSFET。缩写CMOS表示英文名称“Complementary metal-oxide-semiconductor”，这翻译后意味着“互补性金属氧化物半导体”。缩写“MOSFET”表示金属氧化物场效应晶体管。操控电路T_A按照发送信号TxD以及发送模块121的所设定的运行方式SIC、FAST_TX来操控第一至第n电流级的晶体管P_A1至P_An。

图9的第二发送级121B具有反极二极管D_B、晶体管HVN_B和并联电路121B1，在该并联电路中第一至第n电流级并联联接，其中，n是＞1的自然数。此外，存在操控电路T_B。第一电流级S1具有由电阻R_B1和晶体管N_B1构成的串联电路。第n电流级具有由电阻R_Bn和晶体管N_Bn构成的串联电路。晶体管HVP_B能够是CMOS晶体管、尤其NMOS晶体管。晶体管N_B1至N_Bn是CMOS晶体管、尤其NMOS晶体管。操控电路T_B按照发送信号TxD以及发送模块121的所设定的运行方式SIC、FAST_TX来操控第一至第n电流级的晶体管N_B1至N_Bn。

图9的第三发送级121C具有反极二极管D_C、晶体管HVP_C和并联电路121C1，在该并联电路中第一至第n电流级并联联接，其中，n是＞1的自然数。此外，存在操控电路T_C。第一电流级具有由电阻R_C1和晶体管P_C1构成的串联电路。第n电流级具有由电阻R_An和晶体管P_An构成的串联电路。晶体管HVP_C能够是CMOS晶体管、尤其PMOS晶体管。晶体管P_C1至P_Cn是CMOS晶体管、尤其PMOS晶体管。操控电路T_C按照发送信号TxD以及发送模块121的所设定的运行方式SIC、FAST_TX来操控第一至第n电流级的晶体管P_C1至P_Cn。

图9的第四发送级121D具有反极二极管D_D、晶体管HVN_D和并联电路121D1，在该并联电路中第一至第n电流级并联联接，其中，n是＞1的自然数。此外，存在操控电路T_D。第一电流级具有由电阻R_D1和晶体管N_D1构成的串联电路。第n电流级具有由电阻R_Dn和晶体管P_Dn构成的串联电路。晶体管HVP_D能够是CMOS晶体管、尤其NMOS晶体管。晶体管N_D1至N_Dn是CMOS晶体管、尤其NMOS晶体管。操控电路T_D按照发送信号TxD以及发送模块121的所设定的运行方式SIC、FAST_TX来操控第一至第n电流级的晶体管N_D1至N_Dn。

发送级121A至121D的电流级S1至Sn因此设计为电阻级。电阻级通过选择相应的电流级的电阻值来进行设定、例如通过选择用于发送级121A的电阻R_A1至R_An等来进行设定。由于对电阻的电阻值的设定而对电流级进行设定。数量n能够任意地选择。特别地，数量n和因此电阻级或电流级的级数或者说数量能够在1至60之间选择。然而替代地，能够为n选择大于60的数量。

反极二极管D_A、D_B、D_C、D_D中的每个反极二极管保护配属的发送级以防止到接头44(CAN-Supply)上的正反馈和到接头43(CAN_GND)上的负反馈。反极二极管D_A、D_B、D_C、D_D中的每个反极二极管也能够被称为阻塞二极管。

并联电路121A1、121B1、121C1、121D1中的每个分级电路、更准确地说配属的操控电路T_A、T_B、T_C、T_D为配属的发送级121A、121B、121C、121D根据发送模块121运行方式(SLOW或SIC、FAST_TX)并且根据发送信号TxD来设定电阻值。各个发送级121A、121B、121C、121D的电阻值因此能够根据发送模块121的运行方式(SLOW或SIC、FAST_TX)以及发送信号TxD来设定。这在下文中还更为详细地根据图10和图11以及表格2和表格3来描述。

晶体管HVP_A、HVN_B、HVP_C、HVN_D中的每个晶体管是HV共源共栅结构并且也能够被称为HV隔离设备。晶体管HVP_A保护配属的并联电路121A1的CMOS晶体管P_A1至P_An，其方式为：晶体管HVP_A吸收(aufnehmen)高电压降。晶体管HVN_B、HVP_C、HVN_D中的每个晶体管针对分别配属的并联电路121B1、121C1、121D1的CMOS晶体管具有相同的功能。晶体管HVP_A、HVN_B、HVP_C、HVN_D中的每个晶体管都在其控制接头处与接头125联接。因此，晶体管HVP_A、HVN_B、HVP_C、HVN_D中的每个晶体管都能够被至少一个控制装置124控制。

限流模块1211、1212分别设计为晶体管。限流模块1211、1212在图9的实施例中分别是CMOS晶体管。图9的限流模块1211是PMOS晶体管。因此，限流模块1211形成电源。图9的限流模块1212是NMOS晶体管。因此，限流模块1212形成电流汇槽(Stromsenke)。限流模块1211、1212设置用于保护发送模块121和外部的元器件、尤其用户站10和/或总线40的其他元器件。限流模块1211、1212在发送级121的电路中的布置方式针对图6的dom状态401并且针对sic状态403是相适配的。按照设计和规范，在dom状态401中流动着sic状态中两倍的电流，然而，电流在dom状态401中仅在发送模块121的一个路径上流动。相反，电流在sic状态中在发送模块121的两个路径中流动。两个路径相同设计或配置。因此，在限流模块1211、1212处出现相同的电压降。

在发送模块121中，发送级121A联接在用于电压供应部的接头43与用于信号CAN_H的接头41(CANH)之间。发送级121C联接在用于电压供应部的接头43与接头42(CANL)和用于接地部的接头43或接头44(CAN_GND)之间。发送级121D联接在用于信号CAN_H的接头41(CANH)与用于接地部的接头43或接头44(CAN_GND)之间。发送级121B联接在用于信号CAN_L的接头42(CANL)与用于接地部的接头43或接头44(CAN_GND)之间。因此，在发送模块121中，一方面，发送级121A联接到CANH路径中。另一方面，发送级121D联接到CANH路径中。一方面，发送级121C联接到CANL中路径。另一方面，发送级121B联接到CANL路径中。

因此，发送模块121在CANH路径中和CANL路径中由所确定的数量的电流级的并联电路121A1、121B1、121C1、121D1构成。各个电流级通过由CMOS开关和电阻构成的串联电路来实现，如前面描述的那样。所有电流级的并联电路在CANH路径中和CANL路径中与HV共源共栅结构HVP_A、HVN_B、HVP_C、HVN_D以及反极二极管D_A、D_B、D_C、D_D串联联接，如前面描述的那样。HV共源共栅结构HVP_A、HVN_B、HVP_C、HVN_D能够实现遵循极限值(最大额定参数)、如CANH和CANL处的-27V至+40V的电压。

图9的电路的功能方式依赖于发送模块121的运行方式以及SIC运行方式(仲裁阶段451)中的总线状态401(dom)、403(sic)、402(rec)以及数据阶段452中的L0、L1根据以下表格2来阐释。表格2根据发送模块121的状态以及阶段451、452的运行方式表明了根据发送模块121的状态所需要的阻抗以及发送级121A的/121B的阻抗和发送级121C/121D的阻抗。

表格2：根据发送状态所需要的阻抗。

如果阻抗“无穷”，则关断或无法传导地切换发送模块121或相应的发送级121A、121B、121C、121D。

图9的每个并联电路121A1、121B1、121C1、121D1划分成n个部分或者说n个电流级这一方式允许在仲裁阶段(SIC运行方式)451中的总线状态401、402、403之间或数据阶段452的总线状态L0、L1之间进行时间上交错(gestaffelt)的和受控制的切换过程。为此，设定n个电流级的电阻的电阻值，如利用图10在专门的实施例中所示出的那样。

图10示出了针对每个切换级或者说电流级S1至S12的电流水平的实施例。因此，在所示出的实施例中为并联电路121A1、121B1、121C1、121D1中的每个并联电路使用十二个电流级S1、S2至S6至S12。于是适用n＝12。

电流I(图10中的竖直轴线)或者说I1、I2、I6、I12等的值通过选择相应的电流级S1至S12的串联电阻值来设定。各个电流级S1至S12(图10中的水平轴线)因此具有不同的电阻值。

为了产生仲裁阶段(SIC运行方式)451中的总线状态401、402、403或者数据阶段452的总线状态L0、L1，借助于电流级S1至S12的CMOS晶体管时间上错位地接入或关断各个电流级S1至S12。由此，在上级的发送级121A、121B、121C、121D所联接到其中的CANH路径或CANL路径中流动有对应的电流I。

特别一般地有利的是，如此设计每个切换级或者说电流级S1至S12的交错(交错级)和电阻，使得差分信号VDIFF的形式遵循高斯误差函数。因此以解析方式产生最少的辐射。

对于对应于图4的差分电压VDIFF的上升边沿的、从状态402(隐性)到状态401(显性)的过渡而言，通过时间上错位地接通并联电路121A1、121B1、121C1、121D1的电阻来逐步地提高CANH路径中和CANL路径中的电流，以用于在总线40处产生显性电平。对应于图4的差分电压VDIFF的下降边沿的、从状态401(显性)到状态402(隐性)的过渡对应地通过时间上错位地关断并联电路121A1、121B1、121C1、121D1的电阻来实现，由此逐步地降低CANH和CANL路径中的电流。通过所有电流级S1至Sn的电流I1至I12或者说I1至In的总和所给定的总电流在状态401(显性)期间流动。这里，接入并联电路121A1、121B1、121C1、121D1的所有电流级S1至Sn，并且用于产生标称VDIFF＝2V的显性电平的总电流流动通过总线电阻或终端电阻49。

如前面描述的那样，通过借助对电流级的电阻的电阻值的设定来在时间上设定和选择各个电流级S1至S12的电流水平而可行的是，在状态401、402之间过渡时使总线信号CAN_H、CAN_L彼此适应，从而实现按照图6的CAN_H和CAN_L的对称的走势。发送模块121的结构能够实现时间上错位地接入并联电路121A1、121B1、121C1、121D1的各个电流级。通过这种时间上的控制而可行的是，于是适应CAN_H和CAN_L的信号形状，如按照图6所需要的那样。能够实现针对CAN_H和CAN_L的信号走势的有针对性的形状(成形)。总体上，仲裁阶段(SIC运行方式)451的总线状态401、402、403或数据阶段452的总线状态L0、L1能够根据预设来成形。

并联电路121A1、121B1、121C1、121D1的各个电流级S1至Sn的电阻和因此其在总电流处的相应的占比能够以不同的方式选择，以便实现发送模块121的尽可能低的辐射、尤其较低的辐射。对于较低的辐射有利的是，在总线状态401、402之间的切换过程的开始和结束时接通或断开较少电流I(较高电阻值)并且在切换过程的中间接通或断开较多电流(较低电阻值)。因此，对电流级S1至S12的电流的在图10中所示出的设定是非常有利的。

与利用并联电路121A1、121B1、121C1、121D1的电流级S1至Sn中的相同的电阻的实现方案相反，按照图10的配置避免了在关断、从状态401(显性)过渡到状态402(隐性)期间的电流增加。

用于接入或关断各个电流级S1至S12的时间上的交错(Staggering(参差调谐))的粒度处在约2ns的范围中。针对时间上的交错的这类小级别或步长引起了较低的共模干扰并且对辐射具有较低的负面影响。在此，通过电流级S1、S2至S6至S12的电阻或电阻级所设定的电压步长保持固定，并且所述时间上的交错发生变化，从而在接入过程中设定尽可能软的特性(按照高斯误差函数)。时间步长或时间级的变化此外阻止了在辐射频谱中出现窄带式的频率线。

替代地，能够通过固定的时间步长和变化的电压步长来实施交错步长(参差调谐步长)。

通过发送模块121的所示出的结构能够实现对总线信号CAN_H和CAN_L(图6)在陡峭的切换边沿时在仲裁阶段(SIC运行方式)451中的总线状态401、402、403之间或数据阶段452的总线状态L0、L1之间的对称切换。

一方面，通过发送模块121的所示出的结构，由于使用了快速的CMOS开关或CMOS晶体管而在仲裁阶段(SIC运行方式)451中的总线状态401、402、403之间或数据阶段452的总线状态L0、L1之间实现了陡峭得多的切换边沿。另一方面，在切换过程期间实现了总线信号CAN_H和CAN_L的时间走势的为了遵循辐射限值而必要的对称性。通过选择或使用并联电路121A1、121B1、121C1、121D1的电阻实现了对特性曲线的平衡(匹配)。因此，对特性曲线的平衡(匹配)更少地依赖于并联电路121A1、121B1、121C1、121D1的所使用的晶体管的参数。

发送级121A1、121B1、121C1、121D1的CMOS晶体管作为开关运行，也就是说以栅极接头与源极接头之间的最大电压来运行。对各个发送级121A1、121B1、121C1、121D1的平衡(匹配)因此决定性地依赖于对电阻R_A1至R_An、R_B1至R_Bn、R_C1至R_Cn、R_D1至R_Dn的平衡(匹配)，并且不再依赖于总线芯线41(CANH)处的晶体管P_A1至P_An和P_C1至P_Cn(PMOS)以及总线芯线42(CANL)处的晶体管N_D1至N_Dn和N_B1至N_Bn(NMOS)。

显性状态401(dom)通过对电阻R_A1至R_An(发送级121A)与电阻R_B1至R_Bn(发送级121B)的平衡(匹配)来确定。在此并且也在下文中，术语“平衡”按照一种可行方案意味着主动的微调步骤。按照其他可行方案，“平衡”意味着电阻值尽可能良好地相互配合，这按照标准地在没有平衡步骤或微调步骤的情况下进行。

Sic状态(sic)通过对电阻R_A1至R_An(发送级121A)与电阻R_C1至R_Cn(发送级121C)的平衡(匹配)以及对电阻R_D1至R_Dn(发送级121D)与电阻R_B1至R_Bn(发送级121B)的平衡(匹配)来确定。

在运行方式XL-Fast中，状态L0通过对电阻R_A1至R_An(发送级121A)与电阻R_B1至R_Bn(发送级121B)的平衡(匹配)来确定。状态L1通过对电阻R_C1至R_Cn(发送级121C)与电阻R_D1至R_Dn(发送级121D)的平衡(匹配)来确定。发送级121A1、121B1、121C1、121D1的相应的晶体管的接入电阻Ron应该明显小于发送级121A1、121B1、121C1、121D1的各个电流级的分别串联联接的电阻。

图11示出了针对图9的发送级121B的结构的专门的实施例。因此，发送级121B在并联电路121B1中具有三个电流级S_I、S_II、S_III。第一电流级S_I具有电阻R_B1_I和串联联接的晶体管N_B1_I。第二电流级S_II具有电阻R_B1_II和串联联接的晶体管N_B1_II。第三电流级S_III具有电阻R_B1_III和串联联接的晶体管N_B1_III。

对于具有按照图11的配置的图9的电路的下文中的说明而言要假设的是，发送级121A、121C、121D中的每个发送级在其配属的并联电路121A1、121C1、121D1中也具有按照图11的实施例的三个电流级S_I、S_II、S_III。

下述表格3示出了分别依赖于发送级121A/121B和发送级121C、121D来操控图11的发送级121B的三个晶体管N_B1_I、N_B1_II、N_B1_III以及图9的发送级121A、121C、121D的对应的晶体管。

表格3：根据发送状态所需要的阻抗。

以这种方式，利用发送模块121能够在总线信号CAN_H和CAN_L处产生所需要的更为陡峭的边沿并且遵循辐射限值。

替代地，在相应的发送级121A、121B、121C、121D中能够使用超过三个电流级，如前面描述的那样。

图12示出了按照第二实施例的发送模块1210。发送模块1210以与按照第一实施例的发送模块121相同的方式构造成多个部分。因此，在下文中仅描述与第一实施例的差异。

不同于第一实施例，发送模块1210按照本实施例具有发送级121A0、121B0、121C0、121D0。发送级121A0、121B0、121C0、121D0联接为全桥。终端电阻49联接到用于总线芯线41、42的接头之间的电桥支路中。此外，代替限流模块1211、1212，发送模块1210具有第一至第x限流模块1211_1至1211x和第一至第x限流模块1212_1至1212_x。在此，x是＞1的自然数。

限流模块1211_1至1211_x、1212_1至1212_x分别设计为晶体管。限流模块1211_1至1211_x、1212_1至1212_x在图12的实施例中分别是CMOS晶体管。图12的限流模块1211_1至1211_x分别是PMOS晶体管。因此，限流模块1211_1至1211_x分别形成电源。图12的限流模块1212_1至1212_x分别是NMOS晶体管。因此，限流模块1212_1至1212_x分别形成电流汇槽。

不同于第一实施例的、具有晶体管HVP_A的发送级121A，发送级121A0具有第一至第y晶体管HVP_A1至HVP_Ay，其中，y是＞1的自然数。第一至第y晶体管HVP_A1至HVP_Ay中的每个晶体管都是CMOS晶体管、尤其PMOS晶体管，如前面针对晶体管HVP_A关于图9描述的那样。

不同于第一实施例的、具有晶体管HVN_B的发送级121B，发送级121B0具有第一至第y晶体管HVN_B1至HVN_By，其中，y是＞1的自然数。第一至第y晶体管HVN_B1至HVN_By中的每个晶体管都是CMOS晶体管、尤其NMOS晶体管，如前面针对晶体管HVP_B关于图9描述的那样。

不同于第一实施例的、具有晶体管HVP_C的发送级121C，发送级121C0具有第一至第y晶体管HVP_C1至HVP_Cy，其中，y是＞1的自然数。第一至第y晶体管HVP_C1至HVP_Cy中的每个晶体管都是CMOS晶体管、尤其PMOS晶体管，如前面针对晶体管HVP_C关于图9描述的那样。

不同于第一实施例的、具有晶体管HVN_D的发送级121D，发送级121D0具有第一至第y晶体管HVN_D1至HVN_Dy，其中，y是＞1的自然数。第一至第y晶体管HVN_D1至HVN_Dy中的每个晶体管都是CMOS晶体管、尤其NMOS晶体管，如前面针对晶体管HVP_D关于图9描述的那样。

除了按照第一实施例的发送模块121的功能外，图12的发送模块1210还具有以下功能。

发送模块1210基于其设计方案而能够降低由于发送级的不对称的特性所致的效应，该效应可能出现在发送状态dom(401)、sic(403)、rec(402)中并且提高超调并且因此恶化辐射。发送模块1210阻止了图12的全桥的发送级121A0、121B0中的组件的不相同的特性(效应1)，从而在dom状态401中相比于rec状态402最小化或阻止了共模电压的变化。

为了阻止效应1，能够改变发送级121A0、121B0中的共源共栅结构的电阻Ron(接入电阻)，尤其通过利用分别配属的操控电路T_A、T_B所进行的操控来实现。这通过改变高达y个并联联接的晶体管HVP_A1至HVP_Ay和/或高达y个并联联接的晶体管HVN_B1至HVN_By来实现。为了在sic状态403中不改变发送级121A0、121D0的和发送级121C0、121B0的两个串联电路的对称性，发送级121D0、121C0的共源共栅结构也必须经历相同的变化。因此，高达y个并联联接的晶体管HVN_D1至HVP_Dy和/或高达y个并联联接的晶体管HVP_C1至HVP_Cy也对应地变化。为此，晶体管HVP_A1至HVP_Ay、HVN_B1至HVN_By、HVP_C1至HVP_Cy、HVN_D1至HVP_Dy中的每个晶体管在其控制接头(栅极接头)处与接头125联接。因此，这些晶体管中的每个晶体管能够由至少一个控制装置124控制。对dom状态401中的共模电平的校正的干预通过类似地或相同地改变HVP_A1至HVP_Ay和HVP_C1至HVP_Cy或者通过类似地或相同地改变HVP_D1至HVN_Dy和HVP_B1至HVN_By来实现。

此外，发送模块1210能够阻止全桥的发送级121A0/121D0和121C0/121B0中的组件的不相同的特性(效应2)，从而在sic状态中相比于rec状态402最小化或阻止了共模电压的变化。

为此，能够改变限流晶体管或者说限流模块1211、1212的电阻Ron(接入电阻)。这通过高达x个并联联接的限流模块1211_1至1211_x和/或高达x个并联联接的限流模块1212_1至1212_x来实现，尤其通过借助至少一个控制装置124所进行的操控来实现。对sic状态403中的共模电平的校正的干预通过高达x个并联联接的限流模块1211_1至1211_x或高达x个并联联接的限流模块1212_1至1212_x来实现。例如适用x＝4。在这种情况下，能够设定限流晶体管或者说限流模块1211、1212的电阻Ron(接入电阻)的四个不同的级别。

对效应2的这种阻止是特别有利的，因为只有当从rec状态402的共模电平出发将dom状态401中和sic状态403中的共模电平与rec状态402的共模电平相适配时，才能够得到充分的辐射结果，然而，导致效应1的特性的原因可能与导致效应2的原因不同。

通过发送模块1210的设计方案能够阻止，尤其反极二极管D_A和D_B中的基板电流损耗导致dom状态401中的共模电平不再一致(stimmen)。在sic状态中，反极二极管D_A和D_B不那么剧烈地通电，并且此外四个发送级121A0、121B0、121C0、121D0的所有反极二极管D_A、D_B、D_C、D_D都激活。发送模块1210能够阻止在dom状态中和在sic状态中存在不同的共模电平。此外能够阻止，由于共源共栅结构中的不相同的特性而产生在质上(qualitativ)相同的效应。

因此，发送模块1210能够正面地影响对发送/接收装置12的辐射值产生的效应，其决定性地受发送模块1210影响。

按照第一实施例和第二实施例及其改型方案的发送模块121、1210、发送/接收装置12、22、用户站10、20、30、总线系统1以及在其中所实施的方法的所有前面描述的设计方案能够单独地或以所有可行的组合来使用。附加地，尤其能够设想到以下改型方案。

按照第一实施例和第二实施例的前面描述的总线系统1根据基于CAN协议的总线系统来进行描述。然而，按照第一实施例和/或第二实施例的总线系统1能够替代地是其他类型的通信网络，在该通信网络中将信号作为差分信号进行传递。有利的、然而并不是强制地作为先决条件的是，在总线系统1中至少针对所确定的时间段确保用户站10、20、30对总线40的专用的、无冲突的访问权。

按照第一实施例和/或第二实施例及其改型方案的总线系统1尤其是CAN总线系统或CAN-HS总线系统或CAN FD总线系统或CAN SIC总线系统或CAN XL总线系统。然而，总线系统1能够是其他通信网络，在该通信网络中将信号作为差分信号并且串行地通过总线来进行传递。

因此，前面描述的实施例的功能性例如能够应用在发送/接收装置12、22中，该发送/接收装置能够在CAN总线系统或CAN-HS总线系统或CAN FD总线系统或CAN SIC总线系统或CANXL总线系统中运行。

可行的是，针对两个总线状态401、402至少暂时地不使用显性的和隐性的总线状态，而是换言之使用第一总线状态和第二总线状态，这两个总线状态都被驱动。针对这样的总线系统的实施例是CAN XL总线系统。

用户站10、20、30在按照第一实施例和第二实施例及其改型方案的总线系统1中的数量和布置方式是任意的。特别地，在第一实施例或第二实施例的总线系统1中仅存在用户站10或仅存在用户站30。

Claims (15)

1.用于在串行总线系统(1)中发送差分信号的发送模块(121；1210)，该发送模块具有：

第一发送级(121A；121A0)，该第一发送级用于为第一信号(CAN_H)产生发送电流(I1至In)，该第一信号能够发送到所述总线系统(1)的总线(40)上，

第二发送级(121B；121B0)，该第二发送级用于为第二信号(CAN_L)产生发送电流(I1至In)，该第二信号能够作为相对于所述第一信号(CAN_H)的差分信号发送到所述总线(40)上，

第三发送级(121C；121C0)，该第三发送级用于为所述第一信号(CAN_H)产生发送电流(I1至In)，以及

第四发送级(121D；121D0)，该第四发送级用于为所述第二信号(CAN_L)产生发送电流(I1至In)，

其中，所述第一发送级至第四发送级(121A至121D；121A0至121D0)以全桥联接，在该全桥中，所述第一发送级和第四发送级(121A、121D；121A0、121D0)串联联接，并且所述第三发送级和第二发送级(121C、121B；121C0、121B0)串联联接，

其中，所述第一发送级至第四发送级(121A至121D；121A0至121D0)中的每个发送级都具有相对于彼此并联联接的至少两个电流级(S1至Sn)，

其中，所述至少两个电流级(S1至Sn)中的每个电流级都具有能切换的电阻(R_A1至R_An；R_B1至R_Bn；R_C1至R_Cn；R_D1至R_Dn)，并且

其中，发送级(121A至121D；121A0至121D0)的能切换的电阻(R_A1至R_An；R_B1至R_Bn；R_C1至R_Cn；R_D1至R_Dn)具有不同的电阻值。

2.根据权利要求中1所述的发送模块(121；1210)，其中，所述全桥的输出接头(41、42)设置用于与所述总线(40)的终端电阻(49)联接。

3.根据权利要求1或2所述的发送模块(121；1210)，其中，所述至少两个电流级(S1至Sn)的数量n针对所述第一发送级至第四发送级(121A至121D；121A0至121D0)中的每个发送级是相同的，其中，n是大于1的自然数。

4.根据前述权利要求中任一项所述的发送模块(121；1210)，其中，所述至少两个电流级(S1至Sn)中的每个电流级都具有CMOS晶体管，以用于切换所述电流级(S1至Sn)的电阻(R_A1至R_An；R_B1至R_Bn；R_C1至R_Cn；R_D1至R_Dn)。

5.根据前述权利要求中任一项所述的发送模块(121；1210)，

其中，所述第一发送级(121A；121A0)的电流级(S1至Sn)的CMOS晶体管是PMOS晶体管，

其中，所述第二发送级(121B；121B0)的电流级(S1至Sn)的CMOS晶体管是NMOS晶体管，

其中，所述第三发送级(121C；121C0)的电流级(S1至Sn)的CMOS晶体管是PMOS晶体管，并且

其中，所述第四发送级(121D；121D0)的电流级(S1至Sn)的CMOS晶体管是NMOS晶体管。

6.根据前述权利要求4或5中任一项所述的发送模块(121；1210)，其中，所述第一发送级至第四发送级(121A至121D；121A0至121D0)中的每个发送级此外具有：

反极二极管(D_A；D_B；D_C；D_D)，该反极二极管用于保护以防止用于总线电压供应部的接头(43)中的正反馈并且防止用于接地部的接头(44)的负反馈，以及

至少一个共源共栅结构(HVP_A；HVN_B；HVP_C；HVN_D)，该共源共栅结构用于保护所述CMOS晶体管。

7.根据权利要求6所述的发送模块(1210)，

其中，至少两个共源共栅结构(HVP_A；HVN_B；HVP_C；HVN_D)彼此并联联接，

其中，所述共源共栅结构(HVP_A；HVN_B；HVP_C；HVN_D)的数量y针对所述第一发送级至第四发送级(121A至121D；121A0至121D0)中的每个发送级是相同的，其中，y是大于1的自然数，并且

其中，所述至少两个共源共栅结构(HVP_A；HVN_B；HVP_C；HVN_D)的接入电阻是不同的。

8.根据前述权利要求中任一项所述的发送模块(121；1210)，其此外具有：

作为电源的至少一个第一限流模块(1211)，该第一限流模块联接到用于所述总线电压供应部的接头(43)与所述全桥之间，以及

作为电流汇槽的至少一个第二限流模块(1212)，该第二限流模块联接到用于接地部的接头(44)与所述全桥之间。

9.根据权利要求8所述的发送模块(1210)，

其中，至少两个第一限流模块(1211_1至1211_x)彼此并联联接，它们的接入电阻不同，

其中，至少两个第二限流模块(1212_1至1211_x)彼此并联联接，它们的接入电阻不同，并且

其中，所述第一限流模块(1211_1至1211_x)的数量x等于所述第二限流模块(1212_1至1211_x)的数量x，其中，x是大于1的自然数。

10.根据前述权利要求中任一项所述的发送模块(121；1210)，其此外具有：

操控电路(T_A；T_B；T_C；T_D)，该操控电路用于根据数字发送信号(TxD)并且根据为所述发送模块(121；1210)所设定的运行方式(SIC；FAST_TX)来操控所述第一发送级至第四发送级(121A至121D；121A0至121D0)的能切换的组件。

11.根据权利要求10所述的发送模块(121；1210)，其中，所述操控电路(T_A；T_B；T_C；T_D)设计用于时间上交错地且受控制地切换所述至少两个电流级(S1至Sn)的电阻值。

12.用于串行总线系统(1)的用户站(20)的发送/接收装置(12；22)，该发送/接收装置具有：

根据前述权利要求中任一项所述的发送模块(121；1210)，以及

用于接收所述总线(40)的信号的接收模块(122)。

13.用于串行总线系统(1)的用户站(10；20；30)，该用户站具有：

根据权利要求12所述的发送/接收装置(12；22)，以及

通信控制装置(11；21)，该通信控制装置用于控制所述总线系统(1)中的通信并且用于产生数字发送信号(TxD)以用于操控所述第一发送级至第四发送级(121A至121D；121A0至121D0)。

14.根据权利要求13所述的用户站(10；20；30)，其中，所述用户站(10；20；30)设计用于所述总线系统(1)中的通信，在该总线系统中至少暂时地确保一用户站(10、20、30)对所述总线系统(1)的总线(40)的专用的、无冲突的访问权。

15.用于在串行总线系统(1)中发送差分信号的方法，其中，所述方法利用发送模块(121；1210)来实施，并且其中，所述方法具有下述步骤：

利用第一发送级(121A；121A0)为第一信号(CAN_H)产生发送电流(I1至In)，该第一信号能够发送到所述总线系统(1)的总线(40)上，

利用第二发送级(121B；121B0)为第二信号(CAN_L)产生发送电流(I1至In)，该第二信号能够作为相对于第一信号(CAN_H)的差分信号发送到所述总线(40)上，

利用第三发送级(121C；121C0)为所述第一信号(CAN_H)产生发送电流(I1至In)，以及

利用第四发送级(121D；121D0)为所述第二信号(CAN_L)产生发送电流(I1至In)，

其中，所述第一发送级至第四发送级(121A至121D；121A0至121D0)以全桥联接，在该全桥中，所述第一发送级和第四发送级(121A、121D；121A0、121D0)串联联接，并且所述第三发送级和第二发送级(121C、121B；121C0、121B0)串联联接，

其中，所述第一发送级至第四发送级(121A至121D；121A0至121D0)中的每个发送级都具有相对于彼此并联联接的至少两个电流级(S1至Sn)，

其中，所述至少两个电流级(S1至Sn)中的每个电流级都具有能切换的电阻(R_A1至R_An；R_B1至R_Bn；R_C1至R_Cn；R_D1至R_Dn)，并且

其中，发送级(121A至121D；121A0至121D0)的能切换的电阻(R_A1至R_An；R_B1至R_Bn；R_C1至R_Cn；R_D1至R_Dn)具有不同的电阻值。