[go: up one dir, main page]

JP2022039441A - 表示装置及びその制御方法 - Google Patents

表示装置及びその制御方法 Download PDF

Info

Publication number
JP2022039441A
JP2022039441A JP2020144459A JP2020144459A JP2022039441A JP 2022039441 A JP2022039441 A JP 2022039441A JP 2020144459 A JP2020144459 A JP 2020144459A JP 2020144459 A JP2020144459 A JP 2020144459A JP 2022039441 A JP2022039441 A JP 2022039441A
Authority
JP
Japan
Prior art keywords
transistor
mode
potential
display device
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020144459A
Other languages
English (en)
Other versions
JP7507637B2 (ja
Inventor
大輔 河江
Daisuke Kawae
淳一 山下
Junichi Yamashita
隆成 藤森
Takanari Fujimori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2020144459A priority Critical patent/JP7507637B2/ja
Priority to KR1020210060091A priority patent/KR102838112B1/ko
Priority to US17/458,920 priority patent/US20220068197A1/en
Publication of JP2022039441A publication Critical patent/JP2022039441A/ja
Application granted granted Critical
Publication of JP7507637B2 publication Critical patent/JP7507637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】コストの低減が可能な表示装置を提供すること。【解決手段】表示装置は、発光素子と、定電流源及びＰＷＭ制御回路を有する画素回路とを備え、定電流源は、発光モードにおいて、発光許可信号がアクティブの場合に定電流を出力し、発光許可信号がインアクティブの場合に出力をＨｉＺ状態にし、ＰＷＭ制御回路は、発光モードにおいて、発光許可信号がアクティブの場合に映像信号とノコギリ波状のスロープ信号との比較結果を制御ノードに出力し、発光許可信号がインアクティブの場合に比較結果の出力を停止させるＰチャネル型の増幅トランジスタと、制御ノードと基準電位端子との間に設けられ、発光許可信号がアクティブの場合にオフし、発光許可信号がインアクティブの場合にオンするＰチャネル型の第１スイッチトランジスタと、定電流源と発光素子との間に設けられ、制御ノードの電位に応じてオンオフするＰチャネル型の制御トランジスタと、を有する。【選択図】図１

Description

本発明は、表示装置及びその制御方法に関し、例えばコストを低減するのに適した表示装置及びその制御方法に関する。
近年では、ＯＬＥＤ（Organic Light Emitting Diode）や微小なＬＥＤ（以下、マイクロＬＥＤと称す）等の自発光型の発光素子を２次元マトリックス状に実装した表示装置の開発が進んでいる。ここで、発光素子としてマイクロＬＥＤが用いられている場合、発光のカラーシフト抑止の観点から、発光素子の階調表現はＰＷＭ駆動によって行われることが多い。例えば、特許文献１には、発光素子をＰＷＭ駆動する駆動回路の構成が開示されている。
特開２０１４－１５０４８２号公報
しかしながら、特許文献１の構成では、発光素子をＰＷＭ駆動する駆動回路が、ＣＭＯＳ回路の構成を有しているため、コストが増大してしまうという課題があった。
本発明は、上記課題に鑑みてなされたものであり、コストを低減することが可能な表示装置及びその制御方法を提供することを目的とする。
本発明の一態様に係る表示装置は、発光素子と、前記発光素子を駆動する画素回路と、を備え、前記画素回路は、定電流源と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、を備え、前記定電流源は、少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、所定の周期でアクティブ及びインアクティブが切り替わる発光許可信号がアクティブの場合に定電流を出力し、前記発光許可信号がインアクティブの場合に出力をＨｉＺ状態にするように構成され、前記ＰＷＭ制御回路は、前記発光モードにおいて、前記発光許可信号がアクティブの場合に、映像信号とノコギリ波状のスロープ信号との比較結果を制御ノードに出力し、前記発光許可信号がインアクティブの場合に前記比較結果の出力を停止させる、増幅トランジスタと、前記制御ノードと基準電位端子との間に設けられ、前記発光許可信号がアクティブの場合にオフし、前記発光許可信号がインアクティブの場合にオンする、前記増幅トランジスタと同一導電型の第１スイッチトランジスタと、前記定電流源と前記発光素子との間に設けられ、前記制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、を有する。この表示装置は、ＣＭＯＳ回路を用いること無く発光素子をＰＷＭ駆動することができるため、コストを低減することができる。
本発明の一態様に係る表示装置の制御方法は、発光素子と、前記発光素子を駆動する画素回路と、を備え、前記画素回路は、定電流源と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、を備え、前記ＰＷＭ制御回路は、増幅トランジスタと、前記増幅トランジスタと同一導電型の第１スイッチトランジスタと、前記定電流源と前記発光素子との間に設けられ、制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、を有する、表示装置の制御方法であって、少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、所定の周期でアクティブ及びインアクティブが切り替わる発光許可信号がインアクティブの場合、前記定電流源の出力をＨｉＺ状態に設定し、且つ、前記増幅トランジスタをオフした状態で、前記第１スイッチトランジスタをオンして基準電位端子と前記制御ノードとの間を導通させることにより、前記制御トランジスタをオンし、前記発光許可信号がアクティブの場合、前記定電流源から定電流を出力し、且つ、前記第１スイッチトランジスタをオフした状態で、前記増幅トランジスタから映像信号とノコギリ波状のスロープ信号との比較結果を前記制御ノードに出力する。この表示装置の制御方法では、ＣＭＯＳ回路を用いること無く発光素子をＰＷＭ駆動することができるため、コストを低減することができる。
本発明の一態様に係る表示装置は、発光素子と、前記発光素子を駆動する画素回路と、を備え、前記画素回路は、定電流を出力する定電流源と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、を備え、前記ＰＷＭ制御回路は、少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、映像信号とスロープ信号との比較結果を制御ノードに出力する増幅トランジスタと、ソースが前記制御ノードに接続され、且つ、ゲートがフローティング状態に設定可能に構成された、前記増幅トランジスタと同一導電型の負荷トランジスタと、前記負荷トランジスタのソース及びゲート間に設けられた容量素子と、前記定電流源と前記発光素子との間に設けられ、前記制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、を有する。この表示装置は、ＣＭＯＳ回路を用いること無く発光素子をＰＷＭ駆動することができるため、コストを低減することができる。
本発明の一態様に係る表示装置の制御方法は、発光素子と、前記発光素子を駆動する画素回路と、を備え、前記画素回路は、定電流を出力する定電流源と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、を備え、前記ＰＷＭ制御回路は、少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、映像信号とスロープ信号との比較結果を制御ノードに出力する増幅トランジスタと、ソースが前記制御ノードに接続され、且つ、ゲートがフローティング状態に設定可能に構成された、前記増幅トランジスタと同一導電型の負荷トランジスタと、前記負荷トランジスタのソース及びゲート間に設けられた容量素子と、前記定電流源と前記発光素子との間に設けられ、前記制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、を有する、表示装置の制御方法であって、前記負荷トランジスタのゲートにバイアス電位を印加し、前記負荷トランジスタのゲートにバイアス電位が印加された状態で当該負荷トランジスタのゲートをフローティング状態に設定し、前記発光モードにおいて、前記画素回路によって前記発光素子を駆動する。この表示装置の制御方法では、ＣＭＯＳ回路を用いること無く発光素子をＰＷＭ駆動することができるため、コストを低減することができる。
本発明により、コストを低減することが可能な表示装置及びその制御方法を提供することができる。
実施の形態１に係る表示装置に設けられた画素の構成例を示す図である。 実施の形態１に係る表示装置の動作を示すタイミングチャートである。 実施の形態２に係る表示装置に設けられた画素の構成例を示す図である。 実施の形態２に係る表示装置の動作を示すタイミングチャートである。 実施の形態３に係る表示装置に設けられた画素の構成例を示す図である。 実施の形態３に係る表示装置の動作を示すタイミングチャートである。
＜実施の形態１＞
図１は、実施の形態１に係る表示装置に設けられた画素１の構成例を示す図である。実施の形態１に係る表示装置は、例えばＯＬＥＤディスプレイやマイクロＬＥＤディスプレイなどの自発光型かつアクティブマトリックス型の表示装置である。
例えば、実施の形態１に係る表示装置は、複数の画素１が二次元マトリックス状に配置されたパネルと、データドライバやスキャンドライバ等によって構成された制御回路と、を少なくとも備える。制御回路は、例えば、二次元マトリックス状に配置された複数の画素１を、１行毎に順番にスキャン（選択）し、スキャンした行の画素１に対して映像信号を書き込んでいく。そして、例えば、全ての画素１に対する映像信号の書き込みが完了すると、それらの画素１の発光素子を一斉に発光させる。
画素１は、図１に示すように、発光素子Ｄ１と、発光素子Ｄ１をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動する画素回路（駆動回路）１０と、によって構成されている。
発光素子Ｄ１は、自発光型の素子であって、例えば有機ＥＬやマイクロＬＥＤなどである。本実施の形態では、発光素子Ｄ１がマイクロＬＥＤである場合を例に説明する。なお、発光素子Ｄ１がマイクロＬＥＤである場合、発光のカラーシフト抑止の観点から、発光素子Ｄ１の階調表現はＰＷＭ駆動によって行われることが多い。
画素回路１０は、定電流出力回路（定電流源）１１と、ＰＷＭ制御回路１２と、を有する。
定電流出力回路１１は、定電流を出力可能に構成されている。具体的には、定電流出力回路１１は、トランジスタＴＲ１１～ＴＲ１３と、容量素子Ｃ１１と、を有する。本実施の形態では、トランジスタＴＲ１１～ＴＲ１３が何れもＰチャネルＭＯＳトランジスタである場合を例に説明する。
トランジスタＴＲ１１は、入力端子ｐａｍｓと、定電流出力回路１１の出力ノードであるノードＮ１と、の間に設けられている。なお、入力端子ｐａｍｓには、動作モードに応じて、外部から電源電位ＶＤＤが供給されたり、映像信号に対応する入力電位Ｖｐａｍが供給されたり、ＨｉＺ状態が設定されたりする。なお、ＨｉＺ状態とは、ハイインピーダンス状態の略であって、入力端子（ここでは入力端子ｐａｍｓ）にＨｉＺ状態が設定されるとは、入力端子に供給される信号が無い状態、即ち、入力端子がオープンの状態のことである。
トランジスタＴＲ１３は、トランジスタＴＲ１１のゲートと、基準電位（ここでは接地電位）ＶＳＳが供給される基準電位端子（以下、基準電位端子ＶＳＳと称す）と、の間に設けられ、リセット信号入力端子（以下、リセット信号入力端子ｒｓｔと称す）を介してゲートに印加されるリセット信号ｒｓｔに基づいてオンオフを切り替える。例えば、トランジスタＴＲ１３は、リセット信号ｒｓｔがＬレベルの場合にオンし、リセット信号ｒｓｔがＨレベルの場合にオフする。
トランジスタＴＲ１２は、トランジスタＴＲ１１のゲートと、トランジスタＴＲ１１のドレインと、の間に設けられ、スキャン信号入力端子（以下、スキャン信号入力端子ＳＣと称す）を介してゲートに印加されるスキャン信号ＳＣに基づいてオンオフを切り替える。例えば、トランジスタＴＲ１２は、スキャン信号ＳＣがＬレベルの場合にオンし、スキャン信号ＳＣがＨレベルの場合にオフする。
容量素子Ｃ１１は、トランジスタＴＲ１１のゲートと、電源電位ＶＤＤが供給される電源電位端子（以下、電源電位端子ＶＤＤと称す）と、の間に設けられている。
ＰＷＭ制御回路１２は、トランジスタＴＲ２１～ＴＲ２５と、容量素子Ｃ２１と、を有する。本実施の形態では、トランジスタＴＲ２１～ＴＲ２５が何れもＰチャネルＭＯＳトランジスタである場合を例に説明する。
トランジスタ（制御トランジスタ）ＴＲ２１は、定電流出力回路１１の出力ノードであるノードＮ１と、発光素子Ｄ１のアノードと、の間に設けられ、ノード（制御ノード）Ｎ２の電位に基づいてオンオフを切り替える。例えば、トランジスタＴＲ２１は、ノードＮ２の電位が基準電位ＶＳＳを示す場合にオンし、ノードＮ２の電位が電源電位ＶＤＤを示す場合にオフする。
トランジスタＴＲ２２は、増幅トランジスタであって、入力端子ｉｎ１とノードＮ２との間に設けられている。なお、入力端子ｉｎ１には、動作モードに応じて、外部から電源電位ＶＤＤが供給されたり、映像信号（映像信号に相当する電位）Ｖｐｗｍが供給されたり、ＨｉＺ状態が設定されたりする。
トランジスタ（第３スイッチトランジスタ）ＴＲ２５は、トランジスタＴＲ２２のゲートと、基準電位端子ＶＳＳと、の間に設けられ、ゲートに印加されるリセット信号ｒｓｔに基づいてオンオフを切り替える。例えば、トランジスタＴＲ２５は、リセット信号ｒｓｔがＬレベルの場合にオンし、リセット信号ｒｓｔがＨレベルの場合にオフする。
トランジスタ（第２スイッチトランジスタ）ＴＲ２４は、トランジスタＴＲ２２のゲートと、トランジスタＴＲ２２のドレインと、の間に設けられ、ゲートに印加されるスキャン信号ＳＣに基づいてオンオフを切り替える。例えば、トランジスタＴＲ２４は、スキャン信号ＳＣがＬレベルの場合にオンし、スキャン信号ＳＣがＨレベルの場合にオフする。
容量素子Ｃ２１は、トランジスタＴＲ２２のゲートと、入力端子ｉｎ２と、の間に設けられている。なお、入力端子ｉｎ２には、動作モードに応じて、外部から映像信号の最大値を示す定電位が供給されたり、ノコギリ波状のスロープ信号が供給されたりする。
トランジスタ（第１スイッチトランジスタ）ＴＲ２３は、基準電位端子ＶＳＳとノードＮ２との間に設けられ、入力端子ｅｍを介してゲートに印加される発光許可信号ｅｍに基づいてオンオフを切り替える。例えば、トランジスタＴＲ２３は、発光許可信号ｅｍがＬレベル（ここではインアクティブ）の場合にオンし、発光許可信号ｅｍがＨレベル（ここではアクティブ）の場合にオフする。
なお、トランジスタＴＲ２１のゲート及びソース間には、容量素子が追加で設けられても良い。
（実施の形態１に係る表示装置の動作）
続いて、図１に加えて、図２を用いて、実施の形態１に係る表示装置の動作（制御方法）について説明する。図２は、実施の形態１に係る表示装置の動作を示すタイミングチャートである。なお、実施の形態１に係る表示装置の動作モードは、少なくとも初期化モード、スキャンモード、及び、発光モードによって構成されている。
まず、初期化モード（時刻ｔ１１～ｔ１２）では、リセット信号ｒｓｔがＬレベルに設定され、スキャン信号ＳＣがＨレベルに設定され、発光許可信号ｅｍがＬレベルに設定される。また、入力端子ｐａｍｓ，ｉｎ１にはＨｉＺ状態の設定がなされ、入力端子ｉｎ２には映像信号Ｖｐｗｍの最大電位である電位Ｖｐｗｍ＿ｍａｘが供給される。
それにより、ＰＷＭ制御回路１２では、トランジスタＴＲ２４がオフした状態でトランジスタＴＲ２５がオンするため、トランジスタＴＲ２２のゲート電位Ｖｇ２２が、基準電位ＶＳＳ（０Ｖ）に初期化される。
同様にして、定電流出力回路１１では、トランジスタＴＲ１２がオフした状態でトランジスタＴＲ１３がオンするため、トランジスタＴＲ１１のゲート電位Ｖｇ１１が、基準電位ＶＳＳ（０Ｖ）に初期化される。
また、ＰＷＭ制御回路１２では、トランジスタＴＲ２３がオンするため、ノードＮ２の電位は基準電位ＶＳＳ（０Ｖ）を示す。それにより、トランジスタＴＲ２１はオンする。但し、このとき、入力端子ｐａｍｓがＨｉＺ状態に設定され、それにより、定電流出力回路１１の出力がＨｉＺ状態となっているため、発光素子Ｄ１に電流は流れない。つまり、発光素子Ｄ１は発光しない。
その後、動作モードが初期化モードからスキャンモードに切り替わる（時刻ｔ１２）。
スキャンモード（時刻ｔ１２～ｔ１５）では、まず、リセット信号ｒｓｔがＬレベルからＨレベルに切り替わる（時刻ｔ１２）。
それにより、ＰＷＭ制御回路１２では、トランジスタＴＲ２５がオフするため、トランジスタＴＲ２２のゲートは、基準電位ＶＳＳが印加された状態で、フローティング状態となる。同様にして、定電流出力回路１１では、トランジスタＴＲ１３がオフするため、トランジスタＴＲ１１のゲートは、基準電位ＶＳＳが印加された状態で、フローティング状態となる。
その後、スキャン信号ＳＣが一時的にＨレベルからＬレベルに切り替わり、発光許可信号ｅｍもそれに合わせて一時的にＬレベルからＨレベルに切り替わる（時刻ｔ１３）。また、このとき、入力端子ｉｎ１には映像信号Ｖｐｗｍが供給され、入力端子ｐａｍｓには定電流設定値に対応した入力電位Ｖｐａｍが供給される。なお、スキャンモードのうち入力端子ｉｎ１に映像信号Ｖｐｗｍが供給される期間（時刻ｔ１３～ｔ１４）を特に映像信号供給モードとも称す。
それにより、ＰＷＭ制御回路１２では、トランジスタＴＲ２４がオンするため、入力端子ｉｎ１に供給された映像信号Ｖｐｗｍが、トランジスタＴＲ２２，ＴＲ２４を介して、トランジスタＴＲ２２のゲートに印加される。このとき、トランジスタＴＲ２２のゲート電位Ｖｇ２２は、Ｖｐｗｍ－｜Ｖｔｈ２２｜まで上昇する。なお、Ｖｐｗｍは映像信号Ｖｐｗｍの電位を表し、Ｖｔｈ２２はトランジスタＴＲ２２の閾値電圧を表している。
同様にして、定電流出力回路１１では、トランジスタＴＲ１２がオンするため、入力端子ｐａｍｓに供給された入力電位Ｖｐａｍが、トランジスタＴＲ１１，ＴＲ１２を介して、トランジスタＴＲ１１のゲートに印加される。このとき、トランジスタＴＲ１１のゲート電位Ｖｇ１１は、Ｖｐａｍ－｜Ｖｔｈ１１｜となる。なお、Ｖｔｈ１１はトランジスタＴＲ１１の閾値電圧を表している。
また、ＰＷＭ制御回路１２では、トランジスタＴＲ２３がオフするため、ノードＮ２の電位Ｖｎ２は、Ｖｐｗｍ－｜Ｖｔｈ２２｜を示す。一方で、このとき、入力端子ｐａｍｓには入力電位Ｖｐａｍが供給されているため、定電流出力回路１１の出力電位（ノードＮ１の電位）Ｖｎ１は、Ｖｐａｍ－｜Ｖｔｈ１１｜を示している。ここで、入力電位Ｖｐａｍは、トランジスタＴＲ２１のゲート及びソース間の電位差Ｖｇｓ２１（＝Ｖｎ２－Ｖｎ１）がトランジスタＴＲ２１の閾値電圧Ｖｔｈ２１以上になるように（即ち、｜Ｖｇｓ２１｜≦｜Ｖｔｈ２１｜になるように）予め設定されている。それにより、トランジスタＴＲ２１がオフするため、発光素子Ｄ１に電流は流れない。つまり、発光素子Ｄ１は発光しない。
その後、再び、スキャン信号ＳＣがＬレベルからＨレベルに切り替わり、発光許可信号ｅｍもそれに合わせてＨレベルからＬレベルに切り替わる（時刻ｔ１４）。また、入力端子ｐａｍｓ，ｉｎ１には再びＨｉＺ状態の設定がなされる。
それにより、ＰＷＭ制御回路１２では、トランジスタＴＲ２４がオフするため、トランジスタＴＲ２２のゲートは、電位Ｖｐｗｍ－｜Ｖｔｈ２２｜が印加された状態で、フローティング状態となる（時刻ｔ１４～ｔ１５）。同様にして、定電流出力回路１１では、トランジスタＴＲ１２がオフするため、トランジスタＴＲ１１のゲートは、電位Ｖｐａｍ－｜Ｖｔｈ１１｜が印加された状態で、フローティング状態となる（時刻ｔ１４～ｔ１５）。
その後、動作モードがスキャンモードから発光モードに切り替わる（時刻ｔ１５）。
発光モード（時刻ｔ１５～ｔ１９）では、リセット信号ｒｓｔがＨレベル、スキャン信号ＳＣがＨレベルに固定された状態で、発光許可信号ｅｍの電位が周期的に切り替わる。
ここで、発光許可信号ｅｍがＬレベルを示す期間中、入力端子ｐａｍｓ，ｉｎ１にはＨｉＺ状態の設定がなされ、入力端子ｉｎ２には電位Ｖｐｗｍ＿ｍａｘの固定電位が供給される。それに対し、発光許可信号ｅｍがＨレベルを示す期間中、入力端子ｐａｍｓ，ｉｎ１には電源電位ＶＤＤが供給され、入力端子ｉｎ２には、電位Ｖｐｗｍ＿ｍａｘから電位Ｖｐｗｍ＿ｍｉｎにかけて立ち下がるスロープ信号が供給される。なお、電位Ｖｐｗｍ＿ｍａｘは、映像信号Ｖｐｗｍの最大電位を表し、電位Ｖｐｗｍ＿ｍｉｎは、映像信号Ｖｐｗｍの最小電位を表している。
まず、発光許可信号ｅｍがＬレベルの期間（例えば時刻ｔ１５～ｔ１６）では、トランジスタＴＲ２２の出力がＨｉＺ状態で、かつ、トランジスタＴＲ２３がオンするため、ノードＮ２の電位は基準電位ＶＳＳ（０Ｖ）を示す。換言すると、ノードＮ２の電位は基準電位ＶＳＳに初期化される。それにより、トランジスタＴＲ２１はオンする。但し、このとき、入力端子ｐａｍｓがＨｉＺ状態に設定され、それにより、定電流出力回路１１の出力がＨｉＺ状態となっているため、発光素子Ｄ１に電流は流れない。つまり、発光モードにおいて、発光許可信号ｅｍがＬレベルの期間中、発光素子Ｄ１は発光しない。
次に、発光許可信号ｅｍがＨレベルの期間では、トランジスタＴＲ２３がオフする一方で、トランジスタＴＲ２２が、映像信号Ｖｐｗｍとスロープ信号との比較結果をノードＮ２に出力する。
ここで、入力端子ｉｎ２の電位のＶｐｗｍ＿ｍａｘからの変化量をΔＶｉｎ２とすると、トランジスタＴＲ２２のゲート電位Ｖｇ２２は、以下の式（１）のように表すことができる。
Ｖｇ２２＝Ｖｐｗｍ－｜Ｖｔｈ２２｜＋ΔＶｉｎ２ ・・・（１）
また、トランジスタＴＲ２２のオンオフは、トランジスタＴＲ２２のゲート及びソース間の電位差Ｖｇｓ２２と、トランジスタＴＲ２２の閾値電圧Ｖｔｈ２２と、の大小関係によって決まる。例えば、トランジスタＴＲ２２は、｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜＞０の場合にオンし、｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜≦０の場合にオフする。
ここで、｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜は、式（１）より、以下の式（２）のように表すことができる。
｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜
＝ＶＤＤ－Ｖｇ２２－｜Ｖｔｈ２２｜
＝ＶＤＤ－Ｖｐｗｍ＋｜Ｖｔｈ２２｜－ΔＶｉｎ２－｜Ｖｔｈ２２｜
＝ＶＤＤ－Ｖｐｗｍ－ΔＶｉｎ２ ・・・（２）
式（２）を見ても分かるように、トランジスタＴＲ２２は、閾値電圧Ｖｔｈ２２に依存せずにオンオフの切り替えを行う。つまり、閾値電圧Ｖｔｈ２２に経年劣化による変化や特性ばらつきがあった場合でも、トランジスタＴＲ２２は、映像信号Ｖｐｗｍとスロープ信号との比較結果を正確に出力することができる。
例えば、スロープ信号の電位が大きく、トランジスタＴＲ２２のゲート電位Ｖｇ２２がＶＤＤ－｜Ｖｔｈ２２｜以上を示す場合、トランジスタＴＲ２２はオフする（例えば時刻ｔ１６～ｔ１７）。このとき、トランジスタＴＲ２３もオフしているが、ノードＮ２の電位が基準電位ＶＳＳ（初期化された状態）を維持しているため、トランジスタＴＲ２１はオンする。それにより、発光素子Ｄ１は発光する。
スロープ信号の電位が徐々に低下して、トランジスタＴＲ２２のゲート電位Ｖｇ２２がＶＤＤ－｜Ｖｔｈ２２｜未満になると、トランジスタＴＲ２２はオンする（例えば時刻ｔ１７～ｔ１８）。それにより、ノードＮ２の電位が電源電位ＶＤＤに上昇するため、トランジスタＴＲ２１はオフする。それにより、発光素子Ｄ１の発光は停止する。
発光モードでは、時刻ｔ１５～ｔ１８のような動作が繰り返される（時刻ｔ１５～ｔ１９）。発光モードにおける発光素子Ｄ１の発光期間の割合（デューティ比）、即ち、発光素子Ｄ１の輝度は、映像信号Ｖｐｗｍに基づいて決定される。なお、上述の説明からもわかるように、スロープ信号は、増幅トランジスタＴＲ２２による映像信号Ｖｐｗｍとの比較によって当該増幅トランジスタＴＲ２２がオフからオンに切り替わるような波形の傾き（ここでは立ち下がり）を有する。
このように、実施の形態１に係る表示装置では、画素回路１０に設けられた各トランジスタが同一導電型のＭＯＳトランジスタによって構成されている。それにより、実施の形態１に係る表示装置は、画素回路にＣＭＯＳ回路が用いられる場合と比較して、コストを低減することができる。
また、画素回路１０は、トランジスタＴＲ２２，ＴＲ２３が同時にオンしないように制御されるため、トランジスタＴＲ２２，ＴＲ２３に流れる貫通電流を実質的にゼロに抑制することができる。なお、トランジスタＴＲ２３は、負荷トランジスタとして用いられているのではなく、単にスイッチトランジスタとして用いられているに過ぎないため、トランジスタサイズを大きくして抵抗値を大きくする必要が無く、回路規模の増大も抑制される。
本実施の形態では、画素回路１０に設けられた各トランジスタがＰチャネルＭＯＳトランジスタである場合を例に説明したが、これに限られない。画素回路１０に設けられた各トランジスタがＮチャネルＭＯＳトランジスタであっても良い。
＜実施の形態２＞
図３は、実施の形態２に係る表示装置に設けられた画素２の構成例を示す図である。実施の形態２に係る表示装置は、実施の形態１に係る表示装置の場合と比較して、複数の画素１の代わりに複数の画素２を備えている。
画素２は、図３に示すように、発光素子Ｄ１と、発光素子Ｄ１をＰＷＭ駆動する画素回路（駆動回路）２０と、によって構成されている。
画素回路２０は、定電流出力回路（定電流源）２１と、ＰＷＭ制御回路２２と、を有する。なお、画素回路２０に設けられた定電流出力回路２１及びＰＷＭ制御回路２２は、それぞれ、画素回路１０に設けられた定電流出力回路１１及びＰＷＭ制御回路１２に対応する。
定電流出力回路２１は、定電流出力回路１１と比較して、トランジスタＴＲ１３の代わりに、トランジスタＴＲ１４を備える。本実施の形態では、トランジスタＴＲ１４がＰチャネルＭＯＳトランジスタである場合を例に説明する。
トランジスタＴＲ１４は、発光素子Ｄ１に並列接続され、発光許可信号ｅｍに基づいてオンオフを切り替える。例えば、トランジスタＴＲ１４は、発光許可信号ｅｍがＬレベル（ここではインアクティブ）の場合にオンし、発光許可信号ｅｍがＨレベル（ここではアクティブ）の場合にオフする。
定電流出力回路２１のその他の構成については、定電流出力回路１１の場合と同様であるため、その説明を省略する。
ＰＷＭ制御回路２２は、ＰＷＭ制御回路１２と比較して、トランジスタＴＲ２５を備えていない。ＰＷＭ制御回路２２のその他の構成については、ＰＷＭ制御回路１２の場合と同様であるため、その説明を省略する。
（実施の形態２に係る表示装置の動作）
続いて、図３に加えて、図４を用いて、実施の形態２に係る表示装置の動作（制御方法）について説明する。図４は、実施の形態２に係る表示装置の動作を示すタイミングチャートである。以下では、主に、実施の形態１に係る表示装置の場合と異なる動作について説明する。なお、図４に示すタイミングチャートにおける時刻ｔ２１～ｔ２９は、それぞれ図２に示すタイミングチャートにおける時刻ｔ１１～ｔ１９に対応する。
まず、初期化モード（時刻ｔ２１～ｔ２２）では、スキャン信号ＳＣがＬレベルに設定され、発光許可信号ｅｍがＬレベルに設定される。また、入力端子ｐａｍｓ，ｉｎ１にはＨｉＺ状態の設定がなされ、入力端子ｉｎ２には映像信号Ｖｐｗｍの最大電位である電位Ｖｐｗｍ＿ｍａｘが供給される。
それにより、ＰＷＭ制御回路２２では、トランジスタＴＲ２３，ＴＲ２４がオンするため、トランジスタＴＲ２２のゲート電位Ｖｇ２２は、基準電位ＶＳＳ（０Ｖ）に初期化される。つまり、ＰＷＭ制御回路２２では、トランジスタＴＲ２５の代わりに、トランジスタＴＲ２３，ＴＲ２４を用いて、ゲート電位Ｖｇ２２の初期化が行われる。
同様にして、定電流出力回路２１では、トランジスタＴＲ１４，ＴＲ１２がオンし、トランジスタＴＲ２１もオンするため、トランジスタＴＲ１１のゲート電位Ｖｇ１１は、基準電位ＶＳＳ（０Ｖ）に初期化される。つまり、定電流出力回路２１では、トランジスタＴＲ１３の代わりに、トランジスタＴＲ１２，ＴＲ１４，ＴＲ２１を用いて、ゲート電位Ｖｇ１１の初期化が行われる。
実施の形態２に係る表示装置のその他の動作については、実施の形態１に係る表示装置の場合と同様であるため、その説明を省略する。
このように、実施の形態２に係る表示装置は、実施の形態１に係る表示装置と同等程度の効果を奏することができる。
即ち、実施の形態２に係る表示装置では、画素回路２０に設けられた各トランジスタが同一導電型のＭＯＳトランジスタによって構成されている。それにより、実施の形態２に係る表示装置は、画素回路にＣＭＯＳ回路が用いられる場合と比較して、コストを低減することができる。
また、画素回路２０は、トランジスタＴＲ２２，ＴＲ２３が同時にオンしないように制御されるため、トランジスタＴＲ２２，ＴＲ２３に流れる貫通電流を実質的にゼロに抑制することができる。なお、トランジスタＴＲ２３は、負荷トランジスタとして用いられているのではなく、単にスイッチトランジスタとして用いられているに過ぎないため、トランジスタサイズを大きくして抵抗値を大きくする必要が無く、回路規模の増大も抑制される。
さらに、画素回路２０は、画素回路１０の場合よりもトランジスタの数を減らすことできるとともに、リセット信号ｒｓｔを用いる必要もない。
本実施の形態では、各画素回路１０に設けられた各トランジスタがＰチャネルＭＯＳトランジスタである場合を例に説明したが、これに限られない。各画素回路１０に設けられた各トランジスタがＮチャネルＭＯＳトランジスタであっても良い。
＜実施の形態３＞
図５は、実施の形態３に係る表示装置に設けられた画素３の構成例を示す図である。実施の形態３に係る表示装置は、実施の形態１に係る表示装置の場合と比較して、複数の画素１の代わりに複数の画素３を備えている。
画素３は、図５に示すように、発光素子Ｄ１と、発光素子Ｄ１をＰＷＭ駆動する画素回路（駆動回路）３０と、によって構成されている。
画素回路３０は、定電流出力回路３１と、ＰＷＭ制御回路３２と、を有する。なお、画素回路３０に設けられた定電流出力回路３１及びＰＷＭ制御回路３２は、それぞれ、画素回路１０に設けられた定電流出力回路１１及びＰＷＭ制御回路１２に対応する。
定電流出力回路３１については、定電流出力回路１１と同様の回路構成であるため、その説明を省略する。
ＰＷＭ制御回路３２は、ＰＷＭ制御回路１２と比較して、トランジスタＴＲ２６，ＴＲ２７と、容量素子Ｃ２２と、をさらに備える。また、ＰＷＭ制御回路３２では、トランジスタＴＲ２３が、スイッチトランジスタとしてでは無く、負荷トランジスタとして用いられている。本実施の形態では、トランジスタＴＲ２６，ＴＲ２７が何れもＰチャネルＭＯＳトランジスタである場合を例に説明する。
トランジスタＴＲ２３は、負荷トランジスタであって、トランジスタＴＲ２１のゲート（ノードＮ２）と、入力端子ｅｍと、の間に設けられている。
トランジスタ（第１スイッチトランジスタ）ＴＲ２６は、トランジスタＴＲ２３のゲートと、バイアス電位Ｖｂｓが供給されるバイアス電位入力端子（以下、バイアス電位入力端子Ｖｂｓと称す）と、の間に設けられ、ゲートに印加されるリセット信号ｒｓｔに基づいてオンオフを切り替える。例えば、トランジスタＴＲ２６は、リセット信号ｒｓｔがＬレベルの場合にオンし、リセット信号ｒｓｔがＨレベルの場合にオフする。
容量素子Ｃ２２は、トランジスタＴＲ２３のゲート及びソース間に設けられている。
トランジスタ（第４スイッチトランジスタ）ＴＲ２７は、トランジスタＴＲ２２，ＴＲ２４のそれぞれのドレインと、トランジスタＴＲ２１のゲート（ノードＮ２）と、の間に設けられ、ゲートに印加される発光許可信号ｅｍに基づいてオンオフを切り替える。例えば、トランジスタＴＲ２７は、発光許可信号ｅｍがＬレベル（ここではアクティブ）の場合にオンし、発光許可信号ｅｍがＨレベル（ここではインアクティブ）の場合にオフする。
ＰＷＭ制御回路３２のその他の構成については、ＰＷＭ制御回路１２の場合と同様であるため、その説明を省略する。
（実施の形態３に係る表示装置の動作）
続いて、図５に加えて、図６を用いて、実施の形態３に係る表示装置の動作（制御方法）について説明する。図６は、実施の形態３に係る表示装置の動作を示すタイミングチャートである。なお、実施の形態３に係る表示装置の動作モードは、少なくとも初期化モード、スキャンモード、及び、発光モードによって構成されている。
まず、初期化モード（時刻ｔ３１～ｔ３２）では、リセット信号ｒｓｔがＬレベルに設定され、スキャン信号ＳＣがＨレベルに設定され、発光許可信号ｅｍがＨレベルに設定される。また、入力端子ｐａｍｓ，ｉｎ１にはＨｉＺ状態の設定がなされ、入力端子ｉｎ２には映像信号Ｖｐｗｍの最小電位である電位Ｖｐｗｍ＿ｍｉｎが供給される。
それにより、ＰＷＭ制御回路３２では、トランジスタＴＲ２４がオフした状態でトランジスタＴＲ２５がオンするため、トランジスタＴＲ２２のゲート電位Ｖｇ２２が、基準電位ＶＳＳ（０Ｖ）に初期化される。
同様にして、定電流出力回路３１では、トランジスタＴＲ１２がオフした状態でトランジスタＴＲ１３がオンするため、トランジスタＴＲ１１のゲート電位Ｖｇ１１が、基準電位ＶＳＳ（０Ｖ）に初期化される。
また、ＰＷＭ制御回路３２では、トランジスタＴＲ２６がオンするため、トランジスタＴＲ２３のゲートにはバイアス電位Ｖｂｓが印加される。このバイアス電位Ｖｂｓは、負荷トランジスタとして用いられるトランジスタＴＲ２３が高抵抗を実現するような高い値に設定されている。
なお、このとき、トランジスタＴＲ２７がオフしているため、ノードＮ２には、高抵抗のトランジスタＴＲ２３を介して、Ｈレベルの発光許可信号ｅｍが供給される。それにより、トランジスタＴＲ２１がオフするため、発光素子Ｄ１に電流は流れない。つまり、発光素子Ｄ１は発光しない。
その後、動作モードが初期化モードからスキャンモードに切り替わる（時刻ｔ３２）。
スキャンモード（時刻ｔ３２～ｔ３５）では、まず、リセット信号ｒｓｔがＬレベルからＨレベルに切り替わる（時刻ｔ３２）。
それにより、ＰＷＭ制御回路３２では、トランジスタＴＲ２５がオフするため、トランジスタＴＲ２２のゲートは、基準電位ＶＳＳが印加された状態で、フローティング状態となる。同様にして、定電流出力回路３１では、トランジスタＴＲ１３がオフするため、トランジスタＴＲ１１のゲートは、基準電位ＶＳＳが印加された状態で、フローティング状態となる。
また、ＰＷＭ制御回路３２では、トランジスタＴＲ２６がオフするため、トランジスタＴＲ２３のゲートは、バイアス電位Ｖｂｓが印加された状態で、フローティング状態となる。それにより、トランジスタＴＲ２３は、トランジスタサイズを大きくしなくても、高抵抗の負荷トランジスタを実現することができる。
その後、スキャン信号ＳＣが一時的にＨレベルからＬレベルに切り替わる（時刻ｔ３３）。また、このとき、入力端子ｉｎ１には映像信号Ｖｐｗｍが供給され、入力端子ｐａｍｓには、定電流設定値に対応した入力電位Ｖｐａｍが供給される。なお、スキャンモードのうち入力端子ｉｎ１に映像信号Ｖｐｗｍが供給される期間（時刻ｔ３３～ｔ３４）を特に映像信号供給モードとも称す。
それにより、ＰＷＭ制御回路３２では、トランジスタＴＲ２４がオンするため、入力端子ｉｎ１に供給された映像信号Ｖｐｗｍが、トランジスタＴＲ２２，ＴＲ２４を介して、トランジスタＴＲ２２のゲートに印加される。このとき、トランジスタＴＲ２２のゲート電位Ｖｇ２２は、Ｖｐｗｍ－｜Ｖｔｈ２２｜まで上昇する。なお、Ｖｐｗｍは映像信号Ｖｐｗｍの電位を表し、Ｖｔｈ２２はトランジスタＴＲ２２の閾値電圧を表している。
同様にして、定電流出力回路３１では、トランジスタＴＲ１２がオンするため、入力端子ｐａｍｓに供給された入力電位Ｖｐａｍが、トランジスタＴＲ１１，ＴＲ１２を介して、トランジスタＴＲ１１のゲートに印加される。このとき、トランジスタＴＲ１１のゲート電位Ｖｇ１１は、Ｖｐａｍ－｜Ｖｔｈ１１｜となる。なお、Ｖｔｈ１１はトランジスタＴＲ１１の閾値電圧を表している。
なお、このとき、トランジスタＴＲ２７がオフしているため、ノードＮ２には、高抵抗のトランジスタＴＲ２３を介して、Ｈレベルの発光許可信号ｅｍが供給され続けている。それにより、トランジスタＴＲ２１がオフするため、発光素子Ｄ１に電流は流れない。つまり、発光素子Ｄ１は発光しない。
その後、再び、スキャン信号ＳＣがＬレベルからＨレベルに切り替わる（時刻ｔ３４）。また、入力端子ｐａｍｓ，ｉｎ１には再びＨｉＺ状態の設定がなされる。
それにより、ＰＷＭ制御回路３２では、トランジスタＴＲ２４がオフするため、トランジスタＴＲ２２のゲートは、電位Ｖｐｗｍ－｜Ｖｔｈ２２｜が印加された状態で、フローティング状態となる（時刻ｔ３４～ｔ３５）。同様にして、定電流出力回路３１では、トランジスタＴＲ１２がオフするため、トランジスタＴＲ１１のゲートは、電位Ｖｐａｍ－｜Ｖｔｈ１１｜が印加された状態で、フローティング状態となる（時刻ｔ３４～ｔ３５）。
その後、動作モードがスキャンモードから発光モードに切り替わる（時刻ｔ３５）。
発光モード（時刻ｔ３５～ｔ４０）では、リセット信号ｒｓｔがＨレベル、スキャン信号ＳＣがＨレベルに固定された状態で、発光許可信号ｅｍがＬレベルになる。また、入力端子ｐａｍｓ，ｉｎ１には電源電位ＶＤＤが供給され、入力端子ｉｎ２には、電位Ｖｐｗｍ＿ｍｉｎと電位Ｖｐｗｍ＿ｍａｘとの間を振幅する三角波状のスロープ信号が供給される。なお、電位Ｖｐｗｍ＿ｍａｘは、映像信号Ｖｐｗｍの最大電位を表し、電位Ｖｐｗｍ＿ｍｉｎは、映像信号Ｖｐｗｍの最小電位を表している。
それにより、トランジスタＴＲ２７がオンするため、トランジスタＴＲ２２は、映像信号Ｖｐｗｍとスロープ信号との比較結果をノードＮ２に出力する。なお、ノードＮ２の電位が変化しても、容量素子Ｃ２２のブートストラップ動作により、トランジスタＴＲ２３のゲート及びソース間の電位差Ｖｇｓ２３は、一定の値に維持される。つまり、トランジスタＴＲ２３は高抵抗に維持される。したがって、トランジスタＴＲ２１は、映像信号Ｖｐｗｍとスロープ信号との比較結果に応じてオンオフを切り替える。
ここで、入力端子ｉｎ２の電位のＶｐｗｍ＿ｍｉｎからの変化量をΔＶｉｎ２とすると、トランジスタＴＲ２２のゲート電位Ｖｇ２２は、以下の式（３）のように表すことができる。
Ｖｇ２２＝Ｖｐｗｍ－｜Ｖｔｈ２２｜＋ΔＶｉｎ２ ・・・（３）
また、トランジスタＴＲ２２のオンオフは、トランジスタＴＲ２２のゲート及びソース間の電位差Ｖｇｓ２２と、トランジスタＴＲ２２の閾値電圧Ｖｔｈ２２と、の大小関係によって決まる。例えば、トランジスタＴＲ２２は、｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜＞０の場合にオンし、｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜≦０の場合にオフする。
ここで、｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜は、式（３）より、以下の式（４）のように表すことができる。
｜Ｖｇｓ２２｜－｜Ｖｔｈ２２｜
＝ＶＤＤ－Ｖｇ２２－｜Ｖｔｈ２２｜
＝ＶＤＤ－Ｖｐｗｍ＋｜Ｖｔｈ２２｜－ΔＶｉｎ２－｜Ｖｔｈ２２｜
＝ＶＤＤ－Ｖｐｗｍ－ΔＶｉｎ２ ・・・（４）
式（４）を見ても分かるように、トランジスタＴＲ２２は、閾値電圧Ｖｔｈ２２に依存せずにオンオフの切り替えを行う。つまり、閾値電圧Ｖｔｈ２２に経年劣化による変化や特性ばらつきがあった場合でも、トランジスタＴＲ２２は、映像信号Ｖｐｗｍとスロープ信号との比較結果を正確に出力することができる。
例えば、スロープ信号の立ち上がり過程において、トランジスタＴＲ２２のゲート電位Ｖｇ２２がＶＤＤ－｜Ｖｔｈ２２｜未満の場合、トランジスタＴＲ２２はオンする（例えば時刻ｔ３５～ｔ３６）。それにより、ノードＮ２の電位がＨレベル（電源電位ＶＤＤ）になるため、トランジスタＴＲ２１はオフする。そのため、発光素子Ｄ１は発光しない。その後、スロープ信号の立ち上がりが進み、トランジスタＴＲ２２のゲート電位Ｖｇ２２がＶＤＤ－｜Ｖｔｈ２２｜以上になると、スロープ信号の立ち上がりが完了するまで、トランジスタＴＲ２２はオフする（例えば時刻ｔ３６～ｔ３７）。それにより、ノードＮ２の電位がＬレベル（基準電位ＶＳＳ）になるため、トランジスタＴＲ２１はオンする。それにより、発光素子Ｄ１は発光する。
その後、スロープ信号の立ち下がり過程において、トランジスタＴＲ２２のゲート電位Ｖｇ２２がＶＤＤ－｜Ｖｔｈ２２｜以上の場合、トランジスタＴＲ２２はオフする（例えば時刻ｔ３７～ｔ３８）。ノードＮ２の電位がＬレベルに維持されているため、トランジスタＴＲ２１はオンを維持する。それにより、発光素子Ｄ１は発光する。その後、スロープ信号の立ち下がりが進み、トランジスタＴＲ２２のゲート電位Ｖｇ２２がＶＤＤ－｜Ｖｔｈ２２｜未満になると、スロープ信号の立ち下がりが完了するまで、トランジスタＴＲ２２はオンする（例えば時刻ｔ３８～ｔ３９）。それにより、ノードＮ２の電位がＨレベルになるため、トランジスタＴＲ２１はオフする。それにより、発光素子Ｄ１の発光は停止する。
発光モードでは、時刻ｔ３５～ｔ３９のような動作が繰り返される（時刻ｔ３５～ｔ４０）。発光モードにおける発光素子Ｄ１の発光期間の割合（デューティ比）、即ち、発光素子Ｄ１の輝度は、映像信号Ｖｐｗｍに基づいて決定される。
このように、実施の形態３に係る表示装置では、画素回路３０に設けられた各トランジスタが同一導電型のＭＯＳトランジスタによって構成されている。それにより、実施の形態３に係る表示装置は、画素回路にＣＭＯＳ回路が用いられる場合と比較して、コストを低減することができる。
また、画素回路３０では、負荷トランジスタとして用いられるトランジスタＴＲ２３のゲート及びソース間の電位差Ｖｇｓ２３が、容量素子Ｃ２２のブートストラップ動作によって一定の値に維持されている。それにより、トランジスタＴＲ２３はサイズを大きくしなくても高抵抗に維持される。つまり、画素回路３０は、回路規模を増大させずに、トランジスタＴＲ２２，ＴＲ２３に流れる貫通電流を抑制することができる。さらに、画素回路３０は、出力振幅（ノードＮ２の電位の振幅）を確保することができるとともに、貫通電流の全出力領域での一定化を実現することができる。
本実施の形態では、画素回路１０に設けられた各トランジスタがＰチャネルＭＯＳトランジスタである場合を例に説明したが、これに限られない。画素回路１０に設けられた各トランジスタがＮチャネルＭＯＳトランジスタであっても良い。
また、本実施の形態では、トランジスタＴＲ２３のドレインが入力端子ｅｍに接続された場合を例に説明したが、これに限られない。トランジスタＴＲ２３のドレインは、基準電位端子ＶＳＳに接続されてもよい。但し、その場合、トランジスタＴＲ２１のオンオフは、必要に応じて別経路からの発光許可信号ｅｍによって制御される必要がある。
１ 画素
２ 画素
３ 画素
１０ 画素回路
１１ 定電流出力回路
１２ ＰＷＭ制御回路
２０ 画素回路
２１ 定電流出力回路
２２ ＰＷＭ制御回路
３０ 画素回路
３１ 定電流出力回路
３２ ＰＷＭ制御回路
Ｃ１１ 容量素子
Ｃ２１ 容量素子
Ｃ２２ 容量素子
Ｄ１ 発光素子
ＴＲ１１～Ｒ１４ トランジスタ
ＴＲ２１～ＴＲ２７ トランジスタ

Claims (20)

  1. 発光素子と、
    前記発光素子を駆動する画素回路と、
    を備え、
    前記画素回路は、
    定電流源と、
    ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、
    を備え、
    前記定電流源は、少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、所定の周期でアクティブ及びインアクティブが切り替わる発光許可信号がアクティブの場合に定電流を出力し、前記発光許可信号がインアクティブの場合に出力をＨｉＺ状態にするように構成され、
    前記ＰＷＭ制御回路は、
    前記発光モードにおいて、前記発光許可信号がアクティブの場合に、映像信号とノコギリ波状のスロープ信号との比較結果を制御ノードに出力し、前記発光許可信号がインアクティブの場合に前記比較結果の出力を停止させる、増幅トランジスタと、
    前記制御ノードと基準電位端子との間に設けられ、前記発光許可信号がアクティブの場合にオフし、前記発光許可信号がインアクティブの場合にオンする、前記増幅トランジスタと同一導電型の第１スイッチトランジスタと、
    前記定電流源と前記発光素子との間に設けられ、前記制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、
    を有する、
    表示装置。
  2. 前記スロープ信号は、前記増幅トランジスタによる前記映像信号との比較によって、当該増幅トランジスタがオフからオンに切り替わるようなノコギリ波状の信号である、
    請求項１に記載の表示装置。
  3. 前記ＰＷＭ制御回路は、
    前記制御トランジスタのソース及びゲート間に設けられた第１容量素子をさらに有する、
    請求項１又は２に記載の表示装置。
  4. 前記ＰＭＭ制御回路は、
    前記増幅トランジスタのソースに接続され、少なくとも前記映像信号が選択的に供給される第１電位入力端子と、
    少なくとも前記スロープ信号が選択的に供給される第２電位入力端子と、
    前記第２電位入力端子と前記増幅トランジスタのゲートとの間に設けられた第２容量素子と、
    前記増幅トランジスタのドレイン及びゲート間の導通、非導通を切り替える、前記増幅トランジスタと同一導電型の第２スイッチトランジスタと、
    をさらに有する、
    請求項１～３の何れか一項に記載の表示装置。
  5. 前記第１電位入力端子には、前記スキャンモードのうちの映像信号供給モードにおいて前記映像信号が供給され、前記発光モードにおいて、前記発光許可信号がアクティブの場合に電源電位が供給され、前記発光許可信号がインアクティブの場合にＨｉＺ状態が設定され、且つ、前記初期化モード、及び、前記スキャンモードのうち前記映像信号供給モード以外のモードにおいて、ＨｉＺ状態が設定され、
    前記第２スイッチトランジスタは、前記スキャンモードのうちの前記映像信号供給モードにおいて前記第１電位入力端子に前記映像信号が供給されたのに伴ってオンし、前記映像信号供給モード以外のモードにおいてオフするように構成されている、
    請求項４に記載の表示装置。
  6. 前記ＰＷＭ制御回路は、
    前記基準電位端子及び前記増幅トランジスタのゲートの間の導通、非導通を切り替える、前記増幅トランジスタと同一導電型の第３スイッチトランジスタをさらに有する、
    請求項４又は５に記載の表示装置。
  7. 前記第３スイッチトランジスタは、前記初期化モードにおいてオンし、前記初期化モード以外のモードにおいてオフするように構成されている、
    請求項６に記載の表示装置。
  8. 発光素子と、
    前記発光素子を駆動する画素回路と、
    を備え、
    前記画素回路は、
    定電流源と、
    ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、
    を備え、
    前記ＰＷＭ制御回路は、
    増幅トランジスタと、
    前記増幅トランジスタと同一導電型の第１スイッチトランジスタと、
    前記定電流源と前記発光素子との間に設けられ、制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、
    を有する、
    表示装置の制御方法であって、
    少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、
    所定の周期でアクティブ及びインアクティブが切り替わる発光許可信号がインアクティブの場合、前記定電流源の出力をＨｉＺ状態に設定し、且つ、前記増幅トランジスタをオフした状態で、前記第１スイッチトランジスタをオンして基準電位端子と前記制御ノードとの間を導通させることにより、前記制御トランジスタをオンし、
    前記発光許可信号がアクティブの場合、前記定電流源から定電流を出力し、且つ、前記第１スイッチトランジスタをオフした状態で、前記増幅トランジスタから映像信号とノコギリ波状のスロープ信号との比較結果を前記制御ノードに出力する、
    表示装置の制御方法。
  9. 前記ＰＭＭ制御回路は、
    前記増幅トランジスタのソースに接続され、少なくとも前記映像信号が選択的に供給される第１電位入力端子と、
    少なくとも前記スロープ信号が選択的に供給される第２電位入力端子と、
    前記第２電位入力端子と前記増幅トランジスタのゲートとの間に設けられた第２容量素子と、
    前記増幅トランジスタのドレイン及びゲート間の導通、非導通を切り替える、前記増幅トランジスタと同一導電型の第２スイッチトランジスタと、
    をさらに有し、
    前記初期化モードにおいて、
    前記第２スイッチトランジスタ及び前記第１スイッチトランジスタのそれぞれをオンして前記増幅トランジスタのゲートと基準電位端子との間を導通させることにより、当該増幅トランジスタのゲート電位を初期化する、
    請求項８に記載の表示装置の制御方法。
  10. 発光素子と、
    前記発光素子を駆動する画素回路と、
    を備え、
    前記画素回路は、
    定電流を出力する定電流源と、
    ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、
    を備え、
    前記ＰＷＭ制御回路は、
    少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、映像信号とスロープ信号との比較結果を制御ノードに出力する増幅トランジスタと、
    ソースが前記制御ノードに接続され、且つ、ゲートがフローティング状態に設定可能に構成された、前記増幅トランジスタと同一導電型の負荷トランジスタと、
    前記負荷トランジスタのソース及びゲート間に設けられた容量素子と、
    前記定電流源と前記発光素子との間に設けられ、前記制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、
    を有する、
    表示装置。
  11. 前記ＰＷＭ制御回路は、
    バイアス電位が供給されるバイアス電位入力端子と、
    前記バイアス電位入力端子及び前記負荷トランジスタのゲートの間の導通、非導通を切り替える、前記増幅トランジスタと同一導電型の第１スイッチトランジスタと、
    をさらに有する、
    請求項１０に記載の表示装置。
  12. 前記第１スイッチトランジスタは、前記初期化モードにおいてオンし、前記初期化モード以外のモードにおいてオフするように構成されている、
    請求項１１に記載の表示装置。
  13. 前記ＰＭＭ制御回路は、
    前記増幅トランジスタのソースに接続され、少なくとも前記映像信号が選択的に供給される第１電位入力端子と、
    少なくとも前記スロープ信号が選択的に供給される第２電位入力端子と、
    前記第２電位入力端子と前記増幅トランジスタのゲートとの間に設けられた第２容量素子と、
    前記増幅トランジスタのドレイン及びゲート間の導通、非導通を切り替える、前記増幅トランジスタと同一導電型の第２スイッチトランジスタと、
    をさらに有する、
    請求項１０～１２の何れか一項に記載の表示装置。
  14. 前記第１電位入力端子には、前記スキャンモードのうちの映像信号供給モードにおいて前記映像信号が供給され、前記発光モードにおいて電源電位が供給され、前記初期化モード、及び、前記スキャンモードのうち前記映像信号供給モード以外のモードにおいて、ＨｉＺ状態が設定され、
    前記第２スイッチトランジスタは、前記スキャンモードのうちの前記映像信号供給モードにおいて前記第１電位入力端子に前記映像信号が供給されたのに伴ってオンし、前記映像信号供給モード以外のモードにおいてオフするように構成されている、
    請求項１３に記載の表示装置。
  15. 前記ＰＷＭ制御回路は、
    基準電位が供給される基準電位端子と、
    前記基準電位端子及び前記増幅トランジスタのゲートの間の導通、非導通を切り替える、前記増幅トランジスタと同一導電型の第３スイッチトランジスタと、
    をさらに有する、
    請求項１３又は１４に記載の表示装置。
  16. 前記第３スイッチトランジスタは、前記初期化モードにおいてオンし、前記初期化モード以外のモードにおいてオフするように構成されている、
    請求項１５に記載の表示装置。
  17. 前記ＰＷＭ制御回路は、
    前記増幅トランジスタと前記制御ノードとの間に設けられ、動作モードが前記発光モードであるか否かを表す発光許可信号がアクティブの場合にオンする、前記増幅トランジスタと同一導電型の第４スイッチトランジスタをさらに備えた、
    請求項１０～１６の何れか一項に記載の表示装置。
  18. 前記負荷トランジスタのドレインには、前記発光許可信号が供給され、
    前記発光許可信号がインアクティブの場合、前記第４スイッチトランジスタはオフに制御され、且つ、前記制御トランジスタは前記負荷トランジスタを介して供給された前記発光許可信号によってオフに制御される、
    請求項１７に記載の表示装置。
  19. 前記スロープ信号は、三角波である
    請求項１０～１８の何れか一項に記載の表示装置。
  20. 発光素子と、
    前記発光素子を駆動する画素回路と、
    を備え、
    前記画素回路は、
    定電流を出力する定電流源と、
    ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御回路と、
    を備え、
    前記ＰＷＭ制御回路は、
    少なくとも初期化モード、スキャンモード、及び、発光モードによって構成された動作モードのうち前記発光モードにおいて、映像信号とスロープ信号との比較結果を制御ノードに出力する増幅トランジスタと、
    ソースが前記制御ノードに接続され、且つ、ゲートがフローティング状態に設定可能に構成された、前記増幅トランジスタと同一導電型の負荷トランジスタと、
    前記負荷トランジスタのソース及びゲート間に設けられた容量素子と、
    前記定電流源と前記発光素子との間に設けられ、前記制御ノードの電位に応じてオンオフが切り替わる、前記増幅トランジスタと同一導電型の制御トランジスタと、
    を有する、
    表示装置の制御方法であって、
    前記負荷トランジスタのゲートにバイアス電位を印加し、
    前記負荷トランジスタのゲートにバイアス電位が印加された状態で当該負荷トランジスタのゲートをフローティング状態に設定し、
    前記発光モードにおいて、前記画素回路によって前記発光素子を駆動する、
    表示装置の制御方法。
JP2020144459A 2020-08-28 2020-08-28 表示装置及びその制御方法 Active JP7507637B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020144459A JP7507637B2 (ja) 2020-08-28 2020-08-28 表示装置及びその制御方法
KR1020210060091A KR102838112B1 (ko) 2020-08-28 2021-05-10 디스플레이 장치 및 그 제어 방법
US17/458,920 US20220068197A1 (en) 2020-08-28 2021-08-27 Display apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020144459A JP7507637B2 (ja) 2020-08-28 2020-08-28 表示装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2022039441A true JP2022039441A (ja) 2022-03-10
JP7507637B2 JP7507637B2 (ja) 2024-06-28

Family

ID=80498628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020144459A Active JP7507637B2 (ja) 2020-08-28 2020-08-28 表示装置及びその制御方法

Country Status (2)

Country Link
JP (1) JP7507637B2 (ja)
KR (1) KR102838112B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424574A (zh) * 2022-05-18 2022-12-02 友达光电股份有限公司 像素电路
KR102623930B1 (ko) * 2022-07-20 2024-01-11 한양대학교 산학협력단 전류원 기반의 펄스 폭 변조 화소 회로
JP2025079797A (ja) * 2023-11-10 2025-05-22 合肥維信諾科技有限公司 電源選択回路、表示パネル及び表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025244488A1 (ko) * 2024-05-21 2025-11-27 삼성전자주식회사 디스플레이 및 그를 포함하는 전자 장치
WO2025244296A1 (ko) * 2024-05-24 2025-11-27 삼성전자주식회사 디스플레이 및 그를 포함하는 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075713A1 (en) * 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Drive circuit for driving active-matrix light-emitting element
JP2003223136A (ja) * 2002-01-31 2003-08-08 Hitachi Ltd 表示装置およびその駆動方法
JP2013076812A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
JP2014150482A (ja) * 2013-02-04 2014-08-21 Sony Corp コンパレータ装置、並びに、表示装置及びその駆動方法
US20170039935A1 (en) * 2015-08-04 2017-02-09 Gio Optoelectronics Corp. Display panel and pixel circuit
US20190327809A1 (en) * 2018-04-19 2019-10-24 Innolux Corporation Led pixel circuits with pwm dimming

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538488B1 (ko) * 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102583109B1 (ko) * 2019-02-20 2023-09-27 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075713A1 (en) * 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Drive circuit for driving active-matrix light-emitting element
JP2003223136A (ja) * 2002-01-31 2003-08-08 Hitachi Ltd 表示装置およびその駆動方法
JP2013076812A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
JP2014150482A (ja) * 2013-02-04 2014-08-21 Sony Corp コンパレータ装置、並びに、表示装置及びその駆動方法
US20170039935A1 (en) * 2015-08-04 2017-02-09 Gio Optoelectronics Corp. Display panel and pixel circuit
US20190327809A1 (en) * 2018-04-19 2019-10-24 Innolux Corporation Led pixel circuits with pwm dimming

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424574A (zh) * 2022-05-18 2022-12-02 友达光电股份有限公司 像素电路
KR102623930B1 (ko) * 2022-07-20 2024-01-11 한양대학교 산학협력단 전류원 기반의 펄스 폭 변조 화소 회로
JP2025079797A (ja) * 2023-11-10 2025-05-22 合肥維信諾科技有限公司 電源選択回路、表示パネル及び表示装置

Also Published As

Publication number Publication date
KR102838112B1 (ko) 2025-07-25
JP7507637B2 (ja) 2024-06-28
KR20220029328A (ko) 2022-03-08

Similar Documents

Publication Publication Date Title
JP7507637B2 (ja) 表示装置及びその制御方法
JP5106617B2 (ja) 半導体装置及び電子機器
US9336897B2 (en) Shift register circuit
JP5604396B2 (ja) 半導体装置
US20110084993A1 (en) Oled display panel with pwm control
EP1708162A1 (en) Transistor circuit, pixel circuit, display device, and drive method thereof
EP3208794B1 (en) Driver device, driving method, and display device
US20230343268A1 (en) Pixel circuit, driving method thereof and display device and backplane thereof
WO2008032552A1 (en) Switching circuit, pixel drive circuit and sample hold circuit
KR102718492B1 (ko) 화소 회로와 그 구동 방법 및 그것을 구비하는 디스플레이 패널
US20220068197A1 (en) Display apparatus and control method thereof
JP4247660B2 (ja) 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP6379344B2 (ja) 表示装置の駆動方法
JP5514389B2 (ja) 半導体装置及び表示装置
JP4790895B2 (ja) 有機ｅｌ表示装置の駆動方法および駆動装置
JP4811434B2 (ja) 電流生成供給回路及び電流生成供給回路を備えた表示装置
CN116994519A (zh) 像素电路、其驱动方法和电致发光显示装置
JP4357936B2 (ja) 半導体装置
KR100619412B1 (ko) 평판표시장치용 드라이버
KR100517664B1 (ko) 능동 매트릭스 ｌｅｄ 픽셀 구동 회로
JP7539421B2 (ja) 駆動回路、表示パネル及び表示装置
KR101418122B1 (ko) 인버터
US8009126B2 (en) Current drive circuit and display device
JP4805353B2 (ja) インバータ回路
WO2020115841A1 (ja) シフトレジスタ、表示装置、および、シフトレジスタの制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240618