JP2021040004A - SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 - Google Patents
SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 Download PDFInfo
- Publication number
- JP2021040004A JP2021040004A JP2019159584A JP2019159584A JP2021040004A JP 2021040004 A JP2021040004 A JP 2021040004A JP 2019159584 A JP2019159584 A JP 2019159584A JP 2019159584 A JP2019159584 A JP 2019159584A JP 2021040004 A JP2021040004 A JP 2021040004A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- sic
- defects
- sic substrate
- penetration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9505—Wafer internal defects, e.g. microcracks
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H10P74/203—
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
- G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
- G01N21/64—Fluorescence; Phosphorescence
- G01N21/645—Specially adapted constructive features of fluorimeters
- G01N21/6456—Spatial resolved fluorescence measurements; Imaging
- G01N2021/646—Detecting fluorescent inhomogeneities at a position, e.g. for detecting defects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
- G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
- G01N21/64—Fluorescence; Phosphorescence
- G01N21/6489—Photoluminescence of semiconductors
-
- H10P54/00—
-
- H10P74/23—
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Pathology (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- General Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
Description
課題の一つとして製造プロセスの効率化があり、歩留まりの改善も課題の一つである。SiCの結晶成長技術は現在も発展途上にあるため、基板中に多くの結晶欠陥が存在する。これらの結晶欠陥がSiCデバイスの特性を劣化させるデバイスキラー欠陥となり、歩留まりを阻害する大きな要因となっている。
すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
第1の態様にかかるSiC基板の評価方法は、同一の種結晶から成長したSiCインゴットから2枚以上のSiC基板を準備する準備工程と、2枚以上のSiC基板のそれぞれの主面を顕微鏡で観察し、欠陥の位置を特定する欠陥位置特定工程と、2枚以上のSiC基板の欠陥の位置を比較する比較工程と、を有する。図1は、本実施形態の一態様に係るSiC基板の評価方法を模式的に示した図である。以下、本実施形態に係るSiC基板の評価方法を詳述する。
準備工程では、同一の種結晶から成長したSiCインゴットから2枚以上のSiC基板を準備する。SiC基板は、単結晶のSiCインゴットをスライスして得られる。本実施形態に係るSiC基板の評価方法を行う2枚以上のSiC基板のうち、SiCインゴットの種結晶の最も近くに位置していたSiC基板を基準ウェハという。
欠陥位置特定工程では、準備工程で準備した2枚以上のSiC基板のそれぞれの主面を観察し、欠陥の位置を特定する。SiC基板の主面の観察は表面検査により行うことができる。表面検査は、公知の装置を用いて行うことができる。例えば、共焦点微分干渉顕微鏡とフォトルミネッセンス(PL)観察機能を併設した検査装置(レーザーテック株式会社製、SICA88と同様の原理の装置)の共焦点微分干渉顕微鏡や、光学式表面検査装置(オリンパス 株式会社社製、OLYMPUS MX51と同様の原理の装置)、電子顕微鏡(株式会社日立ハイテクノロジーズ社製、HD−2300と同様の原理の装置)等を用いることができる。尚、本明細書においてSiC基板の主面とはSiC基板の表面のうち、面積の広い部分のことをいう。SiCエピタキシャルウェハを製造する場合、SiC基板の主面にはSiCエピタキシャル層が積層される。
比較工程では、2枚以上のSiC基板の欠陥の位置を比較する。比較工程では基準ウェハの欠陥位置と比較ウェハの欠陥位置とを比較する。比較ウェハは、基準ウェハと同一のSiCインゴットより得られた別のSiC基板である。比較工程は、基準ウェハに存在する欠陥と比較ウェハに存在する欠陥を任意に組み合わせて比較する。比較工程は、基準ウェハにおける欠陥と比較ウェハにおける欠陥との全ての組み合わせに対して行うことが好ましい。
比較工程の後に同定工程を行ってもよい。同定工程は、比較工程の結果と欠陥位置特定工程で特定した欠陥の位置座標を基に、同一のSiCインゴットから取り出された別のSiC基板に存在する貫通欠陥の位置を推定する工程である。同定工程は、ステップフロー方向およびSiC基板のオフセット角を適宜反映して行う。
同定工程は、例えば、欠陥を比較した2つのSiC基板の枝番と、2つのSiC基板のそれぞれにおける欠陥の位置座標と、を基に、同一のSiCインゴットから取り出された別のSiC基板における同一の貫通欠陥が存在する領域を推定する。枝番は、同一のSiCインゴットにおける位置を示し、例えば種結晶に近い側から順に若い数字が振られる。例えば、枝番が「2」の場合、種結晶から2枚目のSiC基板となる。枝番は、種結晶に近い側から順に若い数字を割り当てる必要はなく、その逆でもよい。例えば、枝番を横軸、欠陥位置を縦軸としてグラフ化すると、欠陥を比較した2つのSiC基板以外の枝番のSiC基板における欠陥の位置座標を予想できる。
比較工程で比較した2つの欠陥の[11−20]方向の欠陥距離が0.2mm以上0.6mm未満の場合には、比較工程の後に相関決定工程を行うことが好ましい。上述のように、貫通欠陥はデバイスキラー欠陥である。貫通欠陥を見逃すことは、貫通欠陥ではない欠陥を貫通欠陥であると誤認識することより問題である。当該範囲に入る欠陥を全て同一の貫通欠陥に伴う欠陥であると判断してもよいが、より精度のよくスクリーニングできることが好ましい。
相関決定工程を行うことで[11−20]方向の欠陥距離が0.2mm以上0.6mm未満の欠陥が同じ貫通欠陥に伴う欠陥であるか否かを精度よく識別できる。
相関決定工程は、第1欠陥、第2欠陥および第3欠陥のX方向位置と各欠陥を有する枝番についての近似直線を作成した上で、決定係数を求めても良い。
本実施形態に係るSiCエピタキシャルウェハの製造方法は、上記実施形態に係るSiC基板の評価方法を用いて貫通欠陥の位置を特定する工程を有し、公知の方法でSiCエピタキシャルウェハを製造することができる。本実施形態に係るSiCエピタキシャルウェハの製造方法によれば、貫通欠陥の位置を把握したSiCエピタキシャルウェハを提供することができる。
本実施形態に係るSiCデバイスの製造方法は、上記実施形態係るSiC基板の評価方法をもちいて貫通欠陥の位置を特定する工程を有し、公知の方法でSiCデバイスを製造することができる。SiC基板の評価方法により貫通欠陥が位置すると推定されるウェハは、ダイシングしてチップ化され、SiCデバイスを製造する前にスクリーニングすることができる。本実施形態に係るSiCデバイスの製造方法によれば、デバイス形成をした際に特性不良となりうるチップを事前にスクリーニングすることができ、スループットを向上することができる。
2 SiCインゴット
10 オリエンテーションフラット
W SiC基板
Claims (9)
- 同一の種結晶から成長したSiCインゴットから2枚以上のSiC基板を準備する準備工程と、
前記2枚以上のSiC基板のそれぞれの主面を観察し、欠陥の位置を特定する欠陥位置特定工程と、
前記2枚以上のSiC基板の欠陥の位置を比較する比較工程と、を有し、
前記準備工程において、前記2枚以上のSiC基板のうち前記種結晶の最も近くに位置していたSiC基板を基準ウェハとし、
前記比較工程において、前記基準ウェハの欠陥と、前記基準ウェハ以外のSiC基板の欠陥と、を比較し、比較した2つの欠陥の[11−20]方向の欠陥距離が0.6mm以上であれば同じ貫通欠陥に伴う欠陥ではないと判断し、0.2mm未満であれば比較した2つの欠陥は同じ貫通欠陥に伴う欠陥であると判断する、SiC基板の評価方法。 - 前記準備工程において、同一のSiCインゴットから3枚以上のSiC基板を準備し、
前記比較工程において、比較した2つの欠陥の[11−20]方向の欠陥距離が0.2mm以上0.6mm未満の場合に、第1欠陥、第2欠陥および第3欠陥の位置および前記第1欠陥、第2欠陥および第3欠陥を有する前記SiC基板の枝番についての決定係数から前記第1欠陥、第2欠陥および第3欠陥の相関を決定する相関決定工程を有し、
前記第1欠陥および第2欠陥は、前記比較した2つの欠陥であり、
前記第3欠陥は、前記第1欠陥および第2欠陥の存在するSiC基板のいずれとも異なるSiC基板に存在する欠陥のうち、前記第1欠陥および第2欠陥との[11−20]方向の欠陥距離がいずれも0.6mm未満の欠陥である
前記相関決定工程は、前記決定係数が0.7以上であれば前記第1欠陥、第2欠陥および第3欠陥は同じ貫通欠陥に伴う欠陥であると判断する、請求項1に記載のSiC基板の評価方法。 - 前記決定係数を0.5以上とする、請求項2に記載のSiC基板の評価方法。
- 前記比較工程で貫通欠陥と判断した欠陥は、前記同一のSiCインゴットから形成された全ての前記SiC基板の同位置に存在すると同定する同定工程をさらに有する、請求項1〜3のいずれか一項に記載のSiC基板の評価方法。
- 前記基準ウェハは、前記SiCインゴットの表面から前記SiCインゴットの厚みの1/4以内の範囲から取り出されたSiC基板である、請求項1〜4のいずれか一項に記載のSiC基板の評価方法。
- 前記比較工程で貫通欠陥と判断した欠陥の位置を基に、前記同一のSiCインゴットから得られるSiC基板に存在する貫通欠陥の位置を推定する、請求項2または3に記載のSiC基板の評価方法。
- 前記基準ウェハは、前記同一のSiCインゴットから得られるSiC基板のうち前記種結晶の最も近くに位置していたSiC基板である、請求項1〜6のいずれか一項に記載のSiC基板の評価方法。
- 請求項1〜7のいずれか一項に記載のSiC基板の評価方法により貫通欠陥の位置を識別する識別工程を有する、SiCエピタキシャルウェハの製造方法。
- 請求項1〜7のいずれか一項に記載のSiC基板の評価方法により貫通欠陥の位置を識別する識別工程を有する、SiCデバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019159584A JP7318424B2 (ja) | 2019-09-02 | 2019-09-02 | SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 |
| US17/009,130 US12228523B2 (en) | 2019-09-02 | 2020-09-01 | Method of evaluating SiC substrate, method of manufacturing SiC epitaxial wafer, and method of manufacturing SiC device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019159584A JP7318424B2 (ja) | 2019-09-02 | 2019-09-02 | SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021040004A true JP2021040004A (ja) | 2021-03-11 |
| JP2021040004A5 JP2021040004A5 (ja) | 2022-09-08 |
| JP7318424B2 JP7318424B2 (ja) | 2023-08-01 |
Family
ID=74679369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019159584A Active JP7318424B2 (ja) | 2019-09-02 | 2019-09-02 | SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US12228523B2 (ja) |
| JP (1) | JP7318424B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7552246B2 (ja) * | 2020-10-19 | 2024-09-18 | 株式会社レゾナック | SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 |
| CN114152637B (zh) * | 2022-02-07 | 2022-04-26 | 东莞市志橙半导体材料有限公司 | 一种硬质碳化硅材料打孔检测装置与方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018131350A (ja) * | 2017-02-14 | 2018-08-23 | 株式会社豊田自動織機 | 半導体基板 |
| JP2019040931A (ja) * | 2017-08-23 | 2019-03-14 | 株式会社東芝 | 半導体デバイス検査装置、半導体デバイス検査方法、そのプログラム、半導体装置およびその製造方法 |
| JP2019192859A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社 日立パワーデバイス | 炭化ケイ素半導体装置の製造方法および検査システム |
| JP2020031076A (ja) * | 2018-08-20 | 2020-02-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4464305B2 (ja) | 2005-03-31 | 2010-05-19 | 富士通株式会社 | SiC基板の検査方法 |
| JP5504597B2 (ja) * | 2007-12-11 | 2014-05-28 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
| JP6037671B2 (ja) * | 2012-06-19 | 2016-12-07 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
| US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
| JP5857986B2 (ja) * | 2013-02-20 | 2016-02-10 | 株式会社デンソー | 炭化珪素単結晶および炭化珪素単結晶の製造方法 |
| KR101823216B1 (ko) * | 2014-09-30 | 2018-01-29 | 신닛테츠스미킹 마테리알즈 가부시키가이샤 | 탄화규소 단결정 웨이퍼 및 탄화규소 단결정 잉곳의 제조 방법 |
| JP2016132604A (ja) * | 2015-01-21 | 2016-07-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素基板の製造方法 |
| US11293115B2 (en) * | 2016-08-31 | 2022-04-05 | Showa Denko K.K. | Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less |
| JP6986944B2 (ja) * | 2017-12-06 | 2021-12-22 | 昭和電工株式会社 | SiCエピタキシャルウェハの評価方法及び製造方法 |
-
2019
- 2019-09-02 JP JP2019159584A patent/JP7318424B2/ja active Active
-
2020
- 2020-09-01 US US17/009,130 patent/US12228523B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018131350A (ja) * | 2017-02-14 | 2018-08-23 | 株式会社豊田自動織機 | 半導体基板 |
| JP2019040931A (ja) * | 2017-08-23 | 2019-03-14 | 株式会社東芝 | 半導体デバイス検査装置、半導体デバイス検査方法、そのプログラム、半導体装置およびその製造方法 |
| JP2019192859A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社 日立パワーデバイス | 炭化ケイ素半導体装置の製造方法および検査システム |
| JP2020031076A (ja) * | 2018-08-20 | 2020-02-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7318424B2 (ja) | 2023-08-01 |
| US20210063321A1 (en) | 2021-03-04 |
| US12228523B2 (en) | 2025-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9530703B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN109887853B (zh) | SiC外延晶片的评价方法及制造方法 | |
| US10872827B2 (en) | Manufacturing method and evaluation method for SiC device | |
| JP6124287B2 (ja) | 炭化珪素基板又は炭化珪素半導体素子の検査方法及び炭化珪素基板又は炭化珪素半導体素子の製造方法 | |
| CN110062953B (zh) | SiC晶片的缺陷测定方法、标准样品及SiC外延晶片的制造方法 | |
| JP7318424B2 (ja) | SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 | |
| CN111048431A (zh) | SiC基板的评价方法和SiC外延晶片的制造方法 | |
| US10181517B2 (en) | Silicon carbide single crystal, silicon carbide single crystal wafer, silicon carbide single crystal epitaxial wafer, and electronic device | |
| JP2020004856A (ja) | 半導体装置の製造方法 | |
| CN111540782A (zh) | SiC外延晶片及其制造方法 | |
| JP7379952B2 (ja) | SiCインゴットの評価方法、SiCデバイスの製造方法およびSiC種結晶の評価方法 | |
| CN114599965B (zh) | 化合物半导体的晶体缺陷观察方法 | |
| Zhao et al. | A comparative study of threading dislocations in AlGaN/GaN heterostructures grown on Si substrates with different buffer structures | |
| JP2009198281A (ja) | 結晶の構造解析方法 | |
| JP2021040004A5 (ja) | ||
| JP7294502B1 (ja) | SiC単結晶基板 | |
| JP7259736B2 (ja) | 結晶欠陥の検出方法、エピタキシャル成長装置の管理方法およびエピタキシャルウェーハの製造方法 | |
| KR20230022216A (ko) | Iii-n 디바이스 성능 및 수율을 평가하기 위한 표면 프로파일 매핑 | |
| JP7552246B2 (ja) | SiC基板の評価方法、SiCエピタキシャルウェハの製造方法及びSiCデバイスの製造方法 | |
| US20240297222A1 (en) | SiC EPITAXIAL WAFER | |
| JP5720550B2 (ja) | エピタキシャルウエーハの欠陥評価方法 | |
| KR102915212B1 (ko) | 실리콘 단결정 잉곳의 평가 방법, 실리콘 에피택셜 웨이퍼의 평가 방법, 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 경면 웨이퍼의 평가 방법 | |
| US20250035570A1 (en) | METHOD FOR EVALUATING SiC SUBSTRATE, METHOD FOR MANUFACTURING SiC SUBSTRATE, AND SiC SUBSTRATE EVALUATION DEVICE | |
| Farin et al. | Optimization of the in situ cleavage process for III–V/Si (001) investigations by cross-sectional scanning tunneling microscopy | |
| Halder et al. | Gan-on-Si process defect detection and analysis for HB-LEDs and power devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220831 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20230131 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20230201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20230307 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230703 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7318424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |