JP2020010369A - Parallel drive circuit - Google Patents
Parallel drive circuit Download PDFInfo
- Publication number
- JP2020010369A JP2020010369A JP2019159484A JP2019159484A JP2020010369A JP 2020010369 A JP2020010369 A JP 2020010369A JP 2019159484 A JP2019159484 A JP 2019159484A JP 2019159484 A JP2019159484 A JP 2019159484A JP 2020010369 A JP2020010369 A JP 2020010369A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- switch element
- state
- semiconductor
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】並列に接続された複数の半導体スイッチ素子の各々の温度を検出することなく、複数の半導体スイッチ素子の各々の寿命を長くする並列駆動回路を得ること。【解決手段】並列駆動回路５０は、第１半導体スイッチ素子１と第２半導体スイッチ素子２とを有する。第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々を駆動するための信号の傾きは、第１半導体スイッチ素子１をオンの状態からオフの状態に変化させる第１閾値電圧と第２半導体スイッチ素子２をオンの状態からオフの状態に変化させる第２閾値電圧との差の絶対値を、第１半導体スイッチ素子１がオンの状態からオフの状態に変化するまでの時間と第２半導体スイッチ素子２がオンの状態からオフの状態に変化するまでの時間との差の絶対値で除算した値以下である。【選択図】図１PROBLEM TO BE SOLVED: To obtain a parallel drive circuit which extends the life of each of a plurality of semiconductor switching elements without detecting the temperature of each of a plurality of semiconductor switching elements connected in parallel. A parallel drive circuit has a first semiconductor switch element and a second semiconductor switch element. The slope of the signal for driving each of the first semiconductor switching device 1 and the second semiconductor switching device 2 has a first threshold voltage that changes the first semiconductor switching device 1 from an on state to an off state and a second semiconductor. The absolute value of the difference from the second threshold voltage that changes the switch element 2 from the on state to the off state is defined as the time until the first semiconductor switch element 1 changes from the on state to the off state and the second semiconductor. It is less than or equal to the value obtained by dividing by the absolute value of the difference from the time required for the switch element 2 to change from the ON state to the OFF state. [Selection diagram] Figure 1
Description
本発明は、並列に接続された複数の半導体スイッチ素子を有する並列駆動回路に関する。 The present invention relates to a parallel drive circuit having a plurality of semiconductor switch elements connected in parallel.
従来、インバータ又はコンバータにおいて、並列に接続された複数の半導体スイッチ素子が用いられている。複数の半導体スイッチ素子の電気的特性は、たとえ複数の半導体スイッチ素子が同じ製造方法によって製造されても、同一ではない。そのため、複数の半導体スイッチ素子のうちの特定の半導体スイッチ素子に流れる電流がその他の半導体スイッチ素子に流れる電流より多くなり、特定の半導体スイッチ素子での発熱量がその他の半導体スイッチ素子での発熱量より多くなる。その結果、特定の半導体スイッチ素子の寿命はその他の半導体スイッチ素子の寿命より短くなる。 Conventionally, in an inverter or a converter, a plurality of semiconductor switch elements connected in parallel have been used. The electrical characteristics of the plurality of semiconductor switch elements are not the same even if the plurality of semiconductor switch elements are manufactured by the same manufacturing method. Therefore, the current flowing to a specific semiconductor switching element among the plurality of semiconductor switching elements becomes larger than the current flowing to the other semiconductor switching elements, and the calorific value of the specific semiconductor switching element becomes smaller than the calorific value of the other semiconductor switching elements. More. As a result, the life of a specific semiconductor switch element is shorter than the life of other semiconductor switch elements.
複数の半導体スイッチ素子のうちの特定の半導体スイッチ素子に流れる電流がその他の半導体スイッチ素子に流れる電流より多くなり続けることを抑制することを目的として、複数の半導体スイッチ素子の各々の温度を検出し、相対的に低温の半導体スイッチ素子に相対的に多くの電流を流す技術が提案されている（例えば、特許文献１参照）。 For the purpose of suppressing that the current flowing through a specific semiconductor switching element among the plurality of semiconductor switching elements continues to be larger than the current flowing through the other semiconductor switching elements, the temperature of each of the plurality of semiconductor switching elements is detected. A technique has been proposed in which a relatively large amount of current flows through a relatively low-temperature semiconductor switch element (for example, see Patent Document 1).
しかしながら、従来の技術では、複数の半導体スイッチ素子の各々に温度を検出するセンサを取り付ける必要があるので、並列駆動回路の規模が大きくなると共に製造コストが上昇するという課題がある。加えて、従来の技術では、複数の半導体スイッチ素子の各々に流れる電流の量を制御する制御回路が必要になるという課題がある。 However, in the related art, since it is necessary to attach a sensor for detecting a temperature to each of the plurality of semiconductor switch elements, there is a problem that the scale of the parallel drive circuit increases and the manufacturing cost increases. In addition, the related art has a problem that a control circuit for controlling the amount of current flowing through each of the plurality of semiconductor switch elements is required.
本発明は、上記に鑑みてなされたものであって、並列に接続された複数の半導体スイッチ素子の各々の温度を検出することなく、複数の半導体スイッチ素子の各々の寿命を長くする並列駆動回路を得ることを目的とする。 The present invention has been made in view of the above, and has a parallel drive circuit for extending the life of each of a plurality of semiconductor switch elements without detecting the temperature of each of the plurality of semiconductor switch elements connected in parallel. The purpose is to obtain.
上述した課題を解決し、目的を達成するために、本発明は、複数の半導体スイッチ素子を有し、前記複数の半導体スイッチ素子の各々は、ゲート端子、ドレイン端子及びソース端子を有する。前記複数の半導体スイッチ素子における複数の前記ドレイン端子は、並列に接続されており、前記複数の半導体スイッチ素子における複数の前記ソース端子は、並列に接続されている。前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子の前記ゲート端子に印加される電圧であって前記半導体スイッチ素子をオフの状態からオンの状態に変化させるための閾値電圧は、前記半導体スイッチ素子の温度が上昇すると上昇する特性を有する。前記複数の半導体スイッチ素子の各々を駆動するための信号の傾きは、前記複数の半導体スイッチ素子のうちの第１半導体スイッチ素子をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第１閾値電圧と前記複数の半導体スイッチ素子のうちの前記第１半導体スイッチ素子と異なる第２半導体スイッチ素子をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第２閾値電圧との差の絶対値を、前記第１半導体スイッチ素子がオンの状態からオフの状態に変化するまでの時間又はオフの状態からオンの状態に変化するまでの時間と前記第２半導体スイッチ素子がオンの状態からオフの状態に変化するまでの時間又はオフの状態からオンの状態に変化するまでの時間との差の絶対値で除算した値以下である。 In order to solve the above problems and achieve the object, the present invention has a plurality of semiconductor switch elements, and each of the plurality of semiconductor switch elements has a gate terminal, a drain terminal, and a source terminal. The plurality of drain terminals of the plurality of semiconductor switch elements are connected in parallel, and the plurality of source terminals of the plurality of semiconductor switch elements are connected in parallel. In each of the plurality of semiconductor switch elements, a threshold voltage for changing the semiconductor switch element from an off state to an on state, which is a voltage applied to the gate terminal of the semiconductor switch element, is the semiconductor switch. It has a characteristic of increasing as the temperature of the element increases. The slope of a signal for driving each of the plurality of semiconductor switch elements changes a first semiconductor switch element of the plurality of semiconductor switch elements from an on state to an off state or from an off state to an on state. A first threshold voltage to be changed to a state and a second semiconductor switch element of the plurality of semiconductor switch elements different from the first semiconductor switch element being changed from an on state to an off state or an off state to an on state The absolute value of the difference between the first semiconductor switch element and the second threshold voltage is changed by the time required for the first semiconductor switch element to change from the on state to the off state or the time required for the first semiconductor switch element to change from the off state to the on state. The difference between the time required for the second semiconductor switch element to change from the on state to the off state or the time required for the second semiconductor switch element to change from the off state to the on state. Is a value less obtained by dividing the value.
本発明にかかる並列駆動回路は、並列に接続された複数の半導体スイッチ素子の各々の温度を検出することなく、複数の半導体スイッチ素子の各々の寿命を長くすることができるという効果を奏する。 The parallel drive circuit according to the present invention has an effect that the life of each of the plurality of semiconductor switch elements can be extended without detecting the temperature of each of the plurality of semiconductor switch elements connected in parallel.
以下に、本発明の実施の形態にかかる並列駆動回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、この実施の形態では複数の半導体スイッチ素子として、２素子の例を示すが、複数の半導体スイッチ素子が３素子以上である場合においても複数の半導体スイッチ素子が２素子である場合に得られる効果と同様の効果が得られる。 Hereinafter, a parallel drive circuit according to an embodiment of the present invention will be described in detail with reference to the drawings. It should be noted that the present invention is not limited by the embodiment. Further, in this embodiment, an example is shown in which two semiconductor switch elements are two elements. However, even when the plurality of semiconductor switch elements is three or more, it can be obtained when the plurality of semiconductor switch elements is two. The same effect as the effect can be obtained.
実施の形態１．
図１は、実施の形態１にかかる並列駆動回路５０を示す図である。並列駆動回路５０は、第１ゲート端子１ａ、第１ドレイン端子１ｂ及び第１ソース端子１ｃを有する第１半導体スイッチ素子１と、第２ゲート端子２ａ、第２ドレイン端子２ｂ及び第２ソース端子２ｃを有する第２半導体スイッチ素子２とを有する。実施の形態１では、第１半導体スイッチ素子１及び第２半導体スイッチ素子２はいずれも、金属酸化物半導体電界効果トランジスタによって構成されている。以下では、金属酸化物半導体電界効果トランジスタを、ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)と記載する。
Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a
第１半導体スイッチ素子１の第１ドレイン端子１ｂは第２半導体スイッチ素子２の第２ドレイン端子２ｂと並列に接続されており、第１半導体スイッチ素子１の第１ソース端子１ｃは第２半導体スイッチ素子２の第２ソース端子２ｃと並列に接続されている。すなわち、第１半導体スイッチ素子１と第２半導体スイッチ素子２とは並列に接続されている。
The
第１半導体スイッチ素子１のオン状態の抵抗である第１オン抵抗は、第１半導体スイッチ素子１の温度が上昇すると上昇し、第２半導体スイッチ素子２のオン状態の抵抗である第２オン抵抗は、第２半導体スイッチ素子２の温度が上昇すると上昇する。第１オン抵抗及び第２オン抵抗については、後に図２を用いて説明する。 The first on-resistance, which is the on-state resistance of the first semiconductor switch element 1, increases when the temperature of the first semiconductor switch element 1 rises, and the second on-resistance, which is the on-state resistance of the second semiconductor switch element 2, Rises when the temperature of the second semiconductor switch element 2 rises. The first ON resistance and the second ON resistance will be described later with reference to FIG.
並列駆動回路５０は、第１半導体スイッチ素子１の動作及び第２半導体スイッチ素子２の動作を制御する駆動回路５と、第１抵抗３と、第２抵抗４とを更に有する。第１抵抗３の一方の端部は第１半導体スイッチ素子１の第１ゲート端子１ａに接続されており、第１抵抗３の他方の端部は駆動回路５に接続されている。第２抵抗４の一方の端部は第２半導体スイッチ素子２の第２ゲート端子２ａに接続されており、第２抵抗４の他方の端部は駆動回路５に接続されている。第１抵抗３の他方の端部は、第２抵抗４の他方の端部にも接続されている。
The
つまり、駆動回路５は、第１抵抗３を介して第１半導体スイッチ素子１の第１ゲート端子１ａと接続されており、かつ第２抵抗４を介して第２半導体スイッチ素子２の第２ゲート端子２ａと接続されている。駆動回路５は、並列駆動回路５０の外部から制御信号６を受信し、制御信号６にしたがって、第１半導体スイッチ素子１及び第２半導体スイッチ素子２をオンさせると共に、第１半導体スイッチ素子１及び第２半導体スイッチ素子２をオフさせる。
That is, the drive circuit 5 is connected to the
第１半導体スイッチ素子１、第２半導体スイッチ素子２、駆動回路５、第１抵抗３及び第２抵抗４は、ひとつのモジュール１０として集積されている。
The first semiconductor switch element 1, the second semiconductor switch element 2, the drive circuit 5, the
次に、第１オン抵抗及び第２オン抵抗について説明する。第１半導体スイッチ素子１及び第２半導体スイッチ素子２は同じ製造方法によって製造されるが、第１半導体スイッチ素子１の電気的特性と第２半導体スイッチ素子２の電気的特性とは異なる。つまり、第１半導体スイッチ素子１のオン状態の抵抗である第１オン抵抗は、第２半導体スイッチ素子２のオン状態の抵抗である第２オン抵抗と異なる。 Next, the first ON resistance and the second ON resistance will be described. Although the first semiconductor switch element 1 and the second semiconductor switch element 2 are manufactured by the same manufacturing method, the electrical characteristics of the first semiconductor switch element 1 and the electrical characteristics of the second semiconductor switch element 2 are different. That is, the first on-resistance, which is the on-state resistance of the first semiconductor switch element 1, is different from the second on-resistance, which is the on-state resistance of the second semiconductor switch element 2.
図２は、実施の形態１の並列駆動回路５０において、第１半導体スイッチ素子１のオン状態における温度と第１オン抵抗との関係と、第２半導体スイッチ素子２のオン状態における温度と第２オン抵抗との関係とを示す図である。図２では、第１半導体スイッチ素子１についての温度と第１オン抵抗との関係は第１曲線Ｃ１によって示されており、第２半導体スイッチ素子２についての温度と第２オン抵抗との関係は第２曲線Ｃ２によって示されている。
FIG. 2 shows the relationship between the temperature in the ON state of the first semiconductor switch element 1 and the first on-resistance, and the relationship between the temperature in the ON state of the second semiconductor switch element 2 and the second state in the
図２の第１曲線Ｃ１及び第２曲線Ｃ２が示す通り、第１半導体スイッチ素子１のオン状態における温度と第１オン抵抗との関係は、第２半導体スイッチ素子２のオン状態における温度と第２オン抵抗との関係と異なる。 As shown by the first curve C1 and the second curve C2 in FIG. 2, the relationship between the temperature in the ON state of the first semiconductor switch element 1 and the first ON resistance is determined by the temperature in the ON state of the second semiconductor switch element 2 and the first ON resistance. This is different from the relationship with the 2-on resistance.
さらに、第１オン抵抗は第１半導体スイッチ素子１の温度によって異なり、第１半導体スイッチ素子１の温度が上昇すると、第１オン抵抗は上昇する。さらにまた、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２オン抵抗は上昇する。以下では、第１半導体スイッチ素子１の放熱条件と第２半導体スイッチ素子２の放熱条件とは等しいと仮定する。 Further, the first on-resistance differs depending on the temperature of the first semiconductor switching element 1, and when the temperature of the first semiconductor switching element 1 increases, the first on-resistance increases. Furthermore, when the temperature of the second semiconductor switch element 2 is 100 ° C. or higher, when the temperature of the second semiconductor switch element 2 increases, the second on-resistance increases. In the following, it is assumed that the heat radiation condition of the first semiconductor switch element 1 and the heat radiation condition of the second semiconductor switch element 2 are equal.
図２において、１００℃では、第１半導体スイッチ素子１の第１オン抵抗は第１値Ｒ１ａであって、第２半導体スイッチ素子２の第２オン抵抗は第２値Ｒ２ａであり、第１値Ｒ１ａは第２値Ｒ２ａより大きい。１１０℃における第２半導体スイッチ素子２の第２オン抵抗は第３値Ｒ２ｂであって第２値Ｒ２ａより大きいことから明らかな通り、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２オン抵抗は上昇する。 In FIG. 2, at 100 ° C., the first ON resistance of the first semiconductor switch element 1 has a first value R1a, the second ON resistance of the second semiconductor switch element 2 has a second value R2a, and the first value R1a is larger than the second value R2a. As is apparent from the fact that the second on-resistance of the second semiconductor switch element 2 at 110 ° C. is the third value R2b and is larger than the second value R2a, when the temperature of the second semiconductor switch element 2 is 100 ° C. or higher, When the temperature of the second semiconductor switch element 2 increases, the second on-resistance increases.
図１に示す通り、第１半導体スイッチ素子１の第１ドレイン端子１ｂは第２半導体スイッチ素子２の第２ドレイン端子２ｂと並列に接続されており、第１半導体スイッチ素子１の第１ソース端子１ｃは第２半導体スイッチ素子２の第２ソース端子２ｃと並列に接続されている。そのため、第１半導体スイッチ素子１の第１ドレイン端子１ｂにおける電圧は第２半導体スイッチ素子２の第２ドレイン端子２ｂにおける電圧と等しく、第１半導体スイッチ素子１の第１ソース端子１ｃにおける電圧は第２半導体スイッチ素子２の第２ソース端子２ｃにおける電圧と等しい。
As shown in FIG. 1, the
第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々について、ドレイン端子とソース端子との間の電圧をＶｏｎと仮定すると、１００℃では、第１半導体スイッチ素子１の電力損失Ｐ１と第２半導体スイッチ素子２の電力損失Ｐ２とは以下の通りに表現される。
Ｐ１＝（Ｖｏｎ）２／Ｒ１ａ
Ｐ２＝（Ｖｏｎ）２／Ｒ２ａ
Assuming that the voltage between the drain terminal and the source terminal of each of the first semiconductor switch element 1 and the second semiconductor switch element 2 is Von, at 100 ° C., the power loss P1 of the first semiconductor switch element 1 and the second The power loss P2 of the semiconductor switch element 2 is expressed as follows.
P1 = (Von) 2 / R1a
P2 = (Von) 2 / R2a
ところで、第１半導体スイッチ素子１の第１オン抵抗及び第２半導体スイッチ素子２の第２オン抵抗のいずれもが温度に依存せずに一定である場合、上記の二つの式から理解できる通り、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の温度が上昇しても、第１半導体スイッチ素子１の電力損失Ｐ１及び第２半導体スイッチ素子２の電力損失Ｐ２は変化しない。 By the way, when both the first ON resistance of the first semiconductor switch element 1 and the second ON resistance of the second semiconductor switch element 2 are constant without depending on the temperature, as can be understood from the above two equations, Even if the temperatures of the first semiconductor switching element 1 and the second semiconductor switching element 2 rise, the power loss P1 of the first semiconductor switching element 1 and the power loss P2 of the second semiconductor switching element 2 do not change.
つまり、第１半導体スイッチ素子１の第１オン抵抗及び第２半導体スイッチ素子２の第２オン抵抗のいずれもが温度に依存せずに一定である場合、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の温度が上昇しても、電力損失Ｐ１と電力損失Ｐ２との差は変わらない。第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との差は、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の電力損失の差と各々の放熱条件とにより決まる値に収束する。すなわち、第１オン抵抗及び第２オン抵抗のいずれもが温度に依存せずに一定である場合、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との差は抑制されない。 That is, when both the first ON resistance of the first semiconductor switch element 1 and the second ON resistance of the second semiconductor switch element 2 are constant without depending on the temperature, the first semiconductor switch element 1 and the second semiconductor switch element Even if the temperature of the switch element 2 rises, the difference between the power loss P1 and the power loss P2 does not change. The difference between the temperature of the first semiconductor switch element 1 and the temperature of the second semiconductor switch element 2 is determined by the difference in power loss between the first semiconductor switch element 1 and the second semiconductor switch element 2 and the heat radiation condition. Converge to a value. That is, when both the first on-resistance and the second on-resistance are constant without depending on the temperature, the difference between the temperature of the first semiconductor switching element 1 and the temperature of the second semiconductor switching element 2 is not suppressed.
実施の形態１では、図２に示す通り、第１半導体スイッチ素子１の温度が１００℃以上である場合、第１半導体スイッチ素子１の温度が上昇すると、第１オン抵抗は上昇する。つまり、第１半導体スイッチ素子１の温度が１００℃以上である場合、第１半導体スイッチ素子１の温度が上昇すると、電力損失Ｐ１は小さくなる。第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２オン抵抗は上昇する。つまり、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、電力損失Ｐ２は小さくなる。 In the first embodiment, as shown in FIG. 2, when the temperature of the first semiconductor switching element 1 is 100 ° C. or higher, when the temperature of the first semiconductor switching element 1 increases, the first on-resistance increases. That is, when the temperature of the first semiconductor switching element 1 is equal to or higher than 100 ° C., when the temperature of the first semiconductor switching element 1 increases, the power loss P1 decreases. When the temperature of the second semiconductor switch element 2 is equal to or higher than 100 ° C., when the temperature of the second semiconductor switch element 2 increases, the second on-resistance increases. That is, when the temperature of the second semiconductor switch element 2 is equal to or higher than 100 ° C., when the temperature of the second semiconductor switch element 2 increases, the power loss P2 decreases.
図２において、１００℃では、第１半導体スイッチ素子１の第１オン抵抗は第１値Ｒ１ａであって、第２半導体スイッチ素子２の第２オン抵抗は第２値Ｒ２ａであり、第１値Ｒ１ａは第２値Ｒ２ａより大きい。第１半導体スイッチ素子１のオン状態における温度と第１オン抵抗との関係と、第２半導体スイッチ素子２のオン状態における温度と第２オン抵抗との関係とのいずれもが図２に示されている関係である場合、温度が１００℃以上で上昇すると、第１半導体スイッチ素子１の電力損失Ｐ１と第２半導体スイッチ素子２の電力損失Ｐ２との差は小さくなる。ひいては、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との差は小さくなる。 In FIG. 2, at 100 ° C., the first ON resistance of the first semiconductor switch element 1 has a first value R1a, the second ON resistance of the second semiconductor switch element 2 has a second value R2a, and the first value R1a is larger than the second value R2a. FIG. 2 shows both the relationship between the temperature in the ON state of the first semiconductor switch element 1 and the first ON resistance, and the relationship between the temperature in the ON state of the second semiconductor switch element 2 and the second ON resistance. When the temperature rises above 100 ° C., the difference between the power loss P1 of the first semiconductor switching element 1 and the power loss P2 of the second semiconductor switching element 2 becomes smaller. As a result, the difference between the temperature of the first semiconductor switch element 1 and the temperature of the second semiconductor switch element 2 becomes smaller.
つまり、第１半導体スイッチ素子１の第１オン抵抗が、第１半導体スイッチ素子１の温度が上昇すると上昇し、第２半導体スイッチ素子２の第２オン抵抗が、第２半導体スイッチ素子２の温度が上昇すると上昇するので、温度が上昇すると、第１半導体スイッチ素子１の電力損失Ｐ１と第２半導体スイッチ素子２の電力損失Ｐ２との差は小さくなる。ひいては、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との差は小さくなる。 That is, the first on-resistance of the first semiconductor switching element 1 increases as the temperature of the first semiconductor switching element 1 increases, and the second on-resistance of the second semiconductor switching element 2 increases the temperature of the second semiconductor switching element 2. When the temperature rises, the difference between the power loss P1 of the first semiconductor switching element 1 and the power loss P2 of the second semiconductor switching element 2 decreases. As a result, the difference between the temperature of the first semiconductor switch element 1 and the temperature of the second semiconductor switch element 2 becomes smaller.
ここで、いずれの温度においても、第１オン抵抗は第２オン抵抗より大きく、かつ、各温度において、第１オン抵抗の温度に対する増加率は第２オン抵抗の温度に対する増加率と同じもしくは小さい。又は、第１半導体スイッチ素子１の第１オン抵抗と第２半導体スイッチ素子２の第２オン抵抗との差は、各温度において、第１オン抵抗の２０％以内である。第１オン抵抗と第２オン抵抗との差が各温度において第１オン抵抗の２０％以内である場合、電力損失はその逆数となるので、第１半導体スイッチ素子１の電力損失Ｐ１と第２半導体スイッチ素子２の電力損失Ｐ２との差は電力損失Ｐ１の２５％以内となる。 Here, at any temperature, the first on-resistance is larger than the second on-resistance, and at each temperature, the rate of increase of the first on-resistance with respect to the temperature is equal to or smaller than the rate of increase of the second on-resistance with respect to the temperature. . Alternatively, the difference between the first ON resistance of the first semiconductor switch element 1 and the second ON resistance of the second semiconductor switch element 2 is within 20% of the first ON resistance at each temperature. If the difference between the first on-resistance and the second on-resistance is within 20% of the first on-resistance at each temperature, the power loss is the reciprocal thereof, so that the power loss P1 of the first semiconductor switch element 1 and the second The difference from the power loss P2 of the semiconductor switching element 2 is within 25% of the power loss P1.
第１半導体スイッチ素子１及び第２半導体スイッチ素子２が取り付けられている放熱板の温度が９０℃であり、第１半導体スイッチ素子１の温度が１４０℃であると仮定する。第２半導体スイッチ素子２の第２オン抵抗が第１半導体スイッチ素子１の第１オン抵抗の８０％より小さい場合、第２半導体スイッチ素子２の温度は１５０℃より高くなって、一般的に半導体を使用することができる上限温度１５０℃を超える可能性がある。以上のことから、第１オン抵抗と第２オン抵抗との差を各温度において第１オン抵抗の２０％以内にすることで、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との差が著しく大きくなることを防止することができる。 It is assumed that the temperature of the heat sink on which the first semiconductor switch element 1 and the second semiconductor switch element 2 are mounted is 90 ° C., and the temperature of the first semiconductor switch element 1 is 140 ° C. When the second ON resistance of the second semiconductor switch element 2 is smaller than 80% of the first ON resistance of the first semiconductor switch element 1, the temperature of the second semiconductor switch element 2 becomes higher than 150 ° C. May exceed the upper limit temperature of 150 ° C. From the above, by setting the difference between the first ON resistance and the second ON resistance within 20% of the first ON resistance at each temperature, the temperature of the first semiconductor switch element 1 and the second semiconductor switch element 2 It is possible to prevent the difference from the temperature from becoming extremely large.
上述の通り、第１半導体スイッチ素子１の温度が１００℃以上である場合、第１半導体スイッチ素子１の温度が上昇すると、第１オン抵抗は上昇し、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２オン抵抗は上昇する。そのため、第１半導体スイッチ素子１のオン状態における温度と第１オン抵抗との関係と、第２半導体スイッチ素子２のオン状態における温度と第２オン抵抗との関係とのいずれもが図２に示されている関係である場合、温度が１００℃以上で上昇すると、第１半導体スイッチ素子１の電力損失Ｐ１と第２半導体スイッチ素子２の電力損失Ｐ２との差は小さくなる。ひいては、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との差は小さくなる。 As described above, when the temperature of the first semiconductor switching element 1 is 100 ° C. or higher, when the temperature of the first semiconductor switching element 1 increases, the first on-resistance increases, and the temperature of the second semiconductor switching element 2 becomes 100 ° C. When the temperature is higher than or equal to ° C., when the temperature of the second semiconductor switch element 2 increases, the second on-resistance increases. Therefore, both the relationship between the temperature in the ON state of the first semiconductor switch element 1 and the first ON resistance and the relationship between the temperature in the ON state of the second semiconductor switch element 2 and the second ON resistance are shown in FIG. In the relationship shown, when the temperature rises above 100 ° C., the difference between the power loss P1 of the first semiconductor switching element 1 and the power loss P2 of the second semiconductor switching element 2 decreases. As a result, the difference between the temperature of the first semiconductor switch element 1 and the temperature of the second semiconductor switch element 2 becomes smaller.
すなわち、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との一方が他方に比べて高くなりすぎることが抑制され、第１半導体スイッチ素子１での発熱量と第２半導体スイッチ素子２での発熱量との一方が他方に比べて多くなりすぎることが抑制される。そのため、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の寿命を長くすることができる。したがって、実施の形態１の並列駆動回路５０は、並列に接続された第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の温度を検出することなく、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の寿命を長くすることができる。
That is, it is suppressed that one of the temperature of the first semiconductor switch element 1 and the temperature of the second semiconductor switch element 2 becomes too high as compared with the other, and the amount of heat generated by the first semiconductor switch element 1 and the second semiconductor switch element It is suppressed that one of the calorific values of the element 2 and the other becomes too large as compared with the other. Therefore, the life of each of the first semiconductor switch element 1 and the second semiconductor switch element 2 can be extended. Therefore, the
加えて、第１半導体スイッチ素子１と第２半導体スイッチ素子２との一方の温度が他方の温度に比べて高くなりすぎることが抑制されるので、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々に流れる電流を大きくすることができる。つまり、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の性能をより大きく発揮させることができる。 In addition, since the temperature of one of the first semiconductor switch element 1 and the second semiconductor switch element 2 is suppressed from becoming too high compared to the other, the first semiconductor switch element 1 and the second semiconductor switch element 2 can be increased in current. That is, the performance of each of the first semiconductor switch element 1 and the second semiconductor switch element 2 can be further enhanced.
並列駆動回路５０の製造者は、第１半導体スイッチ素子１の第１オン抵抗が、第１半導体スイッチ素子１の温度が上昇すると上昇し、第２半導体スイッチ素子２の第２オン抵抗が、第２半導体スイッチ素子２の温度が上昇すると上昇するという第１半導体スイッチ素子１及び第２半導体スイッチ素子２を用いればよい。その場合、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の温度を検出することなく、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の寿命を長くすることができる。
The manufacturer of the
なお、図２では、第１半導体スイッチ素子１の温度が１００℃以上である場合、第１半導体スイッチ素子１の温度が上昇すると、第１オン抵抗は上昇し、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２オン抵抗は上昇する。しかしながら、上記の１００℃という温度は一例であって、温度は１００℃以上に限定されない。 In FIG. 2, when the temperature of the first semiconductor switch element 1 is 100 ° C. or higher, when the temperature of the first semiconductor switch element 1 increases, the first on-resistance increases, and the temperature of the second semiconductor switch element 2 increases. Is 100 ° C. or more, when the temperature of the second semiconductor switch element 2 increases, the second on-resistance increases. However, the above-mentioned temperature of 100 ° C. is an example, and the temperature is not limited to 100 ° C. or higher.
ただ一般的には、インバータ又はコンバータにおいて使用される場合の第１半導体スイッチ素子１及び第２半導体スイッチ素子２の温度の上限は半導体ごとに１５０℃から２００℃の間で設定されており、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々は以下の特性を有していればよい。すなわち、第１半導体スイッチ素子１の温度が１００℃以上半導体使用温度上限以下である場合、第１半導体スイッチ素子１の温度が上昇すると、第１オン抵抗は上昇し、第２半導体スイッチ素子２の温度が１００℃以上半導体使用温度上限以下である場合、第２半導体スイッチ素子２の温度が上昇すると、第２オン抵抗は上昇する。 However, generally, the upper limit of the temperature of the first semiconductor switch element 1 and the second semiconductor switch element 2 when used in an inverter or a converter is set between 150 ° C. and 200 ° C. for each semiconductor. Each of the first semiconductor switching element 1 and the second semiconductor switching element 2 may have the following characteristics. That is, when the temperature of the first semiconductor switch element 1 is equal to or higher than 100 ° C. and equal to or lower than the semiconductor operating temperature upper limit, when the temperature of the first semiconductor switch element 1 increases, the first on-resistance increases and the second semiconductor switch element 2 When the temperature is equal to or higher than 100 ° C. and equal to or lower than the semiconductor operating temperature upper limit, when the temperature of the second semiconductor switch element 2 increases, the second on-resistance increases.
更に言うと、第１オン抵抗は、第１半導体スイッチ素子１の温度が１００℃以上２００℃以下の温度範囲の中の少なくとも一部分において、第１半導体スイッチ素子１の温度が上昇すると上昇する特性を有する。第２オン抵抗は、第２半導体スイッチ素子２の温度が１００℃以上２００℃以下の温度範囲の中の少なくとも一部分において、第２半導体スイッチ素子２の温度が上昇すると上昇する特性を有する。 More specifically, the first on-resistance has such a characteristic that when the temperature of the first semiconductor switching element 1 rises in at least a part of the temperature range of 100 ° C. or more and 200 ° C. or less, the temperature of the first semiconductor switching element 1 rises. Have. The second on-resistance has a characteristic that when at least a part of the temperature range of 100 ° C. or more and 200 ° C. or less, the temperature of the second semiconductor switching element 2 increases as the temperature of the second semiconductor switching element 2 increases.
一般的に、並列駆動回路５０の製造者は、１００℃以上半導体使用温度上限以下における特性に着目して第１半導体スイッチ素子１及び第２半導体スイッチ素子２を用いればよいので、第１半導体スイッチ素子１及び第２半導体スイッチ素子２を選定する際の自由度は広がる。半導体使用温度上限は、例えば２００℃である。
In general, the manufacturer of the
実施の形態１では、第１半導体スイッチ素子１及び第２半導体スイッチ素子２はひとつのモジュール１０として集積されている。そのため、モジュール１０を小さくすることにより並列駆動回路５０を小さくすることができる。実施の形態１では、第１半導体スイッチ素子１及び第２半導体スイッチ素子２と共に駆動回路５もひとつのモジュール１０として集積されている。そのため、駆動回路５がモジュール１０の外部に設けられている場合に比べて、並列駆動回路５０を小さくすることができる。
In the first embodiment, the first semiconductor switch element 1 and the second semiconductor switch element 2 are integrated as one
実施の形態２．
次に、実施の形態２の並列駆動回路５０を説明する。実施の形態２の並列駆動回路５０の構成は、実施の形態１の並列駆動回路５０の構成と同じである。そのため、実施の形態２の並列駆動回路５０を、図１を用いて説明する。なお、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の特性は、実施の形態１と実施の形態２とで異なる。実施の形態２では、実施の形態１と相違する点について説明する。
Embodiment 2 FIG.
Next, a
第１半導体スイッチ素子１及び第２半導体スイッチ素子２は同じ製造方法によって製造されるが、第１半導体スイッチ素子１の電気的特性と第２半導体スイッチ素子２の電気的特性とは異なる。つまり、第１半導体スイッチ素子１の第１ゲート端子１ａに印加される電圧であって第１半導体スイッチ素子１をオフの状態からオンの状態に変化させるための第１閾値電圧は、第２半導体スイッチ素子２の第２ゲート端子２ａに印加される電圧であって第２半導体スイッチ素子２をオフの状態からオンの状態に変化させるための第２閾値電圧と異なる。
Although the first semiconductor switch element 1 and the second semiconductor switch element 2 are manufactured by the same manufacturing method, the electrical characteristics of the first semiconductor switch element 1 and the electrical characteristics of the second semiconductor switch element 2 are different. That is, the voltage applied to the
実施の形態２では、第１半導体スイッチ素子１の第１閾値電圧は第１半導体スイッチ素子１の温度が上昇すると上昇し、第２半導体スイッチ素子２の第２閾値電圧は第２半導体スイッチ素子２の温度が上昇すると上昇する。図３は、実施の形態２の並列駆動回路５０において、第１半導体スイッチ素子１の温度と第１閾値電圧との関係と、第２半導体スイッチ素子２の温度と第２閾値電圧との関係とを示す図である。図３では、第１半導体スイッチ素子１についての温度と第１閾値電圧との関係は第３曲線Ｄ１によって示されており、第２半導体スイッチ素子２についての温度と第２閾値電圧との関係は第４曲線Ｄ２によって示されている。
In the second embodiment, the first threshold voltage of the first semiconductor switching element 1 increases as the temperature of the first semiconductor switching element 1 increases, and the second threshold voltage of the second semiconductor switching element 2 increases. It rises as the temperature rises. FIG. 3 shows the relationship between the temperature of the first semiconductor switching device 1 and the first threshold voltage, and the relationship between the temperature of the second semiconductor switching device 2 and the second threshold voltage in the
図３の第３曲線Ｄ１及び第４曲線Ｄ２が示す通り、第１半導体スイッチ素子１の温度と第１閾値電圧との関係は、第２半導体スイッチ素子２の温度と第２閾値電圧との関係と異なる。第１閾値電圧は第１半導体スイッチ素子１の温度によって異なり、第１半導体スイッチ素子１の温度が１００℃以上である場合、第１半導体スイッチ素子１の温度が上昇すると、第１閾値電圧は上昇する。さらにまた、第２閾値電圧は第２半導体スイッチ素子２の温度によって異なり、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２閾値電圧は上昇する。以下では、第１半導体スイッチ素子１の放熱条件と第２半導体スイッチ素子２の放熱条件とは等しいと仮定する。 As shown by the third curve D1 and the fourth curve D2 in FIG. 3, the relationship between the temperature of the first semiconductor switching device 1 and the first threshold voltage is the relationship between the temperature of the second semiconductor switching device 2 and the second threshold voltage. And different. The first threshold voltage differs depending on the temperature of the first semiconductor switch element 1. When the temperature of the first semiconductor switch element 1 is 100 ° C. or higher, the first threshold voltage increases when the temperature of the first semiconductor switch element 1 increases. I do. Furthermore, the second threshold voltage differs depending on the temperature of the second semiconductor switch element 2. When the temperature of the second semiconductor switch element 2 is 100 ° C. or higher, the second threshold voltage is increased when the temperature of the second semiconductor switch element 2 rises. The voltage rises. In the following, it is assumed that the heat radiation condition of the first semiconductor switch element 1 and the heat radiation condition of the second semiconductor switch element 2 are equal.
一般的に、第１半導体スイッチ素子１及び第２半導体スイッチ素子２がオフ状態からオン状態に変化する場合又はオン状態からオフ状態に変化する場合、第１半導体スイッチ素子１の抵抗と第２半導体スイッチ素子２の抵抗とには差が生じる。第１半導体スイッチ素子１及び第２半導体スイッチ素子２がオフ状態からオン状態に変化する場合又はオン状態からオフ状態に変化する場合、第１半導体スイッチ素子１の変化のタイミングと第２半導体スイッチ素子２の変化のタイミングとには差が生じる。 Generally, when the first semiconductor switch element 1 and the second semiconductor switch element 2 change from the off state to the on state or from the on state to the off state, the resistance of the first semiconductor switch element 1 and the second semiconductor switch element 1 There is a difference from the resistance of the switch element 2. When the first semiconductor switch element 1 and the second semiconductor switch element 2 change from the OFF state to the ON state or change from the ON state to the OFF state, the timing of the change of the first semiconductor switch element 1 and the second semiconductor switch element There is a difference from the timing of the change of 2.
上述の抵抗に関する差と変化のタイミングに関する差との一方又は双方により、第１半導体スイッチ素子１の電力損失と第２半導体スイッチ素子２の電力損失とに差が生じる。電力損失の差により、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度とに差が発生する。 The power loss of the first semiconductor switching device 1 and the power loss of the second semiconductor switching device 2 are caused by one or both of the difference regarding the resistance and the difference regarding the timing of the change. Due to the difference in power loss, a difference occurs between the temperature of the first semiconductor switching device 1 and the temperature of the second semiconductor switching device 2.
図１に示す通り、第１半導体スイッチ素子１の第１ドレイン端子１ｂは第２半導体スイッチ素子２の第２ドレイン端子２ｂと並列に接続されており、第１半導体スイッチ素子１の第１ソース端子１ｃは第２半導体スイッチ素子２の第２ソース端子２ｃと並列に接続されている。そのため、第１半導体スイッチ素子１及び第２半導体スイッチ素子２のいずれか一方がオンすると、第１半導体スイッチ素子１の第１ドレイン端子１ｂと第１半導体スイッチ素子１の第１ソース端子１ｃとは電気的に接続され、第２半導体スイッチ素子２の第２ドレイン端子２ｂと第２半導体スイッチ素子２の第２ソース端子２ｃとは電気的に接続される。
As shown in FIG. 1, the
図４は、実施の形態２において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図である。図４（Ａ）は半導体スイッチ素子を動作させるための制御信号の一例を示しており、図４（Ｂ）及び図４（Ｃ）は半導体スイッチ素子のオン状態及びオフ状態の一例を示している。 FIG. 4 is a diagram illustrating an example of a control signal for operating a semiconductor switch element and an example of an ON state and an OFF state of the semiconductor switch element in the second embodiment. FIG. 4A shows an example of a control signal for operating the semiconductor switch element, and FIGS. 4B and 4C show examples of an ON state and an OFF state of the semiconductor switch element. .
図４（Ａ）から図４（Ｃ）に示す通り、半導体スイッチ素子をオフ状態からオン状態に変化させるための閾値電圧が相対的に高い閾値電圧ＳＶＨである場合、半導体スイッチ素子は、閾値電圧が相対的に低い閾値電圧ＳＶＬである場合に比べて、時刻ｔｓ１と時刻ｔｓ２との差の時間だけ遅くオフ状態からオン状態に変化する。加えて、半導体スイッチ素子は、時刻ｔｔ１と時刻ｔｔ２との差の時間だけ早くオン状態からオフ状態に変化する。 As shown in FIGS. 4A to 4C, when the threshold voltage for changing the semiconductor switch element from the off state to the on state is a relatively high threshold voltage SVH, the semiconductor switch element Is changed from the OFF state to the ON state later by a time corresponding to the difference between the time ts1 and the time ts2 than when the threshold voltage is a relatively low threshold voltage SVL. In addition, the semiconductor switch element changes from the on-state to the off-state earlier by the difference between the times tt1 and tt2.
つまり、図３の特性を有する第１半導体スイッチ素子１と第２半導体スイッチ素子２とを図４（Ａ）の制御信号で動作させる場合、第１半導体スイッチ素子１と第２半導体スイッチ素子２とでは、オフ状態からオン状態に変化するタイミングも、オン状態からオフ状態に変化するタイミングも異なる。 That is, when the first semiconductor switch element 1 and the second semiconductor switch element 2 having the characteristics of FIG. 3 are operated by the control signal of FIG. 4A, the first semiconductor switch element 1 and the second semiconductor switch element 2 Then, the timing of changing from the off state to the on state is different from the timing of changing from the on state to the off state.
上述の通り、第１半導体スイッチ素子１の第１ドレイン端子１ｂは第２半導体スイッチ素子２の第２ドレイン端子２ｂと並列に接続されており、第１半導体スイッチ素子１の第１ソース端子１ｃは第２半導体スイッチ素子２の第２ソース端子２ｃと並列に接続されている。そのため、第１ドレイン端子１ｂと第１ソース端子１ｃとの電気的接続も、第２ドレイン端子２ｂと第２ソース端子２ｃとの電気的接続も、閾値電圧が第１半導体スイッチ素子１の閾値電圧より低い第２半導体スイッチ素子２の動作に依存する。つまり、スイッチ動作において、閾値電圧が相対的に低い第２半導体スイッチ素子２の電力損失は、閾値電圧が相対的に高い第１半導体スイッチ素子１の電力損失より大きい。
As described above, the
図３において、１００℃では、第１半導体スイッチ素子１の第１閾値電圧は第４値Ｖ１ａであって、第２半導体スイッチ素子２の第２閾値電圧は第５値Ｖ２ａであり、第４値Ｖ１ａは第５値Ｖ２ａより大きい。図３に示す通り、第１半導体スイッチ素子１の温度が１００℃以上である場合、第１半導体スイッチ素子１の温度が上昇すると、第１閾値電圧は上昇する。１１０℃における第２半導体スイッチ素子２の第２閾値電圧が第６値Ｖ２ｂであって第５値Ｖ２ａより大きいことから明らかな通り、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２閾値電圧は上昇する。 In FIG. 3, at 100 ° C., the first threshold voltage of the first semiconductor switch element 1 is a fourth value V1a, the second threshold voltage of the second semiconductor switch element 2 is a fifth value V2a, and the fourth value V1a is larger than the fifth value V2a. As shown in FIG. 3, when the temperature of the first semiconductor switching element 1 is 100 ° C. or higher, when the temperature of the first semiconductor switching element 1 increases, the first threshold voltage increases. As is clear from the fact that the second threshold voltage of the second semiconductor switching element 2 at 110 ° C. is the sixth value V2b and is larger than the fifth value V2a, when the temperature of the second semiconductor switching element 2 is 100 ° C. or higher, When the temperature of the second semiconductor switch element 2 increases, the second threshold voltage increases.
第２半導体スイッチ素子２の温度が上昇すると第２閾値電圧が上昇するので、図４に示す通り、第２半導体スイッチ素子２の温度が上昇すると、第２半導体スイッチ素子２がオフ状態からオン状態に変化するタイミングは遅くなる。加えて、第２半導体スイッチ素子２がオン状態からオフ状態に変化するタイミングは早くなる。そのため、温度が１００℃以上で上昇すると、第２半導体スイッチ素子２の電力損失は小さくなり、第１半導体スイッチ素子１の電力損失と第２半導体スイッチ素子２の電力損失との差が小さくなる。その結果、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の温度との差は小さくなる。 When the temperature of the second semiconductor switch element 2 rises, the second threshold voltage rises. Therefore, as shown in FIG. 4, when the temperature of the second semiconductor switch element 2 rises, the second semiconductor switch element 2 is turned on from the off state. Is delayed. In addition, the timing at which the second semiconductor switch element 2 changes from the on state to the off state is advanced. Therefore, when the temperature rises above 100 ° C., the power loss of the second semiconductor switching element 2 decreases, and the difference between the power loss of the first semiconductor switching element 1 and the power loss of the second semiconductor switching element 2 decreases. As a result, the difference between the temperatures of the first semiconductor switching element 1 and the second semiconductor switching element 2 becomes small.
つまり、第１半導体スイッチ素子１の第１閾値電圧が第１半導体スイッチ素子１の温度が上昇すると上昇し、第２半導体スイッチ素子２の第２閾値電圧が第２半導体スイッチ素子２の温度が上昇すると上昇するので、温度が上昇すると、第１半導体スイッチ素子１の電力損失と第２半導体スイッチ素子２の電力損失との差は小さくなる。ひいては、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との差は小さくなる。 That is, the first threshold voltage of the first semiconductor switching element 1 increases as the temperature of the first semiconductor switching element 1 increases, and the second threshold voltage of the second semiconductor switching element 2 increases as the temperature of the second semiconductor switching element 2 increases. Then, when the temperature rises, the difference between the power loss of the first semiconductor switching element 1 and the power loss of the second semiconductor switching element 2 decreases. As a result, the difference between the temperature of the first semiconductor switch element 1 and the temperature of the second semiconductor switch element 2 becomes smaller.
すなわち、第１半導体スイッチ素子１の温度と第２半導体スイッチ素子２の温度との一方が他方に比べて高くなりすぎることが抑制され、第１半導体スイッチ素子１での発熱量と第２半導体スイッチ素子２での発熱量との一方が他方に比べて多くなりすぎることが抑制される。そのため、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の寿命を長くすることができる。したがって、実施の形態２の並列駆動回路５０は、並列に接続された第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の温度を検出することなく、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の寿命を長くすることができる。
That is, it is suppressed that one of the temperature of the first semiconductor switch element 1 and the temperature of the second semiconductor switch element 2 becomes too high as compared with the other, and the amount of heat generated by the first semiconductor switch element 1 and the second semiconductor switch element It is suppressed that one of the calorific values of the element 2 and the other becomes too large as compared with the other. Therefore, the life of each of the first semiconductor switch element 1 and the second semiconductor switch element 2 can be extended. Therefore, the
加えて、第１半導体スイッチ素子１と第２半導体スイッチ素子２との一方の温度が他方の温度に比べて高くなりすぎることが抑制されるので、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々に流れる電流を大きくすることができる。つまり、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の性能をより大きく発揮させることができる。 In addition, since the temperature of one of the first semiconductor switch element 1 and the second semiconductor switch element 2 is suppressed from becoming too high compared to the other, the first semiconductor switch element 1 and the second semiconductor switch element 2 can be increased in current. That is, the performance of each of the first semiconductor switch element 1 and the second semiconductor switch element 2 can be further enhanced.
並列駆動回路５０の製造者は、第１半導体スイッチ素子１の第１閾値電圧が、第１半導体スイッチ素子１の温度が上昇すると上昇し、第２半導体スイッチ素子２の第２閾値電圧が、第２半導体スイッチ素子２の温度が上昇すると上昇するという第１半導体スイッチ素子１及び第２半導体スイッチ素子２を用いればよい。その場合、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の温度を検出することなく、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の寿命を長くすることができる。
The manufacturer of the
なお、図３では、第１半導体スイッチ素子１の温度が１００℃以上である場合、第１半導体スイッチ素子１の温度が上昇すると、第１閾値電圧は上昇し、第２半導体スイッチ素子２の温度が１００℃以上である場合、第２半導体スイッチ素子２の温度が上昇すると、第２閾値電圧は上昇する。しかしながら、上記の１００℃という温度は一例であって、温度は１００℃以上に限定されない。 In FIG. 3, when the temperature of the first semiconductor switching element 1 is 100 ° C. or higher, when the temperature of the first semiconductor switching element 1 increases, the first threshold voltage increases, and the temperature of the second semiconductor switching element 2 increases. Is equal to or higher than 100 ° C., when the temperature of the second semiconductor switch element 2 increases, the second threshold voltage increases. However, the above-mentioned temperature of 100 ° C. is an example, and the temperature is not limited to 100 ° C. or higher.
ただ一般的には、インバータ又はコンバータにおいて使用されるときの第１半導体スイッチ素子１及び第２半導体スイッチ素子２の温度の上限は１５０℃から２００℃の間で設定されており、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々は以下の特性を有していればよい。すなわち、第１半導体スイッチ素子１の温度が１００℃以上半導体使用温度上限以下である場合、第１半導体スイッチ素子１の温度が上昇すると、第１閾値電圧は上昇し、第２半導体スイッチ素子２の温度が１００℃以上半導体使用温度上限以下である場合、第２半導体スイッチ素子２の温度が上昇すると、第２閾値電圧は上昇する。 However, generally, the upper limit of the temperature of the first semiconductor switch element 1 and the second semiconductor switch element 2 when used in an inverter or a converter is set between 150 ° C. and 200 ° C. Each of the element 1 and the second semiconductor switch element 2 may have the following characteristics. That is, when the temperature of the first semiconductor switch element 1 is equal to or higher than 100 ° C. and equal to or lower than the semiconductor operating temperature upper limit, when the temperature of the first semiconductor switch element 1 increases, the first threshold voltage increases, and the second semiconductor switch element 2 When the temperature is equal to or higher than 100 ° C. and equal to or lower than the semiconductor operating temperature upper limit, when the temperature of the second semiconductor switch element 2 increases, the second threshold voltage increases.
更に言うと、第１閾値電圧は、第１半導体スイッチ素子１の温度が１００℃以上２００℃以下の温度範囲の中の少なくとも一部分において、第１半導体スイッチ素子１の温度が上昇すると上昇する特性を有する。第２閾値電圧は、第２半導体スイッチ素子２の温度が１００℃以上２００℃以下の温度範囲の中の少なくとも一部分において、第２半導体スイッチ素子２の温度が上昇すると上昇する特性を有する。 More specifically, the first threshold voltage has a characteristic that when the temperature of the first semiconductor switching element 1 rises in at least a part of a temperature range of 100 ° C. or more and 200 ° C. or less, the temperature of the first semiconductor switching element 1 rises. Have. The second threshold voltage has a characteristic that, when the temperature of the second semiconductor switch element 2 rises, the temperature of the second semiconductor switch element 2 rises in at least a part of the temperature range of 100 ° C. to 200 ° C.
一般的に、並列駆動回路５０の製造者は、１００℃以上半導体使用温度上限以下における特性に着目して第１半導体スイッチ素子１及び第２半導体スイッチ素子２を用いればよいので、第１半導体スイッチ素子１及び第２半導体スイッチ素子２を選定する際の自由度は広がる。半導体使用温度上限は、例えば２００℃である。
Generally, the manufacturer of the
実施の形態１の第１半導体スイッチ素子１は実施の形態２の第１半導体スイッチ素子１の特性を併せ持ち、かつ実施の形態１の第２半導体スイッチ素子２は実施の形態２の第２半導体スイッチ素子２の特性を併せ持つことが好ましい。その場合、実施の形態１において説明した効果と実施の形態２において説明した効果とにより、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の寿命をより長くすることができる。 The first semiconductor switch element 1 according to the first embodiment has the characteristics of the first semiconductor switch element 1 according to the second embodiment, and the second semiconductor switch element 2 according to the first embodiment is the second semiconductor switch according to the second embodiment. It is preferable to have the characteristics of the element 2 together. In that case, the lifespan of each of the first semiconductor switching element 1 and the second semiconductor switching element 2 can be further extended by the effects described in the first embodiment and the effects described in the second embodiment.
実施の形態３．
次に、実施の形態３の並列駆動回路５１を説明する。図５は、実施の形態３にかかる並列駆動回路５１を示す図である。実施の形態３の並列駆動回路５１の構成は、実施の形態１又は２の並列駆動回路５０の構成と類似しているが、実施の形態３の並列駆動回路５１は、実施の形態１又は２の並列駆動回路５０が有する駆動回路５を有しておらず、第１駆動回路５ａ及び第２駆動回路５ｂを有する。実施の形態３では、実施の形態１又は２と相違する点について説明する。
Next, a
第１駆動回路５ａは、第１半導体スイッチ素子１に対応している。第１駆動回路５ａは、第１抵抗３の他方の端部と接続されている。つまり、第１駆動回路５ａは、第１抵抗３を介して第１半導体スイッチ素子１の第１ゲート端子１ａと接続されている。第１駆動回路５ａは、並列駆動回路５１の外部から制御信号６を受信し、制御信号６にしたがって、第１半導体スイッチ素子１の動作を制御する。第２駆動回路５ｂは、第２半導体スイッチ素子２に対応している。第２駆動回路５ｂは、第２抵抗４の他方の端部と接続されている。つまり、第２駆動回路５ｂは、第２抵抗４を介して第２半導体スイッチ素子２の第２ゲート端子２ａと接続されている。第２駆動回路５ｂは、並列駆動回路５１の外部から制御信号６を受信し、制御信号６にしたがって、第２半導体スイッチ素子２の動作を制御する。
The
第１半導体スイッチ素子１、第２半導体スイッチ素子２、第１駆動回路５ａ、第２駆動回路５ｂ、第１抵抗３及び第２抵抗４は、ひとつのモジュール１０として集積されている。実施の形態３の第１半導体スイッチ素子１は、実施の形態１又は２の第１半導体スイッチ素子１である。実施の形態３の第２半導体スイッチ素子２は、実施の形態１又は２の第２半導体スイッチ素子２である。
The first semiconductor switch element 1, the second semiconductor switch element 2, the
図６は、実施の形態３において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図である。図６（Ａ）は半導体スイッチ素子を動作させるための制御信号の一例を示しており、図６（Ｂ）及び図６（Ｃ）は半導体スイッチ素子のオン状態及びオフ状態の一例を示している。 FIG. 6 is a diagram illustrating an example of a control signal for operating a semiconductor switch element and an example of an ON state and an OFF state of the semiconductor switch element in the third embodiment. FIG. 6A shows an example of a control signal for operating the semiconductor switch element, and FIGS. 6B and 6C show an example of an ON state and an OFF state of the semiconductor switch element. .
図６（Ａ）から図６（Ｃ）に示す通り、半導体スイッチ素子をオフ状態からオン状態に変化させるための閾値電圧が５Ｖである場合、半導体スイッチ素子は、閾値電圧が４Ｖである場合に比べてオフ状態からオン状態に遅く変化し、オン状態からオフ状態に早く変化する。つまり、閾値電圧が１Ｖ異なるだけで、半導体スイッチ素子がスイッチするタイミングは異なる。 As shown in FIGS. 6A to 6C, when the threshold voltage for changing the semiconductor switch element from the off state to the on state is 5V, the semiconductor switch element is turned on when the threshold voltage is 4V. In comparison, the state changes slowly from the off state to the on state, and changes quickly from the on state to the off state. That is, only when the threshold voltage differs by 1 V, the switching timing of the semiconductor switching element differs.
オン又はオフの信号が半導体スイッチ素子のゲート端子に入力されてからドレイン端子及びソース端子が動作するまでの時間は、半導体スイッチ素子毎に異なる。つまり、複数の半導体スイッチ素子の各々では、オン又はオフの信号が制御端子に入力されてから出力端子が動作するまでの時間は異なる。当該時間の相違が０．１μｓであって、かつ閾値電圧の変動幅が１Ｖである場合を想定する。変動幅の１Ｖを当該時間の相違である０．１μｓで除算した１０Ｖ／μｓが図６（Ａ）の制御信号の傾きである場合、閾値電圧が１Ｖ変化すると、半導体スイッチ素子がオンの状態からオフの状態又はオフの状態からオンの状態に切り替わるタイミングは０．１μｓ変わる。 The time from when the ON or OFF signal is input to the gate terminal of the semiconductor switch element to when the drain terminal and the source terminal operate is different for each semiconductor switch element. That is, in each of the plurality of semiconductor switch elements, the time from when the ON or OFF signal is input to the control terminal to when the output terminal operates is different. It is assumed that the time difference is 0.1 μs and the variation width of the threshold voltage is 1V. When 10 V / μs obtained by dividing 1 V of the fluctuation width by 0.1 μs, which is the time difference, is the slope of the control signal in FIG. 6A, when the threshold voltage changes by 1 V, the semiconductor switch element is turned on. The timing of switching from the off state or the off state to the on state changes by 0.1 μs.
すなわち、第１半導体スイッチ素子１及び第２半導体スイッチ素子２を駆動するための信号の傾きは、第１半導体スイッチ素子１をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第１閾値電圧と第２半導体スイッチ素子２をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第２閾値電圧との差の絶対値を、第１半導体スイッチ素子１がオンの状態からオフの状態に変化するまでの時間もしくはオフの状態からオンの状態に変化するまでの時間と第２半導体スイッチ素子２がオンの状態からオフの状態に変化するまでの時間もしくはオフの状態からオンの状態に変化するまでの時間との差の絶対値で除算した値以下であることが好ましい。その場合、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々はスイッチ動作を余裕をもって行うことができる。 That is, the gradient of the signal for driving the first semiconductor switch element 1 and the second semiconductor switch element 2 changes the first semiconductor switch element 1 from the on state to the off state or the off state to the on state. The absolute value of the difference between the first threshold voltage that changes the second semiconductor switch element 2 from the on state to the off state or the second threshold voltage that changes the second semiconductor switch element 2 from the off state to the on state is determined by the first threshold voltage. The time until the semiconductor switch element 1 changes from the on state to the off state or the time from the off state to the on state, and the second semiconductor switch element 2 changes from the on state to the off state. Or a value obtained by dividing by an absolute value of a difference between the time until the time from the off state and the time until the state changes from the off state to the on state. In that case, each of the first semiconductor switching element 1 and the second semiconductor switching element 2 can perform the switching operation with a margin.
なお、上述した実施の形態１から３では、第１半導体スイッチ素子１及び第２半導体スイッチ素子２はいずれも、ＭＯＳＦＥＴによって構成されている。第１半導体スイッチ素子１及び第２半導体スイッチ素子２が絶縁ゲートバイポーラトランジスタによって構成されている場合よりも、第１半導体スイッチ素子１及び第２半導体スイッチ素子２がＭＯＳＦＥＴによって構成されている場合の方が、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々に流れる電流を比較的バランスさせることができる。 In the first to third embodiments described above, each of the first semiconductor switch element 1 and the second semiconductor switch element 2 is configured by a MOSFET. When the first semiconductor switch element 1 and the second semiconductor switch element 2 are constituted by MOSFETs, as compared with the case where the first semiconductor switch element 1 and the second semiconductor switch element 2 are constituted by insulated gate bipolar transistors. However, the current flowing through each of the first semiconductor switching element 1 and the second semiconductor switching element 2 can be relatively balanced.
第１半導体スイッチ素子１及び第２半導体スイッチ素子２はいずれも、ワイドバンドギャップ半導体によって構成されていてもよい。その場合、第１半導体スイッチ素子１及び第２半導体スイッチ素子２がオン状態であるときの抵抗値が比較的に小さく、かつオン状態とオフ状態との切り替えが比較的に早いことから、第１半導体スイッチ素子１及び第２半導体スイッチ素子２がワイドバンドギャップ半導体ではない半導体によって構成されている場合よりも、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の各々の電力損失を比較的バランスさせやすくなる。 Each of the first semiconductor switch element 1 and the second semiconductor switch element 2 may be made of a wide band gap semiconductor. In this case, the first semiconductor switch element 1 and the second semiconductor switch element 2 have a relatively small resistance value when in the ON state, and the switching between the ON state and the OFF state is relatively quick. The power loss of each of the first semiconductor switch element 1 and the second semiconductor switch element 2 is relatively balanced as compared with the case where the semiconductor switch element 1 and the second semiconductor switch element 2 are made of a semiconductor that is not a wide band gap semiconductor. It will be easier.
ワイドバンドギャップ半導体の一例は、ＳｉＣ半導体である。ワイドバンドギャップ半導体によって構成された第１半導体スイッチ素子１及び第２半導体スイッチ素子２は、耐電圧性が高く、許容電流密度も高いため、第１半導体スイッチ素子１及び第２半導体スイッチ素子２の小型化が可能である。小型化された第１半導体スイッチ素子１及び第２半導体スイッチ素子２を用いることにより、第１半導体スイッチ素子１及び第２半導体スイッチ素子２を組み込んだ半導体モジュールの小型化が可能となる。 One example of a wide band gap semiconductor is a SiC semiconductor. The first semiconductor switch element 1 and the second semiconductor switch element 2 made of a wide band gap semiconductor have a high withstand voltage and a high allowable current density, so that the first semiconductor switch element 1 and the second semiconductor switch element 2 Miniaturization is possible. By using the first semiconductor switch element 1 and the second semiconductor switch element 2 that have been reduced in size, it is possible to reduce the size of a semiconductor module incorporating the first semiconductor switch element 1 and the second semiconductor switch element 2.
また、ワイドバンドギャップ半導体によって構成された第１半導体スイッチ素子１及び第２半導体スイッチ素子２の耐熱性は高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。 In addition, since the first semiconductor switch element 1 and the second semiconductor switch element 2 made of a wide band gap semiconductor have high heat resistance, it is possible to reduce the size of the radiation fins of the heat sink and air-cool the water-cooling section. The size of the semiconductor module can be further reduced.
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略又は変更することも可能である。 The configurations described in the above embodiments are merely examples of the contents of the present invention, and can be combined with other known technologies, and can be combined with other known technologies without departing from the gist of the present invention. It is also possible to omit or change the part.
１ 第１半導体スイッチ素子、１ａ 第１ゲート端子、１ｂ 第１ドレイン端子、１ｃ 第１ソース端子、２ 第２半導体スイッチ素子、２ａ 第２ゲート端子、２ｂ 第２ドレイン端子、２ｃ 第２ソース端子、３ 第１抵抗、４ 第２抵抗、５ 駆動回路、５ａ 第１駆動回路、５ｂ 第２駆動回路、６ 制御信号、１０ モジュール、５０，５１ 並列駆動回路。 1 1st semiconductor switch element, 1a 1st gate terminal, 1b 1st drain terminal, 1c 1st source terminal, 2nd semiconductor switch element, 2a 2nd gate terminal, 2b 2nd drain terminal, 2c 2nd source terminal, 3 First resistor, 4 second resistor, 5 drive circuit, 5a first drive circuit, 5b second drive circuit, 6 control signal, 10 modules, 50, 51 parallel drive circuit.
Claims (8)
前記複数の半導体スイッチ素子の各々は、ゲート端子、ドレイン端子及びソース端子を有し、
前記複数の半導体スイッチ素子における複数の前記ドレイン端子は、並列に接続されており、
前記複数の半導体スイッチ素子における複数の前記ソース端子は、並列に接続されており、
前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子の前記ゲート端子に印加される電圧であって前記半導体スイッチ素子をオフの状態からオンの状態に変化させるための閾値電圧は、前記半導体スイッチ素子の温度が上昇すると上昇する特性を有し、
前記複数の半導体スイッチ素子の各々を駆動するための信号の傾きは、前記複数の半導体スイッチ素子のうちの第１半導体スイッチ素子をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第１閾値電圧と前記複数の半導体スイッチ素子のうちの前記第１半導体スイッチ素子と異なる第２半導体スイッチ素子をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第２閾値電圧との差の絶対値を、前記第１半導体スイッチ素子がオンの状態からオフの状態に変化するまでの時間又はオフの状態からオンの状態に変化するまでの時間と前記第２半導体スイッチ素子がオンの状態からオフの状態に変化するまでの時間又はオフの状態からオンの状態に変化するまでの時間との差の絶対値で除算した値以下である
ことを特徴とする並列駆動回路。 Comprising a plurality of semiconductor switch elements,
Each of the plurality of semiconductor switch elements has a gate terminal, a drain terminal, and a source terminal,
The plurality of drain terminals in the plurality of semiconductor switch elements are connected in parallel,
The plurality of source terminals in the plurality of semiconductor switch elements are connected in parallel,
In each of the plurality of semiconductor switch elements, a threshold voltage for changing the semiconductor switch element from an off state to an on state, which is a voltage applied to the gate terminal of the semiconductor switch element, is the semiconductor switch. It has the characteristic of rising when the temperature of the element rises,
The slope of a signal for driving each of the plurality of semiconductor switch elements changes a first semiconductor switch element of the plurality of semiconductor switch elements from an on state to an off state or from an off state to an on state. A first threshold voltage to be changed to a state and a second semiconductor switch element of the plurality of semiconductor switch elements different from the first semiconductor switch element being changed from an on state to an off state or an off state to an on state The absolute value of the difference between the first semiconductor switch element and the second threshold voltage is changed by the time required for the first semiconductor switch element to change from the on state to the off state or the time required for the first semiconductor switch element to change from the off state to the on state. The difference between the time until the second semiconductor switch element changes from the on state to the off state or the time until the second semiconductor switch element changes from the off state to the on state. Parallel drive circuit, characterized in that it is divided by a value following values.
ことを特徴とする請求項１に記載の並列駆動回路。 In each of the plurality of semiconductor switching elements, the threshold voltage is such that the temperature of the semiconductor switching element increases in at least a part of a temperature range of 100 ° C. or more and 200 ° C. or less when the temperature of the semiconductor switching element increases. The parallel drive circuit according to claim 1, comprising:
ことを特徴とする請求項１又は２に記載の並列駆動回路。 The parallel circuit according to claim 1, further comprising: a drive circuit connected to the gate terminal of each of the plurality of semiconductor switch elements, and configured to control an operation of each of the plurality of semiconductor switch elements. 4. Drive circuit.
前記複数の駆動回路の各々は、前記複数の半導体スイッチ素子のうちのいずれかひとつに対応していて、対応する前記半導体スイッチ素子の前記ゲート端子と接続されており、前記対応する前記半導体スイッチ素子の動作を制御し、
前記複数の半導体スイッチ素子の各々の動作は、前記複数の駆動回路のいずれかによって制御される
ことを特徴とする請求項１又は２に記載の並列駆動回路。 Further comprising a plurality of drive circuits,
Each of the plurality of drive circuits corresponds to any one of the plurality of semiconductor switch elements, is connected to the gate terminal of the corresponding semiconductor switch element, and corresponds to the corresponding one of the semiconductor switch elements. Control the behavior of
3. The parallel drive circuit according to claim 1, wherein an operation of each of the plurality of semiconductor switch elements is controlled by any one of the plurality of drive circuits. 4.
ことを特徴とする請求項１から４のいずれか１項に記載の並列駆動回路。 The parallel drive circuit according to any one of claims 1 to 4, wherein the plurality of semiconductor switch elements are integrated in one module.
ことを特徴とする請求項１から５のいずれか１項に記載の並列駆動回路。 The parallel drive circuit according to claim 1, wherein each of the plurality of semiconductor switch elements is configured by a metal oxide semiconductor field effect transistor.
ことを特徴とする請求項１から６のいずれか１項に記載の並列駆動回路。 The parallel drive circuit according to any one of claims 1 to 6, wherein each of the plurality of semiconductor switch elements is made of a wide band gap semiconductor.
ことを特徴とする請求項７に記載の並列駆動回路。 The parallel drive circuit according to claim 7, wherein the wide band gap semiconductor is a SiC semiconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019159484A JP2020010369A (en) | 2019-09-02 | 2019-09-02 | Parallel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019159484A JP2020010369A (en) | 2019-09-02 | 2019-09-02 | Parallel drive circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018523167A Division JP6856640B2 (en) | 2016-06-20 | 2016-06-20 | Parallel drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020010369A true JP2020010369A (en) | 2020-01-16 |
Family
ID=69152543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019159484A Pending JP2020010369A (en) | 2019-09-02 | 2019-09-02 | Parallel drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020010369A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022134584A (en) * | 2021-03-03 | 2022-09-15 | 株式会社デンソー | Electrical machine |
-
2019
- 2019-09-02 JP JP2019159484A patent/JP2020010369A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022134584A (en) * | 2021-03-03 | 2022-09-15 | 株式会社デンソー | Electrical machine |
| JP7615773B2 (en) | 2021-03-03 | 2025-01-17 | 株式会社デンソー | Switch Module |
| US12543563B2 (en) | 2021-03-03 | 2026-02-03 | Denso Corporation | Electric apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102694531B (en) | Load driving equipment and semiconductor switching device driving equipment | |
| US7102900B2 (en) | Electronic circuit control element with tap element | |
| JP5343904B2 (en) | Semiconductor device | |
| CN107615664B (en) | Power transistor driving device | |
| CN109643993B (en) | Semiconductor device | |
| JP5831528B2 (en) | Semiconductor device | |
| WO2008005401A2 (en) | Thermally stable semiconductor power device | |
| US20160099560A1 (en) | Circuit apparatus and electronic appliance | |
| CN109768787B (en) | Semiconductor device and driving method thereof | |
| JP5887220B2 (en) | Semiconductor module | |
| US8502304B2 (en) | Semiconductor substrate and semiconductor chip | |
| JP2008283498A (en) | Current detection device | |
| JP2008218611A (en) | Semiconductor device | |
| JP2020043204A (en) | Semiconductor device | |
| JP2020010369A (en) | Parallel drive circuit | |
| JP6400546B2 (en) | Semiconductor device, drive control device, and drive control method | |
| JP6856640B2 (en) | Parallel drive circuit | |
| JP2013090153A (en) | Semiconductor device, electronic equipment, vehicle, and overheat detection method | |
| US11146163B2 (en) | Switching device and method for controlling switching device | |
| JP2019088104A (en) | Driving device of power semiconductor element | |
| JP2019530397A (en) | Control of semiconductor switches in switch mode | |
| US20250240016A1 (en) | Semiconductor apparatus | |
| JP7301163B2 (en) | load driver | |
| US20250119134A1 (en) | Driver device | |
| JP5514046B2 (en) | Switch element drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201013 |