JP2020088530A - 電力増幅装置 - Google Patents

Abstract

【課題】消費電流を低減することが可能な電力増幅装置を提供する。【解決手段】実施形態に従った電力増幅装置は、第１乃至第４ＢＴＬアンプと、第１乃至第３スイッチ回路と、を備える。第１乃至第４ＢＴＬアンプのそれぞれは、ブリッジ接続された２つのアンプを有し、第１乃至第４入力信号を増幅した第１乃至第４出力信号を出力する。第１スイッチ回路は、第２出力アンプの出力と第３出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する。第２スイッチ回路は、第５出力アンプの出力と第８出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する。第３スイッチ回路は、第４出力アンプの出力と第７出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する。第１乃至第４入力信号の振幅が第１閾値未満である場合に、第１乃至第３スイッチ回路はオンする。【選択図】図１

Description

本発明の実施形態は、電力増幅装置に関する。

車載用のオーディオ装置に搭載される電力増幅装置は通常、Ｂ級やＡＢ級ブリッジの回路形式で動作し、一般に限られた空間に設置される。このため、大きな放熱フィン等の放熱デバイスの設置が難しく、高熱によるオーディオ装置の半導体デバイスの損傷や短寿命化が問題になる。

また、近年、車載オーディオ装置の大パワー化、多チャンネル化、マルチメディア化が進んでくると、高効率で発熱の少ないパワーアンプシステムが一層望まれるようになってきている。単一の電源レールである車載用で多く使用されている方式として、多段縦積構成の電力増幅装置がある。

しかし、この多段縦積構成では、単一の電源レールを多段に分割したバイアス電圧を発生させて、バイアス電圧の範囲内で、縦積された各々のブリッジアンプを駆動しなければならない。このため、電源電圧が低い場合、ブリッジアンプに与えられる電圧が少なくなり、ブリッジアンプとして動作することが難しくなる。このため、従来の電力増幅装置では、消費電流のさらなる低減が困難である。

特開２０１３−４２２８５号公報

消費電流を低減することが可能な電力増幅装置を提供する。

実施形態に従った電力増幅装置は、第１乃至第４ＢＴＬアンプと、第１乃至第３スイッチ回路と、を備える。第１ＢＴＬアンプは、ブリッジ接続された第１及び第２出力アンプを有し、第１入力信号を増幅した第１出力信号を出力する。第２ＢＴＬアンプは、ブリッジ接続された第３及び第４出力アンプを有し、第２入力信号を増幅した第２出力信号を出力する。第３ＢＴＬアンプは、ブリッジ接続された第５及び第６出力アンプを有し、第３入力信号を増幅した第３出力信号を出力する。第４ＢＴＬアンプは、ブリッジ接続された第７及び第８出力アンプを有し、第４入力信号を増幅した第４出力信号を出力する。第１スイッチ回路は、第２出力アンプの出力と第３出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する。第２スイッチ回路は、第５出力アンプの出力と第８出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する。第３スイッチ回路は、第４出力アンプの出力と第７出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する。第１乃至第４入力信号の振幅が第１閾値未満である場合に、第１乃至第３スイッチ回路はオンする。

本実施形態に係るスイッチング電源の構成例を示す図。 図１に示す第１出力アンプＡ１１の構成の一例を示す図。 図１に示す第１出力アンプＡ１１の構成の他の例を示す図。 図１に示す第１制御回路ＦＢＮ１の構成の一例を示す図。 ＢＴＬアンプの出力波形とモードとの関係の一例を示す図。 小信号モードでの駆動状態例を示す図。 小信号モードにおける出力信号例を示す図。 中信号モードでの駆動状態例を示す図。 小信号及び中信号モードにおける出力信号例を示す図。 大信号モードでの駆動状態例を示す図。 小信号モード、中信号モード、大信号モードにおける出力信号例を示す図。 消費電力を比較する図。

以下、図面を参照して、本発明の実施形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺及び縦横の寸法比等を、実物のそれらから変更し誇張してある。

（一実施形態）
図１は、一実施形態に係る電力増幅装置１００を含むオーデイオシステムの一例を示す構成図である。電力増幅装置１００は、第１電位線ＬＶＤＤと、第２電位線ＬＧＮＤと、第１乃至第４ＢＴＬアンプＢ１〜Ｂ４と、第１乃至第３スイッチ回路ＳＷＬ、ＳＷＲ、ＳＷＭと、第１乃至第４制御回路ＦＢＮ１〜ＦＢＮ４と、第１乃至第３コンパレータＣＬ、ＣＲ、ＣＭを備える。

第１電位線ＬＶＤＤは、第１電位（電源電圧）ＶＤＤが供給される。第２電位線ＬＧＮＤは、第１電位ＶＤＤよりも低い第２電位（接地電圧）ＧＮＤが供給される。説明を簡単にするために、本実施形態に係る第２電位（接地電圧）をＧＮＤ＝０として扱う。

第１乃至第４ＢＴＬアンプＢ１〜Ｂ４はそれぞれ、出力段トランジスタがブリッジ接続された出力ブリッジ回路を有する２つのＢＴＬ（ブリッジ接続負荷：Ｂｒｉｄｇｅ Ｔｉｅｄ Ｌｏａｄまたは平衡トランスレス：Ｂａｌａｎｃｅｄ Ｔｒａｎｓｌｅｓｓ）型のアンプを備えている。

第１ＢＴＬアンプＢ１は、ブリッジ接続された出力アンプＡ１１、Ａ１２を有する。これら出力アンプＡ１１、Ａ１２は、電流供給端子と、電流掃出端子と、出力端子ＴＡ１１、ＴＡ１２と、を有する。そして、出力端子ＴＡ１１、ＴＡ１２間には、負荷であるスピーカＳ１が接続されている。第１ＢＴＬアンプＢ１は、入力端子ＴＩＮ１に入力される第１入力信号（第１チャネルｃｈ１の信号）を増幅した第１出力信号を出力する。出力端子ＴＡ１１、ＴＡ１２間に第１出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ１から第１入力信号に応じた音が出力される。

また、第２ＢＴＬアンプＢ２は、ブリッジ接続された出力アンプＡ２１、Ａ２２を有する。これら出力アンプＡ２１、Ａ２２は、電流供給端子と、電流掃出端子と、出力端子ＴＡ２１、ＴＡ２２と、を有する。そして、出力アンプＡ２１、Ａ２２の出力端子ＴＡ２１、ＴＡ２２間には、負荷であるスピーカＳ２が接続されている。第２ＢＴＬアンプＢ２は、入力端子ＴＩＮ２に入力される第２入力信号（第２チャネルｃｈ２の信号）を増幅した第２出力信号を出力する。出力アンプＡ２１、Ａ２２の出力端子ＴＡ２１、ＴＡ２２間に第２出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ２から第２入力信号に応じた音が出力される。

また、第３ＢＴＬアンプＢ３は、ブリッジ接続された出力アンプＡ３１、Ａ３２を有する。これら出力アンプＡ３１、Ａ３２は、電流供給端子と、電流掃出端子と、出力端子ＴＡ３１、ＴＡ３２と、を有する。そして、出力アンプＡ３１、Ａ３２の出力端子ＴＡ３１、ＴＡ３２間には、負荷であるスピーカＳ３が接続されている。第３ＢＴＬアンプＢ３は、入力端子ＴＩＮ３に入力される第３入力信号（第３チャネルｃｈ３の信号）を増幅した第３出力信号を出力する。出力アンプＡ３１、Ａ３２の出力端子間ＴＡ３１、ＴＡ３２に第３出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ３から第３入力信号に応じた音が出力される。

また、第４ＢＴＬアンプＢ４は、ブリッジ接続された出力アンプＡ４１、Ａ４２を有する。これら出力アンプＡ４１、Ａ４２は、電流供給端子と、電流掃出端子と、出力端子ＴＡ４１、ＴＡ４２と、を有する。そして、出力アンプＡ４１、Ａ４２の出力端子ＴＡ４１、ＴＡ４２間には、負荷であるスピーカＳ４が接続されている。第４ＢＴＬアンプＢ４は、入力端子ＴＩＮ４に入力される第４入力信号（第４チャネルｃｈ４の信号）を増幅した第４出力信号を出力する。出力アンプＡ４１、Ａ４２の出力端子ＴＡ４１、ＴＡ４２間に第４出力信号が出力される（負荷電流が流れる）ことにより、スピーカＳ４から第４入力信号に応じた音が出力される。

第１スイッチ回路ＳＷＬは、第１及び第２入力信号に応じて、出力アンプＡ１２と出力アンプＡ２１との出力端子間を、オンすることで導通し又はオフすることで遮断する。また、第２スイッチ回路ＳＷＲは、第３及び第４入力信号に応じて、出力アンプＡ３１と出力アンプＡ４２との出力端子ＴＡ３１、ＴＡ４２間を、オンすることで導通し又はオフすることで遮断する。第３スイッチ回路ＳＷＭは、第１乃至第４入力信号に応じて、出力アンプＡ２２と出力アンプＡ４１との出力端子ＴＡ２２、ＴＡ４１間を、オンすることで導通し又はオフすることで遮断する。

ここで、第１閾値Ｔｈ１、第２閾値Ｔｈ２は第２閾値Ｔｈ２＞第１閾値Ｔｈ１なる大小関係がある。すなわち、第１閾値Ｔｈ１は第２閾値Ｔｈ２より小さい値である。

第１コンパレータＣＬは、第１及び第２入力信号の振幅が共に第２閾値Ｔｈ２未満である場合に、第１スイッチ回路ＳＷＬをオンする信号を出力する。一方で、第１及び第２入力信号の振幅の少なくとも一方が第２閾値Ｔｈ２以上である場合には、第１スイッチ回路ＳＷＬをオフする信号を出力する。なお、第２閾値Ｔｈ２は、第１及び第２出力信号の振幅がＶＤＤ／２の時に対応する。すなわち、第１及び第２入力信号の振幅が第２閾値Ｔｈ２未満のとき、第１及び第２出力信号の振幅がＶＤＤ／２未満になる。

第２コンパレータＣＲは、第３及び第４入力信号の振幅が共に第２閾値Ｔｈ２未満である場合に、第２スイッチ回路ＳＷＲをオンする信号を出力する。一方で、第３及び第４入力信号の振幅の少なくとも一方が第２閾値Ｔｈ２以上である場合には、第２スイッチ回路ＳＷＲをオフする信号を出力する。なお、第２閾値Ｔｈ２は、第３及び第４出力信号の振幅がＶＤＤ／２の時に対応する。すなわち、第３及び第４入力信号の振幅が第２閾値Ｔｈ２未満のとき、第１及び第２出力信号の振幅がＶＤＤ／２未満になる。

第３コンパレータＣＭは、第１乃至第４入力信号の振幅が共に第１閾値Ｔｈ１未満である場合に、第３スイッチ回路ＳＷＭをオンする信号を出力する。一方で、第１乃至第４入力信号の振幅の少なくとも一つが第１閾値Ｔｈ１以上である場合には、第３スイッチ回路ＳＷＭをオフする信号を出力する。なお、第１閾値Ｔｈ１は、第１乃至第４出力信号の振幅がＶＤＤ／４の時に対応する第１乃至第４入力信号の振幅と同値である。すなわち、第１乃至第４入力信号の振幅が第１閾値Ｔｈ１未満のとき、第１乃至第４出力信号の振幅がＶＤＤ／４未満になる。

ここで、第１乃至第３スイッチ回路ＳＷＬ、ＳＷＲ、ＳＷＭがオン状態を小信号モードと呼び、第１及び第２スイッチ回路ＳＷＬ、ＳＷＲがオン状態であり、且つ第３スイッチ回路ＳＷＭがオフ状態を中信号モードと呼び、第１乃至第３スイッチ回路ＳＷＬ、ＳＷＲ、ＳＷＭがオフ状態を大信号モードと呼ぶこととする。

第１制御回路ＦＢＮ１は、第１スイッチ回路ＳＷＬの状態（オン／オフ）、第３スイッチ回路ＳＷＭの状態（オン／オフ）、及び第１入力信号に応じて、出力アンプＡ１１、Ａ１２の出力を制御する。この第１制御回路ＦＢＮ１は、第１ＢＴＬアンプＢ１の差動利得が規定値になるように、出力アンプＡ１１、Ａ１２の利得を制御する。

第１制御回路ＦＢＮ１は、小信号モード時に、リファレンス出力となる出力アンプＡ１２の出力電位を、第１スイッチ回路ＳＷＬを介して出力アンプＡ２１の出力電位に供給し、かつ出力アンプＡ１２及びＡ２１の出力電流が等しくなるように、出力アンプＡ１２の出力電位のコモンモード電圧を制御する制御ループを有する。なお、小信号モードでは、所謂ＳＥＰＰ（Ｓｉｎｇｌｅ Ｅｎｄｅｄ Ｐｕｓｈ−Ｐｕｌｌ）制御となる。

また、第１制御回路ＦＢＮ１は、中信号モード時に、リファレンス出力となる出力アンプＡ１２の出力電位をほぼＶＤＤ／２に固定し、かつ出力アンプＡ１２及びＡ２１の出力電流を等しくするように、出力アンプＡ１２及びＡ２１の出力電位のコモンモード電圧を制御する制御ループを有する。すなわち、第１制御回路ＦＢＮ１は、第１スイッチ回路ＳＷＬがオンしている場合には、出力アンプＡ１２、Ａ２１は並列アンプとして動作するように制御する。なお、中信号モードでは、所謂ＳＥＰＰ制御となる。

さらに、第１制御回路ＦＢＮ１は、大信号モードで第１スイッチ回路ＳＷＬがオフしている場合には、出力アンプＡ１２の出力がクリップしない限り、コモンモード電圧として、第１スイッチ回路ＳＷＬがオフする直前の出力アンプＡ１１及びＡ１２の出力電位を保持するように制御する。なお、大信号モードでは、所謂ＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒ Ｌｅｓｓ）制御となる。

なお、第１制御回路ＦＢＮ１は、第１入力信号が無信号である場合には、出力端子ＴＡ１１、ＴＡ１２の直流電圧を第３電位に設定する。第３電位は、例えば第２電位ＧＮＤと第１電位ＶＤＤの中間電位である、ＶＤＤ／２に設定される。

第２制御回路ＦＢＮ２は、第１スイッチ回路ＳＷＬの状態（オン／オフ）、第３スイッチ回路ＳＷＭの状態（オン／オフ）、及び第２入力信号に応じて、出力アンプＡ２１、Ａ２２の出力を制御する。この第２制御回路ＦＢＮ２は、第２ＢＴＬアンプＢ２の差動利得が規定値になるように、出力アンプＡ２１、Ａ２２の利得を制御する。

第２制御回路ＦＢＮ２は、小信号モード時に、リファレンス出力となる出力アンプＡ２２の出力電位をほぼＶＤＤ／２に固定し、かつ出力アンプＡ２２及びＡ４１の出力電流を等しくするように、コモンモード電圧を制御する制御ループを有する。

また、第２制御回路ＦＢＮ２は、中信号モード時に、リファレンス出力となる出力アンプＡ２１の出力電位をほぼＶＤＤ／２に固定し、かつ出力アンプＡ１２及びＡ２１の出力電流を等しくするように、コモンモード電圧を制御する制御ループを有する。

さらに、第２制御回路ＦＢＮ２は、大信号モードで、第１スイッチ回路ＳＷＬがオフしている場合には、出力アンプＡ２１の出力がクリップしない限り、コモンモード電圧として、第１スイッチ回路ＳＷＬがオフする直前の出力アンプＡ２１及びＡ２２の出力電位を保持するように制御する。

なお、第２制御回路ＦＢＮ２は、第２入力信号が無信号である場合には、第２ＢＴＬアンプＢ２の出力端子ＴＡ２１、ＴＡ２２の直流電圧をＶＤＤ／２に設定する。

第３制御回路ＦＢＮ３は、第２スイッチ回路ＳＷＲの状態（オン／オフ）、第３スイッチ回路ＳＷＭの状態（オン／オフ）、及び第３入力信号に応じて、出力アンプＡ３１、Ａ３２の出力を制御する。この第３制御回路ＦＢＮ３は、第３ＢＴＬアンプＢ３の差動利得が規定値になるように、出力アンプＡ３１、Ａ３２の利得を制御する。

第３制御回路ＦＢＮ３は、小信号モード時に、リファレンス出力となる出力アンプＡ３１の出力電位を、第２スイッチ回路ＳＷＲを介した出力アンプＡ４２の出力電位に供給し、かつ出力アンプＡ３１及びＡ４２の出力電流を等しくなるように、コモンモード電圧を制御する制御ループを有する。

また、第３制御回路ＦＢＮ３は、中信号モード時に、リファレンス出力となる出力アンプＡ３１の出力電位をほぼＶＤＤ／２に固定し、かつ出力アンプＡ３１及びＡ４２の出力電流を等しくするように、コモンモード電圧を制御する制御ループを有する。すなわち、第３制御回路ＦＢＮ３は、第２スイッチ回路ＳＷＲがオンしている場合には、出力アンプＡ３１、及びＡ４２は並列動作したアンプとして動作するように制御する。

さらに、第３制御回路ＦＢＮ３は、大信号モードで、第２スイッチ回路ＳＷＲがオフしている場合には、出力アンプＡ３１の出力がクリップしない限り、コモンモード電圧として、第２スイッチ回路ＳＷＲがオフする直前の出力アンプＡ３１及びＡ３２の出力電位を保持するように制御する。なお、第３制御回路ＦＢＮ３は、第３入力信号が無信号である場合には、出力端子ＴＡ３２、ＴＡ４１の直流電圧をＶＤＤ／２に設定する。

第４制御回路ＦＢＮ４は、第２スイッチ回路ＳＷＲの状態（オン／オフ）、第３スイッチ回路ＳＷＭの状態（オン／オフ）、及び第４入力信号に応じて、出力アンプＡ４１、Ａ４２の出力を制御する。この第４制御回路ＦＢＮ４は、第４ＢＴＬアンプＢ４の差動利得が規定値になるように、出力アンプＡ４１、Ａ４２の利得を制御する。

また、第４制御回路ＦＢＮ４は、小信号モード時に、リファレンス出力となる一方の出力アンプＡ４１の出力電位をほぼＶＤＤ／２に固定し、かつ出力アンプＡ２２及びＡ４１の出力電流を等しくするように、コモンモード電圧を制御する制御ループを有する。

また、第４制御回路ＦＢＮ４は、中信号モード時に、リファレンス出力となる出力アンプＡ４１の出力電位をほぼＶＤＤ／２に固定し、かつ対となる出力アンプＡ２２及びＡ４１の出力電流を等しくするように、コモンモード電圧を制御する制御ループを有する。

さらに、第４制御回路ＦＢＮ４は、大信号モードで、第２スイッチ回路ＳＷＲがオフしている場合には、出力アンプＡ４２の出力がクリップしない限り、コモンモード電圧として、第２スイッチ回路ＳＷＲがオフする直前の出力アンプＡ４１及びＡ４２の出力電位を保持するように制御する。なお、第４制御回路ＦＢＮ４は、第４入力信号が無信号である場合には、出力端子ＴＡ４１、ＴＡ４２の直流電圧をＶＤＤ／２に設定する。

図２は、出力アンプＡ１１の一例を示す構成図である。なお、他の出力アンプＡ１２〜Ａ４２も同様の構成を有する。図２の出力アンプＡ１１は、差動入力トランスコンダクタンス（ｇｍ）回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２と、内部負荷ｌｏａｄと、ドライバＸと、相補型のｐＭＯＳトランジスタＭ１とｎＭＯＳトランジスタＭ２とを備える。

トランジスタＭ１は、電流経路の一端（ソース）が電流供給端子ＴＩＳに接続され、他端（ドレイン）が出力端子ＴＡ１１に接続されている。トランジスタＭ２は、電流経路の一端（ドレイン）が出力端子ＴＡ１１に接続され、他端（ソース）が電流掃出端子ＴＩＯに接続されている。出力端子ＴＡ１１へ電流供給端子ＴＩＳから電流供給が行われ、出力端子ＴＡ１１から電流掃出端子ＴＩＯへと電流が流れる。

ｇｍ回路ＧｍＤＦＢは、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差に応じて、電流を出力する。ｇｍ回路ＧｍＣＦＢ１は、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差に応じて、電流を出力する。ｇｍ回路ＧｍＣＦＢ２は、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、電流を出力する。

なお、３つのｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２のｇｍ（トランスコンダクタンス）は任意の値に設定されるものとする。ｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２の出力は合成されて、内部負荷ｌｏａｄを駆動する。ここでＩ−Ｖ変換された出力は、ドライバＸで更に増幅される。そして、ドライバＸの出力により、プッシュプル構成であるトランジスタＭ１、Ｍ２を駆動する。従って、ｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２によりトランジスタＭ１、Ｍ２が制御されて、出力端子ＴＡ１１の電圧を決定させる。

本実施形態では、正相入力端子が逆相入力端子よりも電位が高い場合は、出力端子を正相側に増幅させるように働くものと定義する。但し、ｇｍ回路ＧｍＤＦＢ、ＧｍＣＦＢ１、ＧｍＣＦＢ２のうち、逆相入力が正相入力よりも電位が高い場合などは、そのｇｍ回路の出力電流の合算で負荷ｌｏａｄの電圧が決定される。

負荷ｌｏａｄの電圧が正相に振幅する場合は、出力端子ＴＡ１１の電位も正相に増幅されて、負荷ｌｏａｄの電圧が逆相に振幅する場合は、出力端子ＴＡ１１の電位も逆相に増幅される。すなわち、出力アンプＡ１１は、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差、及び、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、トランジスタＭ１、Ｍ２を相補的にオン又はオフに制御する。

また、図３は、出力アンプＡ１１の他の例を示す構成図である。なお、他の出力アンプＡ１２〜Ａ４２も同様の構成を有する。第１出力アンプＡ１１は、差動入力の電圧制御電圧源（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｖｏｌｔａｇｅ ｓｏｕｒｃｅ： ｖｃｖｓ）回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２と、ドライバＸと、相補型のｐＭＯＳトランジスタＭ１とｎＭＯＳトランジスタＭ２とを備える。

トランジスタＭ１は、電流経路の一端（ソース）が電流供給端子ＴＩＳに接続され、他端（ドレイン）が出力端子ＴＡ１１に接続されている。トランジスタＭ２は、電流経路の一端（ドレイン）が出力端子ＴＡ１１に接続され、他端（ソース）が電流掃出端子ＴＩＯに接続されている。

電圧制御電圧源回路ＡＤＦＢは、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差に応じて、電圧を出力する。電圧制御電圧源回路ＡＣＦＢ１は、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差に応じて、電圧を出力する。電圧制御電圧源回路ＡＣＦＢ２は、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、電圧を出力する。電圧制御電圧源回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２の増幅率は任意の値に設定される。電圧制御電圧源回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２の出力は加算され、ドライバＸで更に増幅される。

ここでは、正相入力端子が逆相入力端子よりも電位が高い場合は、電圧制御電圧源回路は正相に増幅するものとし、電圧制御電圧源回路ＡＤＦＢ、ＡＣＦＢ１、ＡＣＦＢ２の加算された出力が正相であれば、出力端子を正相側に増幅させるように働く。

すなわち、第１出力アンプＡ１１は、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差、及び、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差に応じて、トランジスタＭ１、Ｍ２を相補的にオン又はオフに制御する。

第１スイッチ回路ＳＷＬがオンしている間に限り、出力アンプＡ１２及びＡ２１のトランジスタＭ１のゲート同士を短絡し、且つ出力アンプＡ１２の及びＡ２１のトランジスタＭ２のゲート同士を短絡させれば、出力アンプＡ１２、Ａ２１の出力は基準電位ＶＲＥＦに設定される。したがって、出力アンプＡ１２及びＡ２１の出力電流を等しくなるよう制御出来る。

同様に、第２スイッチ回路ＳＷＲがオンしている間に限り、出力アンプＡ４１及びＡ４２のトランジスタＭ１のゲート同士を短絡し、且つ出力アンプＡ３１及びＡ４２のトランジスタＭ２のゲート同士を短絡させれば、出力アンプＡ３１、Ａ４２の出力は基準電位ＶＲＥＦに設定される。出力アンプＡ４１、Ａ４２の出力電流を等しくなるよう制御出来る。

同様に、第３スイッチ回路ＳＷＭがオンしている間に限り、出力アンプＡ２２及びＡ４１のトランジスタＭ１のゲート同士を短絡し、且つ出力アンプＡ２２及びＡ４１のトランジスタＭ２のゲート同士を短絡させれば、出力アンプＡ２２、Ａ４１の出力は基準電位ＶＲＥＦに設定される。出力アンプＡ２２、Ａ４１の出力電流を等しくなるよう制御することができる。

図４は、第１制御回路ＦＢＮ１の一例を示す構成図である。なお、第２乃至第４制御回路ＦＢＮ２〜ＦＢＮ４も同様の構成を有する。図４の第１制御回路ＦＢＮ１は、差動出力回路Ｄと、抵抗Ｒ１〜Ｒ９と、第１制御スイッチＳＷＣと、第２制御スイッチＳＷＣ＿Ｘと、選択回路ＳＥＬと、キャパシタＣ１と、を備える。

差動出力回路Ｄは、入力に第１入力信号が入力され、第１入力信号に基づいた差動信号を第１出力及び第２出力から出力する。第１出力は、抵抗Ｒ１を介して出力アンプＡ１１の第１正相入力ＴＤＦＢｐ及び出力アンプＡ１２の第１逆相入力ＴＤＦＢｍと、抵抗Ｒ１、Ｒ３を介して出力端子ＴＡ１２に接続されている。第２出力は、抵抗Ｒ２を介して出力アンプＡ１１の第１逆相入力ＴＤＦＢｍ及び出力アンプＡ１２の第１正相入力ＴＤＦＢｐと、抵抗Ｒ２、Ｒ４を介して出力端子ＴＡ１１に接続されている。

第１制御スイッチＳＷＣは、一端が出力アンプＴ１１の第２逆相入力ＴＣＦＢ１ｍ及び抵抗Ｒ５を介して出力端子ＴＡ１１に接続され、他端が出力アンプＡ１１、Ａ１２の第２正相入力ＴＣＦＢ１ｐに接続されている。また、第１制御スイッチＳＷＣの他端には、キャパシタＣ１を介して基準電圧ＶＲＥＦが供給される。第１制御スイッチＳＷＣは、第１スイッチ回路ＳＷＬと同期してオン又はオフする。

第２制御スイッチＳＷＣ＿Ｘは、一端が選択回路ＳＥＬ、及び出力アンプＡ１１、Ａ１２の第３逆相入力ＴＣＦＢ２ｍに接続され、他端が出力アンプＡ１１、Ａ１２の第３正相入力ＴＣＦＢ２ｐに接続されている。この第２制御スイッチＳＷＣ＿Ｘは、第１制御スイッチＳＷＣとは相補的にオン又はオフする。

ここで、制御ループの一つ、抵抗Ｒ１〜Ｒ４で規定された差動帰還ループは、常に機能する。この差動帰還ループは、端子ＴＩＮ１から、出力端子ＴＡ１１及びＴＡ１２間の電圧の利得を常に略一定に維持するよう、第１正相入力ＴＤＦＢｐと第１逆相入力ＴＤＦＢｍの電位差を制御している。

選択回路ＳＥＬは、一端が出力アンプＡ１１、Ａ１２の第３逆相入力ＴＣＦＢ２ｍに接続されている。また、選択回路ＳＥＬは、制御信号に応じて第３スイッチ回路ＳＷＭと同期して、他端が抵抗Ｒ６を介して出力端子ＴＡ１２、あるいは抵抗Ｒ９を介してフィードバック端子ＦＢと接続する。すなわち、選択回路ＳＥＬは、スイッチ回路ＳＷＭがオンしているときに抵抗Ｒ９を選択し、スイッチ回路ＳＷＭがオフしているときに抵抗Ｒ６を選択する。

抵抗Ｒ５、Ｒ８、キャパシタＣ１及び基準電圧ＶＲＥＦで規定された帰還制御ループは、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの電位差を制御している。抵抗Ｒ５は、抵抗Ｒ８と同値を使用して出力端子ＴＡ１１とＴＡ１２のコモンモード電圧を検出、あるいは抵抗Ｒ５＜＜抵抗Ｒ８として出力端子ＴＡ１１の電圧を検出しても良い。

抵抗Ｒ６、Ｒ７、Ｒ９、基準電圧ＶＲＥＦで規定された帰還制御ループは、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの電位差を制御している。

ここで、第１制御スイッチＳＷＣがオンの期間（第２制御スイッチＳＷＣ＿Ｘがオフの期間）は、ノードＮ１ｐとノードＮ１ｍの電位差はゼロになる。この期間は、ノードＮ１ｐの電圧が出力端子ＴＡ１１、ＴＡ１２間における電圧の分圧に等しくなるように、キャパシタＣ１が充電される。このキャパシタＣ１への充電をサンプルモードと呼ぶこととする。

この期間において、ノードＮ１ｐとノードＮ１ｍの電位差がゼロなので、図２のｇｍ回路ＧｍＣＦＢ１の出力電流はゼロになり、ｇｍ回路ＧｍＣＦＢ１は出力アンプの増幅動作に寄与しない。さらにこの期間において、第２制御スイッチＳＷＣ＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。出力アンプＡ１１、Ａ１２の第３正相入力ＴＣＦＢ２ｐに、抵抗Ｒ７を介して基準電圧ＶＲＥＦが供給される。

選択回路ＳＥＬが抵抗Ｒ９を選択している場合は、出力端子ＴＡ２２の電圧が出力アンプＡ１１、Ａ１２の第３逆相入力ＴＣＦＢ２ｍに供給される。これにより、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力端子ＴＡ１２の電圧を出力端子ＴＡ２１の電圧に等しく、且つ出力端子ＴＡ２２の電圧を基準電圧ＶＲＥＦに等しくするように動作させる（小信号モード）。

また、選択回路ＳＥＬが抵抗Ｒ６を選択している場合は、出力端子ＴＡ１２の電圧が第３逆相入力ＴＣＦＢ２ｍに供給される。これにより、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力端子ＴＡ１２の電圧を基準電圧ＶＲＥＦに等しくするように動作させる（中信号モード）。

すなわち、第１スイッチ回路ＳＷＬがオン（第１制御スイッチＳＷＣがオン且つ第２制御スイッチＳＷＣ＿Ｘがオフ）、且つ第３スイッチ回路ＳＷＭがオン（選択回路ＳＥＬが抵抗Ｒ９を選択）している場合、第１及び第２制御回路ＦＢＮ１、ＦＢＮ２が出力端子ＴＡ２２を基準電位ＶＲＥＦに設定する。また、第１スイッチ回路ＳＷＬがオン、且つ第３スイッチ回路ＳＷＭがオフ（選択回路ＳＥＬが抵抗Ｒ６を選択）している場合、第１制御回路ＦＢＮ１が出力端子ＴＡ１２を基準電位ＶＲＥＦに設定する。

また、第１制御スイッチＳＷＣがオフの期間（第２制御スイッチＳＷＣ＿Ｘがオンの期間）は、ノードＮ２ｐとノードＮ２ｍの電位差はゼロになる。このため、図２のｇｍ回路ＧｍＣＦＢ２の出力電流はゼロとなり、ｇｍ回路ＧｍＣＦＢ２は出力アンプの増幅動作に寄与しない。第１制御スイッチＳＷＣがオフになるので、キャパシタＣ１に蓄えられた電荷は保持される。このキャパシタＣ１に蓄えられた電荷を保持することをホールドモードと呼ぶこととする。

このホールドモードでは、出力端子ＴＡ１１の電位を抵抗Ｒ５、Ｒ８を介して参照してノードＮ１ｍに供給し、キャパシタＣ１に保持された電圧をノードＮ１ｐに供給している。したがって、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの制御ループは、出力端子ＴＡ１１、ＴＡ１２のコモンモード電圧を、第１制御スイッチＳＷＣがオフする直前の値に等しくするように動作させる（大信号モード）。

なお、差動帰還ループは、あくまで差動利得を一定にするものであり、出力端子ＴＡ１１、ＴＡ１２の直流電圧を決定することはできない。したがって、出力端子ＴＡ１１、ＴＡ１２の直流電圧の決定は、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループ、もしくは、第２正相入力ＴＣＦＢ１ｐと第２逆相入力ＴＣＦＢ１ｍの制御ループで行われる。なお、第２乃至第４制御回路ＦＢＮ２〜ＦＢＮ４も同様の制御動作を実行する。

図５は、出力波形とモードとの関係の一例を示す図である。横軸は時間を示している。
上段は、出力端子ＴＡ１１におけるＯｕｔ１ｐ電圧と、出力端子ＴＡ１２におけるＯｕｔ１ｍ電圧の波形を示している。次段は、Ｏｕｔ１ｐ電圧とＯｕｔ１ｍ電圧との差分波形ＢＴＬ１を示している。更に次段は、第１スイッチ回路ＳＷＬ、第２スイッチ回路ＳＷＲのオン状態とオフ状態の一例を示し、その次段は、第３スイッチ回路ＳＷＭのオン状態とオフ状態の一例を示している。差分波形ＢＴＬ１と基準ラインの差分値の絶対値である入力信号の振幅により、小信号モード、中信号モード、大信号モードと遷移する。

図６、８、１０は、電力増幅装置１００を含むオーデイオシステムの各モードでの駆動状態例を示す図である。各出力端子ＴＡ１１〜ＴＡ４２における出力信号を、Ｏｕｔ１ｐ、Ｏｕｔ１ｍ、Ｏｕｔ２ｐ、Ｏｕｔ２ｍ、Ｏｕｔ３ｐ、Ｏｕｔ３ｍ、Ｏｕｔ４ｐ、Ｏｕｔ４ｍにより示している。

図７、９、１１は、電力増幅装置１００の各モードにおける出力信号例を示す図である。横軸は時間を示し、縦軸は信号値を電圧で示している。ＶＤＤ＝１４ボルトである。上段から順に、第１乃至第４ＢＴＬアンプＢ１、Ｂ２、Ｂ３、Ｂ４における各アンプの出力信号、第１乃至第４出力信号を示している。ただし、縦軸の縮尺は適宜変更されている。

図６及び図７は、小信号モードでの駆動状態例及び出力信号例を示す図である。小信号モード時は、第１乃至第３スイッチ回路ＳＷＬ、ＳＷＲ、ＳＷＭの全てがオンの状態であるので、各制御回路の第１制御スイッチＳＷＣ１〜ＳＷＣ４はオンであり、選択回路ＳＥＬ１〜ＳＥＬ４は抵抗Ｒ９側を選択している。一方で、第２制御スイッチＳＷＣ１＿Ｘ〜ＳＷＣ４＿Ｘはオフである。このため、第３スイッチ回路ＳＷＭの電力線の電位は、基準電位ＶＲＥＦに設定される。

出力アンプＡ１１の出力信号Ｏｕｔ１ｐには、第１ＢＴＬアンプＢ１の差動利得を既定値にする差動振幅が現れる。出力アンプＡ１２の出力信号Ｏｕｔ１ｍは、第１スイッチ回路ＳＷＬがオンされているので、出力信号Ｏｕｔ２ｐと同電圧になる。

出力アンプＡ２１の出力信号Ｏｕｔ２ｐには、第２ＢＴＬアンプＢ２の差動利得を既定値にする差動振幅が現れる。出力アンプＡ２２の出力信号Ｏｕｔ２ｍは、第１制御スイッチＳＷＣ２はオンであるので、出力アンプＡ２２の第１正相端子と第１逆相端子には同電位が設定される。電位差は０であるので、ｇｍ回路ゲインＧｍＣＦＢ１の出力電流は０となり、出力アンプＡ２２の増幅動作に寄与しない。

このとき、第２制御スイッチＳＷＣ２＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。すなわち、出力信号Ｏｕｔ２ｍが抵抗Ｒ２９を介して第３逆相入力ＴＣＦＢ２ｍに供給され、基準電圧ＶＲＥＦが抵抗Ｒ２７を介して第３正相入力ＴＣＦＢ２ｐに供給される。これにより、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力信号Ｏｕｔ２ｍを基準電圧ＶＲＥＦに等しくするように動作する。すなわち、小信号モードでは、第２制御回路ＦＢＮ２が出力アンプＡ２２の出力を基準電位ＶＲＥＦに設定する。

出力アンプＡ３１の出力信号Ｏｕｔ３ｐは、第２スイッチ回路ＳＷＲがオンされているので、出力信号Ｏｕｔ４ｍと同電圧になる。出力アンプＡ３２の出力信号Ｏｕｔ３ｍには、第３ＢＴＬアンプＢ３の差動利得を既定値にする差動振幅が現れる。

出力アンプＡ４２の出力信号Ｏｕｔ４ｍには、第４ＢＴＬアンプＢ４の差動利得を既定値にする差動振幅が現れる。出力アンプＡ４１の出力信号Ｏｕｔ４ｐは、第１制御スイッチＳＷＣ４はオンであるので、出力アンプＡ４１の第１正相端子と第１逆相端子には同電位が設定される。電位差は０であるので、ｇｍ回路ＧｍＣＦＢ１の出力電流は０となり、出力アンプＡ４１の増幅動作に寄与しない。

このとき、第２制御スイッチＳＷＣ４＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。すなわち、出力信号Ｏｕｔ４ｐが抵抗Ｒ４９を介して第３逆相入力ＴＣＦＢ２ｍに供給され、基準電圧ＶＲＥＦが抵抗Ｒ４７を介して第３正相入力ＴＣＦＢ２ｐに供給される。これにより、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力信号Ｏｕｔ４ｐを基準電圧ＶＲＥＦに等しくするように動作する。すなわち、小信号モードでは、第４制御回路ＦＢＮ４が出力アンプＡ４１の出力を基準電位ＶＲＥＦに設定する。

第１チャンネルＣｈ１の負荷（スピーカＳ１）で利用した電流ＩＬは、第１スイッチ回路ＳＷＬを介して第２チャンネルＣｈ２の負荷（スピーカＳ２）で利用される。続いて、電流ＩＬは、第３スイッチ回路ＳＷＭを介して第４チャンネルＣｈ４の負荷（スピーカＳ４）で利用され、第２スイッチ回路ＳＷＲを介して第３チャンネルＣｈ３の負荷（スピーカＳ３）で利用される。

小信号モードでの電力効率を説明する。１チャンネル毎の入力電力Ｐ１ｃｈは（１）式で示される。電源電圧をＶＤＤ、信号電圧の最大振幅をＶＯ、負荷抵抗をＲＬとする。

１チャンネル毎の出力電力Ｐ０、１ｃｈは（２）式で示される。１チャンネル毎の消費電力ＰＤ１は、（３）式で示せる。

これにより、４チャンネル分の消費電力ＰＤ４は、（４）式となる。

そして、消費効率ηは（５）式で示せる。

例えば、ＶＤＤ＝１４．４ボルト、ＲＬ＝４オーム、振幅ＶＯ＝２．８２８とすると消費効率ηは０．６１７となる。

これに対して従来のＡＢ級では、チャンネル毎に電流を消費していたので、全体の入力電力がＰ１ｃｈの４倍となってしまう。従来のＡＢ級消費効率ηは（６）式で示せる。

例えば、ＶＤＤ＝１４．４ボルト、ＲＬ＝４オーム、振幅ＶＯ＝２．８２８とすると従来の消費効率ηは０．１５４となる。本実施形態の小信号モードでは、電流を負荷で共有することにより、消費効率ηが４倍程度まで改善される。電流ＩＬを供給する負荷数が増加するほど、消費効率ηはより改善される。

図８は、中信号モードでの駆動状態例を示す図である。図９は、小信号及び中信号モードにおける出力信号例を示す図である。矢印ＴＭの期間内が中信号モードであり、矢印ＴＬの期間内が小信号モードである。中信号モード時は、第１及び第２スイッチ回路ＳＷＬ、ＳＷＲがオンの状態であり、第３スイッチ回路ＳＷＭがオフの状態である。第１制御スイッチＳＷＣ１〜ＳＷＣ４はオンであり、選択回路ＳＥＬ１〜ＳＥＬ４は、抵抗Ｒ６側を選択している。一方で、第２制御スイッチＳＷＣ１＿Ｘ〜ＳＷＣ４＿Ｘはオフである。

中信号モード時における各出力信号について、説明する。出力アンプＡ１１の出力信号Ｏｕｔ１ｐには、第１ＢＴＬアンプＢ１の差動利得を既定値にする差動振幅が現れる。出力アンプＡ１２の出力信号Ｏｕｔ１ｍは、第１制御スイッチＳＷＣ１はオンであるので、出力アンプＡ１２の第１正相端子と第１逆相端子には同電位が設定される。電位差は０であるので、ｇｍ回路ＧｍＣＦＢ１の出力電流は０となり、出力アンプＡ１２の増幅動作に寄与しない。

このとき、第２制御スイッチＳＷＣ１＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。すなわち、出力信号Ｏｕｔ１ｍが抵抗Ｒ１６を介して第３逆相入力ＴＣＦＢ２ｍに供給され、基準電圧ＶＲＥＦが抵抗Ｒ１７を介して第３正相入力ＴＣＦＢ２ｐに供給される。これにより、図９の中信号モードにおけるＯｕｔ１ｍに示すように、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力信号Ｏｕｔ１ｍを基準電圧ＶＲＥＦに等しくするように動作する。

出力アンプＡ２２の出力信号Ｏｕｔ２ｍには、第２ＢＴＬアンプＢ２の差動利得を既定値にする差動振幅が現れる。出力アンプＡ２１の出力信号Ｏｕｔ２ｐは、第１制御スイッチＳＷＣ２はオンであるので、出力アンプＡ２１の第１正相端子と第１逆相端子には同電位が設定される。電位差は０であるので、ｇｍ回路ＧｍＣＦＢ１の出力電流は０となり、出力アンプＡ２１の増幅動作に寄与しない。

このとき、第２制御スイッチＳＷＣ２＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。すなわち、出力信号Ｏｕｔ２ｐが抵抗Ｒ２６を介して第３逆相入力ＴＣＦＢ２ｍに供給され、基準電圧ＶＲＥＦが抵抗Ｒ２７を介して第３正相入力ＴＣＦＢ２ｐに供給される。これにより、図９の中信号モードにおけるＯｕｔ２ｐに示すように、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力信号Ｏｕｔ２ｐを基準電圧ＶＲＥＦに等しくするように動作する。

出力アンプＡ３２の出力信号Ｏｕｔ３ｍには、第３ＢＴＬアンプＢ３の差動利得を既定値にする差動振幅が現れる。出力アンプＡ３１の出力信号Ｏｕｔ３ｐに着目すると、第１制御スイッチＳＷＣ３はオンであるので、出力アンプＡ３１の第１正相端子と第１逆相端子には同電位が設定される。電位差は０であるので、ｇｍ回路ＧｍＣＦＢ１の出力電流は０となり、出力アンプＡ３１の増幅動作に寄与しない。

このとき、第２制御スイッチＳＷＣ３＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。すなわち、出力信号Ｏｕｔ３ｐが抵抗Ｒ３６を介して第３逆相入力ＴＣＦＢ２ｍに供給され、基準電圧ＶＲＥＦが抵抗Ｒ３７を介して第３正相入力ＴＣＦＢ２ｐに供給される。これにより、図９の中信号モードにおけるＯｕｔ３ｐに示すように、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力信号Ｏｕｔ３ｐを基準電圧ＶＲＥＦに等しくするように動作する。

出力アンプＡ４１の出力信号Ｏｕｔ４ｐには、第４ＢＴＬアンプＢ４の差動利得を既定値にする差動振幅が現れる。出力アンプＡ４２の出力信号Ｏｕｔ４ｍは、第１制御スイッチＳＷＣ４はオンであるので、出力アンプＡ４２の第１正相端子と第１逆相端子には同電位が設定される。電位差は０であるので、ｇｍ回路ＧｍＣＦＢ１の出力電流は０となり、出力アンプＡ４２の増幅動作に寄与しない。

このとき、第２制御スイッチＳＷＣ４＿Ｘはオフしているので、ｇｍ回路ＧｍＣＦＢ２は制御された状態になる。すなわち、出力信号Ｏｕｔ４ｍが抵抗Ｒ４６を介して第３逆相入力ＴＣＦＢ２ｍに供給され、基準電圧ＶＲＥＦが抵抗Ｒ４７を介して第３正相入力ＴＣＦＢ２ｐに供給される。これにより、図９の中信号モードにおけるＯｕｔ４ｍに示すように、第３正相入力ＴＣＦＢ２ｐと第３逆相入力ＴＣＦＢ２ｍの制御ループは、出力信号Ｏｕｔ４ｍを基準電圧ＶＲＥＦに等しくするように動作する。

第１チャンネルＣｈ１の負荷で利用した電流ＩＬ１は、第１スイッチ回路ＳＷＬの電流線を介して第２チャンネルＣｈ２の負荷で利用される。同様に、第４チャンネルＣｈ４の負荷で利用した電流ＩＬ２は、第２スイッチ回路ＳＷＲの電流線を介して第３チャンネルＣｈ３の負荷で利用される。

従来のＡＢ級では、チャンネル毎に電流を消費している。これに対して、中信号モードでは２チャンネル毎に電流を消費するので、全体の入力電力はＡＢ級の０．５倍となり、消費効率ηはＡＢ級と比較して向上する。

図１０は、大信号モードでの駆動状態例を示す図である。図１１は、小信号モード、中信号モード、大信号モードにおける出力信号例を示す図である。入力信号の半周期分に小信号モード、中信号モード、大信号モードの期間を矢印で示している。

大信号モード時は、第１乃至第３スイッチ回路ＳＷＬ、ＳＷＲ、ＳＷＭがオフの状態であるので、第１制御スイッチＳＷＣ１〜ＳＷＣ４はオフであり、選択回路ＳＥＬ１〜ＳＥＬ４は抵抗Ｒ６側を選択している。一方で、第２制御スイッチＳＷＣ１＿Ｘ〜ＳＷＣ４＿Ｘはオンである。

第１ＢＴＬアンプＢ１では、中信号モードから大信号モードに切り替わると、制御ループのサンプルホールド作用によって、出力信号Ｏｕｔ１ｐ、Ｏｕｔ１ｍのコモンモード電圧を第１制御スイッチＳＷＣがオンからオフに切替わる直前の値に保持するように働く。また、出力信号Ｏｕｔ１ｐ、Ｏｕｔ１ｍのコモンモード電圧をモニ−ターしてもよく、或いは、出力信号Ｏｕｔ１ｐの直流電圧のみをモニターしてもよい。出力信号Ｏｕｔ１ｍを基準電圧ＶＲＥＦに等しくする制御ループは動作してないが、差動帰還は維持されているので、差動利得を一定の規定値にするように出力信号Ｏｕｔ１ｍの出力振幅が現れる。なお、第２乃至第４ＢＴＬアンプＢ２〜Ｂ４も同様に動作する。

第１チャンネルＣｈ１の負荷で利用した電流ＩＬ３は、排出される。同様に、第２チャンネルＣｈ２の負荷で利用した電流ＩＬ４は排出され、第３チャンネルＣｈ３の負荷で利用した電流ＩＬ５は排出され、第４チャンネルＣｈ４の負荷で利用した電流ＩＬ６は排出される。このように、大信号モードではチャンネル毎に電流を消費するので、消費効率ηはＡＢ級と同等である。本実施形態では、小信号モード、中信号モードを経て大信号モードに遷移するので、一周期分の消費効率ηはＡＢ級と比較して向上する。

図１２は、消費電力を比較する図である。横軸は出力電力を示し、縦軸は消費電力を示す。ＳＢ級とは、単一のレール間に信号レベルに応じてブリッジとシングルを切り替える方式である。

本実施形態は、ＡＢ級及びＳＢ級のアンプよりも低い損失電力の特性（ＨＴＢ級）を示している。小信号モードでは、消費電力はＡＢ級と比較して４分の１となる。中信号モードではＳＢ級、大信号モードではＡＢ級と、同等の消費電流が発生する。ただし、本実施形態においては、出力信号は大信号であっても正弦波のようにゼロクロスを伴い、小信号モード、中信号モードを経て遷移するため、全体の消費電力はＳＢ級及びＡＢ級と比較しても消費電力は少なくなる。

以上説明したように、本実施形態によれば、小信号モードでは、電流ＩＬを第１乃至第４ＢＴＬアンプＢ１〜Ｂ４の各負荷に流すようにした。これにより、消費電力を低減することができる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置及び方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置及び方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲及びこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

１００：電力増幅装置、ＬＶＤＤ：第１電位線、ＬＧＮＤ：第２電位線、Ｂ１：第１ＢＴＬアンプ、Ｂ２：第２ＢＴＬアンプ、Ｂ３：第３ＢＴＬアンプ、Ｂ４：第４ＢＴＬアンプ
ＳＷＬ： 第１スイッチ回路、ＳＷＲ：第２スイッチ回路、ＳＷＭ：第３スイッチ回路、ＦＢＮ１：第１制御回路、ＦＢＮ２：第２制御回路、ＦＢＮ３：第３制御回路、ＦＢＮ４：第４制御回路、ＣＬ：第１コンパレータ、ＣＲ：第２コンパレータ、ＣＭ：第３コンパレータ

Claims (5)

1. ブリッジ接続された第１出力アンプ及び第２出力アンプを有し、第１入力信号を増幅した第１出力信号を出力する第１ＢＴＬアンプと、
   ブリッジ接続された第３出力アンプ及び第４出力アンプを有し、第２入力信号を増幅した第２出力信号を出力する第２ＢＴＬアンプと、
   ブリッジ接続された第５出力アンプ及び第６出力アンプを有し、第３入力信号を増幅した第３出力信号を出力する第３ＢＴＬアンプと、
   ブリッジ接続された第７出力アンプ及び第８出力アンプを有し、第４入力信号を増幅した第４出力信号を出力する第４ＢＴＬアンプと、
   前記第２出力アンプの出力と前記第３出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する第１スイッチ回路と、
   前記第５出力アンプの出力と前記第８出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する第２スイッチ回路と、
   前記第４出力アンプの出力と前記第７出力アンプの出力との間を、オンすることで導通し又はオフすることで遮断する第３スイッチ回路と、を備え、
   前記第１乃至第４入力信号の振幅が第１閾値未満である場合に、前記第１乃至第３スイッチ回路はオンする、電力増幅装置。
2. 前記第１乃至前記第４入力信号の振幅が前記第１閾値より大きな第２閾値未満であり、且つ前記第１乃至第４入力信号の振幅のいずれかが前記第１閾値以上である場合に、前記第１及び第２スイッチ回路はオンし、且つ前記第３スイッチ回路はオフする、請求項１に記載の電力増幅装置。
3. 前記第１乃至第４入力信号のいずれかの振幅が前記第２閾値以上である場合に、前記第１乃至第３スイッチ回路はオフする、請求項２に記載の電力増幅装置。
4. 第１電位が供給される第１電位線と、前記第１電位よりも低い第２電位が供給される第２電位線の間に前記第１乃至前記第８出力アンプのそれぞれを接続し、
   前記第１閾値は、前記第１乃至第４出力信号の振幅が前記第１電位と前記第２電位との電位差の１／４のときの前記第１乃至第４入力信号の振幅に対応し、
   前記第１乃至第４入力信号の振幅が前記第１閾値未満のとき、前記第１乃至第４出力信号の振幅が前記第１電位と前記第２電位との電位差の１／４未満になるように設定され、
   前記第２閾値は、前記第１乃至第４出力信号の振幅が前記第１電位と前記第２電位との電位差の１／２のときの前記第１乃至第４入力信号の振幅に対応し、
   前記第１乃至第４入力信号の振幅が前記第２閾値未満のとき、前記第１乃至第４出力信号の振幅が前記第１電位と前記第２電位との電位差の１／２未満になるように設定される、請求項３に記載の電力増幅装置。
5. 前記第１及び第２入力信号の振幅が前記第２閾値未満である場合には、前記第１スイッチ回路をオンする信号を出力し、一方、前記第１及び第２入力信号の少なくとも一方の振幅が前記第２閾値以上である場合には前記第１スイッチ回路をオフする信号を出力する第１コンパレータと、
   前記第３及び第４入力信号の振幅が前記第２閾値未満である場合には、前記第２スイッチ回路をオンする信号を出力し、一方、前記第３及び第４入力信号の少なくとも一方の振幅が前記第２閾値以上である場合には前記第２スイッチ回路をオフする信号を出力する第２コンパレータと、
   前記第１乃至第４入力信号の振幅が前記第１閾値未満である場合には、前記第３スイッチ回路をオンする信号を出力し、一方、前記第１乃至第４の少なくともいずれかの振幅が前記第１閾値以上である場合には、前記第３スイッチ回路をオフする信号を出力する第３コンパレータと、をさらに備える、請求項３に記載の電力増幅装置。

Images