JP2020080363A - 撮像装置および電子機器 - Google Patents

Abstract

【課題】面積効率を向上させることが可能な撮像装置および電子機器を提供する。【解決手段】本開示の一実施形態の撮像装置は、光入射面となる一の面および一の面と対向する他の面と、一の面内において、入射した光を光電変換する複数の光電変換部が配列された受光領域および受光領域の周囲に設けられた周辺領域とを有する半導体層と、一の面と他の面との間を貫通する貫通ビアと、一の面側の周辺領域に設けられ、貫通ビアよりも幅の広い第１の接続部と、一の面側の周辺領域に設けられ、外部基板との接続に用いられる第２の接続部と、第１の接続部、第２の接続部および貫通ビアを電気的に接続する接続配線とを有する第１の半導体素子と、第１の接続部により第１の半導体素子に実装された第２の半導体素子とを備える。【選択図】図１

Description

本開示は、裏面照射型の撮像装置およびこれを備えた電子機器に関する。

近年、入射した光を光電変換する画素部と、信号処理を行う周辺回路部とを別素子（センサ半導体素子およびロジック半導体素子）に分割し、例えば画素部を有するセンサ半導体素子の画素部外の領域に周辺回路半導体素子をフリップチップ実装する固体撮像装置が提案されている（例えば、特許文献１参照）。

特開２０１６−１７１２９７号公報

ところで、裏面照射型の撮像装置において、センサ半導体素子の受光面側にロジック半導体素子を積層する場合、ロジック半導体素子の実装部の直下には半導体層を貫通する配線（貫通ビア）が形成される。この貫通ビアは、センサ半導体素子の、ロジック半導体素子が積層される面とは反対の面側に形成された配線と、ロジック半導体素子の接続部の電極とを接続するものである。このため、ロジック半導体素子の実装部の直下は、回路配置などができないビア専用領域となり、面積効率の低下が懸念される。

面積効率を向上させることが可能な撮像装置および電子機器を提供することが望ましい。

本開示の一実施形態の撮像装置は、光入射面となる一の面および一の面と対向する他の面と、一の面内において、入射した光を光電変換する複数の光電変換部が配列された受光領域および受光領域の周囲に設けられた周辺領域とを有する半導体層と、一の面と他の面との間を貫通する貫通ビアと、一の面側の周辺領域に設けられ、貫通ビアよりも幅の広い第１の接続部と、一の面側の周辺領域に設けられ、外部基板との接続に用いられる第２の接続部と、第１の接続部、第２の接続部および貫通ビアを電気的に接続する接続配線とを有する第１の半導体素子と、第１の接続部により第１の半導体素子に実装された第２の半導体素子とを備えたものである。

本開示の一実施形態の電子機器は、撮像装置として、上記本開示の一実施形態の撮像装置を有するものである。

本開示の一実施形態の撮像装置および一実施形態の電子機器では、第１の半導体素子を構成する、複数の光電変換部を有する半導体層の一の面側に、第２の半導体素子の実装に用いられる第１の接続部と、外部基板との接続に用いられる第２の接続部とが設けられている。これにより、一の面と対向する半導体層の他の面の第２の接続部に対応する領域に所望の配線パターンを形成できるようになる。

本開示の第１の実施の形態に係る撮像装置の断面構成（Ａ）および平面構成（Ｂ）を表す模式図である。 図１に示した撮像装置の製造方法を説明するための断面模式図である。 図２Ａに続く工程を表す断面模式図である。 図２Ｂに続く工程を表す断面模式図である。 図２Ｃに続く工程を表す断面模式図である。 図２Ｄに続く工程を表す断面模式図である。 図２Ｅに続く工程を表す断面模式図である。 図２Ｆに続く工程を表す断面模式図である。 図２Ｇに続く工程を表す断面模式図である。 本開示の変形例に係る撮像装置の断面模式図である。 本開示の第２の実施の形態に係る撮像装置の断面模式図である。 本開示の第３の実施の形態に係る撮像装置の断面模式図である。 本開示の第４の実施の形態に係る撮像装置の断面模式図である。 図１に示した撮像装置の全体構成を表すブロック図である。 図７に示した撮像装置を用いた電子機器（カメラ）の一例を表す機能ブロック図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。

以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．第１の実施の形態（外部取り出し用のパッド部と半導体素子実装用のパッド部とを半導体層の裏面側に設けた例）
１−１．撮像装置の構成
１−２．撮像装置の製造方法
１−３．作用・効果
２．変形例（外部取り出し用のパッド部と半導体素子実装用のパッド部と半導体層の裏面側に設けた配線を介して電気的に接続した例）
３．第２の実施の形態（半導体層の表面側にロジックチップを設けた一例）
４．第３の実施の形態（半導体層の表面側にロジックチップを設けた他の例）
５．第４の実施の形態（半導体層の表面側にロジックチップを設けた他の例）
６．適用例

＜１．第１の実施の形態＞
（１−１．撮像装置の構成）
図１は、本開示の第１の実施の形態に係る撮像装置（撮像装置１）の断面構成（Ａ）および平面構成（Ｂ）を模式的に表したものである。撮像装置１は、例えば、裏面照射型（裏面受光型）のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサであり、センサ素子１０（第１の半導体素子）上に、信号処理を行う各種の信号処理回路を有するロジックチップ５０（第２の半導体素子）がフリップチップ実装された積層型の撮像装置である。なお、図１（Ａ）は、図１（Ｂ）に示したＩ−Ｉ線における断面構成を表したものである。

（センサ素子）
センサ素子１０は、シリコン基板１１（半導体層）に複数の光電変換部１２が２次元配列されてなる受光領域１００Ａと、受光領域１００Ａの周辺に設けられた周辺領域１００Ｂとを有する。センサ素子１０は、シリコン基板１１の裏面（面１１Ｓ１、一の面）が光入射面となっており、シリコン基板１１の表面（面１１Ｓ２、他の面）に多層配線層２０が設けられている。ロジックチップ５０は、センサ素子１０の周辺領域１００Ｂにおいて、シリコン基板１１の裏面（面１１Ｓ１）側に設けられたパッド部３４（第１の接続部）を介して実装されている。

本実施の形態の撮像装置１では、センサ素子１０の周辺領域１００Ｂにおいて、シリコン基板１１の裏面（面１１Ｓ１）側に外部基板（図示せず）との接続に用いられるパッド部３６（第２の接続部）がさらに設けられた構成を有する。パッド部３４とパッド部３６とは、例えば、シリコン基板１１の面１１Ｓ１上に設けられた配線３３と、シリコン基板１１を貫通する貫通ビア１３と、シリコン基板１１の表面（面１１Ｓ２）側に設けられた多層配線層２０を構成する配線２２とによって電気的に接続されている。

（受光領域）
受光領域１００Ａには、単位画素Ｐ（例えば、図７参照）毎に、それぞれ異なる波長域の光を選択的に検出して光電変換を行う光電変換部１２が設けられている。光電変換部１２は、シリコン基板１１の厚み方向（図１ではＺ軸方向）に形成された、例えばｎ型半導体領域であり、シリコン基板１１の面１１Ｓ２に設けられたｐ型半導体領域とのｐｎ接合型のフォトダイオード（ＰＤ）によって構成されており、例えば、単位画素Ｐ毎にシリコン基板１１に埋設形成されている。

シリコン基板１１には、さらに、面１１Ｓ２近傍に、光電変換部１２で発生した信号電荷を蓄積する電荷蓄積部や、電荷蓄積部に信号電荷を転送する転送トランジスタ（ＴＧ）が設けられている。シリコン基板１１の面１１Ｓ２近傍には、転送トランジスタ（ＴＧ）と共に、例えばリセットトランジスタ（ＲＳＴ）、増幅トランジスタ（Ａｍｐ）および選択トランジスタ（ＳＥＬ）などが設けられている。このようなトランジスタは例えばＭＯＳＥＦＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、各画素Ｐごとに回路を構成する。各回路は、例えば転送トランジスタ（ＴＧ）、リセットトランジスタ（ＲＳＴ）および増幅トランジスタ（Ａｍｐ）を含む３トランジスタ構成であってもよく、あるいはこれに選択トランジスタ（ＳＥＬ）が加わった４トランジスタ構成であってもよい。転送トランジスタ（ＴＧ）以外のトランジスタは、画素間で共有することも可能である。

受光領域１００Ａには、シリコン基板１１の受光面（面１１Ｓ１）側に、例えば、層間絶縁層３１、インナーレンズ３７Ｌ、平坦化層３８、保護層４０、カラーフィルタ４１およびオンチップレンズ４２Ｌがこの順に設けられている。インナーレンズ３７Ｌ、カラーフィルタ４１およびオンチップレンズ４２Ｌは、それぞれ、例えば各単位画素Ｐに設けられた光電変換部１２と対向配置されている。

層間絶縁層３１、インナーレンズ３７Ｌ、平坦化層３８、保護層４０、カラーフィルタ４１およびオンチップレンズ４２Ｌは、それぞれ、例えば光透過性を有する材料により構成されている。具体的には、例えば、窒化シリコン（ＳｉＮ）および酸窒化シリコン（ＳｉＯＮ）などのうちのいずれかよりなる単層膜、あるいはそれらのうちの２種以上よりなる積層膜により構成されている。

また、各単位画素Ｐの間には、画素分離部３５，３９が設けられている。画素分離部３５は層間絶縁層３１に、画素分離部３９は平坦化層３８にそれぞれ設けられており、互いに接続されている。画素分離部３５，３９は、例えば、タングステン（Ｗ）などの遮光性を有する材料を用いて形成されている。

（周辺領域）
周辺領域１００Ｂには、例えば、シリコン基板１１の面１１Ｓ１側に、例えば、層間絶縁層３１、インナーレンズ層３７、平坦化層３８、保護層４０およびオンチップレンズ層４２がこの順に積層されている。インナーレンズ層３７およびオンチップレンズ層４２は、それぞれ、受光領域１００Ａに設けられたインナーレンズ３７Ｌおよびオンチップレンズ４２Ｌから延在するものである。

周辺領域１００Ｂには、センサ素子１０上にロジックチップ５０を実装するための、例えば４つのパッド部３４（図１（Ａ）では、そのうち２つを図示）と、外部基板との接続に用いられる、例えば１つのパッド部３６とがそれぞれ設けられており、詳細は後述するが、例えば、層間絶縁層３１と平坦化層３８との間に設けられている。層間絶縁層３１内には、例えば、パッド部３４とパッド部３６とを電気的に接続する配線３３が設けられている。更に、層間絶縁層３１内には、例えば受光領域１００Ａと周辺領域１００Ｂとの間に、例えば、タングステン（Ｗ）などの遮光性を有する導電性材料からなる遮光膜３２が設けられていてもよい。

シリコン基板１１には、例えば、面１１Ｓ１と面１１Ｓ２との間を貫通する貫通ビア１３が設けられている。貫通ビア１３は、例えばパッド部３４，３６毎に設けられており、例えば図１（Ｂ）では、４つのパッド部３４にはそれぞれ貫通ビア１３Ａ１，１３Ａ２，１３Ａ３，１３Ａ４が、パッド部３６には複数の貫通ビア１３Ｂが、それぞれ配線３３を介して接続されている。

（多層配線層）
シリコン基板１１の面１１Ｓ２上には、絶縁層２１と配線２２とからなる多層配線層２０が設けられている。絶縁層２１は、例えば、絶縁層２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ，２１Ｅからなり、配線２２は、各絶縁層２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ，２１Ｅの間にそれぞれ設けられた配線２２Ａ，２２Ｂ，２２Ｃ，２２Ｄからなる。シリコン基板１１を貫通する貫通ビア１３は、一方がシリコン基板１１の面１１Ｓ１側に設けられたパッド部３４あるいはパッド部３６に接続された配線３３と接続されており、他方がシリコン基板１１の面１１Ｓ２側に設けられた配線２２Ａと接続されている。パッド部３４とパッド部３６とは、上記貫通ビア１３を含む各配線を介して電気的に接続されている。

（パッド部）
パッド部３４は、センサ素子１０上にロジックチップ５０を実装するための、所謂ランド電極であり、例えば、層間絶縁層３１内に設けられた配線３３を露出するように設けられた開口３１Ｈ内に設けられている。パッド部３４は、例えば、複数の金属層からな構成されており、例えば、シリコン基板１１側から順に、金属膜３４Ａ，３４Ｂ，３４Ｃの順に積層された積層構造を有する。パッド部３４の材料として、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）および銅（Ｃｕ）などに導電材料を用いることができる。このうち、配線３３と直接接する金属膜３４Ａには、例えばタンタル（Ｔａ）を、金属膜３４Ａと金属膜３４Ｃとの間に設けられる金属膜３４Ｂには、例えば窒化タンタル（ＴａＮ）を、半田５２を介してロジックチップ５０と接続される金属膜３４Ｃには、例えば銅（Ｃｕ）を用いることが好ましい。パッド部３４上の絶縁膜３８Ａ、インナーレンズ層３７、平坦化層３８、保護層４０およびオンチップレンズ層４２には、パッド部３４を露出させる開口Ｈ１が設けられている。

パッド部３６は、外部基板との接続に用いられるものであり、例えば、層間絶縁層３１上に設けられている。パッド部３６の材料としては、例えば、アルミニウム（Ａｌ）の単層膜、あるいはバリアメタルとの積層膜として形成されている。パッド部３６上のインナーレンズ層３７、平坦化層３８、保護層４０およびオンチップレンズ層４２には、パッド部３６を露出させる開口Ｈ２が設けられている。

更に、パッド部３６は、例えばパッド部３４と同等の高さに設けられていることが望ましい。ここで、同等とは、例えば、パッド部３４およびパッド部３６の下面の高さの差が、パッド部３４およびパッド部３６の一方が設けられた絶縁層の厚み以下であるものとする。これにより、パッド部３４およびパッド部３６の加工が容易となる。

ロジックチップ５０は、信号処理を行う各種の信号処理回路が形成されたものである。ロジックチップ５０には、例えば、電極５１が下面に形成されている。本実施の形態では、シリコン基板１１の裏面（面１１Ｓ１）側に設けられ、開口Ｈ１を介してそれぞれ露出された４つのパッド部３４上に、半田５２および電極５１を介して実装されている。

（１−２．撮像装置の製造方法）
本実施の形態の撮像装置１は、例えば以下のようにして製造することができる。図２Ａ〜図２Ｈは、撮像装置１の製造方法を工程順に表したものである。

まず、シリコン基板１１内に光電変換部１２を形成したのち、シリコン基板１１の表面（面１１Ｓ２）に、電荷蓄積部および転送トランジスタ（ＴＧ）などの各種トランジスタの各ゲート（図示せず）を形成する。続いて、図２Ａに示したように、シリコン基板１１の面１１Ｓ２上に、絶縁層２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ，２１Ｅおよび配線２２Ａ，２２Ｂ，２２Ｃ，２２Ｄからなる多層配線層２０を形成したのち、シリコン基板１１の面１１Ｓ２に支持基板（図示せず）を接合して上下反転する。

次に、図２Ｂに示したように、シリコン基板１１の面１１Ｓ１上に層間絶縁層３１を構成する、例えば酸化シリコン（ＳｉＯ₂）からなる絶縁層３１ａおよび例えばタングステン（Ｗ）からなる遮光膜３２を形成したのち、所定の位置に、例えばドライエッチングにより絶縁層３１ａおよびシリコン基板１１を加工し、例えば環状の開口１１Ｈを形成する。続いて、開口１１Ｈの側面に、例えばバリアメタルとしてＴａを成膜したのち、開口１１Ｈに、例えばＣｕをメッキして貫通ビア１３を形成する。

次に、図２Ｃに示したように、貫通ビア１３および絶縁層３１ａ上に、例えばＳｉＯ₂膜を成膜したのち、所定の位置（具体的には、配線３３を形成する位置に溝を形成し、銅（Ｃｕ）をメッキする。続いて、例えばＣＭＰによって溝以外に形成されたＣｕを除去し配線３３を形成する。次に、絶縁層３１ａおよび配線３３上に、例えばＳｉＯ₂膜を成膜したのち、所定の位置に、例えばエッチングにより開口３１Ｈを形成し、配線３３を露出させる。この開口３１Ｈ内に、例えば、Ｔａ（金属膜３４Ａ）／ＴａＮ（金属膜３４Ｂ）／Ｃｕ（金属膜３４Ｃ）からなるパッド部３４を、例えばめっきによって形成したのち、例えばＣＭＰによって表面を平坦化し、パッド部３４以外に形成された上記金属膜３４Ａ，３４Ｂ，３４Ｃを除去する。

続いて、図２Ｄに示したように、例えばＳｉＣＮ／ＳｉＯ₂の積層膜を成膜したのち、例えばドライエッチングによりＳｉＣＮ／ＳｉＯ₂の積層膜をパターニングし、パッド部３４上に、絶縁膜３８Ａを形成する。次に、ＳｉＯ₂膜を成膜したのち、配線３３上に、例えばフォトリソグラフィなどによって開口を形成し、開口内に、例えばタングステン（Ｗ）またはアルミニウム（Ａｌ）を埋設してビアＶ１を形成する。また、画素分離部３５も併せて形成する。次に、層間絶縁層３１上に、例えばＴａＮ／Ｔａ（バリアメタル）およびＡｌ膜を成膜したのち、フォトリソグラフィなどによってパターニングしてビアＶ１を含む層間絶縁層３１上の所定の位置にパッド部３６を形成する。

続いて、図２Ｅに示したように、層間絶縁層３１、パッド部３６および絶縁膜３８Ａ上に、例えばＳｉＯＮ／ＳｉＮの積層膜を成膜したのち、フォトリソグラフィおよびリフローを用いて受光領域１００Ａに対応する領域の積層膜上にレジストを形成する。次に、エッチバックにより、積層膜にレンズ形状を転写し、受光領域１００Ａにインナーレンズ３７Ｌが設けられたインナーレンズ層３７を形成する。続いて、インナーレンズ層３７上に、例えばＳｉＯ₂膜を成膜する。次に、受光領域１００Ａの各単位画素Ｐの間に、上記画素分離部３５と同様の方法を用いて画素分離部３９を形成したのち、例えば、ＣＭＰ（Chemical Mechanical Polishing）法を用いてＳｉＯ₂膜の表面を平坦化し、平坦化層３８を形成する。

続いて、図２Ｆに示したように、例えばコーターなどにより平坦化層３８上に樹脂を塗布して保護層４０を形成したのち、受光領域１００Ａの各単位画素Ｐに対応する位置に所定の色を有するカラーフィルタ４１を形成する。次に、保護層４０およびカラーフィルタ４１上に、レンズ材を塗布したのち、フォトリソグラフィおよびリフローを用いて受光領域１００Ａに対応する領域のレンズ材上にレジストを形成する。次に、エッチバックにより、レンズ材にレンズ形状を転写し、受光領域１００Ａにオンチップレンズ４２Ｌが設けられたオンチップレンズ層４２を形成する。

続いて、図２Ｇに示したように、例えばパッド部３６に対応する位置に、例えばドライエッチングによりオンチップレンズ層４２、保護層４０、平坦化層３８およびインナーレンズ層３７を加工し、例えば矩形の開口Ｈ２を形成してパッド部３６を露出させる。

次に、図２Ｈに示したように、例えばパッド部３４に対応する位置に、例えばドライエッチングによりオンチップレンズ層４２、保護層４０、平坦化層３８、インナーレンズ層３７、絶縁膜３８Ａを加工し、例えば円形の開口Ｈ１を形成してパッド部３４を露出させることでセンサ素子１０が完成する。最後に半田５２を介してパッド部３４上にロジックチップ５０を実装させる。以上により、図１に示した撮像装置１が完成する。

（撮像装置の動作）
このような撮像装置１では、例えば、次のようにして信号電荷（ここでは電子）が取得される。撮像装置１に、オンチップレンズ４２Ｌおよびインナーレンズ３７Ｌを介して光Ｌが入射すると、光Ｌはカラーフィルタ４１などを通過して各単位画素Ｐに設けられた光電変換部１２で検出（吸収）され、赤、緑または青の色光が光電変換される。光電変換部１２で発生した電子−正孔対のうち、例えば、電子はシリコン基板１１のｎ型半導体領域）へ移動して蓄積され、正孔はｐ型領域へ移動して排出される。

（１−３．作用・効果）
前述したように、近年、画素部と周辺回路部とを別素子に分割し、ＣｏＣ（Chip on Chip）積層する技術を適用した固体撮像装置が提案されている。このような固体撮像装置としては、例えば、表面照射型センサを構成するセンサ半導体素子の受光面上における画素外の領域に、周辺回路部である周辺回路半導体素子をフリップチップ実装する構造がある。また、周辺回路半導体素子上に、受光面とは反対面に電極を有する裏面照射型センサを構成するセンサ半導体素子を積層する構造がある。

ところで、裏面照射型センサを構成するセンサ半導体素子では、受光面とは反対側に配線層が形成されているため、センサ半導体素子の受光面側に、周辺回路半導体素子をフリップチップ実装する場合、周辺回路半導体素子の実装部の直下に半導体層を貫通する貫通ビアが形成される。この貫通ビアは、周辺回路半導体素子と、センサ半導体素子の受光面とは反対側に形成された配線とを電気的に接続するためのものである。このため、周辺回路半導体素子の実装部の直下は回路配置などができない貫通ビア専用領域となり、面積効率の低下の要因となる。

これに対して本実施の形態の撮像装置１では、センサ素子１０の周辺領域１００Ｂにおいて、ロジックチップ５０が実装されるパッド部３４と、外部基板との接続に用いられるパッド部３６とを受光面となるシリコン基板１１の裏面（面１１Ｓ１）上に設け、さらに、センサ素子１０を構成するシリコン基板１１を貫通する貫通ビア１３およびパッド部３４とパッド部３６とを電気的に接続する接続配線（例えば、配線３３）を設けるようにした。これにより、例えば、パッド部３６に対応するシリコン基板１１の表面（面１１Ｓ２）側に所望の配線パターンを形成することが可能となる。また、シリコン基板１１を貫通する貫通ビア１３を任意の位置に形成することが可能となる。

以上、本実施の形態では、センサ素子１０を構成するシリコン基板１１の裏面（面１１Ｓ１）側にロジックチップ５０の実装に用いられるパッド部３４と、外部基板との接続に用いられるパッド部３６とを設けるようにしたので、例えば、パッド部３６に対応するシリコン基板１１の表面（面１１Ｓ２）側に所望の配線パターンを形成することができる。また、シリコン基板１１を貫通する貫通ビア１３に任意の位置に形成できる。よって、面積効率を向上させることが可能となる。

更に、本実施の形態では、上記のように、ロジックチップ５０の実装に用いられるパッド部３４と、外部基板との接続に用いられるパッド部３６とを設けるようにしたので、外部基板との接続に用いられるパッド部３６がシリコン基板１１の表面（面１１Ｓ２）側に設けられる一般的な撮像装置と比較して、パッド部３４およびパッド部３６を露出させる開口（開口Ｈ１および開口Ｈ２）を容易に形成することが可能となる。

次に、変形例および第２〜第４の実施の形態について説明する。なお、第１の実施の形態の撮像装置１に対応する構成要素には同一の符号を付して説明を省略する。

＜２．変形例＞
図３は、本開示の変形例に係る撮像装置（撮像装置１Ａ）の断面構成を模式的に表したものである。上記第１の実施の形態における撮像装置１では、パッド部３４とパッド部３６とが、配線３３と、貫通ビア１３と、配線２２とによって電気的に接続されている例を示したがこれに限らない。例えば、図３に示したように、パッド部３４とパッド部３６とは、例えば、シリコン基板１１の面１１Ｓ１上に設けられた配線３３のみを介して電気的に接続されていてもよい。

＜３．第２の実施の形態＞
図４は、本開示の第２の実施の形態に係る撮像装置（撮像装置２）の断面構成を模式的に表したものである。撮像装置２は、上記第１の実施の形態と同様に、例えば、裏面照射型（裏面受光型）のＣＭＯＳイメージセンサである。撮像装置２は、上記第１の実施の形態と同様に、センサ素子１０を構成するシリコン基板１１の裏面（面１１Ｓ１）側にパッド部３４およびパッド部３６が設けられたものである。本実施の形態では、信号処理を行う各種の信号処理回路が形成されたロジックチップ５０が、センサ素子１０を構成するシリコン基板１１の表面（面１１Ｓ２）側に貼り合わされ、シリコン基板１１の裏面（面１１Ｓ１）側に設けられたパッド部３４には、例えばメモリ素子などの機能素子６０が実装されている点が上記第１の実施の形態とは異なる。

撮像装置２では、パッド部３４とパッド部３６とを電気的に接続する接続配線として、シリコン基板１１の表面（面１１Ｓ１）側に配線７１が設けられている。また、撮像装置２では、パッド部３４およびパッド部３６と、シリコン基板１１の表面（面１１Ｓ２）側に配置されたロジックチップ５０とを電気的に接続する貫通ビアとしてシリコン基板１１および多層配線層２０を貫通する貫通ビア７２が設けられている。ロジックチップ５０は、例えば、基板５３と、基板５３の表面（面５３Ｓ１）上に設けられた多層配線層５４とから構成されている。貫通ビア７２は、一方が配線７１に、他方が多層配線層５４に設けられた配線に接続されており、これによって、パッド部３４、パッド部３６およびロジックチップ５０は電気的に接続されている。

機能素子６０としては、例えば、メモリ素子の他、半導体レーザ（ＬＤ）などの発光素子、Time of flight・Single Photon Avalanche Diode（ＴＯＦ・ＳＰＡＤ）センサおよびField-Programmable Gate Array（ＦＰＧＡ）などが挙げられる。撮像装置２では、例えばメモリ素子が、パッド部３４、電極６１および半田６２を介してセンサ素子１０上に実装されている。また、図４では、センサ素子１０上に１つの機能素子６０を実装した例を示したがこれに限らない。同種または異なる２種類の機能素子を実装するようにしてもよい。

以上のように、本実施の形態の撮像装置２では、ロジックチップ５０に限らず、各種機能素子６０を実装することができ、その場合でも上記第１の実施の形態と同様の効果を得ることができる。

＜４．第３の実施の形態＞
図５は、本開示の第３の実施の形態に係る撮像装置（撮像装置３）の断面構成を模式的に表したものである。撮像装置３は、上記第１の実施の形態と同様に、例えば、裏面照射型（裏面受光型）のＣＭＯＳイメージセンサである。撮像装置３は、上記第２の実施の形態と同様に、センサ素子１０を構成するシリコン基板１１の裏面（面１１Ｓ１）側にパッド部３４およびパッド部３６が設けられ、シリコン基板１１の表面（面１１Ｓ２）側にロジックチップ５０が貼り合わされたものである。本実施の形態では、パッド部３４、パッド部３６およびロジックチップ５０が、シリコン基板１１を貫通するｔｗｉｎ−ＴＣＶ構造を有する貫通ビア７３によって電気的に接続されている点が上記第２の実施の形態とは異なる。

撮像装置３では、上記のように、シリコン基板１１の裏面（面１１Ｓ１）側に設けられたパッド部３４およびパッド部３６と、シリコン基板１１の表面（面１１Ｓ２）側に設けられたロジックチップとが、シリコン基板１１の裏面（面１１Ｓ１）側に設けられた配線７１と、シリコン基板１１を貫通する貫通ビア７３とを介して電気的に接続されている。

貫通ビア７３は、一方が配線７１に接続された２つの貫通ビア７３Ａ，７３Ｂを有する。貫通ビア７３Ａは、例えば、シリコン基板１１を貫通し、他方がシリコン基板１１の表面（面１１Ｓ１）上に設けられた多層配線層２０を構成する配線２２に接続されている。貫通ビア７３Ｂは、例えば、シリコン基板１１および多層配線層２０を貫通し、他方がロジックチップ５０を構成する基板５３の表面（面５３Ｓ１）上に設けられた多層配線層５４内の配線に接続されている。

以上のように、本実施の形態の撮像装置３では、パッド部３４、パッド部３６およびロジックチップ５０を電気的に接続する貫通ビアとしてｔｗｉｎ−ＴＣＶ構造を有する貫通ビア７３を用いたが、その場合でも上記第１の実施の形態と同様の効果を得ることができる。

＜５．第４の実施の形態＞
図６は、本開示の第４の実施の形態に係る撮像装置（撮像装置４）の断面構成を模式的に表したものである。撮像装置４は、上記第１の実施の形態と同様に、例えば、裏面照射型（裏面受光型）のＣＭＯＳイメージセンサである。撮像装置４は、上記第２の実施の形態と同様に、センサ素子１０を構成するシリコン基板１１の裏面（面１１Ｓ１）側にパッド部３４およびパッド部３６が設けられ、シリコン基板１１の表面（面１１Ｓ２）側にロジックチップ５０が貼り合わされたものである。本実施の形態の撮像装置４では、センサ素子１０とロジックチップ５０とは、互いに対向する多層配線層２０および多層配線層５４の表面にそれぞれ設けられた接合部２３と接合部５５とを接合することによって貼り合わされている。

接合部２３および接合部５５は、例えば銅（Ｃｕ）によって構成されている。即ち、本実施の形態の撮像装置４は、センサ素子１０とロジックチップ５０とがＣｕ−Ｃｕ接合によって貼りわされたものである。

このように、センサ素子１０とロジックチップ５０とをＣｕ−Ｃｕ接合を用いて貼り合わせた場合でも、上記第１の実施の形態と同様の効果を得ることができる。

＜６．適用例＞
（適用例１）
図７は、例えば、上記第１の実施の形態において説明した撮像装置１の全体構成を表したものである。この撮像装置１は、ＣＭＯＳイメージセンサであり、シリコン基板１１上に、撮像エリアとしての画素部１ａを有すると共に、この画素部１ａの周辺領域に、例えば、行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２からなる周辺回路部１３０を有している。なお、適用例１では、撮像装置１として説明しているが、本構成は、上記第２〜第４の実施の形態の撮像装置２〜４のいずれにも適用される。

画素部１ａは、例えば、行列状に２次元配置された複数の単位画素Ｐ（光電変換部１２に相当）を有している。この単位画素Ｐには、例えば、画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。

行走査部１３１は、シフトレジスタやアドレスデコーダなどによって構成され、画素部１ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチなどによって構成されている。

列走査部１３４は、シフトレジスタやアドレスデコーダなどによって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通してシリコン基板１１の外部へ伝送される。

行走査部１３１、水平選択部１３３、列走査部１３４および水平信号線１３５からなる回路部分は、シリコン基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブルなどにより接続された他の基板に形成されていてもよい。

システム制御部１３２は、シリコン基板１１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像装置１の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４などの周辺回路の駆動制御を行う。

（適用例２）
上述の撮像装置１は、例えば、デジタルスチルカメラやビデオカメラなどのカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの撮像装置に適用することができる。図８に、その一例として、電子機器５（カメラ）の概略構成を示す。この電子機器５は、例えば、静止画または動画を撮影可能なビデオカメラであり、撮像装置１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像装置１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。

光学系３１０は、被写体からの像光（入射光）を撮像装置１の画素部１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像装置１への光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像装置１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタなどに出力される。

更に、上記撮像装置１は、下記電子機器（カプセル型内視鏡１０１００および車両などの移動体）にも適用することが可能である。

（適用例３）
＜体内情報取得システムへの応用例＞
図９は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。

体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。

カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能および無線通信機能を有し、患者から自然排出されるまでの間、胃や腸などの臓器の内部を蠕動運動などによって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。

外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。

体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。

カプセル型内視鏡１０１００と外部制御装置１０２００の構成および機能についてより詳細に説明する。

カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、および制御部１０１１７が収納されている。

光源部１０１１１は、例えばＬＥＤ（light emitting diode）などの光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。

撮像部１０１１２は、撮像素子、および当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。

画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。

無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理などの所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。

給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、および昇圧回路などから構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。

電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図９では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印などの図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および制御部１０１１７に供給され、これらの駆動に用いられ得る。

制御部１０１１７は、ＣＰＵなどのプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。

外部制御装置１０２００は、ＣＰＵ，ＧＰＵなどのプロセッサ、又はプロセッサとメモリなどの記憶素子が混載されたマイクロコンピュータ若しくは制御基板などで構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値など）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数など）が変更されてもよい。

また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理および／又は手ブレ補正処理など）、並びに／又は拡大処理（電子ズーム処理）など、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。

以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１０１１２に適用され得る。これにより、精細な術部画像を得ることができるため、検査の精度が向上する。

（適用例４）
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットなどのいずれかの種類の移動体に搭載される装置として実現されてもよい。

図１０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータなどの車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置などの制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプなどの各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプなどを制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字などの物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線などの非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告などを含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置などを制御することにより、運転者の操作に拠らずに自律的に走行する自動運転などを目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替えるなどの防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図１０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図１１は、撮像部１２０３１の設置位置の例を示す図である。

図１１では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部などの位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線などの検出に用いられる。

なお、図１１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）などを行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転などを目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱などその他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコンなどを所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、第１〜第４の実施の形態および変形例ならびに適用例を挙げて説明したが、本開示内容は上記実施の形態などに限定されるものではなく、種々変形が可能である。

なお、本開示は、以下のような構成も可能である。以下の構成の本技術によれば、第１の半導体素子を構成する、複数の光電変換部を有する半導体層の一の面側に、第２の半導体素子の実装に用いられる第１の接続部と、外部基板との接続に用いられる第２の接続部とを設けるようにした。これにより、一の面と対向する半導体層の他の面の第２の接続部に対応する領域に所望の配線パターンを形成できるようになり、面積効率を向上させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
（１）
光入射面となる一の面および前記一の面と対向する他の面と、前記一の面内において、入射した光を光電変換する複数の光電変換部が配列された受光領域および前記受光領域の周囲に設けられた周辺領域とを有する半導体層と、
前記一の面と前記他の面との間を貫通する貫通ビアと、
前記一の面側の前記周辺領域に設けられ、前記貫通ビアよりも幅の広い第１の接続部と、
前記一の面側の前記周辺領域に設けられ、外部基板との接続に用いられる第２の接続部と、
前記第１の接続部、前記第２の接続部および前記貫通ビアを電気的に接続する接続配線とを有する第１の半導体素子と、
前記第１の接続部により前記第１の半導体素子に実装された第２の半導体素子と
を備えた撮像装置。
（２）
前記第１の接続部と前記第２の接続部とは、前記接続配線を介して電気的に接続されている、前記（１）に記載の撮像装置。
（３）
前記第１の半導体素子は、前記半導体層の前記他の面側にさらに配線層を有し、
前記貫通ビアは、さらに前記配線層を構成する配線と電気的に接続されている、前記（１）または（２）に記載の撮像装置。
（４）
前記第１の接続部はランド構造を有し、バンプを介して前記第２の半導体素子と接続することで、前記第２の半導体素子は、前記第１の半導体素子に実装されている、前記（１）乃至（３）のうちのいずれかに記載の撮像装置。
（５）
前記半導体層の他の面側にさらに第３の半導体素子を有し、
前記第１の半導体素子と前記第３の半導体素子とは、前記貫通ビアを介して電気的に接続されている、前記（１）乃至（４）のうちのいずれかに記載の撮像装置。
（６）
前記半導体層の他の面側にさらに第３の半導体素子を有し、
前記貫通ビアは２つの貫通ビアからなるＴｗｉｎ−ＴＣＶ構造を有し、一方の貫通ビアは前記配線層を構成する配線と電気的に接続され、他方の貫通ビアは前記第３の半導体素子と電気的に接続されている、前記（３）乃至（５）のうちのいずれかに記載の撮像装置。
（７）
前記半導体層の他の面側にさらに第３の半導体素子を有し、
前記前記第１の半導体素子と前記第３の半導体素子とは、Ｃｕ−Ｃｕ接合により電気的に接続されている、前記（１）乃至（６）のうちのいずれかに記載の撮像装置。
（８）
前記第１の半導体素子はセンサ素子である、前記（１）乃至（７）のうちのいずれかに記載の撮像装置。
（９）
前記第２の半導体素子は、ロジック回路、メモリ素子、発光素子、Time of flight・Single Photon Avalanche Diode（ＴＯＦ・ＳＰＡＤ）センサおよびField-Programmable Gate Array（ＦＰＧＡ）のうちのいずれかである、前記（１）乃至（８）のうちのいずれかに記載の撮像装置。
（１０）
撮像装置を有し、
前記撮像装置は、
光入射面となる一の面および前記一の面と対向する他の面と、前記一の面内において、入射した光を光電変換する複数の光電変換部が配列された受光領域および前記受光領域の周囲に設けられた周辺領域とを有する半導体層と、
前記一の面と前記他の面との間を貫通する貫通ビアと、
前記一の面側の前記周辺領域に設けられ、前記貫通ビアよりも幅の広い第１の接続部と、
前記一の面側の前記周辺領域に設けられ、外部基板との接続に用いられる第２の接続部と、
前記第１の接続部、前記第２の接続部および前記貫通ビアを電気的に接続する接続配線とを有する第１の半導体素子と、
前記第１の接続部により前記第１の半導体素子に実装された第２の半導体素子と
を備えた電子機器。

１，１Ａ，２，３，４…撮像装置、５…電子機器、１０…センサ素子、１１…シリコン基板、１２…光電変換部、１３，１３Ａ１，１３Ａ２，１３Ａ３，１３Ａ４，１３Ｂ，７２，７３，７３Ａ，７３Ｂ…貫通ビア、２０，５４…多層配線層、２１，２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ，２１Ｅ…絶縁層、２２，２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ，３３，７１…配線、２３，５５…接合部、３１…層間絶縁層、３２…遮光膜、３４，３６…パッド部、３５，３９…画素分離部、３７…インナーレンズ層、３７Ｌ…インナーレンズ、３８…平坦化層、４０…保護層、４１…カラーフィルタ、４２…オンチップレンズ層、４２Ｌ…オンチップレンズ、５０…ロジックチップ、５１，６１…電極、５２，６２…半田、６０…機能素子。

Claims (10)

1. 光入射面となる一の面および前記一の面と対向する他の面と、前記一の面内において、入射した光を光電変換する複数の光電変換部が配列された受光領域および前記受光領域の周囲に設けられた周辺領域とを有する半導体層と、
   前記一の面と前記他の面との間を貫通する貫通ビアと、
   前記一の面側の前記周辺領域に設けられ、前記貫通ビアよりも幅の広い第１の接続部と、
   前記一の面側の前記周辺領域に設けられ、外部基板との接続に用いられる第２の接続部と、
   前記第１の接続部、前記第２の接続部および前記貫通ビアを電気的に接続する接続配線とを有する第１の半導体素子と、
   前記第１の接続部により前記第１の半導体素子に実装された第２の半導体素子と
   を備えた撮像装置。
2. 前記第１の接続部と前記第２の接続部とは、前記接続配線を介して電気的に接続されている、請求項１に記載の撮像装置。
3. 前記第１の半導体素子は、前記半導体層の前記他の面側にさらに配線層を有し、
   前記貫通ビアは、さらに前記配線層を構成する配線と電気的に接続されている、請求項１に記載の撮像装置。
4. 前記第１の接続部はランド構造を有し、バンプを介して前記第２の半導体素子と接続することで、前記第２の半導体素子は、前記第１の半導体素子に実装されている、請求項１に記載の撮像装置。
5. 前記半導体層の他の面側にさらに第３の半導体素子を有し、
   前記第１の半導体素子と前記第３の半導体素子とは、前記貫通ビアを介して電気的に接続されている、請求項１に記載の撮像装置。
6. 前記半導体層の他の面側にさらに第３の半導体素子を有し、
   前記貫通ビアは２つの貫通ビアからなるＴｗｉｎ−ＴＣＶ構造を有し、一方の貫通ビアは前記配線層を構成する配線と電気的に接続され、他方の貫通ビアは前記第３の半導体素子と電気的に接続されている、請求項３に記載の撮像装置。
7. 前記半導体層の他の面側にさらに第３の半導体素子を有し、
   前記前記第１の半導体素子と前記第３の半導体素子とは、Ｃｕ−Ｃｕ接合により電気的に接続されている、請求項１に記載の撮像装置。
8. 前記第１の半導体素子はセンサ素子である、請求項１に記載の撮像装置。
9. 前記第２の半導体素子は、ロジック回路、メモリ素子、発光素子、Time of flight・Single Photon Avalanche Diode（ＴＯＦ・ＳＰＡＤ）センサおよびField-Programmable Gate Array（ＦＰＧＡ）のうちのいずれかである、請求項１に記載の撮像装置。
10. 撮像装置を有し、
    前記撮像装置は、
    光入射面となる一の面および前記一の面と対向する他の面と、前記一の面内において、入射した光を光電変換する複数の光電変換部が配列された受光領域および前記受光領域の周囲に設けられた周辺領域とを有する半導体層と、
    前記一の面と前記他の面との間を貫通する貫通ビアと、
    前記一の面側の前記周辺領域に設けられ、前記貫通ビアよりも幅の広い第１の接続部と、
    前記一の面側の前記周辺領域に設けられ、外部基板との接続に用いられる第２の接続部と、
    前記第１の接続部、前記第２の接続部および前記貫通ビアを電気的に接続する接続配線とを有する第１の半導体素子と、
    前記第１の接続部により前記第１の半導体素子に実装された第２の半導体素子と
    を備えた電子機器。

Images