[go: up one dir, main page]

JP2019521518A - 金属及び金属含有化合物の酸化体積膨張 - Google Patents

金属及び金属含有化合物の酸化体積膨張 Download PDF

Info

Publication number
JP2019521518A
JP2019521518A JP2018564953A JP2018564953A JP2019521518A JP 2019521518 A JP2019521518 A JP 2019521518A JP 2018564953 A JP2018564953 A JP 2018564953A JP 2018564953 A JP2018564953 A JP 2018564953A JP 2019521518 A JP2019521518 A JP 2019521518A
Authority
JP
Japan
Prior art keywords
film
feature
substrate surface
membrane
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018564953A
Other languages
English (en)
Inventor
サスミット シンハー ロイ,
サスミット シンハー ロイ,
イーホン チェン,
イーホン チェン,
ケルヴィン チャン,
ケルヴィン チャン,
アブヒジット バス マリック,
アブヒジット バス マリック,
シュリーニヴァース ガンディコッタ,
シュリーニヴァース ガンディコッタ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019521518A publication Critical patent/JP2019521518A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W20/077
    • H10D64/01344
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151Manufacturing their isolation regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/61
    • H10W10/014
    • H10W10/0143
    • H10W10/0145
    • H10W10/17
    • H10W20/039
    • H10W20/056
    • H10W20/076

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

基板表面の少なくとも1つの特徴上に膜を形成することを含む方法が記載されている。少なくとも1つの特徴を充填することにより少なくとも1つの特徴から膜が成長するように、膜を膨張させる。自己整合ビアを形成する方法も記載されている。【選択図】図2B

Description

[0001]本開示は概して、薄膜を堆積させて処理する方法に関する。詳細には、本開示は、基板の狭いトレンチを充填するためのプロセスに関する。
[0002]半導体産業は、単位面積当たりの機能性をより高くするためにより小型化したトランジスタ寸法を有するチップを急速に開発している。デバイスの寸法が縮小し続けると、デバイス間の間隙/空間も縮小するため、デバイスを互いから物理的に分離することがますます困難になる。不規則な形をしていることが多いデバイス間の高アスペクト比のトレンチ/空間/間隙を高品質の誘導体物質で充填することは、間隙充填、ハードマスク及びスペーサ適用を含む既存の方法での実行においてますます問題となりつつある。
[0003]当技術分野において、小さい限界寸法を有するチップ設計のための新たな方法が必要である。更に、ハードマスク及びスペーサ適用のための高品質の金属酸化膜だけでなく、基板上にパターニングされた膜を形成するための方法が絶えず必要である。
[0004]本開示の一又は複数の実施形態は、処理する方法を対象とする。少なくとも1つの特徴を有する基板が提供される。少なくとも1つの特徴は、基板表面から底面までの深さに延び、第1の側壁と第2の側壁とによって画定される幅を有する。膜は、少なくとも1つの特徴の底面である。少なくとも1つの特徴を充填するために、膜が膨張させられる。
[0005]本開示の追加的な実施形態は、少なくとも1つの特徴を有する基板表面を提供することを含む、処理する方法を対象とする。少なくとも1つの特徴は、基板表面から底面までの深さに延び、第1の側壁と第2の側壁とによって画定される幅を有する。金属膜が、基板表面と、少なくとも1つの特徴の第1の側壁、第2の側壁及び底面上に形成される。膜の上部が金属酸化物、金属窒化物、金属ケイ素化合物及び/又は金属ゲルマニウム核種を含み、膜の底部が金属膜を含むように、少なくとも1つの特徴を充填するために金属膜が膨張させられる。
[0006]本開示の更なる実施形態は、少なくとも1つの特徴を有する基板表面を提供することを含む、処理する方法を対象とする。少なくとも1つの特徴は、基板表面から底面までの深さに延び、第1の側壁と第2の側壁とによって画定される幅を有する。基板表面は、少なくとも1つの特徴を充填し且つ基板表面の上に延びている膜を含む。基板表面の上の膜は、特徴内の基板表面と膜が露出したままになるように除去する。
少なくとも1つの特徴から延びている膜の柱を形成するために、特徴内の膜を膨張させて膜をまっすぐ上に成長させる。基板表面上に物質層を形成し、少なくとも1つの特徴の上に物質層が残るように、膜の柱を除去する。
[0007]上述した本開示の特徴を詳細に理解できるように、一部が添付の図面に例示されている実施形態を参照しながら、上記に要約した本開示をより具体的に説明する。しかし、添付の図面は本開示の典型的な実施形態のみを示すものであり、したがって、実施形態の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。
本開示の一又は複数の実施形態に係る基板の特徴を示す断面図である。 A及びBは、本開示の一又は複数の実施形態に係る間隙充填プロセスを示す概略断面図である。 本開示の一又は複数の実施形態に係る酸化膜を示す断面図である。 本開示の一又は複数の実施形態に係る酸化膜を示す断面図である。 A〜Cは、本開示の一又は複数の実施形態に係るプロセスを示す概略断面図である。 A〜Cは、本開示の一又は複数の実施形態に係るプロセスを示す概略断面図である。 A〜Dは、本開示の一又は複数の実施形態に係るプロセスを示す概略断面図である。
[0015]本開示の幾つかの例示的な実施形態を説明する前に、本開示が以下の説明で提示される構成又は処理ステップの詳細に限定されないということを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。
[0016]本書で使用する「基板」とは、製造プロセス中に膜処理が実行される任意の基板又は基板上に形成された材料表面のことを指す。例えば、処理が実施されうる基板表面は、用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコンオンインシュレータ(SOI)、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、及びその他の導電材料などの、他の任意の材料を含む。基板は半導体ウエハを含むが、それに限定されるわけではない。基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し、アニールし、UV硬化させ、電子ビーム硬化させ、かつ/又はベイクするために、基板は前処理プロセスに曝露されることがある。基板自体の表面上で直接膜処理することに加えて、本開示では、開示された任意の膜処理ステップが、以下でより詳細に開示される基板上に形成された下層上で実施されてよい。「基板表面」という用語は、文脈が示すように、こうした下層を含むように意図されている。したがって、例えば基板表面上に膜/層または部分膜/部分層が堆積している場合には、新たに堆積した膜/層の露出面が、基板表面になるのである。
[0017]本開示の一または複数の実施形態は、いずれかの共形性、非共形性の、及び/又は低アスペクト比から高アスペクト比の間隙/トレンチ/ボイドの充填用途のために金属酸化膜を堆積させるための方法を対象とする。本開示の実施形態は、小さい寸法を有する高アスペクト比(AR)構造の膜(例:金属酸化膜)を堆積させる方法を有利に提供する。本開示のいくつかの実施形態は、間隙に継目を形成することなく、間隙を充填する方法を有利に提供する。本開示の一または複数の実施形態は、自己整合ビアを形成する方法を有利に提供する。
[0018]図1に、特徴110を有する基板100の部分断面図を示す。図面に、例示目的で単一の特徴を有する基板を示したが、当業者には、1つを上回る特徴がありうることが理解されるだろう。特徴110の形状は、非限定的に、トレンチ及び円筒形のビアを含む、いずれかの好適な形状であってよい。特定の実施形態では、特徴110はトレンチである。これに関して使用する場合、「特徴」という用語は、あらゆる意図的な表面の不規則性を意味する。特徴の適切な例には、非限定的に、上部、2つの側壁、及び底部を有するトレンチ、上部と、表面から上向きに延びている2つの側壁とを有する先端部、及び表面から下向きに延び、空いた底部を有する側壁を有するビアとが含まれる。特徴又はトレンチは、任意の好適なアスペクト比(特徴の深さ対特徴の幅の比率)を有しうる。ある実施形態では、アスペクト比は、約5:1、10:1、15:1、20:1、25:1、30:1、35:1又は40:1以上となる。
[0019]基板100は、基板表面120を有する。少なくとも1つの特徴110は、基板表面120に開口部を形成している。特徴110は、基板表面120から底面112までの深さDに延びている。特徴110は、特徴110の幅Wを画定する第1の側壁114及び第2の側壁116を有する。側壁及び底部によって形成される空きエリアは、間隙とも称される。
[0020]基板100が処理のために提供される、図2A及び2Bを参照する。これに関連して使用する「提供される(provided)」という用語は、更なる処理のために、基板がある位置又は環境に置かれることを意味する。
[0021]膜130は、基板表面120と、特徴110の壁及び底面上に形成される。膜130は、非限定的に、化学気相堆積、プラズマ強化化学気相堆積、原子層堆積、プラズマ強化原子層堆積、及び/又は物理的気相堆積を含むいずれかの好適なプロセスによって形成されるいずれかの好適な膜であってよい。ある実施形態では、膜130は、原子層堆積又はプラズマ強化原子層堆積によって形成される。
[0022]ある実施形態では、膜130は、金属膜又は金属含有膜である。適切な金属膜は、Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U及び/又はLaのうちの一または複数を含む膜を非限定的に含む。ある実施形態では、金属膜はタングステンを含む。ある特定の実施形態では、金属膜はタングステンを含まない。ある実施形態では、金属膜は、Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、Os、U及び/又はLaのうちの一または複数を含まない。適切な金属含有膜は、金属膜の誘導体を含む。適切な金属膜の誘導体は、非限定的に、窒化物、ホウ化物、炭化物、酸素窒化物、酸化ホウ化物、オキシカーバイド、炭窒化物、炭化ホウ素、窒化ホウ素、炭窒化ホウ素、酸炭窒化ホウ素、酸炭窒化物、酸炭化ホウ素及び酸窒化ホウ素を含む。当業者は、堆積された金属膜は、金属膜とともに不定比量の原子を有しうることを理解するだろう。例えば、WNと記号表示された膜は、異なる量のタングステン及び窒素を有しうる。WN膜は例えば、90原子%のタングステンであってよい。タングステン窒化膜を表すのにWNを使用するのは、膜がタングステンと窒素原子を含み、膜が特定の組成物に限定されると見なすべきでないことを意味する。ある実施形態では、膜は、本質的に記号表示された原子から成る。例えば、本質的にWNから成る膜とは、膜の組成物が約95%、98%、又は99%以上のタングステン及び窒素原子であることを意味する。ある実施形態では、膜130はタングステンを含む。ある実施形態では、膜130は、本質的にタングステンから成る。一又は複数の実施形態では、膜は、チタンを含む。ある実施形態では、膜は、本質的にチタン又は窒化チタンから成る。
[0023]ある実施形態では、膜130は、少なくとも1つの特徴110上に共形的に形成される。本書で使用する「共形性(conformal)」又は「共形的(conformally)」という用語は、膜の平均的な厚みに対して、1%未満の変形を有する厚みで露出面に付着して、その面を均一に覆う層のことを指す。例えば、1000Åの厚さの膜は、厚さにおいて10Å未満の変形を有することになる。この厚み及び変形は、凹部の端部、角部、側部、及び底部を含む。例えば、本開示の様々な実施形態において、ALDによって堆積された共形層は、複雑な表面上の本質的に均一な厚みの堆積領域の上にカバレッジをもたらすことになる。
[0024]ある実施形態では、膜130は、連続的な膜である。本書で使用する「連続」という用語は、堆積層の下層の材料を露出させる間隙又はベアスポット(bare spot)がない状態で露出面全体を覆う層のことを指す。連続層は、膜の総表面積の約1%未満の表面積の間隙又はベアスポットを有し得る。
[0025]ある実施形態では、膜130は、特徴110内でほぼ継目なしに形成される。ある実施形態では、特徴110の幅W内に継目115が形成されうる。継目115は、特徴110の壁114、116の間に形成されるいずれかの間隙、空間又はボイドであってよい。
[0026]膜130をその後膨張させることにより体積膨張を起こすことができ、特徴が充填され、膜130が特徴から延びることが可能になる。図2Bに示すように、膜を膨張させることにより、元の膜130の体積膨張が起こり、特徴が充填される。膜130の膨張は、約10%〜約1000%の範囲、又は約50%〜約800%の範囲、又は約100%〜約700%の範囲であってよい。ある実施形態では、膜130は、約150%、200%、250%、300%又は350%以上の量だけ膨張する。ある実施形態では、膜130は、約300%〜約400%の範囲の量だけ膨張する。図2Bに示すように、膜130の膨張により、継目115が充填されるようになる。
[0027]ある実施形態では、膜130は、金属膜又は金属含有膜を金属酸化膜に変換するために、酸化剤又は酸化条件に暴露することによって膨張させる。酸化剤は、非限定的に、O、O、NO、HO、H、CO、CO、NH、N/Ar、N/H、N/Ar/He及びこれらの組合せを含むいずれかの好適な酸化剤であってよい。ある実施形態では、酸化条件には、熱酸化、プラズマ酸化、遠隔プラズマ酸化、マイクロ波及び高周波(例えば、ICP、CCP)が含まれる。
[0028]ある実施形態では、膜130は、金属膜又は金属含有膜を金属窒化膜に変換するために、窒化剤又は窒化条件に暴露することによって膨張させる。窒化剤は、非限定的に、アンモニア、ヒドラジン、NO、N/Arプラズマ、N/Heプラズマ、N/Ar/Heプラズマ及びこれらの組合せを含むいずれかの好適な窒化剤であってよい。ある実施形態では、窒化条件には、熱窒化、プラズマ窒化、遠隔プラズマ窒化、マイクロ波及び高周波(例えば、ICP、CCP)が含まれる。
[0029]ある実施形態では、膜130は、金属膜又は金属含有膜を金属ケイ化膜に変換するために、ケイ化剤又はケイ化条件に暴露することによって膨張させる。ケイ化剤は、非限定的に、シラン、ジシラン、トリシラン、テトラシラン、ペンタシラン、ヘキサシラン、トリメチルシラン、トリメチルシリル置換基を有する化合物及びこれらの組合せを含むいずれかの好適なケイ化剤であってよい。ある実施形態では、ケイ化条件には、熱ケイ化、プラズマケイ化、遠隔プラズマケイ化、マイクロ波及び高周波(例えば、ICP、CCP)が含まれる。
[0030]ある実施形態では、膜130は、金属膜又は金属含有膜を金属ゲルマニウム化膜に変換するために、ゲルマニウム化剤又ゲルマニウム化条件に暴露することによって膨張させる。ゲルマニウム化剤は、非限定的に、ゲルマン、ジゲルマン、トリゲルマン、テトラゲルマン、ペンタゲルマン、ヘキサゲルマン、トリメチルゲルマニウム、トリメチルゲルマニル置換基を有する化合物及びこれらの組合せを含むいずれかの好適なゲルマニウム化剤であってよい。ある実施形態では、ゲルマニウム化条件には、熱ゲルマニウム化、プラズマゲルマニウム化、遠隔プラズマゲルマニウム化、マイクロ波及び高周波(例えば、ICP、CCP)が含まれる。
[0031]膜の処理、又は膜130の膨張は、例えば膜の組成及び膨張剤に応じて、いずれかの好適な温度で行われうる。ある実施形態では、膜膨張は、約25℃〜約1100℃の範囲内の温度で行われる。ある実施形態では、膨張は、約250℃、約300℃、約350℃、約400℃、約450℃、約500℃又は約550℃以上の温度で行われる。
[0032]ある実施形態では、膜130を、約25Å〜約200Åの範囲内、又は約50Å〜約150Åの範囲内の厚さだけ堆積させる。一または複数の実施形態では、膜130を、約50Åの厚さだけ堆積させ、膜には実質的に継目が形成されない。継目の形成は、特徴110が膜で充填される前に、膜の厚みが特徴の上部で閉じるところで起きる。ある実施形態では、基板表面は、少なくとも1つの特徴の側壁間に継目を有する膜を有する。これに関連して使用する「間(between)」という用語は、継目と、特徴の側壁との間の継目の両側にいくらかの膜があることを意味する。継目は、側壁のぴったり中心であることに限定されない。
[0033]例えば酸化による膜130の膨張中に、基板表面120の上部に間隙140が形成される。間隙140は、酸化環境と一致する、あるいは異なる組成のものであってよい内容物を有しうる。例えば、窒素プラズマを使用した酸化環境では、窒素環境による間隙140が形成されうる。膨張剤は、間隙140のサイズ及び内容物に影響を与えうる。例えば、膜を膨張させるのに窒化剤が使用された場合、間隙140には窒素が含まれうる。
[0034]図3に示すように、膨張中は、特徴上部の特徴形状の忠実度が保たれるため、膜130は特徴110からまっすぐ上に成長する。これに関連して使用する「まっすぐ上」という用語は、膜により間隙140周囲に表面144が形成され、特徴の側壁114に隣接する表面144の一部が側壁114とほぼ同一平面上にあることを意味する。表面144は、側壁114と同一平面上にあり、側壁114と表面144の接合部に形成される角度は±10°である。この種の膨張は、等方的に成長してマッシュルーム状の上部を形成することが予期されていた。まっすぐのセグメント142を形成するような膜130の膨張は、予期されていなかった。
[0035]ある実施形態では、膨張前に膜130にドーパントがドープされる。ドーパントは、膜130の形成と同時に、あるいは膜の堆積に連続して別のプロセスで膜130の中に組み込まれうる。例えば、膜130の堆積は、同じプロセスチャンバ又は異なるプロセスチャンバのいずれかで別々のプロセスにおいて膜130にドーパントをドープした後で、行うことができる。ある実施形態では、膜130の堆積は、単一プロセスにおいてドーピングとともに行われる。例えば、膜前駆体とドーパントを処理チャンバの中へ同時に流して、膜130を形成することができる。
[0036]ある実施形態は、オプションの処理プロセスを含む。処理プロセスは、膜の幾つかのパラメータを改善するために膜130を処理する。ある実施形態では、処理プロセスは、膜をアニーリングすることを含む。ある実施形態では、処理は、堆積及び/又は還元に使用されるのと同じプロセスチャンバでのインシトゥ(その場)アニールによって実施されうる。好適なアニーリング処理には、非限定的に、急速熱処理(RTP)又は急速熱アニール(RTA)、スパイクアニール、又はUV硬化、又は電子ビーム硬化及び/又はレーザアニールが含まれる。アニール温度は、約500℃〜900℃の範囲内でありうる。アニール中の環境の組成物には、H、Ar、He、N、NH、SiH等の一または複数が含まれうる。アニール中の圧力は、約100mTorr〜約760Torr(1atm)の範囲内であってよい。
[0037]プロセスを酸化と称したが、当業者には、本開示が酸化反応で膜を膨張させることに限定されないことが理解されるだろう。様々な実施形態を表すのに酸化反応を使用することは便宜上のためだけであり、本開示の範囲を限定するものではない。図4を参照する。ある実施形態では、特徴110の上部(まっすぐなセグメント142)における酸化量は、底部131における酸化量よりも大きい。ある実施形態では、特徴110の底部131における膜130の酸化はわずか、あるいはまったくない。図5A〜5Cに、特徴110mの底部、例えばトレンチに膜を堆積させる方法を示す。膜130は、いずれかの好適な技法によって堆積される。例えば、図5Aにおいては、原子層堆積によって基板上にタングステン膜を堆積させることができる。図5Bの膜130は、酸化し膨張して、特徴110を充填する。膜130の上部142は、堆積金属(例えば、酸化タングステン)の酸化物を含み、膜130の底部131は、酸化されないまま(例えばタングステン金属)である。上部142と底部131との間の差を利用して、基板から選択的に材料をエッチングすることができる。図5Cに示すように、膜130が、酸化物に対して選択的なエッチプロセスのために堆積された場合、上部142の酸化膜を除去して、底部131の金属膜を残すことができる。
[0038]図6A〜6Cに、本開示の別の実施形態を示す。図6Aに、少なくとも1つの特徴(例えば、トレンチ)110を有する基板100を示す。図6Bに示すように、金属膜130は、特徴110の底部に堆積する。図6Cにおいて膜130を酸化させることにより、膜が膨張して特徴110が充填されうる。
[0039]図7A〜7Dに、自己整合ビアが形成される、本開示の別の実施形態を示す。図7Aでは、酸化膜130を有する基板が提供されている。図7Bに示すように、基板100の表面120から膜130の上部を除去するために、研磨又はエッチプロセスが実施されうる。膜130は、特徴110内に特徴110を充填するように残る。図7Cに示すように、膜130を次に酸化させて、膜130を上向きに成長させることができる。膜130の側面は特徴110の側面とほぼ同一平面上のままとなるため、特徴110から柱が延びた状態になる。物質層160が、基板100の表面120上に堆積される。図7Dに示すように、膜130を(例えば、エッチングによって)除去して、特徴110が特徴110の上部と整合した物質層160を有するようにすることができる。
[0040]図4〜図7Dに示す実施形態の酸化反応は、窒化反応、ケイ化反応、又はゲルマニウム化反応であってよい。当業者には、他のプロセス及び反応を利用して、特徴内の膜を膨張させる、あるいは膜をまっすぐ上に成長させることができることが理解されるだろう。
[0041]一又は複数の実施形態により、基板に、層の形成に先立って、及び/又は層の形成後に処理が施される。この処理は、同じチャンバ内、又は、一又は複数の別個の処理チャンバ内で実施されうる。一部の実施形態では、基板は、第1のチャンバから、更なる処理のために別個の第2のチャンバに移動される。基板は、第1のチャンバから別個の処理チャンバに直接移動されうるか、又は、第1のチャンバから一又は複数の移送チャンバに移動され、次いで別個の処理チャンバへと移動されうる。したがって、処理装置は、移送ステーションと連通している複数のチャンバを備えうる。この種の装置は「クラスタツール(cluster tool)」又は「クラスタシステム(clustered system)」などと称されうる。
[0042]クラスタツールは概して、基板の中心検出及び配向、ガス抜き、アニール処理、堆積、及び/又はエッチングを含む様々な機能を実行する、複数のチャンバを備えるモジュールシステムである。一または複数の実施形態によれば、クラスタツールは、少なくとも第1のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、処理チャンバとロードロックチャンバの間で基板を往復搬送することができるロボットを収容していてよい。移送チャンバは通常、真空条件で維持されており、基板を、あるチャンバから、別のチャンバ及び/またはクラスタツールの前端部に位置付けられたロードロックチャンバへ往復搬送するための、中間ステージを提供している。本発明のために適合されうる二つのよく知られたクラスタツールは、Centura(登録商標)及びEndura(登録商標)であり、両方とも、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。しかしながら、チャンバの実際の配置及び組合せは、本書に記載のプロセスの特定のステップを実施する目的で変更することが可能である。使用されうる他の処理チャンバは、周期的層堆積(CLD)、原子層堆積(ALD)、化学気相堆積(CVD)、物理的気相堆積(PVD)、エッチング、予洗浄、化学洗浄、RTPなどの熱処理、プラズマ窒化、脱ガス、配向決め、ヒドロキシル化、及びその他の基板処理を含むが、それらに限定されるわけではない。クラスタツールのチャンバ内でプロセスを実行することにより、後続膜の堆積に先立って酸化を起こすことなく、空気中の不純物による基板の表面汚染を回避しうる。
[0043]一又は複数の実施形態によると、基板は、継続的に真空条件又は「ロードロック」条件の下にあり、あるチャンバから次のチャンバへと移動されるときに周囲空気に曝露されない。したがって、移送チャンバは、真空下にあり、真空圧力下で「ポンプダウン」される。処理チャンバ又は移送チャンバ内には、不活性ガスが存在し得る。一部の実施形態では、反応体の一部又は全部を除去するために、不活性ガスがパージガスとして使用される。一又は複数の実施形態により、反応体が堆積チャンバから、移送チャンバにかつ/又は追加の処理チャンバに移動することを防止するために、堆積チャンバの出口にパージガスが注入される。ゆえに、不活性ガスの流れがチャンバの出口にカーテンを形成する。
[0044]基板は、単一の基板堆積チャンバ内で処理されてよく、この単一の基板堆積チャンバでは、別の基板が処理される前に単一の基板がローディングされ、処理され、かつアンローディングされる。基板は、複数の基板が個々に、チャンバの第一部分の中へとローディングされ、チャンバを通って移動し、かつ、チャンバの第二部分からアンローディングされる、コンベヤシステムに類似した連続的な様態で処理されることも可能である。チャンバ及び関連するコンベヤシステムの形状により、直線経路又は湾曲経路が形成されうる。加えて、処理チャンバはカルーセルであってよく、このカルーセルにおいて、複数の基板が、中心軸の周りで移動され、かつ、カルーセル経路全体を通じて堆積、エッチング、アニール処理、洗浄などのプロセスに曝露される。
[0045]処理中、基板は加熱又は冷却されてもよい。そうした加熱または冷却は、限定されないが、基板支持体の温度を変化させること、及び、基板表面へ加熱されたまたは冷却されたガスを流すことを含む、任意の適切な手段によって、達成することができる。ある実施形態では、基板支持体は、伝導的に基板温度を変化させるように制御することができる、ヒータ/クーラを含む。一又は複数の実施形態では、基板温度を局所的に変化させるために、用いられるガス(反応性ガス或いは不活性ガス)が加熱又は冷却される。一部の実施形態では、基板温度を対流によって変化させるため、ヒータ/クーラは、基板表面に隣接してチャンバ内に配置される。
[0046]基板はまた、処理中に、静止状態でありうるか、又は回転されうる。回転する基板は、連続的に、又は非連続に段階的に、回転しうる。例えば、基板は、処理全体を通じて回転しうるか、又は、種々の反応性ガス若しくはパージガスへの曝露と曝露との間に、少しずつ回転しうる。処理中に基板を(連続的に或いは段階的に)回転させることは、例えばガス流形状の局所的可変性の影響を最少化することによって、より均一な堆積又はエッチングの生成に役立ちうる。
[0047]この明細書全体を通じて、「一実施形態」、「特定の実施形態」、「一又は複数の実施形態」、又は「実施形態」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも1つの実施形態に含まれることを意味する。ゆえに、この明細書全体の様々な箇所での「一又は複数の実施形態で」、「特定の実施形態で」、「一実施形態で」、又は「実施形態で」などの表現は、必ずしも、本開示の同一の実施形態に言及するものではない。さらに、特定の特徴、構造、材料、又は特性は、一又は複数の実施形態において任意の適切な様態で組み合わせることができる。
[0048]本明細書の開示内容を特定の実施形態を参照しながら説明してきたが、これらの実施形態は本開示の原理及び用途の例示にすぎないことを理解されたい。本開示の精神及び範囲から逸脱することなく、本開示の方法及び装置に対して様々な改変及び変形を行い得ることが、当業者には明らかになろう。ゆえに、本開示は、添付の特許請求の範囲及びその均等物の範囲内である改変例及び変形例を含むことが意図されている。

Claims (15)

  1. 処理する方法であって、
    少なくとも1つの特徴を有する基板表面を提供することであって、前記少なくとも1つの特徴は、前記基板表面から底面までの深さに延び且つ第1の側壁と第2の側壁とによって画定される幅を有する、少なくとも1つの特徴を有する基板表面を提供することと、
    前記基板表面上と、前記少なくとも1つの特徴の前記第1の側壁、第2の側壁、及び底面上に膜を形成することと、
    前記少なくとも1つの特徴を充填するために前記膜を膨張させることと
    を含む方法。
  2. 前記膜を膨張させることにより、前記膜が前記少なくとも1つの特徴からまっすぐ上に膨張する、請求項1に記載の方法。
  3. 前記膜を膨張させることにより、前記基板表面と前記膜との間に間隙が形成される、請求項2に記載の方法。
  4. 前記膜は、Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr又はLaのうちの一または複数を含む、請求項3に記載の方法。
  5. 前記膜を膨張させることは、前記膜をO、O、NO、HO、H、CO、CO、NH、N/Ar、N/He又はN/Ar/Heのうちの一または複数を含む酸化剤、アンモニア、ヒドラジン、NO2又は窒素プラズマのうちの一または複数を含む窒化剤、トリメチルシラン、シラン、ジシラン、及び/又はゲルマニウムを含む化合物のうちの一または複数を含むケイ化剤に暴露することを含む、請求項4に記載の方法。
  6. 前記膜を膨張させることは、約300℃を上回る温度で行われる、請求項1に記載の方法。
  7. 堆積された前記膜は、共形性である、請求項1に記載の方法。
  8. 前記特徴は、10:1以上のアスペクト比を有する、請求項1に記載の方法。
  9. 前記膜にドーパントをドーピングすることを更に含む、請求項1に記載の方法。
  10. 前記膜をドーピングすることは、前記膜を形成することと共に行われる、請求項8に記載の方法。
  11. 前記膜をドーピングすることは、前記膜を形成することに連続して実施される、請求項8に記載の方法。
  12. 前記膜を処理することを更に含む、請求項1に記載の方法。
  13. 前記膜を処理することは、前記膜をアニーリングすることを含む、請求項11に記載の方法。
  14. 前記膜を形成することにより、前記少なくとも1つの特徴に継目が形成されない、請求項1に記載の方法。
  15. 処理する方法であって、
    少なくとも1つの特徴を有する基板表面を提供することであって、前記少なくとも1つの特徴は前記基板表面から底面までの深さに延び且つ第1の側壁と第2の側壁とによって画定される幅を有し、前記基板表面は前記少なくとも1つの特徴を充填し且つ前記基板表面の上に延びている膜を含む、少なくとも1つの特徴を有する基板表面を提供することと、
    前記特徴内の前記基板表面と膜が露出したままになるように、前記基板表面の上の前記膜を除去することと、
    前記少なくとも1つの特徴から延びている前記膜の柱を形成するために、前記特徴内の前記膜を膨張させて前記膜をまっすぐ上に成長させることと、
    前記基板表面上に物質層を形成することと、
    前記少なくとも1つの特徴の上に前記物質層が残るように、前記膜の前記柱を除去することと
    を含む方法。
JP2018564953A 2016-06-14 2017-06-13 金属及び金属含有化合物の酸化体積膨張 Pending JP2019521518A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662349879P 2016-06-14 2016-06-14
US62/349,879 2016-06-14
PCT/US2017/037141 WO2017218462A1 (en) 2016-06-14 2017-06-13 Oxidative volumetric expansion of metals and metal containing compounds

Publications (1)

Publication Number Publication Date
JP2019521518A true JP2019521518A (ja) 2019-07-25

Family

ID=60573002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018564953A Pending JP2019521518A (ja) 2016-06-14 2017-06-13 金属及び金属含有化合物の酸化体積膨張

Country Status (6)

Country Link
US (2) US10319624B2 (ja)
JP (1) JP2019521518A (ja)
KR (1) KR20190005258A (ja)
CN (1) CN109314079A (ja)
TW (2) TWI680535B (ja)
WO (1) WO2017218462A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020530663A (ja) * 2017-08-13 2020-10-22 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 自己整合高アスペクト比構造及びその作製方法
JP2020534681A (ja) * 2017-09-16 2020-11-26 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated シリサイド化による金属含有膜の体積膨張
JP2021091082A (ja) * 2019-10-28 2021-06-17 株式会社村田製作所 密度を高めたmems素子
JP2021516447A (ja) * 2018-03-06 2021-07-01 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 金属カルコゲナイドピラーを形成する方法
JP2023517888A (ja) * 2020-03-12 2023-04-27 アプライド マテリアルズ インコーポレイテッド 基板の間隙充填方法
JP2023156152A (ja) * 2022-04-12 2023-10-24 東京エレクトロン株式会社 成膜方法及び処理装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
WO2018222771A1 (en) 2017-06-02 2018-12-06 Applied Materials, Inc. Dry stripping of boron carbide hardmask
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
US10720341B2 (en) 2017-11-11 2020-07-21 Micromaterials, LLC Gas delivery system for high pressure processing chamber
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
TW202321493A (zh) * 2017-12-20 2023-06-01 美商應用材料股份有限公司 金屬薄膜之高壓氧化
JP7299898B2 (ja) 2018-01-24 2023-06-28 アプライド マテリアルズ インコーポレイテッド 高圧アニールを用いたシーム修復
KR20190104902A (ko) * 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
CN121398097A (zh) 2018-03-09 2026-01-23 应用材料公司 用于含金属材料的高压退火处理
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
TWI891603B (zh) * 2018-07-06 2025-08-01 美商應用材料股份有限公司 矽化物沉積之方法及處理系統
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
KR20210077779A (ko) 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671970A (en) 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
EP0430403B1 (en) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
JPH08288407A (ja) * 1995-04-12 1996-11-01 Sony Corp 半導体メモリ装置およびその製造方法
US5872052A (en) * 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
KR100223334B1 (ko) 1996-06-29 1999-10-15 김영환 반도체소자의 금속배선형성방법
US6143653A (en) 1998-10-04 2000-11-07 Promos Technologies, Inc. Method of forming tungsten interconnect with tungsten oxidation to prevent tungsten loss
KR20000026588A (ko) 1998-10-21 2000-05-15 윤종용 콘택홀을 갖는 반도체 장치 및 그 제조방법
US6130151A (en) 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
JP2001015479A (ja) 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
KR20020020969A (ko) 1999-08-18 2002-03-16 추후제출 반도체 웨이퍼 상에 구리 피처를 제조하는 방법
US6576113B1 (en) 1999-10-29 2003-06-10 California Institute Of Technology Method of electroplating of high aspect ratio metal structures into semiconductors
US6373087B1 (en) 2000-08-31 2002-04-16 Agere Systems Guardian Corp. Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses
US7192803B1 (en) 2000-10-13 2007-03-20 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with simultaneously formed interconnect and connection joint
US6653200B2 (en) 2001-01-26 2003-11-25 Applied Materials, Inc. Trench fill process for reducing stress in shallow trench isolation
JP2002252281A (ja) 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US6528884B1 (en) 2001-06-01 2003-03-04 Advanced Micro Devices, Inc. Conformal atomic liner layer in an integrated circuit interconnect
US7279119B2 (en) 2001-06-14 2007-10-09 Ppg Industries Ohio, Inc. Silica and silica-based slurry
WO2003083167A1 (en) 2002-03-28 2003-10-09 President And Fellows Of Harvard College Vapor deposition of silicon dioxide nanolaminates
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7211844B2 (en) 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
DE112004002798B4 (de) * 2004-03-16 2015-03-26 Ishikawajima-Harima Heavy Industries Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
US7521378B2 (en) 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US20060172536A1 (en) 2005-02-03 2006-08-03 Brown Karl M Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece
WO2006118003A1 (ja) * 2005-04-28 2006-11-09 Hitachi Metals, Ltd. 窒化珪素基板、その製造方法、それを用いた窒化珪素配線基板及び半導体モジュール
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007005381A (ja) 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd プラズマエッチング方法、及びプラズマエッチング装置
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7351648B2 (en) * 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7368394B2 (en) 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7432195B2 (en) * 2006-03-29 2008-10-07 Tokyo Electron Limited Method for integrating a conformal ruthenium layer into copper metallization of high aspect ratio features
US7288463B1 (en) 2006-04-28 2007-10-30 Novellus Systems, Inc. Pulsed deposition layer gap fill with expansion material
US7956465B2 (en) 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7625820B1 (en) * 2006-06-21 2009-12-01 Novellus Systems, Inc. Method of selective coverage of high aspect ratio structures with a conformal film
JP2008108757A (ja) 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US7598170B2 (en) 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
US20080242097A1 (en) 2007-03-28 2008-10-02 Tim Boescke Selective deposition method
US20090017631A1 (en) 2007-06-01 2009-01-15 Bencher Christopher D Self-aligned pillar patterning using multiple spacer masks
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US20090072409A1 (en) 2007-09-14 2009-03-19 International Business Machines Corporation Interconnect Structures Incorporating Air-Gap Spacers
US7541297B2 (en) 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US20100330805A1 (en) 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
US7985977B2 (en) 2007-12-11 2011-07-26 Hvvi Semiconductors, Inc. Sacrificial pillar dielectric platform
KR101477661B1 (ko) 2008-07-17 2014-12-31 삼성전자주식회사 텅스텐 재성장을 통한 심 없는 텅스텐 패턴 및 그 패턴형성 방법
US8169031B2 (en) 2008-08-26 2012-05-01 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects
US8101456B2 (en) 2008-10-01 2012-01-24 International Business Machines Corporation Method to reduce a via area in a phase change memory cell
KR101026486B1 (ko) 2008-10-22 2011-04-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP5133852B2 (ja) 2008-11-13 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
KR101534678B1 (ko) 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 rta 처리하고, rto 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US8435830B2 (en) 2009-03-18 2013-05-07 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US8575753B2 (en) * 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
JP2011060803A (ja) 2009-09-07 2011-03-24 Toshiba Corp 半導体装置
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
US8274065B2 (en) 2009-10-19 2012-09-25 Macronix International Co., Ltd. Memory and method of fabricating the same
US8778749B2 (en) 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
JP2011233922A (ja) 2011-07-20 2011-11-17 Ihi Corp 素子間分離領域の形成方法
US8946082B2 (en) 2011-09-16 2015-02-03 GlobalFoundries, Inc. Methods for forming semiconductor devices
KR20130046664A (ko) 2011-10-28 2013-05-08 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102131581B1 (ko) * 2012-03-27 2020-07-08 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US8860001B2 (en) 2012-04-09 2014-10-14 Freescale Semiconductor, Inc. ReRAM device structure
US20140029181A1 (en) 2012-07-27 2014-01-30 Florian Gstrein Interlayer interconnects and associated techniques and configurations
US9245987B2 (en) 2012-11-29 2016-01-26 Micron Technology, Inc. Semiconductor devices and fabrication methods
US8901607B2 (en) 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9312220B2 (en) 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps
US9178011B2 (en) 2013-03-13 2015-11-03 Intermolecular, Inc. Deposition of anisotropic dielectric layers orientationally matched to the physically separated substrate
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
US9012322B2 (en) 2013-04-05 2015-04-21 Intermolecular, Inc. Selective etching of copper and copper-barrier materials by an aqueous base solution with fluoride addition
US9040421B2 (en) 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
US9219007B2 (en) 2013-06-10 2015-12-22 International Business Machines Corporation Double self aligned via patterning
US9793159B2 (en) 2013-09-27 2017-10-17 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (BEOL) interconnects
CN105518837B (zh) 2013-09-27 2019-04-16 英特尔公司 用于后段(beol)互连的自对准过孔及插塞图案化
US20150111374A1 (en) 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9362413B2 (en) 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
US9312168B2 (en) 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US9219033B2 (en) * 2014-03-21 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Via pre-fill on back-end-of-the-line interconnect layer
JP6297884B2 (ja) 2014-03-28 2018-03-20 東京エレクトロン株式会社 タングステン膜の成膜方法
KR102377372B1 (ko) 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법
US9368395B1 (en) 2014-05-06 2016-06-14 Globalfoundries Inc. Self-aligned via and air gap
US9299745B2 (en) 2014-05-08 2016-03-29 GlobalFoundries, Inc. Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same
US9281382B2 (en) 2014-06-04 2016-03-08 Stmicroelectronics, Inc. Method for making semiconductor device with isolation pillars between adjacent semiconductor fins
US9627318B2 (en) 2014-06-16 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure with footing region
US9679852B2 (en) 2014-07-01 2017-06-13 Micron Technology, Inc. Semiconductor constructions
US9754935B2 (en) * 2014-08-07 2017-09-05 International Business Machines Corporation Raised metal semiconductor alloy for self-aligned middle-of-line contact
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
US9356047B2 (en) 2014-08-18 2016-05-31 Globalfoundries Inc. Integrated circuits with self aligned contact structures for improved windows and fabrication methods
US9508642B2 (en) 2014-08-20 2016-11-29 Globalfoundries Inc. Self-aligned back end of line cut
US9349637B2 (en) 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9735030B2 (en) 2014-09-05 2017-08-15 Fujifilm Planar Solutions, LLC Polishing compositions and methods for polishing cobalt films
US9515085B2 (en) 2014-09-26 2016-12-06 Sandisk Technologies Llc Vertical memory device with bit line air gap
US20160111342A1 (en) 2014-10-17 2016-04-21 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US10727122B2 (en) 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
CN107112212B (zh) 2014-12-22 2021-03-12 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
US20160260779A1 (en) 2015-03-06 2016-09-08 Kabushiki Kaisha Toshiba Non-volatile resistive random access memory device
US9362165B1 (en) 2015-05-08 2016-06-07 Globalfoundries Inc. 2D self-aligned via first process flow
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9716065B2 (en) 2015-09-14 2017-07-25 International Business Machines Corporation Via bottom structure and methods of forming
US9721888B2 (en) 2015-12-08 2017-08-01 International Business Machines Corporation Trench silicide with self-aligned contact vias
US10163704B2 (en) 2015-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9837314B2 (en) 2016-02-02 2017-12-05 Tokyo Electron Limited Self-alignment of metal and via using selective deposition
US11127629B2 (en) 2016-05-17 2021-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
KR20190047139A (ko) 2016-09-30 2019-05-07 어플라이드 머티어리얼스, 인코포레이티드 자가-정렬 비아들을 형성하는 방법들
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
TW201833991A (zh) 2016-11-08 2018-09-16 美商應用材料股份有限公司 自對準圖案化之方法
US10403542B2 (en) 2017-06-10 2019-09-03 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228568B2 (ja) 2017-08-13 2023-02-24 アプライド マテリアルズ インコーポレイテッド 自己整合高アスペクト比構造及びその作製方法
JP2020530663A (ja) * 2017-08-13 2020-10-22 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 自己整合高アスペクト比構造及びその作製方法
JP7305622B2 (ja) 2017-09-16 2023-07-10 アプライド マテリアルズ インコーポレイテッド シリサイド化による金属含有膜の体積膨張
JP2020534681A (ja) * 2017-09-16 2020-11-26 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated シリサイド化による金属含有膜の体積膨張
JP2021516447A (ja) * 2018-03-06 2021-07-01 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 金属カルコゲナイドピラーを形成する方法
JP7064009B2 (ja) 2018-03-06 2022-05-09 アプライド マテリアルズ インコーポレイテッド 金属カルコゲナイドピラーを形成する方法
JP7196891B2 (ja) 2019-10-28 2022-12-27 株式会社村田製作所 密度を高めたmems素子
JP2021091082A (ja) * 2019-10-28 2021-06-17 株式会社村田製作所 密度を高めたmems素子
US11603312B2 (en) 2019-10-28 2023-03-14 Murata Manufacturing Co., Ltd. MEMS element with increased density
JP2023517888A (ja) * 2020-03-12 2023-04-27 アプライド マテリアルズ インコーポレイテッド 基板の間隙充填方法
JP7608470B2 (ja) 2020-03-12 2025-01-06 アプライド マテリアルズ インコーポレイテッド 基板の間隙充填方法
JP2023156152A (ja) * 2022-04-12 2023-10-24 東京エレクトロン株式会社 成膜方法及び処理装置
JP7768649B2 (ja) 2022-04-12 2025-11-12 東京エレクトロン株式会社 成膜方法及び処理装置

Also Published As

Publication number Publication date
KR20190005258A (ko) 2019-01-15
TWI729457B (zh) 2021-06-01
TW201810530A (zh) 2018-03-16
TW202011519A (zh) 2020-03-16
WO2017218462A1 (en) 2017-12-21
TWI680535B (zh) 2019-12-21
US10741435B2 (en) 2020-08-11
US20170358483A1 (en) 2017-12-14
US20190259652A1 (en) 2019-08-22
US10319624B2 (en) 2019-06-11
CN109314079A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
US10741435B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
US10699952B2 (en) Deposition and treatment of films for patterning
US10636659B2 (en) Selective deposition for simplified process flow of pillar formation
US11462438B2 (en) Volumetric expansion of metal-containing films by silicidation
JP2023029868A (ja) タングステン柱を形成する方法
US11414751B2 (en) Self-aligned structures from sub-oxides