JP2019219294A - 磁気センサ - Google Patents

Abstract

【課題】外乱磁界を検出するための別の磁気センサを追加することなく、外乱磁界によるダイナミックレンジの縮小を防止あるいは低減することが可能な磁気センサを提供する。【解決手段】検出対象磁界が互いに逆相に印加される磁気抵抗素子ＭＲ１，ＭＲ２と、磁気抵抗素子ＭＲ１，ＭＲ２の抵抗値の差に基づいて、磁気抵抗素子ＭＲ１，ＭＲ２に逆相のキャンセル磁界を与えるフィードバック回路３１と、磁気抵抗素子ＭＲ１，ＭＲ２の抵抗値の和に基づいて、磁気抵抗素子ＭＲ１，ＭＲ２に同相のバイアス磁界を与える磁気バイアス回路３２とを備える。これにより、外乱磁界を検出するための別の磁気センサを追加することなく、外乱磁界によるダイナミックレンジの縮小を防止あるいは低減することが可能となる。フィードバック回路３１によっていわゆるクローズドループ制御が行われることから、磁界の検出感度をほぼ一定に維持することが可能となる。【選択図】図４

Description

本発明は磁気センサに関し、特に、外乱磁界によるダイナミックレンジの縮小を防止あるいは低減することが可能な磁気センサに関する。

磁気抵抗素子を用いた磁気センサは、電流計や磁気エンコーダなどに広く用いられている。特許文献１に記載された磁気センサは、フィードバック電流によって磁気抵抗素子にキャンセル磁界を与えるフィードバックコイル（１１３）を備えており、これによりクローズドループ制御を行っている。また、特許文献１に記載された磁気センサは、調整回路（１３）によって、オフセットの調整が可能とされている。

特許第５８９１５１６号公報

しかしながら、特許文献１に記載された磁気センサは、調整回路によるオフセット及び感度の調整が製造段階で行われるため、実使用時において磁気抵抗素子に対して同相に印加される外乱磁界が変化すると、動作基準点がオフセットし、これによりダイナミックレンジが縮小するという問題があった。

この問題を解決するためには、例えば外乱磁界を検出するための別の磁気センサを設け、その出力信号に基づいて外乱磁界を打ち消すキャンセル磁界を発生させる方法が考えられるが、この場合には、外乱磁界を検出するための別の磁気センサが必要となるため、装置全体が複雑化してしまう。

したがって、本発明は、外乱磁界を検出するための別の磁気センサを追加することなく、外乱磁界によるダイナミックレンジの縮小を防止あるいは低減することが可能な磁気センサを提供することを目的とする。

本発明による磁気センサは、検出対象磁界が互いに逆相に印加される第１及び第２の磁気抵抗素子と、第１及び第２の磁気抵抗素子の抵抗値の差に基づいて、第１及び第２の磁気抵抗素子に逆相のキャンセル磁界を与えるフィードバック回路と、第１及び第２の磁気抵抗素子の抵抗値の和に基づいて、第１及び第２の磁気抵抗素子に同相のバイアス磁界を与える磁気バイアス回路とを備えることを特徴とする。

地磁気などの外乱磁界が第１及び第２の磁気抵抗素子に対して同相に印加されると、これに応じて第１及び第２の磁気抵抗素子の抵抗値の和が変化する。本発明は、この点に着目し、第１及び第２の磁気抵抗素子の抵抗値の和に基づいて、第１及び第２の磁気抵抗素子に同相のバイアス磁界を与えている。これにより、外乱磁界を検出するための別の磁気センサを追加することなく、外乱磁界によるダイナミックレンジの縮小を防止あるいは低減することが可能となる。しかも、本発明においては、第１及び第２の磁気抵抗素子の抵抗値の差に基づいて、第１及び第２の磁気抵抗素子に逆相のキャンセル磁界を与えていることから、いわゆるクローズドループ制御が行われ、これにより磁界の検出感度をほぼ一定に維持することが可能となる。

本発明において、フィードバック回路は、前記抵抗値の差に基づいて第１のフィードバック電流を生成する第１のアンプ回路と、第１のフィードバック電流に基づいてキャンセル磁界を発生させる逆相コイルとを含むものであっても構わない。これによれば、ゲインや位相を適切に設定することによって、正しくクローズドループ制御を行うことができ、磁界の検出感度をほぼ一定に維持することが可能となる。

本発明において、磁気バイアス回路は、基準抵抗と、前記抵抗値の和と基準抵抗の抵抗値との差に基づいて第２のフィードバック電流を生成する第２のアンプ回路と、第２のフィードバック電流に基づいてバイアス磁界を発生させる同相コイルとを含むものであっても構わない。これによれば、基準抵抗の抵抗値を適切に設定することによって、外乱磁界に応じた適切なフィードバック電流を発生させることが可能となる。

本発明による磁気センサは、検出対象磁界が互いに逆相に印加される第３及び第４の磁気抵抗素子をさらに備え、第１及び第２の磁気抵抗素子は直列に接続され、第３及び第４の磁気抵抗素子は直列に接続され、第１のアンプ回路は、第１及び第２の磁気抵抗素子の接続点の電位と、第３及び第４の磁気抵抗素子の接続点の電位との差を検出し、第１及び第４の磁気抵抗素子の接続点と基準抵抗の一端は、いずれも共通の電源に接続され、第２のアンプ回路は、第１及び第４の磁気抵抗素子の接続点の電位と、基準抵抗の一端の電位との差に基づいて、第２のフィードバック電流を生成するものであっても構わない。これによれば、４つの磁気抵抗素子によってフルブリッジ回路が形成されることから、より高いＳＮ比を得ることが可能となる。

本発明において、磁気バイアス回路は、基準抵抗の一端にリセット電位を与えるスイッチをさらに含むものであっても構わない。これによれば、実測を行う前に第１〜第４の磁気抵抗素子をヒステリシスループの所定の初期状態にリセットすることが可能となる。

本発明において、基準抵抗の抵抗値は可変であっても構わない。これによれば、基準抵抗の抵抗値を微調整することが可能となる。この場合、基準抵抗は磁気シールドされた磁気抵抗素子を含むものであっても構わない。これによれば、環境温度による測定値の変化をキャンセルすることが可能となる。

本発明において、磁気バイアス回路は、同相コイルに直列に接続されたダンピング抵抗をさらに含むものであっても構わない。これによれば、磁気バイアス回路の異常発振を防止することが可能となる。

本発明において、磁気バイアス回路は、第１及び第２の磁気抵抗素子に対して同相に印加される外乱磁界をバイアス磁界によってキャンセルするものであっても構わない。これによれば、外乱磁界がほぼゼロである場合と同じ環境で検出対象磁界の検出を行うことが可能となる。

本発明において、磁気バイアス回路は、第１及び第２の磁気抵抗素子に対して同相に印加される外乱磁界をバイアス磁界によって一定に保つものであっても構わない。これによれば、外乱磁界の向き及び強度に関わらず、ほぼ一定の磁気バイアスを印加した状態で検出対象磁界の検出を行うことが可能となる。

本発明による磁気センサは、第１及び第２の磁気抵抗素子が形成され、第１及び第２の磁気抵抗素子の感度軸方向と平行な素子形成面を有するセンサチップと、素子形成面上に配置され、第１の磁気抵抗素子と第２の磁気抵抗素子の間に位置する磁性体ブロックとをさらに備えるものであっても構わない。これによれば、素子形成面に対して垂直方向の磁界が磁性体ブロックによってスプリットされることから、第１及び第２の磁気抵抗素子に対して検出対象磁界を逆相に印加することが可能となる。

この場合、逆相コイルは、第１及び第２の磁気抵抗素子と重なるよう、センサチップに形成されても構わない。これによれば、部品点数を削減することが可能となる。

本発明によれば、クローズドループ制御を実現しつつ、外乱磁界を検出するための別の磁気センサを追加することなく、外乱磁界によるダイナミックレンジの縮小を防止あるいは低減することが可能となる。

図１は、本発明の好ましい実施形態による磁気センサ１０の主要部の構成を説明するための略斜視図である。 図２は、磁気センサ１０の略上面図である。 図３は、図２に示すＡ−Ａ線に沿った略断面図である。 図４は、磁気抵抗素子ＭＲ１〜ＭＲ４に接続されるフィードバック回路３１及び磁気バイアス回路３２の回路図である。 図５は、検出対象磁界と検出電圧Ｖｏｕｔの関係を示すグラフである。 図６は、第１の変形例による磁気バイアス回路３２ａの回路図である。 図７は、第２の変形例による磁気バイアス回路３２ｂの回路図である。 図８は、第３の変形例による磁気バイアス回路３２ｃの回路図である。 図９は、第４の変形例による磁気バイアス回路３２ｄの回路図である。 図１０は、第５の変形例による磁気バイアス回路３２ｅの回路図である。 図１１は、第６の変形例による磁気バイアス回路３２ｆの回路図である。 図１２は、磁界の同相及び逆相の定義を説明するための図である。 図１３は、磁界の同相及び逆相の定義を説明するための図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の好ましい実施形態による磁気センサ１０の主要部の構成を説明するための略斜視図である。また、図２は磁気センサ１０の略上面図であり、図３は図２に示すＡ−Ａ線に沿った略断面図である。

図１〜図３に示すように、本実施形態による磁気センサ１０は、センサチップ２０と、センサチップ２０の素子形成面２１上に配置された磁性体ブロック２２を備えている。センサチップ２０の素子形成面２１はｘｙ平面を構成し、ｚ方向から見て磁性体ブロック２２の一方側には磁気抵抗素子ＭＲ１，ＭＲ３が形成され、ｚ方向から見て磁性体ブロック２２の他方側には磁気抵抗素子ＭＲ２，ＭＲ４が形成されている。

センサチップ２０は略直方体形状を有し、上述の通り、素子形成面２１には４つの磁気抵抗素子ＭＲ１〜ＭＲ４が形成されている。磁気抵抗素子ＭＲ１〜ＭＲ４は、磁界の向き及び強度に応じて電気抵抗が変化する素子であれば特に限定されない。本実施形態においては、磁気抵抗素子ＭＲ１〜ＭＲ４の感度方向（固定磁化方向）は、図２及び図３の矢印Ｐが示す方向（ｘ方向におけるプラス側）に全て揃えられている。

また、センサチップ２０には、ｚ方向から見て磁気抵抗素子ＭＲ１〜ＭＲ４と重なるよう、逆相コイルＣ１が形成されている。逆相コイルＣ１に第１のフィードバック電流Ｉ１を流すと、磁気抵抗素子ＭＲ１，ＭＲ３と重なる部分と、磁気抵抗素子ＭＲ２，ＭＲ４と重なる部分には、第１のフィードバック電流Ｉ１が互いに逆方向に流れる。これにより、図３に示すように、磁気抵抗素子ＭＲ１，ＭＲ３に印加されるキャンセル磁界φ１と、磁気抵抗素子ＭＲ２，ＭＲ４に印加されるキャンセル磁界φ２は互いに逆相となる。図１〜３に示す例では、逆相コイルＣ１が１ターンの導体パターンによって構成されているが、逆相コイルＣ１を複数ターン巻回することによって、逆相コイルＣ１を構成する複数本の導体パターンが磁気抵抗素子ＭＲ１〜ＭＲ４と重なるよう構成しても構わない。また、互いに逆相のキャンセル磁界φ１，φ２を磁気抵抗素子ＭＲ１〜ＭＲ４に印加できる限り、磁気抵抗素子ＭＲ１〜ＭＲ４と逆相コイルＣ１は重なっていなくても構わない。さらに、逆相コイルＣ１をセンサチップ２０に形成することは必須でなく、センサチップ２０の外部に逆相コイルＣ１を設けても構わない。

磁性体ブロック２２は、フェライトなど透磁率の高い軟磁性材料からなる集磁体である。磁性体ブロック２２は、平面視で、つまりｚ方向から見て、磁気抵抗素子ＭＲ１，ＭＲ３と磁気抵抗素子ＭＲ２，ＭＲ４との間に配置されており、ｚ方向を長手方向とする直方体形状を有している。図３に示すように、磁性体ブロック２２はｚ方向の検出対象磁界φを集め、これをｘ方向における両側にスプリットさせる役割を果たす。ｚ方向の検出対象磁界φは、本実施形態による磁気センサ１０が検出すべき検出対象磁界によるものである。その結果、検出対象磁界は、磁気抵抗素子ＭＲ１，ＭＲ３と磁気抵抗素子ＭＲ２，ＭＲ４に対して互いに逆相に印加されることになる。尚、磁性体ブロック２２は、接着剤などを用いてセンサチップ２０に接着されていても構わないし、センサチップ２０とともに図示しない他の実装基板に搭載され、センサチップ２０との相対的な位置関係が固定されているものであっても構わない。

磁気抵抗素子ＭＲ１〜ＭＲ４は、後述するフィードバック回路３１及び磁気バイアス回路３２に接続される。フィードバック回路３１は、上述した逆相コイルＣ１を含んでいる。一方、磁気バイアス回路３２は、図１及び図２に示す同相コイルＣ２を含んでいる。同相コイルＣ２は、ｘ方向から磁気抵抗素子ＭＲ１〜ＭＲ４を挟み込むように配置されている。このため、同相コイルＣ２に電流が流れると、これによって生じる磁界は、磁気抵抗素子ＭＲ１〜ＭＲ４に対して同相に印加されることになる。同相コイルＣ２は、センサチップ２０の外部に設けても構わないし、センサチップ２０の素子形成面２１上に形成又は搭載しても構わない。図１及び図２に示す例では同相コイルＣ２を２個用いているが、本発明において同相コイルＣ２の数は特に限定されない。また、同相コイルＣ２によって生じる磁界が磁気抵抗素子ＭＲ１〜ＭＲ４に対して同相に印加される限り、同相コイルＣ２の配置についても特に限定されない。例えば、同相コイルＣ２が磁気抵抗素子ＭＲ１〜ＭＲ４を挟み込む位置になくても構わない。

図４は、磁気抵抗素子ＭＲ１〜ＭＲ４に接続されるフィードバック回路３１及び磁気バイアス回路３２の回路図である。

図４に示すように、磁気抵抗素子ＭＲ１〜ＭＲ４はブリッジ回路Ｂを構成する。つまり、磁気抵抗素子ＭＲ１，ＭＲ２は、接続点Ｎ０とグランドＧＮＤとの間に直列に接続され、磁気抵抗素子ＭＲ１と磁気抵抗素子ＭＲ２の接続点Ｎ１から信号Ｓ１が出力される。同様に、磁気抵抗素子ＭＲ３，ＭＲ４は、接続点Ｎ０とグランドＧＮＤとの間に直列に接続され、磁気抵抗素子ＭＲ３と磁気抵抗素子ＭＲ４の接続点Ｎ２から信号Ｓ２が出力される。信号Ｓ１，Ｓ２は、フィードバック回路３１を構成する第１のアンプ回路Ａ１に入力され、これにより、信号Ｓ１と信号Ｓ２の電位差に基づいて第１のフィードバック電流Ｉ１が生成される。接続点Ｎ０は、抵抗Ｒ１を介して電源ＶＤＤに接続されている。

上述の通り、磁気抵抗素子ＭＲ１，ＭＲ３と磁気抵抗素子ＭＲ２，ＭＲ４に対しては、検出対象磁界が互いに逆相に印加されることから、例えば、磁気抵抗素子ＭＲ１，ＭＲ３の抵抗値が磁気抵抗素子ＭＲ２，ＭＲ４の抵抗値よりも低くなればＳ１＞Ｓ２となり、逆に、磁気抵抗素子ＭＲ１，ＭＲ３の抵抗値が磁気抵抗素子ＭＲ２，ＭＲ４の抵抗値よりも高くなればＳ１＜Ｓ２となる。信号Ｓ１，Ｓ２の電位差により、第１のアンプ回路Ａ１から逆相コイルＣ１に第１のフィードバック電流Ｉ１が流れる。

上述の通り、逆相コイルＣ１は、磁気抵抗素子ＭＲ１，ＭＲ３と磁気抵抗素子ＭＲ２，ＭＲ４に逆相のキャンセル磁界φ１，φ２を与えるようレイアウトされている。これにより、逆相コイルＣ１に第１のフィードバック電流Ｉ１が流れると、検出対象磁界φが打ち消され、磁気抵抗素子ＭＲ１，ＭＲ３と磁気抵抗素子ＭＲ２，ＭＲ４に与えられる逆相の磁界は、検出対象磁界φにかかわらずほぼゼロとなる。そして、第１のフィードバック電流Ｉ１は、出力抵抗Ｒｏによって電流電圧変換され、検出対象磁界φの強度に比例した検出電圧Ｖｏｕｔが生成される。このようなクローズドループ制御により、磁気センサ１０の検出感度は、ほぼ一定に保たれる。

本実施形態においては、このようなブリッジ回路Ｂに磁気バイアス回路３２がさらに接続される。磁気バイアス回路３２は、信号Ｓ０及び基準電位Ｖｒｅｆに基づいて第２のフィードバック電流Ｉ２を生成する第２のアンプ回路Ａ２と、基準電位Ｖｒｅｆを生成する抵抗Ｒ２，Ｒ３と、第２のフィードバック電流Ｉ２が供給される同相コイルＣ２からなる。信号Ｓ０は、接続点Ｎ０の電位であり、そのレベルは、磁気抵抗素子ＭＲ１〜ＭＲ４からなるブリッジ回路Ｂの合成抵抗値によって決まる。抵抗Ｒ２，Ｒ３は、電源ＶＤＤとグランドＧＮＤとの間に直列に接続されており、両者の接続点Ｎ３から基準電位Ｖｒｅｆが取り出される。抵抗Ｒ２は、抵抗Ｒ１と同じ抵抗値を有している。また、抵抗Ｒ３の抵抗値は、ブリッジ回路Ｂの合成抵抗の目標値に設定されており、これにより抵抗Ｒ３は基準抵抗として機能する。

ここで地磁気などの外乱磁界がｘ方向に生じると、この外乱磁界は磁気抵抗素子ＭＲ１〜ＭＲ４に対して同相に印加されるため、ブリッジ回路Ｂの合成抵抗値が変化する。これは、外乱磁界による磁気抵抗素子ＭＲ１〜ＭＲ４の抵抗値の変化方向（増減の方向）が同じだからである。このため、外乱磁界が存在すると、外乱磁界がゼロである場合と比べてブリッジ回路Ｂの合成抵抗値が低下または増大し、その結果、信号Ｓ０のレベルが変化する。これに対し、基準電位Ｖｒｅｆのレベルは一定であることから、第２のアンプ回路Ａ２によって生成される第２のフィードバック電流Ｉ２の電流量及び方向は、外乱磁界の向き及び強度に連動したものとなる。

そして、第２のフィードバック電流Ｉ２が同相コイルＣ２に流れると、同相コイルＣ２からは外乱磁界を打ち消す方向にバイアス磁界が発生する。同相コイルＣ２によって生じるバイアス磁界は、磁気抵抗素子ＭＲ１〜ＭＲ４に対して同相に印加されるため、外乱磁界がキャンセルされる。これにより、磁気抵抗素子ＭＲ１〜ＭＲ４は、外乱磁界がほぼゼロである場合と同じ環境で検出対象磁界の検出を行うことが可能となる。

図５は、検出対象磁界と検出電圧Ｖｏｕｔの関係を示すグラフである。図５に示す特性Ｈ０は外乱磁界がゼロである場合の特性を示し、特性Ｈ１，Ｈ２，Ｈ３は外乱磁界が存在する場合の特性を示している。ここで、外乱磁界の強度は、特性Ｈ１，Ｈ２，Ｈ３の順に強い（Ｈ１＜Ｈ２＜Ｈ３）。

図５の特性Ｈ０が示すように、外乱磁界が存在しない場合、検出対象磁界がゼロである時の検出電圧Ｖｏｕｔの値はほぼゼロである。これに対し、外乱磁界が存在する場合には、検出対象磁界がゼロである時の検出電圧Ｖｏｕｔにオフセットが生じ、このオフセットレベルは外乱磁界が強いほど大きくなる。その結果、外乱磁界が強いほど、測定誤差が大きくなるとともに、ダイナミックレンジが縮小する。

しかしながら、本実施形態による磁気センサ１０は、磁気バイアス回路３２を備えていることから、外乱磁界が存在する場合であっても、同相コイルＣ２によって外乱磁界がキャンセルされる。これにより、磁気抵抗素子ＭＲ１〜ＭＲ４は、外乱磁界がほぼゼロである場合と同じ環境で検出対象磁界の検出を行うことができることから、外乱磁界による測定誤差がキャンセルされるとともに、十分なダイナミックレンジを確保することが可能となる。しかも、本実施形態による磁気センサ１０は、磁気抵抗素子ＭＲ１〜ＭＲ４自体が外乱磁界を検出するための磁気センサとして機能することから、外乱磁界を検出するための専用の磁気センサを別途用いる必要もない。

尚、実際に作製された磁気抵抗素子ＭＲ１〜ＭＲ４は、必ずしも理想的な特性を有しているとは限らず、場合によっては、はじめから特性がオフセットしているケースも存在する。このようなオフセットが存在している場合には、同相コイルＣ２によって外乱磁界を完全にキャンセルするのではなく、同相コイルＣ２によるバイアス磁界によって、磁気抵抗素子ＭＲ１〜ＭＲ４に一定の磁気バイアスを印加しても構わない。これは、基準抵抗である抵抗Ｒ３の抵抗値をオフセットさせることにより実現可能である。

以上説明したように、本実施形態による磁気センサ１０は、磁気抵抗素子ＭＲ１〜ＭＲ４に対して同相に印加される磁界を一定に保つ磁気バイアス回路３２を備えていることから、外乱磁界をキャンセルすることができるばかりでなく、所望の特性が得られるよう、磁気抵抗素子ＭＲ１〜ＭＲ４に一定の磁気バイアスを印加することも可能である。これにより、外乱磁界を検出するための別の磁気センサを追加することなく、外乱磁界によるダイナミックレンジの縮小を防止あるいは低減することが可能となる。しかも、磁気抵抗素子ＭＲ１，ＭＲ３と磁気抵抗素子ＭＲ２，ＭＲ４に対して逆相のキャンセル磁界を与えるフィードバック回路３１を備えていることから、クローズドループ制御により、磁気センサ１０の検出感度をほぼ一定に保つことも可能となる。

以下、磁気バイアス回路のいくつかの変形例について説明する。

図６は、第１の変形例による磁気バイアス回路３２ａの回路図である。

図６に示す第１の変形例による磁気バイアス回路３２ａは、電気的な極性が反転している点において、図４に示した磁気バイアス回路３２と相違している。つまり、ブリッジ回路Ｂと抵抗Ｒ１の接続関係が図４に示した磁気バイアス回路３２とは逆であり、且つ、抵抗Ｒ２と抵抗Ｒ３の接続関係が図４に示した磁気バイアス回路３２とは逆である。図６に示す磁気バイアス回路３２ａが例示するように、本発明において磁気バイアス回路の電気的な極性は特に限定されない。

図７は、第２の変形例による磁気バイアス回路３２ｂの回路図である。

図７に示す第２の変形例による磁気バイアス回路３２ｂは、抵抗Ｒ３が固定抵抗Ｒ３１と可変抵抗Ｒ３２の直列接続によって構成されている点において、図４に示した磁気バイアス回路３２と相違している。このような可変抵抗Ｒ３２を用いれば、抵抗Ｒ３の抵抗値の調整を容易に行うことが可能となる。特に、抵抗Ｒ３の抵抗値の大部分が固定抵抗Ｒ３１の抵抗成分からなるよう、固定抵抗Ｒ３１と可変抵抗Ｒ３２の抵抗値を配分すれば、より微調整が容易となる。例えば、ブリッジ回路Ｂのおおよその合成抵抗値Ｒ_Ｂが既知であれば、固定抵抗Ｒ３１の抵抗値をＲ_Ｂよりもやや低い値に設定することにより、可変抵抗Ｒ３２を用いて抵抗Ｒ３の抵抗値を精度良く調整することが可能となる。

尚、図７に示す例では、抵抗Ｒ３を固定抵抗Ｒ３１と可変抵抗Ｒ３２の直列接続によって構成しているが、抵抗Ｒ３を固定抵抗Ｒ３１と可変抵抗Ｒ３２の並列接続によって構成しても構わないし、抵抗Ｒ３を可変抵抗Ｒ３２のみによって構成しても構わない。また、複数の可変抵抗Ｒ３２を用いても構わない。

さらに、固定抵抗Ｒ３１として磁気シールドされた磁気抵抗素子を用いても構わない。これによれば、環境温度に応じた磁気抵抗素子ＭＲ１〜ＭＲ４の抵抗値の変化が固定抵抗Ｒ３１にも反映されるため、温度特性をほぼ一定に保つことが可能となる。但し、固定抵抗Ｒ３１として用いる磁気抵抗素子は、磁界による抵抗値の変化を防止すべく、磁気シールドされている必要がある。また。可変抵抗Ｒ３２が磁気シールドされた磁気抵抗素子であっても構わない。

図８は、第３の変形例による磁気バイアス回路３２ｃの回路図である。

図８に示す第３の変形例による磁気バイアス回路３２ｃは、同相コイルＣ２に対してダンピング抵抗Ｒ４が直列に接続されている点において、図４に示した磁気バイアス回路３２と相違している。このようなダンピング抵抗Ｒ４を同相コイルＣ２に対して直列に接続すれば、同相コイルＣ２に流れる第２のフィードバック電流Ｉ２の異常発振を防止することが可能となる。

図９は、第４の変形例による磁気バイアス回路３２ｄの回路図である。

図９に示す第４の変形例による磁気バイアス回路３２ｄは、抵抗Ｒ３に対してスイッチＳＷが並列に接続されている点において、図４に示した磁気バイアス回路３２と相違している。このようなスイッチＳＷを設ければ、スイッチＳＷを一時的にオンさせることにより、基準電位Ｖｒｅｆを一時的にリセット電位であるグランドＧＮＤに固定することができる。基準電位ＶｒｅｆがグランドＧＮＤに固定されると、ブリッジ回路Ｂの合成抵抗値が最小となるよう、同相コイルＣ２に大きなフィードバック電流Ｉ２が流れることから、このような操作を実測前に行うことにより、第１〜第４の磁気抵抗素子をヒステリシスループの所定の初期状態にリセットすることが可能となる。

図１０は、第５の変形例による磁気バイアス回路３２ｅの回路図である。

図１０に示す第５の変形例による磁気バイアス回路３２ｅは、抵抗Ｒ２に対してスイッチＳＷが並列に接続されている点において、図９に示した第４の変形例による磁気バイアス回路３２ｄと相違している。このようなスイッチＳＷを設ければ、スイッチＳＷを一時的にオンさせることにより、基準電位Ｖｒｅｆを一時的にリセット電位である電源ＶＤＤに固定することができる。基準電位Ｖｒｅｆが電源ＶＤＤに固定されると、ブリッジ回路Ｂの合成抵抗値が最大となるよう、同相コイルＣ２に大きなフィードバック電流Ｉ２が流れることから、このような操作を実測前に行うことにより、第１〜第４の磁気抵抗素子をヒステリシスループの所定の初期状態にリセットすることが可能となる。

図１１は、第６の変形例による磁気バイアス回路３２ｆの回路図である。

図１１に示す第６の変形例による磁気バイアス回路３２ｆは、可変抵抗Ｒ３２に対してスイッチＳＷが並列に接続されている点において、図７に示した磁気バイアス回路３２ｂと相違している。このようなスイッチＳＷを設ければ、スイッチＳＷを一時的にオンさせることにより、基準電位Ｖｒｅｆを通常動作時よりも大幅に低いリセット電位に固定することができる。基準電位Ｖｒｅｆが通常動作時よりも大幅に低いリセット電位に固定されると、ブリッジ回路Ｂの合成抵抗値が十分に小さくなるよう、同相コイルＣ２に大きなフィードバック電流Ｉ２が流れることから、このような操作を実測前に行うことにより、第１〜第４の磁気抵抗素子をヒステリシスループの所定の初期状態にリセットすることが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記実施形態では、４つの磁気抵抗素子ＭＲ１〜ＭＲ４を用いてブリッジ回路Ｂを構成しているが、本発明において使用する磁気抵抗素子の数がこれに限定されるものではない。したがって、２個の磁気抵抗素子（例えば、磁気抵抗素子ＭＲ１とＭＲ２）を用い、これらをハーフブリッジ接続することによってブリッジ回路Ｂを構成しても構わない。

また、磁界が「同相」であるか「逆相」であるかは、磁気抵抗素子の感度方向（固定磁化方向）との関係において定義され、単に磁界の向きだけによって決まるものではない。例えば、図１２に示すように、磁気抵抗素子ＭＲ１，ＭＲ２の固定磁化方向（矢印Ｐが示す方向）が互いに同じであれば、（ａ）又は（ｂ）に示すように、磁気抵抗素子ＭＲ１，ＭＲ２に対して磁界が互いに同じ向きであれば「同相」であり、磁気抵抗素子ＭＲ１，ＭＲ２に対して磁界が互いに逆向きであれば「逆相」となる。これに対し、図１３に示すように、磁気抵抗素子ＭＲ１，ＭＲ２の固定磁化方向（矢印Ｐが示す方向）が互いに逆であれば、（ａ）又は（ｂ）に示すように、磁気抵抗素子ＭＲ１，ＭＲ２に対して磁界が互いに逆向きであれば「同相」であり、磁気抵抗素子ＭＲ１，ＭＲ２に対して磁界が互いに同じ向きであれば「逆相」となる。

１０ 磁気センサ
２０ センサチップ
２１ 素子形成面
２２ 磁性体ブロック
３１ フィードバック回路
３２，３２ａ〜３２ｆ 磁気バイアス回路
Ａ１ 第１のアンプ回路
Ａ２ 第２のアンプ回路
Ｂ ブリッジ回路
Ｃ１ 逆相コイル
Ｃ２ 同相コイル
Ｉ１ 第１のフィードバック電流
Ｉ２ 第２のフィードバック電流
ＭＲ１〜ＭＲ４ 磁気抵抗素子
Ｎ０〜Ｎ３ 接続点
Ｐ 固定磁化方向
Ｒ１〜Ｒ３ 抵抗
Ｒ３１ 固定抵抗
Ｒ３２ 可変抵抗
Ｒ４ ダンピング抵抗
Ｓ０〜Ｓ２ 信号
ＳＷ スイッチ
Ｖｏｕｔ 検出電圧
Ｖｒｅｆ 基準電位
φ 検出対象磁界
φ１，φ２ キャンセル磁界

Claims (12)

1. 検出対象磁界が互いに逆相に印加される第１及び第２の磁気抵抗素子と、
   前記第１及び第２の磁気抵抗素子の抵抗値の差に基づいて、前記第１及び第２の磁気抵抗素子に逆相のキャンセル磁界を与えるフィードバック回路と、
   前記第１及び第２の磁気抵抗素子の抵抗値の和に基づいて、前記第１及び第２の磁気抵抗素子に同相のバイアス磁界を与える磁気バイアス回路と、を備えることを特徴とする磁気センサ。
2. 前記フィードバック回路は、前記抵抗値の差に基づいて第１のフィードバック電流を生成する第１のアンプ回路と、前記第１のフィードバック電流に基づいて前記キャンセル磁界を発生させる逆相コイルとを含むことを特徴とする請求項１に記載の磁気センサ。
3. 前記磁気バイアス回路は、基準抵抗と、前記抵抗値の和と前記基準抵抗の抵抗値との差に基づいて第２のフィードバック電流を生成する第２のアンプ回路と、前記第２のフィードバック電流に基づいて前記バイアス磁界を発生させる同相コイルとを含むことを特徴とする請求項２に記載の磁気センサ。
4. 前記検出対象磁界が互いに逆相に印加される第３及び第４の磁気抵抗素子をさらに備え、
   前記第１及び第２の磁気抵抗素子は直列に接続され、
   前記第３及び第４の磁気抵抗素子は直列に接続され、
   前記第１のアンプ回路は、前記第１及び第２の磁気抵抗素子の接続点の電位と、前記第３及び第４の磁気抵抗素子の接続点の電位との差を検出し、
   前記第１及び第４の磁気抵抗素子の接続点と前記基準抵抗の一端は、いずれも共通の電源に接続され、
   前記第２のアンプ回路は、前記第１及び第４の磁気抵抗素子の接続点の電位と、前記基準抵抗の前記一端の電位との差に基づいて、前記第２のフィードバック電流を生成することを特徴とする請求項３に記載の磁気センサ。
5. 前記磁気バイアス回路は、前記基準抵抗の前記一端にリセット電位を与えるスイッチをさらに含むことを特徴とする請求項４に記載の磁気センサ。
6. 前記基準抵抗の抵抗値が可変であることを特徴とする請求項３乃至５のいずれか一項に記載の磁気センサ。
7. 前記基準抵抗が磁気シールドされた磁気抵抗素子を含むことを特徴とする請求項６に記載の磁気センサ。
8. 前記磁気バイアス回路は、前記同相コイルに直列に接続されたダンピング抵抗をさらに含むことを特徴とする請求項３乃至７のいずれか一項に記載の磁気センサ。
9. 前記磁気バイアス回路は、前記第１及び第２の磁気抵抗素子に対して同相に印加される外乱磁界を前記バイアス磁界によってキャンセルすることを特徴とする請求項２乃至８のいずれか一項に記載の磁気センサ。
10. 前記磁気バイアス回路は、前記第１及び第２の磁気抵抗素子に対して同相に印加される外乱磁界を前記バイアス磁界によって一定に保つことを特徴とする請求項２乃至８のいずれか一項に記載の磁気センサ。
11. 前記第１及び第２の磁気抵抗素子が形成され、前記第１及び第２の磁気抵抗素子の感度軸方向と平行な素子形成面を有するセンサチップと、
    前記素子形成面上に配置され、前記第１の磁気抵抗素子と前記第２の磁気抵抗素子の間に位置する磁性体ブロックと、をさらに備えることを特徴とする請求項２乃至１０のいずれか一項に記載の磁気センサ。
12. 前記逆相コイルは、前記第１及び第２の磁気抵抗素子と重なるよう、前記センサチップに形成されていることを特徴とする請求項１１に記載の磁気センサ。

Images