JP2019198036A - Power supply device - Google Patents
Power supply device Download PDFInfo
- Publication number
- JP2019198036A JP2019198036A JP2018092179A JP2018092179A JP2019198036A JP 2019198036 A JP2019198036 A JP 2019198036A JP 2018092179 A JP2018092179 A JP 2018092179A JP 2018092179 A JP2018092179 A JP 2018092179A JP 2019198036 A JP2019198036 A JP 2019198036A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- power supply
- impedance
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Electronic Switches (AREA)
Abstract
【課題】短絡などの異常発生時に、半導体スイッチへの印加電圧の低下を抑制できる電力供給装置を提供する。【解決手段】電源１の電力を負荷回路２に供給する電力供給装置１００であって、電源１からの電力を負荷回路２に供給する電力供給線に接続されている半導体スイッチ１１аと、半導体スイッチ１１аのオン、オフを制御し、半導体スイッチ１１аの状態及び電力供給線の状態を検知するコントローラ３０とを備え、半導体スイッチ１１аは、電源から動作電圧を得ており、半導体スイッチ１１аより低電位側に接続された電力供給線上の電位点と基準電位点との間が低インピーダンス状態となった場合に、半導体スイッチ１１аに印加される電圧が、半導体スイッチ１１аの定格範囲内に保たれる。【選択図】 図１Provided is a power supply device capable of suppressing a decrease in voltage applied to a semiconductor switch when an abnormality such as a short circuit occurs. A power supply device (100) that supplies power from a power supply (1) to a load circuit (2), and a semiconductor switch (11a) connected to a power supply line that supplies power from the power supply (1) to the load circuit (2), and a semiconductor switch. The controller 30 includes a controller 30 that controls on / off of the semiconductor switch 11a and detects the state of the semiconductor switch 11a and the state of the power supply line. The semiconductor switch 11a obtains an operating voltage from a power source and is on a lower potential side than the semiconductor switch 11a. The voltage applied to the semiconductor switch 11a is maintained within the rated range of the semiconductor switch 11a when a low impedance state is established between the potential point on the power supply line connected to the node and the reference potential point. [Selection diagram]
Description
本発明は、電源の電力を負荷に供給する電力供給装置に関するものである。 The present invention relates to a power supply device that supplies power from a power source to a load.
電線及び該電線を介して電力が供給される負荷に発生する過電流状態を検出する過電流状態検出回路であって、電線を流れる電流を検出する電流検出部と、電流検出部の検出電流値と、電線が熱的に平衡状態に保たれる上限通電電流値とから、電線Ｈの発熱量の近似値を検出する近似発熱量検出部と、近似発熱量検出部の検出発熱量と電線の熱容量とから、電線の温度上昇を模擬する温度上昇模擬部と、温度上昇模擬部が模擬した温度上昇後の電線の温度と、電線の耐熱限界温度とから、電線乃至負荷を過電流から保護すべき状態であるか否かを判定する保護判定部と、を備える過電流状態検出回路が知られている。 An overcurrent state detection circuit for detecting an overcurrent state generated in an electric wire and a load to which electric power is supplied via the electric wire, a current detection unit for detecting a current flowing through the wire, and a detected current value of the current detection unit And an approximate heating value detection unit that detects an approximate value of the heating value of the wire H from the upper limit energization current value at which the wire is kept in thermal equilibrium, and the detected heating value of the approximate heating value detection unit and the wire From the heat capacity, the temperature rise simulation unit that simulates the temperature rise of the wire, the temperature of the wire after the temperature rise simulated by the temperature rise simulation unit, and the heat resistance limit temperature of the wire are used to protect the wire or load from overcurrent. 2. Description of the Related Art An overcurrent state detection circuit is known that includes a protection determination unit that determines whether or not a power state is present.
上記の過電流状態検出回路では、電源からグランドまでのパワーラインに、パワーＭＯＳＦＥＴと負荷が接続されている。パワーＭＯＳＦＥＴとグランドとの間で短絡が発生し、パワーＭＯＳＦＥＴに印加される電圧が、パワーＭＯＳＦＥＴの動作に必要な電圧以下に低下すると、パワーＭＯＳＦＥＴの動作の安定性が低下する場合がある。 In the overcurrent state detection circuit described above, a power MOSFET and a load are connected to a power line from the power source to the ground. When a short circuit occurs between the power MOSFET and the ground and the voltage applied to the power MOSFET falls below a voltage necessary for the operation of the power MOSFET, the operation stability of the power MOSFET may be lowered.
本発明が解決しようとする課題は、短絡などの異常発生時に、半導体スイッチへの印加電圧の低下を抑制できる電力供給装置を提供することである。 The problem to be solved by the present invention is to provide a power supply device that can suppress a decrease in voltage applied to a semiconductor switch when an abnormality such as a short circuit occurs.
［１］本発明に係る電力供給装置は、電源の電力を負荷回路に供給する電力供給装置であって、前記電源からの電力を前記負荷回路に供給する電力供給線に接続されている半導体スイッチと、前記半導体スイッチのオン、オフを制御し、前記半導体スイッチの状態及び前記電力供給線の状態を検知するコントローラとを備え、前記半導体スイッチは、前記電源から動作電圧を得ており、前記半導体スイッチより低電位側に接続された前記電力供給線上の電位点と基準電位点との間が低インピーダンス状態となった場合に、前記半導体スイッチに印加される電圧が、前記半導体スイッチの定格範囲内に保たれている。
［２］上記発明において、前記半導体スイッチに印加される電圧を前記定格範囲内に保持する電圧保持回路を備え、前記電圧保持回路は、抵抗成分を有し前記半導体スイッチと前記負荷回路との間で、前記電力供給線に接続されてもよい。
［３］上記発明において、前記電圧保持回路より低電位側に接続された前記電力供給線のインピーダンス、及び、前記負荷回路のインピーダンスをゼロとした場合に、下記式（１）を満たしてもよい。
[2] In the above invention, a voltage holding circuit that holds a voltage applied to the semiconductor switch within the rated range is provided, and the voltage holding circuit has a resistance component and is between the semiconductor switch and the load circuit. Then, it may be connected to the power supply line.
[3] In the above invention, when the impedance of the power supply line connected to the lower potential side than the voltage holding circuit and the impedance of the load circuit are set to zero, the following formula (1) may be satisfied. .
本発明によれば、短絡などの異常発生時に、半導体スイッチへの印加電圧の低下を抑制できる。 According to the present invention, it is possible to suppress a decrease in the voltage applied to the semiconductor switch when an abnormality such as a short circuit occurs.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
＜第１実施形態＞
図１は本実施形態における電力供給システムを示すブロック図である。本実施形態における電力供給システムは、バッテリなどの電源から出力される電力を、負荷回路に供給するシステムである。電力供給システムは、例えば電気自動車等の車両に搭載されており、車両に設けられたバッテリの電力を、ランプ、パワーウィンド、ナビゲーションシステム、又は、エアーコンデョナ等の負荷回路に供給する。この電力供給システムは、図１に示すように、電源１、負荷回路２、ハーネス３、電力線４、上位コントローラ５、及び電力供給装置１００を備えている。なお、図１において、Ｚаは電力線４のインピーダンスを示しており、Ｚｂはハーネス３のインピーダンスを示す。
<First Embodiment>
FIG. 1 is a block diagram showing a power supply system in the present embodiment. The power supply system in the present embodiment is a system that supplies power output from a power source such as a battery to a load circuit. The power supply system is mounted on a vehicle such as an electric vehicle, for example, and supplies power from a battery provided in the vehicle to a load circuit such as a lamp, a power window, a navigation system, or an air conditioner. As shown in FIG. 1, the power supply system includes a power source 1, a
電源１は、例えば、車両に搭載される直流電源である、このような電源１としては、鉛電池、ニッケル水素電池、リチウムイオン電池等の２次電池（バッテリ）や、電気二重層キャパシタ等を用いることができる。 The power source 1 is, for example, a DC power source mounted on a vehicle. As such a power source 1, a secondary battery (battery) such as a lead battery, a nickel hydride battery, or a lithium ion battery, an electric double layer capacitor, or the like is used. Can be used.
電源１は、ハーネス３及び電力線４を介して負荷回路２に対して電力を供給している。負荷回路２は、等価的に電気抵抗成分と電気容量成分とを含んで構成されている。本実施形態の負荷回路２は、インダクティブ成分ＬとしてインダクタンスＬを有し、抵抗成分として抵抗Ｒを有し、容量成分としてキャパシタＣを有している。また負荷回路２は、ハーネス３を介して電力供給装置１００に接続されている。電源１と電力供給装置１００との間は、電力線４で接続されている。すなわち、ハーネス３及び電力線４が、電源１からの電力を負荷回路２に供給するための電力供給線に相当する。なお、以下の説明では、ハーネス３及び電力線４により、電源１から負荷回路２に接続される配線を、電力供給線とも称している。負荷回路２は、スイッチングデバイス１１より下流側に接続された回路である。
The power source 1 supplies power to the
抵抗Ｒは、ランプ等の灯火系、ワイパ、ウォッシャ、又はその他ＥＣＵ等の車載機器である。この抵抗Ｒは、一端がハーネス３及びスイッチングデバイス１１を介して電源１に接続されており、他端が接地されている。キャパシタＣは、たとえば、電源１から供給される直流電流を平滑化する平滑キャパシタ、又は、ノイズ吸収用キャパシタである。このキャパシタＣは、一端がハーネス３及びスイッチングデバイス１１を介して電源１に接続されており、他端が接地されている。電源１に対して、抵抗ＲとキャパシタＣは、並列に接続されている。なお、負荷回路２と電源１との間には、ハーネス３，電力線４やスイッチングデバイス１１以外の構成要素が介在していてもよい。また、本実施形態では、抵抗ＲやキャパシタＣの他端は、いずれも接地されているが、特に上述に限定されない。等価的に示した回路モデルにおいて、インタラクティブ成分、抵抗成分と容量成分とが存在していれば、各成分の接続先は特に限定されない。
The resistor R is a lighting system such as a lamp, a wiper, a washer, or other in-vehicle equipment such as an ECU. One end of the resistor R is connected to the power source 1 via the
電力線４は、電源１と、電力供給装置１００に含まれる半導体スイッチ１１との間に接続されている。ハーネス３は、負荷回路２と、電力供給装置１００に含まれる半導体スイッチ１１аとの間に接続されている。電力線４及びハーネス３の形状（主に配線径）は、電源供給システムにおいて許容される許容電流値に応じて設計されている。ここで、電力線４及びハーネス３の配線径について説明する。本実施形態とは異なり、負荷回路２を保護するためには、ヒューズを電力線４に接続することが考えられる。ヒューズは、大電流の導通により配線が切れることで、電流を遮断する。そのため、ヒューズと電気的に接続されている電力線４及びハーネス３は、少なくとも、ヒューズ配線が切れるまでの電流を導通させる必要があるため、電力線４及びハーネス３には、配線径の大きな配線を用いる必要がある。一方、本実施形態では、後述するように、ヒューズが電力線に接続されていないため、従来と比較して、配線径の小さい電力線４及びハーネス３を用いることができる。
The
上位コントローラ５は、車両全体を制御するコントローラである。上位コントローラ５は、ＣＡＮなどの通信網により、電力供給装置１００に設けられたコントローラ３０とつながっている。
The host controller 5 is a controller that controls the entire vehicle. The host controller 5 is connected to the
電力供給装置１００は、電源１と負荷回路２との間の電気的な導通と遮断とを切り替えるスイッチング機能（ドライブ機能）と、スイッチングデバイス１１の状態を診断する自己診断機能と、負荷回路２を保護する負荷保護機能を有している。
The
電力供給装置１００は、図１に示すように、スイッチングデバイス１１、電源レギュレータ２０、コントローラ３０、及び電圧保持回路７０を備えている。スイッチングデバイス１１、電源レギュレータ２０、及びコントローラ３０は弱電用の配線により接続されており、電源レギュレータ２０の出力電流が、コントローラ３０を介して、スイッチングデバイス１１に流れるように、配線網又は配線パターンが形成されている。コントローラ３０は、スイッチングデバイス１１に含まれる各センサ１１ｂと、信号線又は配線パターンで接続されている。
As shown in FIG. 1, the
電力線４には、スイッチングデバイス１１が接続されている。スイッチングデバイス１１は、半導体スイッチ１１аとセンサ１１ｂとを単一のチップでモジュール化したデバイスである。
A switching
半導体スイッチ１１аには、たとえば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体素子を用いることができる。本実施形態では、ｎチャネルのＭＯＳＦＥＴを用いているが、ｐチャネルのＭＯＳＦＥＴでもよい。
For example, a semiconductor element such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor) can be used for the
半導体スイッチ１１аは、ドレイン電極と、ソース電極と、ゲート電極とを有している。半導体スイッチ１１аのドレイン電極は、電力線４を介して電源１と接続されている。半導体スイッチ１１аのソース電極は、センサ１１ｂ及び電圧保持回路７０を介して、電力供給装置１００の出力端子に接続されている。半導体スイッチ１１аのゲート電極は、配線を介してコントローラ３０の駆動部３１に接続されている。この半導体スイッチ１１аは、駆動部３１からゲート電極に出力されるスイッチング信号（駆動電圧）によりオンとオフの切り替えが可能となっている。
The
ゲート電極に、ハイレベルの駆動電圧が入力されると、半導体スイッチ１１аは、ドレイン電極とソース電極との間が導通するオン状態となる。これにより、電源１と負荷回路２との間が導通し、電源１の電力が負荷回路２に供給される。一方、ゲート電極に、ローレベルの駆動電圧が入力されると、半導体スイッチ１１аは、ドレイン電極とソース電極との間が遮断するオフ状態となる。これにより、電源１と負荷回路２との間が遮断し、電源１から負荷回路２への電力供給が停止する。また半導体スイッチ１１аは、電源レギュレータ２０を介して電源１から動作電圧を得ている。
When a high-level driving voltage is input to the gate electrode, the
センサ１１ｂは、半導体スイッチ１１аの状態を検出するセンサである。センサ１１ｂには、例えば電流センサが用いられる。センサ１１ｂは、半導体スイッチ１１аのソース電極に接続されており、半導体スイッチ１１аのドレイン−ソース間に流れる電流を検出し、信号線を介して検出値をコントローラ３０に出力する。なお、センサ１１ｂには、電流センサの代わりに温度センサを用いてもよく、半導体スイッチ１１аの各温度を検出することで、半導体スイッチ１１аの状態を検出してもよい。
The
なお、スイッチングデバイス１１の接続部分に、スイッチングデバイス１１の代わりに、機械的に遮断するヒューズを接続することも考えられる。このようなヒューズは、大電流の導通等により溶断されると、復帰することが容易ではない。本実施形態における電力供給装置は、半導体スイッチ１１аを用いているため、電源１と負荷回路２との間を遮断した後に、電源１と負荷回路２を導通させることができる。
It is also conceivable to connect a mechanically interrupted fuse to the connection portion of the
なお、スイッチングデバイス１１は、半導体スイッチ１１а及びセンサ１１ｂの他に、制御回路（図示しない）を含みつつ、ＩＰＤ（Intelligent Power Device）等のＩＣにより構成されてもよい。ＩＰＤに含まれる制御回路は、センサの１１ｂの検出結果から、半導体スイッチ１１аの異常を検知した場合には、半導体スイッチ１１аをオフする機能を有している。すなわち、ＩＰＤで構成されるスイッチングデバイス１１は、自己診断機能を有している。
The switching
電源レギュレータ２０は、昇圧回路等の電圧変換回路を有している。電源レギュレータ２０は電力線４に接続されている。電源レギュレータ２０は、電源１から出力電圧を、コントローラ３０を動作するための弱電用の動作電圧に変換する。また電源レギュレータ２０は、電源１からの出力電圧を、半導体スイッチ１１аの動作電圧に変換する。
The
コントローラ３０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ａ／Ｄ変換器予備入出力インタフェース等を含んで構成されるマイクロコンピュータから構成されている。またコントローラ３０は、マイクロコンピュータを１チップで集積化されている。
The
コントローラ３０は、駆動部３１、制御部３２、及びメモリ３３を有している。駆動部３１は、半導体スイッチ１１аの各ゲート端子に対してゲート電圧を印加する駆動回路を有している。駆動部３１は、昇圧回路を用いて、電源レギュレータ２０から出力される電圧を昇圧させて、ゲート電圧を生成する。
The
駆動部３１には、制御部３２から駆動要求信号が入力される。駆動要求信号が駆動部３１に入力されると、駆動部３１は、半導体スイッチ１１аのオン、オフを切り替えるためのスイッチング信号を半導体スイッチ１１аのゲート電極に出力することで、半導体スイッチ１１аの駆動電圧を設定する。
A drive request signal is input from the
制御部３２は、上位コントローラ５からの外部要求信号に応じて、半導体スイッチ１１аのオン状態とオフ状態を切り替えるための駆動要求信号を、駆動部３１に出力する。また、制御部３２は、センサ１１ｂを用いて、半導体スイッチ１１а、１３аの自己診断制御を実行する。例えば、制御部３２は、半導体スイッチ１１аをオンにするための駆動要求信号を出力している状態で、センサ１１ｂの検出電流がゼロ又はゼロに近い値である場合には、半導体スイッチ１１аのオープン故障が発生している可能性がある。制御部３２は、センサ１１ｂの検出値から、半導体スイッチ１１аが駆動要求信号で示される指令どおりに動作しているか否かを判定する。そして、半導体スイッチ１１аが指令どおりに動作していない場合には、制御部３２は、半導体スイッチ１１аに異常が生じていると判定する。
The
なお、制御部３２による自己診断方法は、上記の診断方法に限らず他の診断方法でもよい。制御部３２は、半導体スイッチ１１аの短絡等の異常を診断してもよい。具体的な一例として、制御部３２は、センサ１１ｂの検出電流から、半導体スイッチ１１аがターンオンしてからの電流特性を測定する。ターンオンさせるための駆動電圧が半導体スイッチ１１аのゲート電極に印加されたにもかかわらず、半導体スイッチ１１аのドレインソース間の電圧が上昇しない場合には、半導体スイッチ１１аの内部で短絡が発生している可能性がある。制御部３２は、半導体スイッチ１１аのターンオン動作後に、電圧が上昇しない場合には、半導体スイッチ１１аの内部短絡等により、半導体スイッチ１１аに異常が生じていると判定する。
In addition, the self-diagnosis method by the
また制御部３２は、半導体スイッチ１１аの過熱による異常を診断してもよい。温度センサがセンサ１１ｂに使用される場合には、制御部３２はセンサ１１ｂの検出温度に基づき、半導体スイッチ１１аが過熱された状態であるか否かを診断する。制御部３２が、半導体スイッチ１１аの温度を管理し、過熱による半導体スイッチ１１аの異常を診断することで、半導体スイッチ１１аを保護することができる。
The
制御部３２は、異常が生じていると判定した場合には、駆動部３１に対して、半導体スイッチ１１аをオフにするための駆動要求信号（オフ信号）を出力する。制御部３２は、半導体スイッチ１１аのうち、異常ありと判定した半導体スイッチをオフにするように、オフ信号を出力する。駆動部３１は、当該オフ信号を受信し、半導体スイッチ１１аのゲート電圧を低くして、半導体スイッチ１１аをオンからオフに切り換える。制御部３２は、自己診断の結果を上位コントローラ５に出力する。
When it is determined that an abnormality has occurred, the
また、制御部３２は、過電流が負荷回路２に流れないようにするために、センサ１１ｂの検出値に応じて、負荷回路２の保護動作を実行する。具体的には、制御部３２は、メモリ３３に保存されている保護電流閾値と、センサ１１ｂの検出電流の値とを比較する。そして、検出電流の値が保護電流閾値より高い場合には、制御部３２は半導体スイッチ１１аをオンからオフに切り換える。これにより、半導体スイッチ１１а及び負荷回路２が保護される。
In addition, the
電圧保持回路７０は、半導体スイッチ１１аに印加される電圧を定格範囲内に保持するための回路であって、抵抗などの抵抗成分を有している。
The
ここで、電力供給装置１００の出力側が低インピーダンス状態になった場合の、半導体スイッチ１１аの印加電圧について説明する。本実施形態では、半導体スイッチ１１аの動作電圧は、電源レギュレータ２０を介して電源１から得ている。半導体スイッチ１１аの動作電圧は、半導体スイッチ１１аのドレイン電圧で決まる。電源１は、電力供給線（ハーネス３及び電力線４）を介して負荷回路２に接続されている。そして、半導体スイッチ１１аｂのドレイン電圧は、電力供給線に接続された抵抗分圧回路によって決まる。抵抗分圧回路は、電力線４の配線抵抗、スイッチングデバイス１１の抵抗、電圧保持回路７０の抵抗、ハーネス３の配線抵抗、及び負荷回路２の内部抵抗で構成されている。
Here, the voltage applied to the
例えば、ハーネス３に短絡が発生し、電力供給装置１００の出力が地絡した状態になると、抵抗分割回路を構成する抵抗の数が減少し、半導体スイッチ１１аのドレイン電圧が低下する。すなわち、本実施形態のように、電源１のような電圧源を、スイッチングデバイス１１と負荷回路２の直列回路に接続した回路構成では、半導体スイッチ１１аへの印加電圧の低下量は、抵抗分割回路における抵抗比により決まる。そして、半導体スイッチ１１аのドレイン電圧が動作電圧の定格よりも低くなると、スイッチングデバイス１１が正常に動作しないおそれがある。またハーネス３の短絡により、過電流がスイッチングデバイス１１に流れる可能性もある。
For example, when a short circuit occurs in the
本実施形態では、半導体スイッチ１１аと負荷回路２との間に、電圧保持回路７０が接続されている。電圧保持回路７０に含まれる抵抗成分のインピーダンスをＺｒとした場合に、半導体スイッチ１１аのドレイン電圧（Ｖｄ）は下記式（５）で表される。
ただし、Ｚａは半導体スイッチ１１аより高電位側に接続された電力供給線４のインピーダンスを示し、Ｚｂは半導体スイッチ１１аより低電位側に接続されたハーネス３のインピーダンスを示し、Ｚｃは負荷回路２のインピーダンスを示し、Ｚｓはスイッチングデバイス１１のインピーダンスを示し、Ｖ０は電源１の出力電圧を示す。なお、電力供給線４のインピーダンス（Ｚａ）は電力供給線４の配線抵抗に相当し、ハーネス３のインピーダンス（Ｚｂ）はハーネス３の配線抵抗に相当し、負荷回路２のインピーダンス（Ｚｃ）は抵抗Ｒに相当し、スイッチングデバイス１１のインピーダンス（Ｚｓ）は、半導体スイッチ１１аのインピーダンス、すなわち半導体スイッチ１１аのオン抵抗に相当する。
However, Z a represents the impedance of the
式（５）に示すように、半導体スイッチ１１аのドレイン電圧は、電力供給装置１００の出力側に接続されている抵抗成分のインピーダンス（Ｚｒ、Ｚｂ、Ｚｃ）により決まる。すなわち、抵抗成分のインピーダンス（Ｚｒ、Ｚｂ、Ｚｃ）の合成インピーダンスが低くなると、半導体スイッチ１１аのドレイン電圧も低くなる。
As shown in Equation (5), the drain voltage of the semiconductor switch 11а, the impedance of the resistance component which is connected to the output side of the power supply device 100 (Z r, Z b, Z c) determined by. That is, when the combined impedance of the impedances (Z r , Z b , Z c ) of the resistance component decreases, the drain voltage of the
例えば、電力供給装置１００の出力側でデッドショートが発生した場合や、ハーネス３又は負荷回路２内で部分ショートが発生した場合に、ハーネス３の電位点と基準電位点との間が低インピーダンス状態となる。ハーネス３の電位点は、ハーネス３上で電位がとれる点を表しており、例えば、電力供給装置１００とハーネス３との間の接続点に相当する。基準電位点は、アース接地の点に相当する。ハーネス３の電位点と基準電位点との間が低インピーダンス状態になると、インピーダンス（Ｚｒ、Ｚｂ、Ｚｃ）の合成インピーダンスが低くなるため、半導体スイッチ１１аのドレイン電圧は低くなる。
For example, when a dead short circuit occurs on the output side of the
また、電力供給装置１００の出力側で、デッドショートが発生した場合に、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）はゼロになり、半導体スイッチ１１аのドレイン電圧は最も低くなる。半導体スイッチ１１аを正常に動作させるためには、デッドショート発生時に、半導体スイッチ１１аのドレインに印加される電圧（Ｖｄ）を、定格範囲の下限値以上にする必要がある。定格範囲の下限値は、半導体スイッチ１１аの動作電圧の下限値に相当する。
Further, the output side of the
式（５）において、デッドショート発生時に、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）はゼロになる。スイッチングデバイス１１のインピーダンス（Ｚｓ）は、半導体スイッチ１１аのオン抵抗により決まる。電圧保持回路７０のインピーダンス（Ｚｒ）は、電圧保持回路７０に含まれる抵抗成分により決まる。デッドショート発生時の半導体スイッチ１１аのドレイン電圧（Ｖｄ）を、定格範囲の下限値以上にするためには、電圧保持回路７０のインピーダンス（Ｚｒ）を高くすればよい。すなわち、上記式（５）において、インピーダンス（Ｚｂ、Ｚｃ）をゼロにして、半導体スイッチ１１аのドレイン電圧（Ｖｄ）が定格範囲の下限値（Ｖｄ＿ｌｉｍ）以上にするための条件式は、下記（６）で表される。電圧保持回路７０のインピーダンス（Ｚｒ）は、下記式（６）を満たすように設定されている。
In the formula (5), the dead short time occurs, the impedance of the
電圧保持回路７０のインピーダンス（Ｚｒ）が上記式（６）を満たすように設定されている場合には、電力供給装置１００の出力側で短絡（デッドショート）が発生したときに、半導体スイッチ１１аのドレイン電圧は、半導体スイッチ１１аの動作電圧の下限値（Ｖｄ＿ｌｉｍ）以上になるため、半導体スイッチ１１аに印加される電圧を定格電圧の範囲内に保ち、スイッチングデバイス１１を正常に動作できる。
When the impedance (Z r ) of the
本実施形態では、電源１からの電力を負荷回路２に供給する電力供給線に、半導体スイッチ１１аを接続し、電源１から半導体スイッチ１１аの動作電圧を得るように構成されている。そして、半導体スイッチ１１аより低電位側に接続された電力供給線上の電位点と基準電位点との間が低インピーダンス状態となった場合には、半導体スイッチ１１аに印加される電圧が半導体スイッチ１１аの定格範囲内に保つように構成されている。これにより、短絡等の異常発生時に、半導体スイッチ１１аへの印加電圧の低下を抑制することができ、半導体スイッチ１１аを安定して動作させることができる。また、短絡による過電流が半導体スイッチ１１а等に流れることを抑制できる。
In the present embodiment, the
また本実施形態では、半導体スイッチ１１аに印加される電圧を定格範囲内に保持する電圧保持回路７０を備え、電圧保持回路７０は、半導体スイッチ１１аと負荷回路２との間に接続されている。これにより、半導体スイッチ１１аに印加される電圧を高めることができる。また電力供給装置１００の出力側で短絡が発生した場合に、半導体スイッチ１１аに印加される電圧を定格範囲内で保持できるため、半導体スイッチ１１аへの印加電圧の低下を抑制することができ、半導体スイッチ１１аを安定して動作させることができる。
In the present embodiment, a
また本実施形態では、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）をゼロにした場合に、上記式（６）を満たすように、電圧保持回路７０のインピーダンスが設定されている。これにより、電力供給装置１００の出力側で、デッドショートが発生した場合に、半導体スイッチ１１аへの印加電圧の低下を抑制することができ、半導体スイッチ１１аを安定して動作させることができる。また、短絡による過電流が半導体スイッチ１１а等に流れることを抑制できる。
In the present embodiment, when the impedance of the harness 3 (Z b) and of the load circuit second impedance (Z c) to zero, so as to satisfy the above equation (6), the impedance of the
なお、電圧保持回路７０は、スイッチングデバイス１１と一体になるように構成されてもよい。
The
本実施形態における「ハーネス３」及び「電力線４」が本発明における「電力供給線」の一例に相当する。
The “
なお、本実施形態では、半導体スイッチ１１аはディスクリート部品で構成されてもよい。また、半導体スイッチ１１аにＦＥＴを用いた場合には、ＦＥＴの電流の導通状態を検知するモニタ回路を設けてもよい。
In the present embodiment, the
＜第２実施形態＞
図２は本発明の第２実施形態に係る電力供給システムの構成の一部を示すブロック図である。なお、上述の実施形態と同様の構成には同一の符号を付し、繰り返しの説明は省略して、上述の実施形態においてした説明を援用する。
Second Embodiment
FIG. 2 is a block diagram showing a part of the configuration of the power supply system according to the second embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the structure similar to the above-mentioned embodiment, repeated description is abbreviate | omitted, and the description made in the above-mentioned embodiment is used.
電力供給装置１００は、電源レギュレータ２０、コントローラ３０、及び電圧保持回路７０に加えて、複数のスイッチングデバイス１１、１２を有している。スイッチングデバイス１２は、スイッチングデバイス１１と同様に、半導体スイッチ１２аとセンサ１２ｂを１つのチップに集積化したデバイスである。
The
半導体スイッチ１２аは、ドレイン電極と、ソース電極と、ゲート電極とを有している。半導体スイッチ１２аのドレイン電極は、スイッチングデバイス１１及び電力線４を介して電源１と接続されている。半導体スイッチ１２аのドレイン電極は、半導体スイッチ１１аのソース電極に接続されている。半導体スイッチ１２аのソース電極は、センサ１２ｂを介して負荷回路２に接続されている。半導体スイッチ１２ａのゲート電極は、配線を介してコントローラ３０の駆動部３１に接続されている。センサ１２ｂは、半導体スイッチ１２аの状態を検出するセンサである。
The
半導体スイッチ１１ａ及び半導体スイッチ１２ａは、電源１と負荷回路２との間で直列に接続されている。直列接続された複数の半導体スイッチ１１ａ、１２ａのうち、半導体スイッチ１１ａが、高電位側（上流側）で電源１から負荷回路２までの電気的な導通及び遮断を切り替え、半導体スイッチ１２ａが低電位側（下流側）で電源１から負荷回路２までの電気的な導通及び遮断を切り替える。半導体スイッチ１１ａが、従来のヒューズの保護機能を有している。そして、半導体スイッチ１２ａの異常発生時には、半導体スイッチ１１ａをオンからオフに切り替えることで、負荷回路２が保護される。また、半導体スイッチ１１ａの異常発生時には、半導体スイッチ１２ａをオンからオフに切り替えることで、負荷回路２が保護される。
The
本実施形態では、半導体スイッチ１１а、１２аと負荷回路２との間に、電圧保持回路７０が接続されている。電圧保持回路７０に含まれる抵抗成分のインピーダンスをＺｒとした場合に、半導体スイッチ１２аのドレイン電圧（Ｖｄ２）は下記式（７）で表される。
式（７）において、デッドショート発生時に、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）はゼロになる。デッドショート発生時の半導体スイッチ１２аのドレイン電圧（Ｖｄ２）を、定格範囲の下限値以上にするためには、電圧保持回路７０のインピーダンス（Ｚｒ）を高くすればよい。すなわち、上記式（７）においてインピーダンス（Ｚｂ、Ｚｃ）をゼロにして、半導体スイッチ１２аのドレイン電圧（Ｖｄ２）が定格範囲の下限値（Ｖｄ２＿ｌｉｍ）以上にするための条件式は、下記（８）で表される。電圧保持回路７０のインピーダンス（Ｚｒ）は、下記式（８）を満たすように設定されている。
In the formula (7), the dead short time occurs, the impedance of the
電圧保持回路７０のインピーダンス（Ｚｒ）が上記式（８）を満たすように設定されている場合には、電力供給装置１００の出力側で短絡（デッドショート）が発生したときに、半導体スイッチ１２аのドレイン電圧は、半導体スイッチ１２аの動作電圧の下限値（Ｖｄ２＿ｌｉｍ）以上になるため、半導体スイッチ１２аに印加される電圧を定格電圧の範囲内に保ち、スイッチングデバイス１２を正常に動作できる。
When the impedance (Z r ) of the
また本実施形態では、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）をゼロにした場合に、上記式（８）を満たすように、電圧保持回路７０のインピーダンスが設定されている。これにより、電力供給装置１００の出力側で、デッドショートが発生した場合に、半導体スイッチ１１аへの印加電圧の低下を抑制することができ、半導体スイッチ１２аを安定して動作させることができる。また、短絡による過電流が半導体スイッチ１１а、１２а等に流れることを抑制できる。
In the present embodiment, when the impedance of the harness 3 (Z b) and of the load circuit second impedance (Z c) to zero, so as to satisfy the above equation (8), the impedance of the
なお、本実施形態では、半導体スイッチ１１а、１２аはディスクリート部品で構成されてもよい。また、半導体スイッチ１１а、１２аにＦＥＴを用いた場合には、ＦＥＴの電流の導通状態を検知するモニタ回路を設けてもよい。半導体スイッチ１１а及び半導体スイッチ１２аは、同一のスイッチに限らず、異なるスイッチ（トランジスタ）で構成されてもよい。
In the present embodiment, the semiconductor switches 11a and 12a may be configured by discrete components. In addition, when FETs are used for the semiconductor switches 11a and 12a, a monitor circuit for detecting the current conduction state of the FETs may be provided. The
＜第３実施形態＞
図３は本発明の第３実施形態に係る電力供給システムの構成の一部を示すブロック図である。なお、上述の実施形態と同様の構成には同一の符号を付し、繰り返しの説明は省略して、上述の実施形態においてした説明を援用する。
<Third Embodiment>
FIG. 3 is a block diagram showing a part of the configuration of the power supply system according to the third embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the structure similar to the above-mentioned embodiment, repeated description is abbreviate | omitted, and the description made in the above-mentioned embodiment is used.
本実施形態では、第２実施形態と異なり、電力供給装置１００は電圧保持回路７０を有していない。半導体スイッチ１２аのドレイン電圧（Ｖｄ２）は下記式（９）で表される。
式（９）において、デッドショート発生時に、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）はゼロになる。デッドショート発生時の半導体スイッチ１２аのドレイン電圧（Ｖｄ２）を、定格範囲の下限値以上にするためには、スイッチングデバイス１２のインピーダンス（Ｚｓ２）を高くすればよい。すなわち、上記式（７）において、インピーダンス（Ｚｂ、Ｚｃ）をゼロにして、半導体スイッチ１２аのドレイン電圧（Ｖｄ２）が定格範囲の下限値（Ｖｄ２＿ｌｉｍ）以上にするための条件式は、下記（１０）で表される。スイッチングデバイス１２（半導体スイッチ１２а）のインピーダンス（Ｚｓ２）は、下記式（１０）を満たすように設定されている。
In the formula (9), the dead short time occurs, the impedance of the
スイッチングデバイス１２のインピーダンス（Ｚｓ２）が上記式（１０）を満たすように設定されている場合には、電力供給装置１００の出力側で短絡（デッドショート）が発生したときに、半導体スイッチ１２аのドレイン電圧は、半導体スイッチ１２аの動作電圧の下限値（Ｖｄ２＿ｌｉｍ）以上になるため、半導体スイッチ１２аに印加される電圧を定格電圧の範囲内に保ち、スイッチングデバイス１２を正常に動作できる。
When the impedance (Z s2 ) of the
本実施形態では、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）をゼロにした場合に、上記式（１０）を満たすように、半導体スイッチ１２аのインピーダンスが設定されている。これにより、電力供給装置１００の出力側で、デッドショートが発生した場合に、半導体スイッチ１２аへの印加電圧の低下を抑制することができ、半導体スイッチ１２аを安定して動作させることができる。また、短絡による過電流が半導体スイッチ１１а、１２а等に流れることを抑制できる。
In the present embodiment, when the impedance of the harness 3 (Z b) and of the load circuit second impedance (Z c) to zero, so as to satisfy the above equation (10), the impedance of the semiconductor switch 12а is set . As a result, when a dead short occurs on the output side of the
＜第４実施形態＞
図４は本発明の第４実施形態に係る電力供給システムの構成の一部を示すブロック図である。なお、上述の実施形態と同様の構成には同一の符号を付し、繰り返しの説明は省略して、上述の実施形態においてした説明を援用する。
<Fourth embodiment>
FIG. 4 is a block diagram showing a part of the configuration of the power supply system according to the fourth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the structure similar to the above-mentioned embodiment, repeated description is abbreviate | omitted, and the description made in the above-mentioned embodiment is used.
本実施形態では、第１実施形態と異なり、電力供給装置１００は電圧保持回路７０を有していない。図４に示すように、半導体スイッチ１１аのソース電極は、センサ１１ｂを介して、ハーネス３に接続されている。半導体スイッチ１１аのドレイン電圧（Ｖｄ）は下記式（１１）で表される。
In the present embodiment, unlike the first embodiment, the
式（１１）において、デッドショート発生時に、ハーネス３のインピーダンス（Ｚｂ）及び負荷回路２のインピーダンス（Ｚｃ）はゼロになる。デッドショート発生時の半導体スイッチ１１аのドレイン電圧（Ｖｄ）を、定格範囲の下限値以上にするためには、スイッチングデバイス１２のインピーダンス（Ｚｓ）は下記式（１２）を満たせばよい。
In the formula (11), the dead short time occurs, the impedance of the
スイッチングデバイス１１のインピーダンス（Ｚｓ）が上記式（１２）を満たすように設定されている場合には、電力供給装置１００の出力側で短絡（デッドショート）が発生したときに、半導体スイッチ１１аのドレイン電圧は、半導体スイッチ１１аの動作電圧の下限値（Ｖｄ＿ｌｉｍ）以上になるため、半導体スイッチ１２аに印加される電圧を定格電圧の範囲内に保ち、スイッチングデバイス１２を正常に動作できる。これにより、電力供給装置１００の出力側で、デッドショートが発生した場合に、半導体スイッチ１１аへの印加電圧の低下を抑制することができ、半導体スイッチ１１аを安定して動作させることができる。また、短絡による過電流が半導体スイッチ１１а等に流れることを抑制できる。
When the impedance (Z s ) of the
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 The embodiment described above is described for facilitating the understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
１…電源
２…負荷回路
３…ハーネス
４…電力線
５…上位コントローラ
１１、１２…スイッチングデバイス
１１ａ、１２а…半導体スイッチ
１１ｂ、１２ｂ…電流センサ
２０…電源レギュレータ
３０…コントローラ
３１…駆動部
３２…制御部
３３…メモリ
７０…電圧保持回路
１００…電力供給装置
Ｃ…キャパシタ
Ｒ…抵抗
DESCRIPTION OF SYMBOLS 1 ...
Claims (6)
前記電源からの電力を前記負荷回路に供給する電力供給線に接続されている半導体スイッチと、
前記半導体スイッチのオン、オフを制御し、前記半導体スイッチの状態及び前記電力供給線の状態を検知するコントローラとを備え、
前記半導体スイッチは、前記電源から動作電圧を得ており、
前記半導体スイッチより低電位側に接続された前記電力供給線上の電位点と基準電位点との間が低インピーダンス状態となった場合に、前記半導体スイッチに印加される電圧が、前記半導体スイッチの定格範囲内に保たれる電力供給装置。 A power supply device for supplying power from a power source to a load circuit,
A semiconductor switch connected to a power supply line for supplying power from the power source to the load circuit;
A controller for controlling on / off of the semiconductor switch, and detecting a state of the semiconductor switch and a state of the power supply line;
The semiconductor switch obtains an operating voltage from the power source,
The voltage applied to the semiconductor switch when the impedance between the potential point on the power supply line connected to the lower potential side of the semiconductor switch and the reference potential point is in a low impedance state is the rating of the semiconductor switch. A power supply that is kept within range.
前記半導体スイッチに印加される電圧を前記定格範囲内に保持する電圧保持回路を備え、
前記電圧保持回路は、抵抗成分を有し前記半導体スイッチと前記負荷回路との間で、前記電力供給線に接続されている電力供給装置。 The power supply device according to claim 1,
A voltage holding circuit for holding the voltage applied to the semiconductor switch within the rated range;
The voltage holding circuit has a resistance component and is connected to the power supply line between the semiconductor switch and the load circuit.
前記電圧保持回路より低電位側に接続された前記電力供給線のインピーダンス、及び、前記負荷回路のインピーダンスをゼロとした場合に、下記式（１）を満たす電力供給装置。
The power supply apparatus which satisfy | fills following formula (1) when the impedance of the said power supply line connected to the low potential side from the said voltage holding circuit and the impedance of the said load circuit are set to zero.
前記半導体スイッチは、少なくとも第１半導体スイッチ及び第２半導体スイッチを含み、
前記第１半導体スイッチは、前記第２半導体スイッチよりも高電位側に接続され、
前記第１半導体スイッチ及び前記第２半導体スイッチは、前記電源と前記電圧保持回路との間で直列に接続されており、
前記電圧保持回路より低電位側に接続された前記電力供給線のインピーダンス、及び、前記負荷回路のインピーダンスをゼロとした場合に、下記式（２）を満たす電力供給装置。
The semiconductor switch includes at least a first semiconductor switch and a second semiconductor switch,
The first semiconductor switch is connected to a higher potential side than the second semiconductor switch,
The first semiconductor switch and the second semiconductor switch are connected in series between the power source and the voltage holding circuit,
The power supply apparatus which satisfy | fills following formula (2) when the impedance of the said power supply line connected to the low electric potential side from the said voltage holding circuit and the impedance of the said load circuit are set to zero.
前記半導体スイッチは、少なくとも第１半導体スイッチ及び第２半導体スイッチを含み、
前記第１半導体スイッチは、前記第２半導体スイッチよりも高電位側に接続され、
前記第２半導体スイッチより低電位側に接続された前記電力供給線のインピーダンス、及び、前記負荷回路のインピーダンスをゼロとした場合に、下記式（３）を満たす電力供給装置。
The semiconductor switch includes at least a first semiconductor switch and a second semiconductor switch,
The first semiconductor switch is connected to a higher potential side than the second semiconductor switch,
The power supply apparatus which satisfy | fills following formula (3) when the impedance of the said power supply line connected to the low electric potential side from the said 2nd semiconductor switch, and the impedance of the said load circuit are set to zero.
前記半導体スイッチより低電位側に接続された前記電力供給線のインピーダンス、及び、前記負荷回路のインピーダンスをゼロとした場合に、下記式（４）を満たす電力供給装置。
The power supply apparatus which satisfy | fills following formula (4) when the impedance of the said power supply line connected to the low potential side from the said semiconductor switch and the impedance of the said load circuit are set to zero.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018092179A JP2019198036A (en) | 2018-05-11 | 2018-05-11 | Power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018092179A JP2019198036A (en) | 2018-05-11 | 2018-05-11 | Power supply device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019198036A true JP2019198036A (en) | 2019-11-14 |
Family
ID=68538031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018092179A Pending JP2019198036A (en) | 2018-05-11 | 2018-05-11 | Power supply device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019198036A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025131295A (en) * | 2024-02-28 | 2025-09-09 | エクシオグループ株式会社 | Semiconductor circuit breakers and photovoltaic power generation systems |
-
2018
- 2018-05-11 JP JP2018092179A patent/JP2019198036A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025131295A (en) * | 2024-02-28 | 2025-09-09 | エクシオグループ株式会社 | Semiconductor circuit breakers and photovoltaic power generation systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109417292B (en) | power supply unit | |
| US10305371B2 (en) | Power supply control apparatus and method thereof | |
| CN108023583B (en) | Semiconductor switch control device | |
| CN105612682B (en) | Semiconductor control devices, switching device, inverter and control system | |
| WO2013190733A1 (en) | Leak detection device | |
| JP2021045023A (en) | Power supply device | |
| US20170021696A1 (en) | On-state malfunction detection device and method therefor | |
| CN114448079A (en) | Power supply switching control system | |
| CN106058811A (en) | Motor control apparatus | |
| JP2019041508A (en) | Power supply system | |
| JP2021164270A (en) | Power supply device | |
| JP2019193344A (en) | Power supply device | |
| CN109415029B (en) | Multi-voltage control device for a motor vehicle, motor vehicle and method for operating a control device | |
| US9444446B2 (en) | Switching control circuit for target switching element | |
| JP2019198171A (en) | Power supply device | |
| JP2019193126A (en) | Power supply device | |
| US11047922B2 (en) | Abnormality detection device | |
| JP6540468B2 (en) | Power converter | |
| JP7750704B2 (en) | Overcurrent protection circuit, semiconductor device, electronic device, vehicle | |
| JP2019017128A (en) | State detection circuit of reverse connection protection device | |
| JP2019198036A (en) | Power supply device | |
| CN115567046A (en) | Method for operating an electrical circuit of a motor vehicle comprising at least one switching element and motor vehicle | |
| JP2019030163A (en) | Power supply device and semiconductor chip | |
| US20250044370A1 (en) | Power supply control device and failure detection method | |
| JP2020137352A (en) | Power supply device |