[go: up one dir, main page]

JP2019195041A - 静電気保護素子及び電子機器 - Google Patents

静電気保護素子及び電子機器 Download PDF

Info

Publication number
JP2019195041A
JP2019195041A JP2018232225A JP2018232225A JP2019195041A JP 2019195041 A JP2019195041 A JP 2019195041A JP 2018232225 A JP2018232225 A JP 2018232225A JP 2018232225 A JP2018232225 A JP 2018232225A JP 2019195041 A JP2019195041 A JP 2019195041A
Authority
JP
Japan
Prior art keywords
impurity region
electrostatic protection
protection element
contact
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018232225A
Other languages
English (en)
Other versions
JP7258533B2 (ja
Inventor
裕史 磯部
Yasushi Isobe
裕史 磯部
孝明 巽
Takaaki Tatsumi
孝明 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Semiconductor Solutions Corp filed Critical Sony Corp
Priority to CN201980027850.1A priority Critical patent/CN112041981B/zh
Priority to DE112019002249.0T priority patent/DE112019002249T5/de
Priority to US17/050,046 priority patent/US11581301B2/en
Priority to PCT/JP2019/016580 priority patent/WO2019211989A1/ja
Publication of JP2019195041A publication Critical patent/JP2019195041A/ja
Application granted granted Critical
Publication of JP7258533B2 publication Critical patent/JP7258533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/60—Lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10W42/60—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】静電気に対する保護性能を向上させる。【解決手段】静電気保護素子は、半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトとを備える。本技術は、例えば、電子機器に適用できる。【選択図】図３

Description

本技術は、静電気保護素子及び電子機器に関し、特に、ＢＪＴ（Bipolar Junction Transistor）タイプの静電気保護素子、及び、ＢＪＴタイプの静電気保護素子を備える電子機器に関する。
従来、静電気（静電気（Electro Static Discharge））保護素子の１つとして、ＢＪＴタイプの静電気保護素子が知られている（例えば、特許文献１、２参照）。
特開２００７−２４２９２３号公報 特開２０１３−１７２０８５号公報
特許文献１の静電気保護素子は、エミッタ、ベース、コレクタを構成する不純物領域が縦方向（深さ方向）に並ぶ構造であり、不純物領域の濃度と厚みによりスナップバック電圧が設定される。しかしながら、特許文献１の静電気保護素子は、小型化等の観点から不純物濃度の厚みに限界があり、スナップバック電圧をあまり高く設定できないため、高耐圧回路への適用が難しい。
特許文献２の静電気保護素子は、エミッタ、ベース、コレクタを構成する不純物領域が横方向に並ぶラテラル構造であり、コレクタを構成する不純物領域とベースを構成する不純物領域との間の水平方向の離間距離によりスナップバック電圧が設定される。しかしながら、特許文献２の静電気保護素子は、上記の不純物領域の下層のＰウエルの濃度が高いため、上記の離間距離によりスナップバック電圧を制御することは難しい。また、特許文献２の静電気保護素子は、コレクタとベースが隣接しており、コレクタとベースが短絡され、バイポーラ動作しないおそれがある。
本技術は、このような状況を鑑みてなされたものであり、静電気に対する保護性能を向上させるようにするものである。
本技術の第１の側面の静電気保護素子は、半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトとを備える。
本技術の第２の側面の電子機器は、静電気保護素子を備える半導体装置を備え、前記静電気保護素子は、半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトとを備える。
本技術の第１の側面又は第２の側面においては、コレクタコンタクトとベースコンタクトの間にリーク電流が流れ、第２の不純物領域の電位が上昇又は下降し、コレクタコンタクトとエミッタコンタクトとの間にコレクタ電流が流れる。
本技術の第１の側面又は第２の側面によれば、静電気に対する保護性能が向上する。
静電気保護素子の例を模式的に示す断面図である。 図１の静電気保護素子の動作を説明するための図である。 本技術を適用した静電気保護素子の第１の実施の形態を模式的に示す断面図である。 図３の静電気保護素子の動作を説明するための図である。 本技術を適用した静電気保護素子の第２の実施の形態を模式的に示す断面図である。 図５の静電気保護素子の動作を説明するための図である。 図３の静電気保護素子の表面密度が高い場合の発熱分布及び電流密度分布を示す図である。 本技術を適用した静電気保護素子の第３の実施の形態を模式的に示す断面図及び平面図である。 図８の静電気保護素子の発熱分布及び電流密度分布を示す図である。 図３の静電気保護素子の表面密度が低い場合の発熱分布及び電流密度分布を示す図である。 本技術を適用した静電気保護素子の第４の実施の形態を模式的に示す断面図及び平面図である。 図１０の静電気保護素子の発熱分布及び電流密度分布を示す図である。 本技術を適用した静電気保護素子の第５の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第６の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第７の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第８の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第９の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第１０の実施の形態を模式的に示す断面図及び平面図である。 本技術を適用した静電気保護素子の第１１の実施の形態を模式的に示す断面図である。 図１９の静電気保護素子の発熱分布を示す図である。 図１９の静電気保護素子の電流密度分布及び電界強度分布を示す図である。 撮像装置の構成例を示すブロック図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．静電気保護素子の例
２．第１の実施の形態（ＮＰＮ型の例）
３．第２の実施の形態（ＰＮＰ型の例）
４．第３の実施の形態（ＮＰＮ型の発熱対策の第１の例）
５．第４の実施の形態（ＮＰＮ型の発熱対策の第２の例）
６．第５の実施の形態（ＮＰＮ型の発熱対策の第３の例）
７．第６の実施の形態（ＰＮＰ型の発熱対策の第１の例）
８．第７の実施の形態（ＰＮＰ型の発熱対策の第２の例）
９．第８の実施の形態（ＰＮＰ型の発熱対策の第３の例）
１０．第９の実施の形態（マルチフィンガータイプの第１の例）
１１．第１０の実施の形態（マルチフィンガータイプの第２の例）
１２．第１１の実施の形態（ＮＰＮ型の発熱対策の第４の例）
１３．変形例
１４．その他
＜＜１．ＢＪＴタイプの静電気保護素子の例＞＞
まず、図１及び図２を参照して、ＢＪＴタイプの静電気保護素子の例について説明する。
＜静電気保護素子１の構成例＞
図１は、ＢＪＴタイプの静電気保護素子１の構成例を模式的に示す断面図である。
なお、以下、半導体基板１１の図内の上側の面をオモテ面と称し、下側の面を裏面と称する。これは、以降の図面についても同様である。
また、図中の「Ｐ」及び「Ｎ」の記号は、それぞれＰ型不純物領域（Ｐ型半導体領域）及びＮ型不純物領域（Ｎ型半導体領域）を示している。さらに、「Ｐ＋」、「Ｐ−」、並びに、「Ｎ＋」、「Ｎ−」の記号の末尾の「＋」又は「−」は、Ｐ型不純物領域及びＮ型不純物領域の不純物濃度を示している。「＋」は不純物濃度が高いことを示し、「−」は不純物濃度が低いことを示している。「＋」及び「−」のいずれも付加されていない場合は、その中間の不純物濃度であることを示している。これは、以降の図面についても同様である。
静電気保護素子１は、Ｎ型の半導体基板１１上に形成されている他の回路（不図示）とともに半導体装置を構成し、他の回路の少なくとも一部を静電気から保護する。
静電気保護素子１は、半導体基板１１上に形成された、ボトムＰウエル（Bottom PWL）１２、Ｎウエル（ＮＷＬ）１３、コレクタコンタクト１４、Ｐウエル（ＰＷＬ）１５、ベースコンタクト１６、Ｐウエル（ＰＷＬ）１７、エミッタコンタクト１８、及び、トレンチ１９により構成される。
ボトムＰウエル１２は、Ｐ型の不純物領域である。ボトムＰウエル１２は、Ｎウエル１３、Ｐウエル１５、及び、Ｐウエル１７より深い位置に形成され、Ｎウエル１３、Ｐウエル１５、及び、Ｐウエル１７の底面を少なくとも覆っている。
Ｎウエル１３は、Ｎ型の不純物領域であり、ボトムＰウエル１２より高濃度である（不純物濃度が高い）。Ｎウエル１３は、半導体基板１１のオモテ面側に形成されている。
コレクタコンタクト１４は、Ｎ型の不純物領域であり、Ｎウエル１３より高濃度である。コレクタコンタクト１４は、Ｎウエル１３内において、半導体基板１１のオモテ面側に形成されており、Ｎウエル１３より浅くかつ水平方向の面積が小さい。コレクタコンタクト１４は、静電気保護素子１を構成するＮＰＮ型のバイポーラトランジスタのコレクタ端子となり、例えば、グラウンドに接続される。
Ｐウエル１５は、Ｐ型の不純物領域であり、ボトムＰウエル１２より高濃度、かつ、Ｎウエル１３と略同じ不純物濃度である。Ｐウエル１５は、半導体基板１１のオモテ面側に、Ｎウエル１３から水平方向に所定の間隔を空けた位置に形成されている。Ｐウエル１５は、Ｎウエル１３と略同じ深さである。
ベースコンタクト１６は、Ｐ型の不純物領域であり、Ｐウエル１５より高濃度、かつ、コレクタコンタクト１４と略同じ不純物濃度である。ベースコンタクト１６は、Ｐウエル１５内において、半導体基板１１のオモテ面側に形成されており、Ｐウエル１５より浅くかつ水平方向の面積が小さい。また、ベースコンタクト１６は、コレクタコンタクト１４と略同じ深さである。ベースコンタクト１６は、静電気保護素子１を構成するバイポーラトランジスタのベース端子となり、例えば、負の電圧が印加される。
Ｐウエル１７は、Ｐ型の不純物領域であり、ボトムＰウエル１２より高濃度、かつ、Ｎウエル１３及びＰウエル１５と略同じ不純物濃度である。Ｐウエル１７は、半導体基板１１のオモテ面側において、Ｎウエル１３に対してＰウエル１５と反対側に、Ｎウエル１３から水平方向に所定の間隔を空けた位置に形成されている。Ｐウエル１７は、Ｎウエル１３及びＰウエル１５と略同じ深さである。
エミッタコンタクト１８は、Ｐ型の不純物領域であり、Ｐウエル１７より高濃度、かつ、コレクタコンタクト１４及びベースコンタクト１６と略同じ不純物濃度である。エミッタコンタクト１８は、Ｐウエル１７内において、半導体基板１１のオモテ面側に形成されており、Ｐウエル１７より浅くかつ水平方向の面積が小さい。また、エミッタコンタクト１８は、コレクタコンタクト１４及びベースコンタクト１６と略同じ深さである。エミッタコンタクト１８は、静電気保護素子１を構成するバイポーラトランジスタのエミッタ端子となり、例えば、ベースコンタクト１６とともに負の電圧が印加される。
トレンチ１９は、コレクタコンタクト１４とベースコンタクト１６との間に形成されており、コレクタコンタクト１４とベースコンタクト１６の短絡を防止する。
Ｎウエル１３及びコレクタコンタクト１４は、静電気保護素子１を構成するバイポーラトランジスタのコレクタを構成する。ボトムＰウエル１２、Ｐウエル１５、ベースコンタクト１６、及び、Ｐウエル１７は、静電気保護素子１を構成するバイポーラトランジスタのベースを構成する。エミッタコンタクト１８は、静電気保護素子１を構成するバイポーラトランジスタのエミッタを構成する。
＜静電気保護素子１の動作＞
次に、図２を参照して、静電気保護素子１の動作について説明する。
静電気によりベースコンタクト１６及びエミッタコンタクト１８に所定の値以上の大きな負の電圧が印加されると、ブレークダウンが発生し、図２のＡの矢印で示されるように、コレクタコンタクト１４、Ｎウエル１３、ボトムＰウエル１２、Ｐウエル１５、及び、ベースコンタクト１６の経路でリーク電流が流れる。
このリーク電流によりＰウエル１７の電位が上昇し、所定の電位以上になると、エミッタコンタクト１８の負電荷が、Ｐウエル１７及びＮウエル１３を経由して、コレクタコンタクト１４に流れ込む。すなわち、静電気保護素子１を構成するバイポーラトランジスタがオンし（バイポーラ動作を開始し）、図２のＢの矢印で示されるように、コレクタコンタクト１４、Ｎウエル１３、Ｐウエル１７、及び、エミッタコンタクト１８の経路でコレクタ電流が流れる。これにより、静電気による過電流が、静電気保護素子１の保護対象となる回路に流れ込むことが防止され、当該回路が保護される。
なお、コレクタ電流が流れ始めたときにベースコンタクト１６及びエミッタコンタクト１８に印加されている負の電圧値が、スナップバック電圧となる。
なお、静電気保護素子１では、コレクタコンタクト１４とベースコンタクト１６が隣接しているため、上述したように、両者の間の短絡を防ぐためにトレンチ１９を設ける必要がある。
また、図２のＡに示されるように、リーク電流がボトムＰウエル１２を経由するため、その電圧降下によりスナップバックが発生しやすくなる。従って、静電気保護素子１では、スナップバック電圧を大きくすることが難しい。
＜＜２．第１の実施の形態＞＞
次に、図３及び図４を参照して、本技術の第１の実施の形態について説明する。
＜静電気保護素子１０１の構成例＞
図３は、本技術の第１の実施の形態である静電気保護素子１０１の構成例を模式的に示す断面図である。
静電気保護素子１０１は、Ｎ型の半導体基板１１１上に形成されている他の回路（不図示）とともに半導体装置を構成し、他の回路の少なくとも一部を静電気から保護する。
なお、静電気保護素子１０１の保護対象となる回路は、１つの素子のみからなる回路を含む。また、半導体基板１１１の不純物濃度は、例えば、１．０×１０14個／ｃｍ3程度とされる。
静電気保護素子１０１は、半導体基板１１１上に形成された、ボトムＰウエル（Bottom PWL）１１２、Ｎウエル（ＮＷＬ）１１３、コレクタコンタクト１１４、Ｐウエル（ＰＷＬ）１１５、ベースコンタクト１１６、及び、エミッタコンタクト１１７により構成される。
ボトムＰウエル１１２は、Ｐ型の不純物領域である。ボトムＰウエル１１２は、Ｎウエル１１３及びＰウエル１１５より深い位置に形成され、Ｎウエル１１３及びＰウエル１１５の底面を少なくとも覆っている。
Ｎウエル１１３は、Ｎ型の不純物領域であり、ボトムＰウエル１１２より高濃度である。Ｎウエル１１３は、半導体基板１１１のオモテ面側に形成されている。
コレクタコンタクト１１４は、Ｎ型の不純物領域であり、Ｎウエル１１３より高濃度である。コレクタコンタクト１１４は、Ｎウエル１１３内において、半導体基板１１１のオモテ面側に形成されており、Ｎウエル１１３より浅くかつ水平方向の面積が小さい。コレクタコンタクト１１４は、静電気保護素子１０１を構成するＮＰＮ型のバイポーラトランジスタのコレクタ端子となり、例えば、グラウンドに接続される。
Ｐウエル１１５は、Ｐ型の不純物領域であり、ボトムＰウエル１１２より高濃度、かつ、Ｎウエル１１３と略同じ不純物濃度である。Ｐウエル１１５は、半導体基板１１１のオモテ面側に、Ｎウエル１１３との間に所定の幅の水平方向の間隙１１８を空けて形成されている。Ｐウエル１１５は、Ｎウエル１１３と略同じ深さである。
ベースコンタクト１１６は、Ｐ型の不純物領域であり、Ｐウエル１１５より高濃度、かつ、コレクタコンタクト１１４と略同じ不純物濃度である。ベースコンタクト１１６は、Ｐウエル１１５内において、半導体基板１１１のオモテ面側に形成されており、Ｐウエル１１５より浅くかつ水平方向の面積が小さい。また、ベースコンタクト１１６は、コレクタコンタクト１１４と略同じ深さである。ベースコンタクト１１６は、静電気保護素子１０１を構成するバイポーラトランジスタのベース端子となり、例えば、負の電圧が印加される。
エミッタコンタクト１１７は、Ｎ型の不純物領域であり、Ｐウエル１１５より高濃度、かつ、コレクタコンタクト１１４及びベースコンタクト１１６と略同じ不純物濃度である。エミッタコンタクト１１７は、Ｐウエル１１５内において、半導体基板１１１のオモテ面側、かつ、ベースコンタクト１１６よりコレクタコンタクト１１４に近い位置に、ベースコンタクト１１６と所定の間隔を空けて形成されている。エミッタコンタクト１１７は、Ｐウエル１１５より浅くかつ水平方向の面積が小さく、コレクタコンタクト１１４及びベースコンタクト１１６と略同じ深さである。エミッタコンタクト１１７は、静電気保護素子１０１を構成するバイポーラトランジスタのエミッタ端子となり、例えば、ベースコンタクト１１６とともに負の電圧が印加される。
間隙１１８は、空乏層であり、Ｎウエル１１３とＰウエル１１５との間を隔てている。
＜静電気保護素子１０１の動作＞
次に、図４を参照して、静電気保護素子１０１の動作について説明する。
静電気によりベースコンタクト１１６及びエミッタコンタクト１１７に所定の値以上の大きな負の電圧が印加されると、ブレークダウンが発生し、図４のＡの矢印で示されるように、コレクタコンタクト１１４、Ｎウエル１１３、Ｐウエル１１５、及び、ベースコンタクト１１６の経路でリーク電流が流れる。
このリーク電流によりＰウエル１１５の電位が上昇し、所定の電位以上になると、エミッタコンタクト１１７の負電荷が、Ｐウエル１１５及びＮウエル１１３を経由して、コレクタコンタクト１１４に流れ込む。すなわち、静電気保護素子１０１を構成するバイポーラトランジスタがオンし（バイポーラ動作を開始し）、図４のＢの矢印で示されるように、コレクタコンタクト１１４、Ｎウエル１１３、Ｐウエル１１５、及び、エミッタコンタクト１１７の経路でコレクタ電流が流れる。これにより、静電気による過電流が、静電気保護素子１０１の保護対象となる回路に流れ込むことが防止され、当該回路が保護される。
なお、コレクタ電流が流れ始めたときにベースコンタクト１１６及びエミッタコンタクト１１７に印加されている負の電圧値が、スナップバック電圧となる。
静電気保護素子１０１は、図１の静電気保護素子１と比較して静電気に対する保護性能等が向上する。
具体的には、静電気保護素子１０１では、コレクタコンタクト１１４とベースコンタクト１１６の間にエミッタコンタクト１１７が配置されているため、コレクタコンタクト１１４とベースコンタクト１１６の短絡が発生しにくい。従って、図１の静電気保護素子１０１のように、コレクタコンタクト１１４とベースコンタクト１１６の間にトレンチを設ける必要がない。これにより、製造工程が削減され、製造コストが低下する。
また、図４のＡに示されるように、リーク電流がボトムＰウエル１１２を経由しないため、抵抗値が小さくなり、その結果、スナップバック電圧を大きくすることができる。従って、静電気保護素子１０１は、静電気保護素子１より高耐圧の回路に適用することができる。また、間隙１１８の幅により、スナップバック電圧を適切な値に調整することができる。
さらに、リーク電流がボトムＰウエル１１２を経由しないため、静電気保護素子１０１は、ボトムＰウエル１１２を備えていない半導体装置にも適用することができる。
＜＜３．第２の実施の形態＞＞
次に、図５及び図６を参照して、本技術の第２の実施の形態について説明する。第２の実施の形態は、第１の実施の形態の不純物領域の極性を逆にしたものである。
＜静電気保護素子２０１の構成例＞
図５は、本技術の第２の実施の形態である静電気保護素子２０１の構成例を模式的に示す断面図である。
静電気保護素子２０１は、半導体基板２１１上に形成された、ボトムＰウエル（Bottom PWL）２１２、Ｐウエル（ＰＷＬ）２１３、コレクタコンタクト２１４、Ｎウエル（ＮＷＬ）２１５、ベースコンタクト２１６、及び、エミッタコンタクト２１７により構成される。なお、半導体基板２１１の不純物濃度は、例えば、１．０×１０14個／ｃｍ3程度とされる。
ボトムＰウエル２１２は、Ｐ型の不純物領域である。ボトムＰウエル２１２は、Ｐウエル２１３及びＮウエル２１５より深い位置に形成され、Ｐウエル２１３及びＮウエル２１５の底面を少なくとも覆っている。
Ｐウエル２１３は、Ｐ型の不純物領域であり、ボトムＰウエル２１２より高濃度である。Ｐウエル２１３は、半導体基板２１１のオモテ面側に形成されている。
コレクタコンタクト２１４は、Ｐ型の不純物領域であり、Ｐウエル２１３より高濃度である。コレクタコンタクト２１４は、Ｐウエル２１３内において、半導体基板２１１のオモテ面側に形成されており、Ｐウエル２１３より浅くかつ水平方向の面積が小さい。コレクタコンタクト２１４は、静電気保護素子２０１を構成するＰＮＰ型のバイポーラトランジスタのコレクタ端子となり、例えば、負の電圧が印加される。
Ｎウエル２１５は、Ｎ型の不純物領域であり、ボトムＰウエル２１２より高濃度、かつ、Ｐウエル２１３と略同じ不純物濃度である。Ｎウエル２１５は、半導体基板２１１のオモテ面側に、Ｐウエル２１３との間に所定の幅の水平方向の間隙２１８を空けて形成されおり、Ｐウエル２１３と略同じ深さである。
ベースコンタクト２１６は、Ｎ型の不純物領域であり、Ｎウエル２１５より高濃度、かつ、コレクタコンタクト２１４と略同じ不純物濃度である。ベースコンタクト２１６は、Ｎウエル２１５内において、半導体基板２１１のオモテ面側に形成されており、Ｎウエル２１５より浅くかつ水平方向の面積が小さい。また、ベースコンタクト２１６は、コレクタコンタクト２１４と略同じ深さである。ベースコンタクト２１６は、静電気保護素子２０１を構成するバイポーラトランジスタのベース端子となり、例えば、グラウンドに接続される。
エミッタコンタクト２１７は、Ｐ型の不純物領域であり、Ｎウエル２１５より高濃度、かつ、コレクタコンタクト２１４及びベースコンタクト２１６と略同じ不純物濃度である。エミッタコンタクト２１７は、Ｎウエル２１５内において、半導体基板２１１のオモテ面側、かつ、ベースコンタクト２１６よりコレクタコンタクト２１４に近い位置に、ベースコンタクト２１６と所定の間隔を空けて形成されている。エミッタコンタクト２１７は、Ｎウエル２１５より浅くかつ水平方向の面積が小さく、コレクタコンタクト２１４及びベースコンタクト２１６と略同じ深さである。エミッタコンタクト２１７は、静電気保護素子２０１を構成するバイポーラトランジスタのエミッタ端子となり、例えば、グラウンドに接続される。
間隙２１８は、空乏層であり、Ｐウエル２１３とＮウエル２１５との間を隔てている。
＜静電気保護素子２０１の動作＞
次に、図６を参照して、静電気保護素子２０１の動作について説明する。
静電気によりコレクタコンタクト２１４に所定の値以上の大きな負の電圧が印加されると、ブレークダウンが発生し、図６のＡの矢印で示されるように、ベースコンタクト２１６、Ｎウエル２１５、Ｐウエル２１３、及び、コレクタコンタクト２１４の経路でリーク電流が流れる。
このリーク電流によりＮウエル２１５の電位が降下し、所定の電位以下になると、エミッタコンタクト２１７の正電荷が、Ｎウエル２１５及びＰウエル２１３を経由して、コレクタコンタクト２１４に流れ込む。すなわち、静電気保護素子２０１を構成するバイポーラトランジスタがオンし（バイポーラ動作を開始し）、図６のＢの矢印で示されるように、エミッタコンタクト２１７、Ｎウエル２１５、Ｐウエル２１３、及び、コレクタコンタクト２１４の経路でコレクタ電流が流れる。これにより、静電気による過電流が、静電気保護素子２０１の保護対象となる回路に流れ込むことが防止され、当該回路が保護される。
なお、上述したコレクタ電流が流れ始めたときにコレクタコンタクト２１４に印加されている負の電圧値が、スナップバック電圧となる。
静電気保護素子２０１は、静電気保護素子１０１の不純物領域の極性を逆にしたものであり、静電気保護素子１０１と同様の作用効果を奏することができる。
＜＜４．第３の実施の形態＞＞
次に、図７乃至図９を参照して、本技術の第３の実施の形態について説明する。
図７は、静電気保護素子１０１（主にＮウエル１１３及びＰウエル１１５）の表面の不純物濃度（以下、表面濃度と称する）が高い場合の発熱分布と電流密度分布の例を示している。具体的には、図７のＡは、静電気保護素子１０１のバイポーラ動作時の発熱分布を示し、発熱量が大きい（温度が高い）部分ほど明るくなり、発熱量が小さい（温度が低い）部分ほど暗くなっている。図７のＢは、静電気保護素子１０１のバイポーラ動作時の電流密度分布を示し、電流密度が高いほど暗くなり、電流密度が低いほど明るくなっている。また、図内の点線は、Ｎウエル１１３とＰウエル１１５の領域を示している。
図７のＢの矢印で示されるように、静電気保護素子１０１の表面濃度が高い場合、コレクタコンタクト１１４とエミッタコンタクト１１７との間において、静電気保護素子１０１の表面付近を多くの電流が流れる。特に、図７のＡ及びＢの矢印で示されるように、間隙１１８の表面付近に電流が集中し、発熱量が大きくなる。例えば、図７のＡの矢印付近の発熱量の最大値は、９．９×１０12Ｗ／ｃｍ3に達する。
その結果、静電気保護素子１０１の熱破壊のリスクが高くなる。そのため、静電気保護素子１０１の表面付近の電流の集中が緩和するように対策することが望ましい。
＜静電気保護素子１０１ａの構成例＞
図８は、静電気保護素子の表面付近の電流の集中が緩和するように対策を施した静電気保護素子１０１ａの構成例を模式的に示している。図８のＡは、静電気保護素子１０１ａの断面図であり、図８のＢは、静電気保護素子１０１ａの平面図である。
なお、図８のＢには、２つの静電気保護素子１０１ａが図示されている。また、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子１０１ａは、静電気保護素子１０１と比較して、不純物領域１５１が形成されている点が異なる。
不純物領域１５１は、Ｐ型の不純物領域であり、エミッタコンタクト１１７と同程度又はそれ以上の不純物濃度である。不純物領域１５１は、Ｐウエル１１５内において、半導体基板１１１のオモテ面側、かつ、エミッタコンタクト１１７よりコレクタコンタクト１１４に近い位置に形成されている。不純物領域１５１は、Ｐウエル１１５より浅くかつ水平方向の面積が小さく、エミッタコンタクト１１７と略同じ深さである。
なお、図８のＢには、２つの静電気保護素子１０１ａ間でベースコンタクト１１６を共有する構成例が示されている。
具体的には、Ｎウエル１１３の周囲は間隙１１８により囲まれており、間隙１１８の周囲はＰウエル１１５により囲まれている。コレクタコンタクト１１４は、Ｎウエル１１３の略中央に配置されている。ベースコンタクト１１６は、Ｐウエル１１５内において、隣接する２つの間隙１１８の間の略中央に配置されている。エミッタコンタクト１１７は、ベースコンタクト１１６の左右に、ベースコンタクト１１６と所定の間隔を空けて配置されている。不純物領域１５１は、エミッタコンタクト１１７と間隙１１８の間に配置されている。
なお、不純物領域１５１は、エミッタコンタクト１１７と接していてもよいし、接していなくてもよい。また、不純物領域１５１は、間隙１１８と接していてもよいし、接していなくてもよい。
図９は、図７と同様に、静電気保護素子１０１ａの発熱分布と電流密度分布の例を示している。
不純物領域１５１を設けることにより、図９のＢの矢印で示されるように、Ｎウエル１１３及びＰウエル１１５の深い位置から、エミッタコンタクト１１７にコレクタ電流が回り込むようになる。これにより、図９のＡに示されるように、図７のＡと比較して、発熱部分が分散する。例えば、発熱量の最大値は、５．６×１０11Ｗ／ｃｍ3まで低下する。
その結果、静電気保護素子１０１ａの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ａを小型化することが可能になる。
＜＜５．第４の実施の形態＞＞
次に、図１０乃至図１２を参照して、本技術の第４の実施の形態について説明する。
図１０の上側の図は、図７のＡと同様の図であり、静電気保護素子１０１の表面濃度が低い場合の発熱分布を示している。図１０の下側の図は、上側の図の矢印で示される部分（コレクタコンタクト１１４の右下隅付近）の拡大図を示している。
静電気保護素子１０１の表面濃度が低い場合、静電気保護素子１０１の表面は電流が流れにくいため、Ｎウエル１１３及びＰウエル１１５の表面から少し離れた領域を電流が流れるようになる。特に、図１０の拡大図に示されるように、コレクタコンタクト１１４の底面付近に電流が集中し、発熱量が大きくなる。例えば、発熱量の最大値は、４．０×１０11Ｗ／ｃｍ3に達する。
その結果、静電気保護素子１０１の熱破壊のリスクが高くなる。そのため、静電気保護素子１０１のコレクタコンタクト１１４の底面付近の電流の集中を緩和するように対策することが望ましい。
＜静電気保護素子１０１ｂの構成例＞
図１１は、コレクタコンタクト１１４の底面付近の電流の集中を緩和するように対策を施した静電気保護素子１０１ｂの構成例を模式的に示している。図１１のＡは、静電気保護素子１０１ｂの断面図であり、図１１のＢは、静電気保護素子１０１ｂの平面図である。
なお、図１１のＢには、２つの静電気保護素子１０１ｂが図示されている。また、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子１０１ｂは、静電気保護素子１０１と比較して、不純物領域１５２が形成されている点が異なる。
不純物領域１５２は、Ｎ型の不純物領域であり、コレクタコンタクト１１４と同程度又はそれ以上の不純物濃度である。不純物領域１５２は、Ｎウエル１１３内において、半導体基板１１１のオモテ面側、かつ、コレクタコンタクト１１４よりエミッタコンタクト１１７に近い位置に、コレクタコンタクト１１４と水平方向に所定の間隔を空けて形成されている。例えば、コレクタコンタクト１１４と不純物領域１５２とは、拡散工程で接触しない程度に水平方向に離れた位置に配置されている。不純物領域１５２は、Ｎウエル１１３より浅くかつ水平方向の面積が小さく、コレクタコンタクト１１４と略同じ深さである。
なお、不純物領域１５２は、間隙１１８と接していてもよいし、接していなくてもよい。
図１２は、図１０と同様に、静電気保護素子１０１ｂの発熱分布の例を示している。
図１０の例と比較して、図１２の点線の楕円で囲まれた部分に示されるように、コレクタコンタクト１１４と隣接する部分においてＮウエル１１３の表面が発熱している。これは、不純物領域１５２を設けることにより、コレクタコンタクト１１４からＮウエル１１３の表面に流れ込む電流が大きくなるからである。これにより、図１２の拡大図に示されるように、図１０の拡大図と比較して、コレクタコンタクト１１４の底面付近の発熱部分が分散する。例えば、発熱量の最大値は、３．５×１０11Ｗ／ｃｍ3まで低下する。
その結果、静電気保護素子１０１ｂの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ｂを小型化することが可能になる。
＜＜６．第５の実施の形態＞＞
次に、図１３を参照して、本技術の第５の実施の形態について説明する。第５の実施の形態は、第３の実施の形態と第４の実施の形態を組み合わせたものである。
＜静電気保護素子１０１ｃの構成例＞
図１３は、本技術の第５の実施の形態である静電気保護素子１０１ｃの構成例を模式的に示す断面図及び平面図である。なお、図中、図８の静電気保護素子１０１ａ及び図１１の静電気保護素子１０１ｂと対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子１０１ｃは、静電気保護素子１０１ａの不純物領域１５１、及び、静電気保護素子１０１ｂの不純物領域１５２の両方を備える。
これにより、コレクタ電流がより分散して流れるため、発熱部分がより分散する。その結果、静電気保護素子１０１ｃの熱破壊のリスクがさらに低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ｃをさらに小型化することが可能になる。
＜＜７．第６の実施の形態＞＞
次に、図１４を参照して、本技術の第６の実施の形態について説明する。第６の実施の形態は、第３の実施の形態の不純物領域の極性を逆にしたものである。
＜静電気保護素子２０１ａの構成例＞
図１４は、本技術の第６の実施の形態である静電気保護素子２０１ａの構成例を模式的に示している。図１４のＡは、静電気保護素子２０１ａの断面図であり、図１４のＢは、静電気保護素子２０１ａの平面図である。
なお、図１４のＢには、２つの静電気保護素子２０１ａが図示されている。また、図中、図５の静電気保護素子２０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子２０１ａは、静電気保護素子２０１と比較して、不純物領域２５１が形成されている点が異なる。
不純物領域２５１は、Ｎ型の不純物領域であり、エミッタコンタクト２１７と同程度又はそれ以上の不純物濃度である。不純物領域２５１は、Ｎウエル１１３内において、半導体基板１１１のオモテ面側、かつ、エミッタコンタクト２１７よりコレクタコンタクト２１４に近い位置に形成されている。不純物領域２５１は、Ｎウエル２１５より浅くかつ水平方向の面積が小さく、エミッタコンタクト２１７と略同じ深さである。
なお、図１４のＢには、２つの静電気保護素子２０１ａ間でコレクタコンタクト２１４を共有する構成例が示されている。
具体的には、Ｎウエル２１５の周囲は間隙２１８により囲まれており、間隙２１８の周囲はＰウエル２１３により囲まれている。コレクタコンタクト２１４は、Ｐウエル２１３内において、隣接する２つの間隙２１８の間の略中央に配置されている。Ｎウエル２１５内において、コレクタコンタクト２１４から遠い方から順に、ベースコンタクト２１６、エミッタコンタクト２１７、及び、不純物領域２５１が左右に並ぶように配置されている。ベースコンタクト２１６と間隙２１８の間、及び、ベースコンタクト２１６とエミッタコンタクト２１７の間には、隙間が設けられている。
なお、不純物領域２５１は、エミッタコンタクト２１７と接していてもよいし、接していなくてもよい。また、不純物領域２５１は、間隙２１８と接していてもよいし、接していなくてもよい。
静電気保護素子２０１ａは、図８の静電気保護素子１０１ａの不純物領域の極性を逆にしたものであり、静電気保護素子１０１ａと同様の作用効果を奏することができる。すなわち、静電気保護素子２０１ａの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子２０１ａを小型化することが可能になる。
＜＜８．第７の実施の形態＞＞
次に、図１５を参照して、本技術の第７の実施の形態について説明する。第７の実施の形態は、第４の実施の形態の不純物領域の極性を逆にしたものである。
＜静電気保護素子２０１ｂの構成例＞
図１５は、本技術の第７の実施の形態である静電気保護素子２０１ｂの構成例を模式的に示している。図１５のＡは、静電気保護素子２０１ｂの断面図であり、図１５のＢは、静電気保護素子２０１ｂの平面図である。
なお、図１５のＢには、２つの静電気保護素子２０１ｂが図示されている。また、図中、図５の静電気保護素子２０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子２０１ｂは、静電気保護素子２０１と比較して、不純物領域２５２が形成されている点が異なる。
不純物領域２５２は、Ｐ型の不純物領域であり、コレクタコンタクト２１４と同程度又はそれ以上の不純物濃度である。不純物領域２５１は、Ｐウエル１２１３内において、半導体基板２１１のオモテ面側、かつ、コレクタコンタクト２１４よりエミッタコンタクト２１７に近い位置に、コレクタコンタクト２１４と水平方向に所定の間隔を空けて形成されている。例えば、コレクタコンタクト２１４と不純物領域２５２とは、拡散工程で接触しない程度に水平方向に離れた位置に配置されている。不純物領域２５２は、Ｐウエル２１３より浅くかつ水平方向の面積が小さく、コレクタコンタクト２１４と略同じ深さである。
なお、不純物領域２５２は、間隙２１８と接していてもよいし、接していなくてもよい。
静電気保護素子２０１ｂは、図１１の静電気保護素子１０１ｂの不純物領域の極性を逆にしたものであり、静電気保護素子１０１ｂと同様の作用効果を奏することができる。すなわち、静電気保護素子２０１ｂの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子２０１ｂを小型化することが可能になる。
＜＜９．第８の実施の形態＞＞
次に、図１６を参照して、本技術の第８の実施の形態について説明する。第８の実施の形態は、第６の実施の形態と第７の実施の形態を組み合わせたものである。
＜静電気保護素子２０１ｃの構成例＞
図１６は、本技術の第８の実施の形態である静電気保護素子２０１ｃの構成例を模式的に示す断面図及び平面図である。なお、図中、図１４の静電気保護素子２０１ａ及び図１５の静電気保護素子２０１ｂと対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子２０１ｃは、静電気保護素子２０１ａの不純物領域２５１、及び、静電気保護素子２０１ｂの不純物領域２５２の両方を備える。
これにより、コレクタ電流がより分散して流れるため、発熱部分がより分散する。その結果、静電気保護素子２０１ｃの熱破壊のリスクがさらに低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子２０１ｃをさらに小型化することが可能になる。
＜＜１０．第９の実施の形態＞＞
次に、図１７を参照して、本技術の第９の実施の形態について説明する。
第９の実施の形態は、図３の静電気保護素子１０１をマルチフィンガー（マルチエミッタ）により構成したものである。
＜静電気保護素子１０１ｄの構成例＞
図１７は、本技術の第９の実施の形態である静電気保護素子１０１ｄの構成例を模式的に示す平面図である。
なお、図１７には、２つの静電気保護素子１０１ｄが図示されている。また、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
Ｎウエル１１３の周囲は間隙１１８により囲まれており、間隙１１８の周囲はＰウエル１１５により囲まれている。コレクタコンタクト１１４は、Ｎウエル１１３の略中央に配置されている。ベースコンタクト１１６は、Ｐウエル１１５内において、２つの間隙１１８の周囲の一部を囲むように配置されている。エミッタコンタクト１１７は、Ｐウエル１１５内において、隣接する２つの間隙１１８の間の略中央に配置されている。
ベースコンタクト１１６及びエミッタコンタクト１１７は、２つの静電気保護素子１０１ｄにより共有される。
＜＜１１．第１０の実施の形態＞＞
次に、図１８を参照して、本技術の第１０の実施の形態について説明する。
第１０の実施の形態は、図１３の静電気保護素子１０１ｃをマルチフィンガー（マルチエミッタ）により構成したものである。
＜静電気保護素子１０１ｅの構成例＞
図１８は、本技術の第１０の実施の形態である静電気保護素子１０１ｅの構成例を模式的に示す平面図である。
なお、図１８には、２つの静電気保護素子１０１ｅが図示されている。また、図中、図１３の静電気保護素子１０１ｃ及び図１７の静電気保護素子１０１ｄと対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子１０１ｅは、静電気保護素子１０１ｄと比較して、不純物領域１５１及び不純物領域１５２が設けられている点が異なる。
不純物領域１５１は、エミッタコンタクト１１７の周囲を囲んでいる。不純物領域１５１の周囲は、Ｐウエル１１５により囲まれている。
不純物領域１５２は、Ｎウエル１１３の周囲を囲んでいる。不純物領域１５２の周囲は、間隙１１８により囲まれている。
＜＜１２．第１１の実施の形態＞＞
次に、図１９乃至図２１を参照して、本技術の第１１の実施の形態について説明する。
＜静電気保護素子１０１ｆの構成例＞
図１９は、静電気保護素子の表面付近の電流の集中が緩和するように対策を施した静電気保護素子１０１ａの構成例を模式的に示している。
なお、図中、図３の静電気保護素子１０１と対応する部分には同じ符号を付してあり、その説明は適宜省略する。
静電気保護素子１０１ｆは、静電気保護素子１０１と比較して、不純物領域１５３が形成されている点が異なる。
不純物領域１５３は、Ｐ型の不純物領域であり、Ｎウエル１１２と同程度の濃度、かつ、コレクタコンタクト１１４より低濃度の不純物濃度である。不純物領域１５３は、コレクタコンタクト１１４とボトムＰウエル１１２との間に形成され、不純物領域１５３の底面及びボトムＰウエル１１２の表面に接している。不純物領域１５３の水平方向の面積は、コレクタコンタクト１１１の水平方向の面積以下である。従って、コレクタコンタクト１１４の底面の全部又は一部（コレクタコンタクト１１４の底面の少なくとも一部）が、不純物領域１５３により覆われる。
図２０は、図７のＡと同様に、静電気保護素子１０１ｆのバイポーラ動作時の発熱分布の例を示している。図内の点線は、Ｎウエル１１３及び不純物領域１１３とＰウエル１１５の領域を示している。図２１のＡは、図７のＢと同様に、静電気保護素子１０１ｆのバイポーラ動作時の電流密度分布の例を示している。図２１のＢは、静電気保護素子１０１ｆのバイポーラ動作時の電界強度分布の例を示し、電界強度が高いほど暗くなり、電界強度が低いほど明るくなっている。
不純物領域１５３が形成されることにより、図２１のＡ及びＢに示されるように、バイポーラ動作時に電流と電界とが異なる部分で集中する。具体的には、電流はＮウエル１１３の表面付近に集中するが、電界はＮウエル１１３の底面付近に集中する。これにより、発熱部分（電流×電界）が分散され、例えば、発熱量の最大値が、２．３×１０11Ｗ／ｃｍ3まで低下する。
その結果、静電気保護素子１０１ｆの熱破壊のリスクが低下する。また、熱破壊を起こさずにより多くのコレクタ電流（サージ電流）を流すことができるようになるため、例えば、静電気保護素子１０１ｆを小型化することが可能になる。
なお、図示は省略するが、例えば、図５の静電気保護素子２０１において、コレクタコンタクト２１４とボトムＰウエル２１２との間に、図１９の静電気保護素子１０１ｆの不純物領域１５３と同様に、Ｎ型の不純物領域を設けるようにするようにしてもよい。
＜＜１３．変形例＞＞
例えば、Ｎ型の半導体基板及びＰ型のボトムＰウエルの代わりに、Ｐ型の半導体基板及びＮ型のボトムＮウエルを用いることも可能である。
また、本技術の各実施の形態は、可能な範囲で組み合わせることが可能である。
＜＜１４．その他＞＞
＜適用例＞
上述した静電気保護素子は、例えば、静電気の保護が必要な半導体装置を備える各種の電子機器に適用することが可能である。
図２２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図２２に示される撮像装置５０１は、光学系５０２、シャッタ装置５０３、固体撮像素子５０４、駆動回路５０５、信号処理回路５０６、モニタ５０７、およびメモリ５０８を備え、静止画像および動画像を撮像可能である。
光学系５０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子５０４に導き、固体撮像素子５０４の受光面に結像させる。
シャッタ装置５０３は、光学系５０２および固体撮像素子５０４の間に配置され、駆動回路５０５の制御に従って、固体撮像素子５０４への光照射期間および遮光期間を制御する。
固体撮像素子５０４は、光学系５０２およびシャッタ装置５０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子５０４に蓄積された信号電荷は、駆動回路５０５から供給される駆動信号（タイミング信号）に従って転送される。
駆動回路５０５は、固体撮像素子５０４の転送動作、および、シャッタ装置５０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子５０４およびシャッタ装置５０３を駆動する。
信号処理回路５０６は、固体撮像素子５０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路５０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ５０７に供給されて表示されたり、メモリ５０８に供給されて記憶（記録）されたりする。
例えば、上述したいずれかの実施の形態の静電気保護素子を半導体装置である固体撮像素子５０４に適用することが可能である。また、例えば、制御回路５０５及び信号処理回路５０６にも、上述した実施の形態の静電気保護素子を適用することが可能である。
＜構成の組み合わせ例＞
また、例えば、本技術は、以下のような構成も取ることができる。
（１）
半導体基板の所定の面側に形成されている第１の導電型の第１の不純物領域と、
前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定の面側に形成されている第２の導電型の第２の不純物領域と、
前記第１の不純物領域内の前記半導体基板の前記所定の面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、
前記第２の不純物領域内の前記半導体基板の前記所定の面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
前記第２の不純物領域内の前記半導体基板の前記所定の面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
を備える静電気保護素子。
（２）
前記第２の不純物領域内の前記半導体基板の前記所定の面側において、前記エミッタコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の第３の不純物領域を
さらに備える前記（１）に記載の静電気保護素子。
（３）
前記第１の不純物領域内の前記半導体基板の前記所定の面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記前記第１の不純物領域より高濃度かつ前記第１の導電型の第４の不純物領域を
さらに備える前記（２）に記載の静電気保護素子。
（４）
前記第３の不純物領域は、前記エミッタコンタクトと略同じ深さである
前記（２）又は（３）に記載の静電気保護素子。
（５）
前記第３の不純物領域は、前記エミッタコンタクトより高濃度である
前記（２）乃至（４）のいずれかに記載の静電気保護素子。
（６）
前記第１の不純物領域の前記半導体基板の前記所定の面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記前記第１の不純物領域より高濃度の前記第１の導電型の第４の不純物領域を
さらに備える前記（１）に記載の静電気保護素子。
（７）
前記第４の不純物領域は、前記コレクタコンタクトと略同じ深さである
前記（６）に記載の静電気保護素子。
（８）
前記第４の不純物領域は、前記コレクタコンタクトより高濃度である
前記（６）又は（７）に記載の静電気保護素子。
（９）
前記コレクタコンタクトと前記不純物領域との水平方向の間が離れている
前記（６）乃至（８）のいずれかに記載の静電気保護素子。
（１０）
前記第１の不純物領域と前記第２の不純物領域とが略同じ深さである
前記（１）乃至（９）のいずれかに記載の静電気保護素子。
（１１）
前記半導体基板の前記第１の不純物領域及び前記第２の不純物領域より深い位置において前記第１の不純物領域の底面及び前記第２の不純物領域の底面を少なくとも覆い、前記第１の不純物領域及び前記第２の不純物領域より低濃度の第５の不純物領域を
さらに備える前記（１）乃至（１０）のいずれかに記載の静電気保護素子。
（１２）
前記コレクタコンタクトと前記第５の不純物領域との間に形成され、前記コレクタコンタクトの底面の少なくとも一部を覆い、前記コレクタコンタクトより低濃度かつ前記第２の導電型の第６の不純物領域を
さらに備える前記（１１）に記載の静電気保護素子。
（１３）
静電気保護素子と、
前記静電気保護素子により保護される回路と
を備え、
前記静電気保護素子は、
半導体基板の所定の面側に形成されている第１の導電型の第１の不純物領域と、
前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定の面側に形成されている第２の導電型の第２の不純物領域と、
前記第１の不純物領域内の前記半導体基板の前記所定の面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、 前記第２の不純物領域内の前記半導体基板の前記所定の面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
前記第２の不純物領域内の前記半導体基板の前記所定の面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
を備える電子機器。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
１０１乃至１０１ｆ 静電気保護素子， １１１ 半導体基板, １１２ ボトムＰウエル， １１３ Ｎウエル， １１４ コレクタコンタクト， １１５ Ｐウエル， １１６ ベースコンタクト， １１７ エミッタコンタクト， １１８ 間隙， １５１，１５２，１５６ 不純物領域， ２０１乃至２０１ｃ 静電気保護素子， ２１１ 半導体基板, ２１２ ボトムＰウエル， ２１３ Ｐウエル， ２１４ コレクタコンタクト， ２１５ Ｎウエル， ２１６ ベースコンタクト， ２１７ エミッタコンタクト， ２１８ 間隙， ２５１，２５２ 不純物領域， ５０１ 撮像装置， ５０４ 固体撮像素子

Claims (13)

  1. 半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、
    前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、
    前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、
    前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
    前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
    を備える静電気保護素子。
  2. 前記第２の不純物領域内の前記所定面側において、前記エミッタコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の第３の不純物領域を
    さらに備える請求項１に記載の静電気保護素子。
  3. 前記第１の不純物領域内の前記所定面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の第４の不純物領域を
    さらに備える請求項２に記載の静電気保護素子。
  4. 前記第３の不純物領域は、前記エミッタコンタクトと略同じ深さである
    請求項２に記載の静電気保護素子。
  5. 前記第３の不純物領域の不純物濃度は、前記エミッタコンタクト以上である
    請求項２に記載の静電気保護素子。
  6. 前記第１の不純物領域の前記所定面側において、前記コレクタコンタクトより前記エミッタコンタクトに近い位置に形成され、前記第１の不純物領域より高濃度の前記第１の導電型の第４の不純物領域を
    さらに備える請求項１に記載の静電気保護素子。
  7. 前記第４の不純物領域は、前記コレクタコンタクトと略同じ深さである
    請求項６に記載の静電気保護素子。
  8. 前記第４の不純物領域の不純物濃度は、前記コレクタコンタクト以上である
    請求項６に記載の静電気保護素子。
  9. 前記コレクタコンタクトと前記第４の不純物領域とは、水平方向に離れた位置に配置されている
    請求項６に記載の静電気保護素子。
  10. 前記第１の不純物領域と前記第２の不純物領域とが略同じ深さである
    請求項１に記載の静電気保護素子。
  11. 前記半導体基板の前記第１の不純物領域及び前記第２の不純物領域より深い位置において前記第１の不純物領域の底面及び前記第２の不純物領域の底面を少なくとも覆い、前記第１の不純物領域及び前記第２の不純物領域より低濃度の第５の不純物領域を
    さらに備える請求項１に記載の静電気保護素子。
  12. 前記コレクタコンタクトと前記第５の不純物領域との間に形成され、前記コレクタコンタクトの底面の少なくとも一部を覆い、前記コレクタコンタクトより低濃度かつ前記第２の導電型の第６の不純物領域を
    さらに備える請求項１に記載の静電気保護素子。
  13. 静電気保護素子を備える半導体装置を
    備え、
    前記静電気保護素子は、
    半導体基板の所定面側に形成されている第１の導電型の第１の不純物領域と、
    前記第１の不純物領域と水平方向に間隙を空けて前記半導体基板の前記所定面側に形成されている第２の導電型の第２の不純物領域と、
    前記第１の不純物領域内の前記所定面側に形成され、前記第１の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるコレクタコンタクトと、
    前記第２の不純物領域内の前記所定面側に形成され、前記第２の不純物領域より高濃度かつ前記第２の導電型の不純物領域であるベースコンタクトと、
    前記第２の不純物領域内の前記所定面側において、前記ベースコンタクトより前記コレクタコンタクトに近い位置に形成され、前記第２の不純物領域より高濃度かつ前記第１の導電型の不純物領域であるエミッタコンタクトと
    を備える電子機器。
JP2018232225A 2018-05-01 2018-12-12 静電気保護素子及び電子機器 Active JP7258533B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201980027850.1A CN112041981B (zh) 2018-05-01 2019-04-18 静电保护元件和电子设备
DE112019002249.0T DE112019002249T5 (de) 2018-05-01 2019-04-18 Elektrostatisches schutzelement und elektronische vorrichtung
US17/050,046 US11581301B2 (en) 2018-05-01 2019-04-18 Electrostatic protective element and electronic device
PCT/JP2019/016580 WO2019211989A1 (ja) 2018-05-01 2019-04-18 静電気保護素子及び電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018088013 2018-05-01
JP2018088013 2018-05-01

Publications (2)

Publication Number Publication Date
JP2019195041A true JP2019195041A (ja) 2019-11-07
JP7258533B2 JP7258533B2 (ja) 2023-04-17

Family

ID=68469080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018232225A Active JP7258533B2 (ja) 2018-05-01 2018-12-12 静電気保護素子及び電子機器

Country Status (4)

Country Link
US (1) US11581301B2 (ja)
JP (1) JP7258533B2 (ja)
CN (1) CN112041981B (ja)
DE (1) DE112019002249T5 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020003121T5 (de) * 2019-06-26 2022-05-05 Sony Semiconductor Solutions Corporation Halbleitervorrichtung und bilderzeugungsvorrichtung
GB2612643A (en) * 2021-11-08 2023-05-10 Search For The Next Ltd A novel transistor device
CN118073351B (zh) * 2024-04-25 2024-08-02 江苏吉莱微电子股份有限公司 一种低电容低残压单向esd保护器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335634A (ja) * 2003-05-06 2004-11-25 Toshiba Corp Ｅｓｄ保護ダイオード
JP2010177434A (ja) * 2009-01-29 2010-08-12 Seiko Instruments Inc 半導体装置
JP2013191767A (ja) * 2012-03-14 2013-09-26 Sharp Corp Ｅｓｄ保護トランジスタ素子
US20140225157A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for ESD Structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242923A (ja) 2006-03-09 2007-09-20 Matsushita Electric Ind Co Ltd 半導体集積回路の静電気保護素子
JP2013172085A (ja) 2012-02-22 2013-09-02 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法及び半導体装置
US9431356B2 (en) 2013-02-08 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10290714B2 (en) * 2016-05-31 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Transistor structure with field plate for reducing area thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335634A (ja) * 2003-05-06 2004-11-25 Toshiba Corp Ｅｓｄ保護ダイオード
JP2010177434A (ja) * 2009-01-29 2010-08-12 Seiko Instruments Inc 半導体装置
JP2013191767A (ja) * 2012-03-14 2013-09-26 Sharp Corp Ｅｓｄ保護トランジスタ素子
US20140225157A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for ESD Structures

Also Published As

Publication number Publication date
DE112019002249T5 (de) 2021-01-14
CN112041981A (zh) 2020-12-04
JP7258533B2 (ja) 2023-04-17
US20210111172A1 (en) 2021-04-15
CN112041981B (zh) 2024-05-14
US11581301B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
US8319867B2 (en) Solid-state imager device, drive method of solid-state imager device and camera apparatus
JP7361452B2 (ja) 撮像装置およびカメラ
CN102208420B (zh) 固态摄像元件和摄像设备
JP5230058B2 (ja) 固体撮像装置およびカメラ
JP6406585B2 (ja) 撮像装置
JP6162999B2 (ja) 固体撮像装置およびカメラ
JP3727639B2 (ja) 固体撮像装置
CN101714568A (zh) 制造光电转换器件的方法
JP7258533B2 (ja) 静電気保護素子及び電子機器
JP4209432B2 (ja) 静電破壊保護装置
CN102804377A (zh) 具有偏压正侧和背侧的影像传感器
CN103688359A (zh) 固态成像装置及其驱动方法、固态成像装置的制造方法以及电子信息设备
CN104851896B (zh) 固态摄像装置及照相机
US8125041B2 (en) Semiconductor device
JP2016187018A (ja) 光電変換装置およびカメラ
CN113016071B (zh) 摄像装置
WO2019211989A1 (ja) 静電気保護素子及び電子機器
JPH05129572A (ja) 固体撮像装置
JP2016018823A (ja) 固体撮像装置の製造方法
JP2006019487A (ja) 増幅型固体撮像素子
WO2003026007A2 (en) Cmos pixel design for minimization of defect-induced leakage current
CN101834191B (zh) 固态成像装置、电子设备以及固态成像装置的制造方法
JP4487365B2 (ja) 固体撮像素子
JP2012028380A (ja) 半導体装置
JPH04239171A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230405

R150 Certificate of patent or registration of utility model

Ref document number: 7258533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150