[go: up one dir, main page]

JP2019169573A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2019169573A
JP2019169573A JP2018055400A JP2018055400A JP2019169573A JP 2019169573 A JP2019169573 A JP 2019169573A JP 2018055400 A JP2018055400 A JP 2018055400A JP 2018055400 A JP2018055400 A JP 2018055400A JP 2019169573 A JP2019169573 A JP 2019169573A
Authority
JP
Japan
Prior art keywords
conductive layer
insulating film
region
word line
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018055400A
Other languages
English (en)
Inventor
瑶子 吉村
Yoko Yoshimura
瑶子 吉村
博道 栗山
Hiromichi Kuriyama
博道 栗山
翔一 株柳
Shoichi Kabuyanagi
翔一 株柳
真澄 齋藤
Masumi Saito
真澄 齋藤
雄一 上牟田
Yuichi Kamimuta
雄一 上牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018055400A priority Critical patent/JP2019169573A/ja
Priority to US16/134,289 priority patent/US10446749B1/en
Publication of JP2019169573A publication Critical patent/JP2019169573A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】セル間干渉によるメモリ特性の劣化が抑制される記憶装置を提供する。【解決手段】実施形態の記憶装置は、第１の方向に延びる第１の導電層と、第１の方向に延びる第２の導電層と、第１の方向に交差する第２の方向に延びる第３の導電層と、第１の導電層と第２の導電層との間に設けられた酸化アルミニウムを含む絶縁層と、第１の導電層と第３の導電層との間に位置する斜方晶を主とする酸化ハフニウムを含む第１の領域と、絶縁層と第３の導電層との間に位置する斜方晶以外を主とする酸化ハフニウムを含む第２の領域と、を有する第１の絶縁膜と、を備える。【選択図】図２

Description

本発明の実施形態は、記憶装置に関する。
強誘電体メモリが不揮発性メモリとして注目されている。強誘電体メモリには、例えば、ＦＴＪ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）メモリのように２つの電極間に強誘電体膜を設ける２端子型のメモリや、トランジスタのゲート絶縁膜を強誘電体膜とする３端子型のメモリがある。
強誘電体メモリは、強誘電体の分極反転を利用して、メモリセルへのデータの書き込み、及び、メモリセルのデータの消去を行う。強誘電体メモリが微細化されると、隣接するメモリセルの間のセル間干渉により、メモリ特性が劣化するおそれがある。
特開２０１４−５３５７１号公報
本発明が解決しようとする課題は、セル間干渉によるメモリ特性の劣化が抑制される記憶装置を提供することにある。
実施形態の記憶装置は、第１の方向に延びる第１の導電層と、前記第１の方向に延びる第２の導電層と、前記第１の方向に交差する第２の方向に延びる第３の導電層と、前記第１の導電層と前記第２の導電層との間に設けられた酸化アルミニウムを含む絶縁層と、前記第１の導電層と前記第３の導電層との間に位置し斜方晶を主とする酸化ハフニウムを含む第１の領域と、前記絶縁層と前記第３の導電層との間に位置し斜方晶以外を主とする酸化ハフニウムを含む第２の領域と、を有する第１の絶縁膜と、
を備える。
第１の実施形態の記憶装置のメモリセルアレイ及び周辺回路のブロック図。 第１の実施形態の記憶装置のメモリセルアレイの一部の模式図。 第１の実施形態の記憶装置の製造方法の一例を示す模式断面図。 比較例の記憶装置のメモリセルアレイの一部の模式図。 第１の実施形態の作用及び効果の説明図。 第２の実施形態の記憶装置のブロック図。 第２の実施形態の記憶装置のメモリセルアレイの等価回路図。 第２の実施形態の記憶装置のメモリセルアレイの一部の模式図。 第３の実施形態の記憶装置のメモリセルアレイの等価回路図。 第３の実施形態の記憶装置のメモリセルアレイの一部の模式図。
以下、図面を参照しつつ実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、記憶装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材の結晶系の同定、結晶系の存在割合の大小比較には、例えば、Ｘ線光電分光分析（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）を用いることが可能である。
本明細書中「強誘電体」とは、外部から電場を印加せずとも自発的な分極（自発分極）があり、外部から電場を印加すると分極が反転する物質を意味する。また、本明細書中「常誘電体」とは電場を印加すると分極が生じ、電場を除去すると分極が消滅する物質を意味する。
本明細書中「金属」とは、金属的性質を示す物質の総称であり、例えば、金属的性質を示す金属窒化物も「金属」の範囲に含めるものとする。
（第１の実施形態）
第１の実施形態の記憶装置は、第１の方向に延びる第１の導電層と、第１の方向に延びる第２の導電層と、第１の方向に交差する第２の方向に延びる第３の導電層と、第１の導電層と第２の導電層との間に設けられた酸化アルミニウムを含む絶縁層と、第１の導電層と第３の導電層との間に位置し斜方晶を主とする酸化ハフニウムを含む第１の領域と、絶縁層と第３の導電層との間に位置し斜方晶以外を主とする酸化ハフニウムを含む第２の領域と、を有する第１の絶縁膜と、を備える。
図１は、第１の実施形態の記憶装置のメモリセルアレイ１００及び周辺回路のブロック図である。第１の実施形態の記憶装置はＦＴＪメモリである。図１のメモリセルアレイ１００中の、点線の円で示される領域が一個のメモリセルＭＣである。
以下、図１、図２に示すｘ方向を第１の方向、ｙ方向を第２の方向、ｚ方向を第３の方向と定義する。
第１の実施形態の記憶装置のメモリセルアレイ１００は、例えば、半導体基板１０１上に絶縁層を介して、複数のワード線ＷＬと、ワード線ＷＬと交差する複数のビット線ＢＬとを備える。ワード線ＷＬは、ビット線ＢＬの下層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１０８、第２の制御回路１１０、センス回路１１２が設けられる。
ワード線ＷＬと、ビット線ＢＬが交差する領域に、複数のメモリセルＭＣが設けられる。第１の実施形態の記憶装置は、クロスポイント構造を備えるＦＴＪメモリである。メモリセルＭＣは二端子素子である。
複数のワード線ＷＬは、それぞれ、第１の制御回路１０８に接続される。また、複数のビット線ＢＬは、それぞれ、第２の制御回路１１０に接続される。センス回路１１２は、第１の制御回路１０８及び第２の制御回路１１０に接続される。
第１の制御回路１０８及び第２の制御回路１１０は、例えば、所望のメモリセルＭＣを選択し、そのメモリセルへのデータの書き込み、メモリセルのデータの読み出し、メモリセルのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルのデータは、ワード線ＷＬと、ビット線ＢＬとの間に流れる電流量として読み出される。センス回路１１２は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。センス回路１１２は、メモリセルに流れるトンネル電流の量を判定して、データの極性を判断する。
第１の制御回路１０８、第２の制御回路１１０、及び、センス回路１１２は、例えば、半導体基板１０１上に形成される半導体デバイスを用いた電子回路で構成される。
図２は、第１の実施形態の記憶装置のメモリセルアレイ１００の一部の模式図である。図２（ａ）は上面図、図２（ｂ）は図２（ａ）のＡ−Ａ’方向の断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ’方向の断面図である。
メモリセルアレイ１００は、ワード線ＷＬ１（第１の導電層）、ワード線ＷＬ２（第２の導電層）、ワード線ＷＬ３、ワード線ＷＬ４、ビット線ＢＬ１（第３の導電層）、ビット線ＢＬ２、ビット線ＢＬ３、ビット線ＢＬ４、第１の絶縁膜３１、第２の絶縁膜３２、半導体基板１０１、第１の層間絶縁層１０２、第２の層間絶縁層１０３（絶縁層）、第３の層間絶縁層１０５を備える。以下、ワード線ＷＬ１（第１の導電層）、ワード線ＷＬ２（第２の導電層）、ワード線ＷＬ３、ワード線ＷＬ４を総称して単にワード線ＷＬと表記する場合がある。また、ビット線ＢＬ１（第３の導電層）、ビット線ＢＬ２、ビット線ＢＬ３、ビット線ＢＬ４を総称して単にビット線ＢＬと表記する場合がある
ワード線ＷＬは、ｘ方向（第１の方向）に延びる。ワード線ＷＬは、例えば、金属である。ワード線ＷＬは、例えば、耐熱性の高い金属である。ワード線ＷＬは、例えば、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、又は、白金（Ｐｔ）である。
ビット線ＢＬは、ｙ方向（第２の方向）に延びる。ｙ方向（第２の方向）はｘ方向と直交する。ビット線ＢＬは、例えば、金属である。ビット線ＢＬは、例えば、耐熱性の高い金属である。ビット線ＢＬは、例えば、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、又は、白金（Ｐｔ）である。
ワード線ＷＬ１は、第１の導電層の一例である。ワード線ＷＬ２は、第２の導電層の一例である。ビット線ＢＬ１は、第３の導電層の一例である。
半導体基板１０１は、例えば、シリコン基板である。
第１の層間絶縁層１０２は、半導体基板１０１の上に設けられる。第１の層間絶縁層１０２は、半導体基板１０１とワード線ＷＬとの間に設けられる。第１の層間絶縁層１０２は、例えば、酸化シリコンを含む。
第２の層間絶縁層１０３は、ワード線ＷＬとワード線ＷＬとの間に設けられる。第２の層間絶縁層１０３は、酸化アルミニウムを含む。第２の層間絶縁層１０３は、絶縁層の一例である。第２の層間絶縁層１０３は、第１の絶縁膜３１の下に位置する。
第３の層間絶縁層１０５は、ワード線ＷＬの上に設けられる。第３の層間絶縁層１０５は、ビット線ＢＬとビット線ＢＬとの間に設けられる。第３の層間絶縁層１０５は、例えば、酸化シリコンを含む。
第１の絶縁膜３１は、ワード線ＷＬとビット線ＢＬとの間、及び、第２の層間絶縁層１０３とビット線ＢＬとの間に設けられる。第１の絶縁膜３１は、酸化ハフニウムを含む。第１の絶縁膜３１は、ビット線ＢＬとビット線ＢＬとの間では、分断されている。
第１の絶縁膜３１は、例えば、シリコン（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、及び、バリウム（Ｂａ）からなる群から選ばれる少なくとも一つの元素を添加元素として含む酸化ハフニウムである。第１の絶縁膜３１は、添加元素を含まない酸化ハフニウムであっても構わない。
第１の絶縁膜３１は、ワード線ＷＬとビット線ＢＬとの間に位置する第１の領域３１ａと、第２の層間絶縁層１０３とビット線ＢＬとの間に位置する第２の領域３１ｂとを有する。ワード線ＷＬの直上に第１の領域３１ａが存在し、第２の層間絶縁層１０３の直上に第２の領域３１ｂが存在する。第１の領域３１ａと第２の領域３１ｂは、第１の絶縁膜３１中でｙ方向に交互に存在する。
なお、ワード線ＷＬ２（第２の導電層）とビット線ＢＬ１（第３の導電層）との間の第１の領域３１ａが、第３の領域の一例である。
第１の絶縁膜３１の厚さは、例えば、３ｎｍ以上１０ｎｍ以下である。
第１の領域３１ａは斜方晶（Ｏｒｔｈｏｒｈｏｍｂｉｃ）を主とする酸化ハフニウムである。より具体的には、第１の領域３１ａの酸化ハフニウムは、第三斜方晶（ｏｒｔｈｏｒｈｏｍｂｉｃ ＩＩＩ、空間群Ｐｂｃ２１ 、空間群番号２９番）を主とする酸化ハフニウムである。第１の領域３１ａに含まれる酸化ハフニウムの結晶の中で、斜方晶の占める割合が最も多い。
第１の領域３１ａは強誘電体である。強誘電性を示す酸化ハフニウムは斜方晶である。
第２の領域３１ｂは斜方晶以外を主とする酸化ハフニウムである。第２の領域３１ｂに含まれる酸化ハフニウムの結晶の中で、斜方晶以外の占める割合が最も多い。斜方晶以外とは、立方晶、六方晶、正方晶、単斜晶、三斜晶である。
第２の領域３１ｂは常誘電体である。斜方晶以外の酸化ハフニウムは常誘電性を示す。
第１の領域３１ａと第２の領域３１ｂは、同時に製膜された膜の中の領域である。第１の領域３１ａと第２の領域３１ｂの組成は略同一である。第１の領域３１ａと第２の領域３１ｂの組成は、成膜時の膜中の組成の誤差の範囲で同一である。
第２の絶縁膜３２は、第１の絶縁膜３１とビット線ＢＬとの間に設けられる。
第２の絶縁膜３２は、酸化アルミニウムを含まない。第２の絶縁膜３２は、例えば、酸化物、窒化物、又は、酸窒化物である。第２の絶縁膜３２は、例えば、酸化シリコン又は酸化チタンを含む。第２の絶縁膜３２は、常誘電体である。
第２の絶縁膜３２の厚さは、例えば、０．５ｎｍ以上２ｎｍ以下である。
次に、第１の実施形態の記憶装置の製造方法について説明する。
図３は、第１の実施形態の記憶装置の製造方法の一例を示す模式断面図である。図３は、図２（ｂ）の断面図に相当する断面を示す。すなわち、ｙ方向とｚ方向を含む断面を示す。
最初に、半導体基板１０１の上に、第１の層間絶縁層１０２を形成する。第１の層間絶縁層１０２は、例えば、酸化シリコンである。第１の層間絶縁層１０２は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖｏｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）により行う。次に、第１の層間絶縁層１０２の上に複数のワード線ＷＬを形成する。ワード線ＷＬは、例えば、ＣＶＤ法による成膜、リソグラフィ法及びＲＩＥ法（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ法）を用いたパターニングにより行う。
次に、ワード線ＷＬの間に、第２の層間絶縁層１０３を形成する（図３（ａ））。第２の層間絶縁層１０３は、酸化アルミニウムである。第２の層間絶縁層１０３の形成は、例えば、ＣＶＤ法による成膜とＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法）による平坦化により行う。
次に、ワード線ＷＬの上、及び、第２の層間絶縁層１０３の上に、第１の絶縁膜３１を形成する。第１の絶縁膜３１は、酸化ハフニウムである。酸化ハフニウムは、成膜直後はアモルファスである。第１の絶縁膜３１は、例えば、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）により成膜する。
次に、第１の絶縁膜３１の上に、第２の絶縁膜３２を形成する（図３（ｂ））。第２の絶縁膜３２は、例えば、ＣＶＤ法により成膜する。第２の絶縁膜３２は、例えば、酸化シリコンである。
次に、第２の絶縁膜３２の上に、ビット線ＢＬを形成する（図３（ｃ））。ビット線ＢＬは、例えば、ＣＶＤ法による成膜、リソグラフィ法及びＲＩＥ法を用いたパターニングにより行う。
ビット線ＢＬの形成後、ビット線とビット線の間の、第２の絶縁膜３２と第１の絶縁膜３１を除去する。第２の絶縁膜３２と第１の絶縁膜３１の除去は、例えば、ビット線ＢＬをマスクとしたＲＩＥ法により行う。
次に、ビット線ＢＬの間に露出したワード線ＷＬ上に第３の層間絶縁層１０５を形成する。第３の層間絶縁層１０５は、例えば、酸化シリコンである。第３の層間絶縁層１０５の形成は、例えば、ＣＶＤ法による成膜とＣＭＰ法による平坦化により行う。
次に、熱処理を行い第１の絶縁膜３１の酸化ハフニウムを結晶化する（図３（ｄ））。熱処理は、例えば、窒素ガス雰囲気中で、６００℃以上１０５０℃以下の温度で、１秒以上３０秒以下の時間行う。熱処理は、いわゆる結晶化アニールである。
熱処理により、ワード線ＷＬとビット線ＢＬとの間の酸化ハフニウムは、結晶化し斜方晶となる。一方、第２の層間絶縁層１０３とビット線ＢＬとの間の酸化ハフニウムは、結晶化するが斜方晶にはならず、斜方晶以外の結晶となる。
熱処理により、第１の絶縁膜３１の中に、ワード線ＷＬとビット線ＢＬとの間の第１の領域３１ａと、第２の層間絶縁層１０３とビット線ＢＬとの間の第２の領域３１ｂとが形成される。第１の領域３１ａは斜方晶を主とする酸化ハフニウムである。第２の領域３１ｂは斜方晶以外を主とする酸化ハフニウムである。
以上の製造方法により、図２に示す第１の実施形態の記憶装置が製造される。
次に、第１の実施形態の記憶装置の作用及び効果について説明する。
最初に比較例の記憶装置を例に、ＦＴＪメモリの動作原理について簡単に説明する。
図４は、比較例の記憶装置のメモリセルアレイの一部の模式図である。図４は、第１の実施形態の図２（ｂ）の断面図に相当する断面を示す。すなわち、ｙ方向とｚ方向を含む断面を示す。
比較例のメモリセルアレイは、図４に示すように、第１の絶縁膜３１が、第１の領域３１ａと第２の領域３１ｂとに分かれていない点で第１の実施形態と異なる。比較例の第１の絶縁膜３１は、全体が斜方晶を主とする酸化ハフニウムである。また、比較例のメモリセルアレイの第２の層間絶縁層１０３は、酸化アルミニウムを含まない点で、第１の実施形態と異なっている。比較例の第２の層間絶縁層１０３は、例えば、酸化シリコンである。
ＦＴＪメモリでは、ワード線ＷＬとビット線ＢＬの間に印加する電圧を変化させることにより、強誘電体である第１の絶縁膜３１の分極反転を生じさせる。第１の絶縁膜３１の分極状態により、第１の絶縁膜３１と第２の絶縁膜３２とで形成されるトンネル障壁の形状を変化させる。トンネル障壁の形状の変化により、ワード線ＷＬとビット線ＢＬの間を流れるトンネル電流が変化する。
例えば、トンネル電流が流れにくくなるオフ状態（高抵抗状態）をデータ“０”、トンネル電流が流れやすくなるオン状態（低抵抗状態）をデータ“１”と定義すると、メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。
強誘電体メモリが微細化されると、隣接するメモリセルの間のセル間干渉により、メモリ特性が劣化するおそれがある。例えば、微細化によりワード線ＷＬの間隔が狭くなっていくと、ワード線ＷＬに印加される電圧により、隣接するワード線ＷＬの下の第１の絶縁膜３１の分極状態が変化し、誤書き込みが生ずるおそれがある。例えば、微細化により強誘電体の分極ドメインのサイズが、ワード線ＷＬ間の間隔と同等になりセル間干渉が生じることが考えられる。
発明者の検討により、酸化アルミニウムに接する酸化ハフニウムは、結晶化アニールを行った際に斜方晶系とならず、強誘電性を発現しないことが明らかになった。
図５は、第１の実施形態の作用及び効果の説明図である。図５（ａ）はＸＰＳによる測定結果を示す図である。図５（ｂ）は測定に用いた試料の断面構造を示す図である。
図５（ｂ）に示すように、試料は、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）／酸化アルミニウム（ＡｌＯ）／シリコン添加酸化ハフニウム（ＨｆＳｉＯ）／窒化チタン（ＴｉＮ）の積層構造である。この試料に対し、１０００℃、１０秒間の結晶化アニールを行った。
図５（ａ）に示すように、ＸＰＳ測定の結果、立方晶の酸化ハフニウムのピークは検出されたが、斜方晶の酸化ハフニウムのピークは検出されなかった。なお、同様の積層構造で酸化アルミニウムを酸化シリコンに変えた試料に対し、同様の熱処理を行った場合、斜方晶の酸化ハフニウムのピークが検出された。
第１の実施形態の記憶装置では、２本のワード線ＷＬの間の第２の層間絶縁層１０３が酸化アルミニウムを含む。このため、２本のワード線ＷＬの間の第１の絶縁膜３１は、酸化ハフニウムの結晶化アニールの際に、酸化アルミニウムに接している。したがって、第２の層間絶縁層１０３とビット線ＢＬとの間の第１の絶縁膜３１には、斜方晶以外を主とする第２の領域３１ｂが形成される。
一方、ワード線ＷＬとビット線ＢＬとの間の第１の絶縁膜３１は、第２の層間絶縁層１０３と接しない。また、第１の絶縁膜３１と接する第２の絶縁膜３２は、酸化アルミニウムを含まない。したがって、ワード線ＷＬとビット線ＢＬとの間の第１の絶縁膜３１は、酸化アルミニウムに接していない。よって、ワード線ＷＬとビット線ＢＬとの間の第１の絶縁膜３１には、斜方晶を主とする第１の領域３１ａが形成される。
第１の実施形態の記憶装置によれば、２本のワード線ＷＬの下の強誘電体が、常誘電体によって物理的に分断された構造となる。したがって、セル間干渉によるメモリ特性の劣化が抑制される。
酸化ハフニウムに強誘電性を発現させる観点から、ワード線ＷＬは、金属窒化物であることが好ましい。例えば、ワード線ＷＬは、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、又は、窒化タンタル（ＴａＮ）であることが好ましい。ワード線ＷＬは、特に、窒化チタン（ＴｉＮ）であることが好ましい。
ビット線ＢＬは低抵抗化の観点から金属であることが好ましい。低抵抗で、かつ、既存の半導体装置の製造プロセスとの整合性が良いことから、ビット線ＢＬは、タングステン又は窒化チタンを含むことが好ましい。
第１の絶縁膜３１の酸化ハフニウムは、シリコン（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、及び、バリウム（Ｂａ）からなる群から選ばれる少なくとも一つの元素を含むことが好ましい。上記元素を含むことにより、酸化ハフニウムに強誘電性が発現しやすくなる。
酸化ハフニウムに強誘電性を発現させる観点から、第２の絶縁膜３２は、酸化シリコン又は酸化チタンを含むことが好ましい。
ビット線ＢＬとビット線ＢＬとの間に設けられる第３の層間絶縁層１０５は、例えば、酸化アルミニウムよりも低い誘電率の材料を含む。第３の層間絶縁層１０５は、例えば、酸化シリコンを含む。ワード線ＷＬとワード線ＷＬとの間に設けられる第２の層間絶縁層１０３は、第２の領域３１ｂを形成するため、酸化アルミニウムを含む。ビット線ＢＬとビット線ＢＬとの間の第３の層間絶縁層１０５を誘電率の低い材料とすることで、配線間容量が低減され、メモリ動作の高速化、低消費電力化が実現できる。
以上、第１の実施形態によれば、ワード線ＷＬの下の強誘電体を、隣接するワード線ＷＬの下の強誘電体と物理的に分断する。よって、セル間干渉によるメモリ特性の劣化が抑制される記憶装置が実現できる。
（第２の実施形態）
第２の実施形態の記憶装置は、メモリセルアレイが３次元構造を備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図６は、第２の実施形態の記憶装置のブロック図である。図７は、第２の実施形態の記憶装置のメモリセルアレイの等価回路図である。図７は、メモリセルアレイ内の配線構造を模式的に示す。第２の実施形態のメモリセルアレイ２１０は、メモリセルＭＣが立体的に配置された三次元構造を備える。
図６に示すように、記憶装置は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、制御回路２２１を備える。
また、図７に示すように、メモリセルアレイ２１０内には、複数のメモリセルＭＣが立体的に配置される。図７中、点線で囲まれた領域が１個のメモリセルＭＣに対応する。
以下、図７、図８に示すｘ方向を第１の方向、ｙ方向を第２の方向、ｚ方向を第３の方向と定義する。
メモリセルアレイ２１０は、例えば、複数のワード線ＷＬ（ＷＬ１１、ＷＬ１２、ＷＬ１３、ＷＬ２１、ＷＬ２２、ＷＬ２３）と複数のビット線ＢＬ（ＢＬ１１、ＢＬ１２、ＢＬ２１、ＢＬ２２）を備える。ワード線ＷＬはｘ方向に延びる。ビット線ＢＬはｙ方向に延びる。ワード線ＷＬとビット線ＢＬは垂直に交差する。ワード線ＷＬとビット線ＢＬとの交差部に、メモリセルＭＣが配置される。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に接続される。複数のビット線ＢＬとセンスアンプ回路２１５との間には選択トランジスタＳＴ（ＳＴ１１、ＳＴ２１、ＳＴ１２、ＳＴ２２）とグローバルビット線ＧＢＬ（ＧＢＬ１、ＧＢＬ２）が設けられる。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、選択されたワード線ＷＬと選択されたビット線ＢＬとの間に流れる電流を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、制御回路２２１などの回路は、例えば、図示しない半導体層を用いたトランジスタや配線層によって構成される。
図８は、第２の実施形態の記憶装置のメモリセルアレイ２１０の一部の模式図である。図８（ａ）は、メモリセルアレイ２１０のｘｚ断面図である。図８（ｂ）は、メモリセルアレイ２１０のｙｚ断面図である。図８（ａ）は、図８（ｂ）のＢＢ’断面図、図８（ｂ）は図８（ａ）のＡＡ’断面図である。
メモリセルアレイ２１０は、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ２１（第２の導電層）を含む複数のワード線、ビット線ＢＬ１１（第３の導電層）、ビット線ＢＬ２１を含む複数のビット線、第１の絶縁膜３１、第２の絶縁膜３２、第１の層間絶縁層１４０（絶縁層）、第２の層間絶縁層１５０を備える。以下、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２（第２の導電層）を含む複数のワード線を総称して単にワード線ＷＬと表記する場合がある。また、ビット線ＢＬ１１（第３の導電層）、ビット線ＢＬ１２を含む複数のビット線を総称して単にビット線ＢＬと表記する場合がある
ワード線ＷＬは第１の層間絶縁層１４０と、ｙ方向（第２の方向）に交互に積層される。ワード線ＷＬはｘ方向（第１の方向）に延びる。
ワード線ＷＬは、例えば金属である。ワード線ＷＬは、例えば、窒化チタンである。
第１の層間絶縁層１４０は、ワード線ＷＬとワード線ＷＬとの間に設けられる。第１の層間絶縁層１４０は、酸化アルミニウムを含む。第１の層間絶縁層１４０は、絶縁層の一例である。
ビット線ＢＬは、ワード線ＷＬとワード線ＷＬとの間に設けられる。ビット線ＢＬは、ｙ方向（第２の方向）に延びる。
ビット線ＢＬは、例えば金属又は半導体である。ビット線ＢＬは、例えば、窒化チタン、又は、タングステンである。
第２の層間絶縁層１５０は、ビット線ＢＬとビット線ＢＬとの間に設けられる。第２の層間絶縁層１５０は、例えば、酸化シリコンを含む。
第１の絶縁膜３１は、ワード線ＷＬとビット線ＢＬとの間、及び、第１の層間絶縁層１４０とビット線ＢＬとの間に設けられる。第１の絶縁膜３１は、ビット線ＢＬを囲んで設けられる。第１の絶縁膜３１は、酸化ハフニウムを含む。
第１の絶縁膜３１は、例えば、シリコン（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、及び、バリウム（Ｂａ）からなる群から選ばれる少なくとも一つの元素を含む酸化ハフニウムである。第１の絶縁膜３１は、添加元素を含まない酸化ハフニウムであっても構わない。
第１の絶縁膜３１は、ワード線ＷＬとビット線ＢＬとの間に位置する第１の領域３１ａと、第１の層間絶縁層１４０とビット線ＢＬとの間に位置する第２の領域３１ｂとを有する。
なお、ワード線ＷＬ２１（第２の導電層）とビット線ＢＬ１１（第３の導電層）との間の第１の領域３１ａが、第３の領域の一例である。
第１の絶縁膜３１の厚さは、例えば、３ｎｍ以上１０ｎｍ以下である。
第１の領域３１ａは斜方晶を主とする酸化ハフニウムである。より具体的には、第１の領域３１ａの酸化ハフニウムは、第三斜方晶（ｏｒｔｈｏｒｈｏｍｂｉｃ ＩＩＩ、空間群Ｐｂｃ２１ 、空間群番号２９番）を主とする酸化ハフニウムを含む。第１の領域３１ａに含まれる酸化ハフニウムの結晶の中で、斜方晶の占める割合が最も多い。
第１の領域３１ａは強誘電体である。強誘電性を示す酸化ハフニウムは斜方晶である。
第２の領域３１ｂは斜方晶以外を主とする酸化ハフニウムである。第２の領域３１ｂに含まれる酸化ハフニウムの結晶の中で、斜方晶以外の占める割合が最も多い。斜方晶以外とは、立方晶、六方晶、正方晶、単斜晶、三斜晶である。
第２の領域３１ｂは常誘電体である。斜方晶以外の酸化ハフニウムは常誘電性を示す。
第１の領域３１ａと第２の領域３１ｂは、同時に製膜された膜の中の領域である。第１の領域３１ａと第２の領域３１ｂの組成は略同一である。第１の領域３１ａと第２の領域３１ｂの組成は、成膜時の膜中の組成の誤差の範囲で同一である。
第２の絶縁膜３２は、第１の絶縁膜３１とビット線ＢＬとの間に設けられる。第２の絶縁膜３２は、ビット線ＢＬを囲んで設けられる。
第２の絶縁膜３２は、酸化アルミニウムを含まない。第２の絶縁膜３２は、例えば、酸化物、窒化物、又は、酸窒化物である。第２の絶縁膜３２は、例えば、酸化シリコン又は酸化チタンを含む。第２の絶縁膜３２は、常誘電体である。
第２の絶縁膜３２の厚さは、例えば、０．５ｎｍ以上２ｎｍ以下である。
ビット線ＢＬとビット線ＢＬとの間に設けられる第２の層間絶縁層１５０は、酸化アルミニウムよりも低い誘電率の材料であることが好ましい。第２の層間絶縁層１５０は、酸化シリコンを含むことが好ましい。ワード線ＷＬとワード線ＷＬとの間に設けられる第１の層間絶縁層１４０は、第２の領域３１ｂを形成するため、酸化シリコンより誘電率の高い酸化アルミニウムを含む。ビット線ＢＬとビット線ＢＬとの間の第２の層間絶縁層１５０を誘電率の低い材料とすることで、配線間容量が低減され、メモリ動作の高速化、低消費電力化が実現できる。
次に、第２の実施形態の記憶装置の製造方法の一例について説明する。
最初に、図示しない基板上に、ワード線ＷＬ形成用の導電層と、第１の層間絶縁層１４０とを、ｙ方向（第２の方向）に交互に積層した積層体を形成する。導電層は、例えば、窒化チタンである。第１の層間絶縁層１４０は、例えば、酸化アルミニウムである。
次に、積層体にｘｙ平面に平行な溝を形成する。積層体の上部に、リソグラフィ法によりｘ方向に延びるライン＆スペースパターンを形成する。そして、スペース部分の第１の層間絶縁層１４０と導電層を、ＲＩＥ法により交互にエッチングすることにより溝を形成する。
積層体にｘｙ平面に平行な溝を形成することで、ｘ方向に延びるワード線ＷＬが形成される。定規のワード線ＷＬの間には、第１の層間絶縁層１４０がある。
次に、積層体に形成した溝を、第２の層間絶縁層１５０で埋め込む。第２の層間絶縁層１５０は、例えば、酸化シリコンである。次に、積層体にホールを形成する。
例えば、積層体の上部に、リソグラフィ法によりｚ方向に延びるライン＆スペースパターンを形成する。スペース部分の第２の層間絶縁層１５０を、ワード線ＷＬと第１の層間絶縁層１４０とに対して選択的にエッチングすることで、ホールが積層体に形成される。
積層体に形成されたホールの側面に、第１の絶縁膜３１を形成する。第１の絶縁膜３１は、例えば、酸化ハフニウムである。酸化ハフニウムは、成膜直後はアモルファスである。第１の絶縁膜３１は、例えば、ＡＬＤ法により成膜する。
次に、第１の絶縁膜３１の上に、第２の絶縁膜３２を形成する。第２の絶縁膜３２は、例えば、ＣＶＤ法により成膜する。第２の絶縁膜３２は、例えば、酸化シリコンである。
次に、第２の絶縁膜３２の上に、ビット線ＢＬを形成する。ビット線ＢＬは、例えば、ＣＶＤ法により成膜する。ビット線ＢＬによりホールが埋め込まれる。
次に、熱処理を行い第１の絶縁膜３１の酸化ハフニウムを結晶化する。熱処理は、例えば、窒素ガス雰囲気中で、６００℃以上１０５０℃以下の温度で、１秒以上３０秒以下の時間行う。熱処理は、いわゆる結晶化アニールである。
熱処理により、ワード線ＷＬとビット線ＢＬとの間の酸化ハフニウムは、結晶化し斜方晶となる。一方、第１の層間絶縁層１４０とビット線ＢＬとの間の酸化ハフニウムは、結晶化するが斜方晶にはならず、斜方晶以外の結晶となる。
熱処理により、第１の絶縁膜３１の中に、ワード線ＷＬとビット線ＢＬとの間の第１の領域３１ａと、第１の層間絶縁層１４０とビット線ＢＬとの間の第２の領域３１ｂとが形成される。第１の領域３１ａは斜方晶を主とする酸化ハフニウムである。第２の領域３１ｂは斜方晶以外を主とする酸化ハフニウムである。
以上の製造方法により、図８に示す第２の実施形態の記憶装置が製造される。
以上、第２の実施形態によれば、第１の実施形態同様、セル間干渉によるメモリ特性の劣化が抑制される記憶装置が実現できる。さらに、三次元構造を備えることにより、記憶装置の集積度が向上するという効果が得られる。
（第３の実施形態）
第３の実施形態の記憶装置は、メモリセルアレイが３次元構造を備える点で、第１の実施形態と異なっている。また、メモリセルがトランジスタのゲート絶縁膜を強誘電体膜とする３端子型のメモリである点で、第１及び第２の実施形態と異なっている。第１及び第２の実施形態と重複する内容については一部記述を省略する。
第３の実施形態の記憶装置は、メモリセルを３次元的に配置した３次元ＮＡＮＤフラッシュメモリである。第３の実施形態の記憶装置は、メモリセルトランジスタＭＴのゲート絶縁膜を強誘電体膜とする強誘電体メモリである。
図９は、第３の実施形態の記憶装置のメモリセルアレイの等価回路図である。図９は、メモリセルアレイ内の配線構造を模式的に示す。第３の実施形態のメモリセルアレイ３１０は、メモリセルトランジスタＭＴが立体的に配置された三次元構造を備える。
メモリセルアレイ３１０は、図９に示すようにワード線ＷＬ１（第１の導電層）、ワード線ＷＬ２（第２の導電層）を含む複数のワード線ＷＬ、半導体ピラーＳＰ１（第３の導電層）、半導体ピラーＳＰ２を含む複数の半導体ピラーＳＰ、共通ソース線ＣＳＬ、ソース選択ゲート線ＳＧＳ、複数のドレイン選択ゲート線ＳＧＤ、複数のビット線ＢＬ、複数のメモリストリングＭＳを備える。
図９に示すように、メモリストリングＭＳは、共通ソース線ＣＳＬとビット線ＢＬとの間に直列接続されたソース選択トランジスタＳＳＴ、複数のメモリセルトランジスタＭＴ、及び、ドレイン選択トランジスタＳＤＴで構成される。
以下、図９、図１０に示すｘ方向を第１の方向、ｙ方向を第２の方向、ｚ方向を第３の方向と定義する。
図１０は、第３の実施形態の記憶装置のメモリセルアレイ３１０の一部の模式図である。図１０（ａ）は、メモリセルアレイ３１０のｘｚ断面図である。図１０（ｂ）は、メモリセルアレイ３１０のｙｚ断面図である。図１０（ａ）は、図１０（ｂ）のＢＢ’断面図、図１０（ｂ）は図１０（ａ）のＡＡ’断面図である。
メモリセルアレイ３１０は、ワード線ＷＬ１（第１の導電層）、ワード線ＷＬ２（第２の導電層）を含む複数のワード線ＷＬ、半導体ピラーＳＰ１（第３の導電層）、半導体ピラーＳＰ２を含む複数の半導体ピラーＳＰ、第１の絶縁膜３１、第２の絶縁膜３２、層間絶縁層１６０（絶縁層）、を備える。以下、ワード線ＷＬ１（第１の導電層）、ワード線ＷＬ２（第２の導電層）を含む複数のワード線を総称して単にワード線ＷＬと表記する場合がある。また、半導体ピラーＳＰ１（第３の導電層）、半導体ピラーＳＰ２を含む複数の半導体ピラーを総称して単に半導体ピラーＳＰと表記する場合がある
ワード線ＷＬは層間絶縁層１６０と、ｙ方向（第２の方向）に交互に積層される。ワード線ＷＬはｘ方向（第１の方向）及びｚ方向（第３の方向）に延びる。ワード線ＷＬは平板上である。
ワード線ＷＬは、例えば金属又は半導体である。ワード線ＷＬは、例えば、窒化チタンである。
層間絶縁層１６０は、ワード線ＷＬとワード線ＷＬとの間に設けられる。層間絶縁層１６０は、酸化アルミニウムを含む。層間絶縁層１６０は、絶縁層の一例である。
半導体ピラーＳＰは、ワード線ＷＬ及び層間絶縁層１６０を貫通して設けられる。半導体ピラーＳＰは、ｙ方向（第２の方向）に延びる。
半導体ピラーＳＰは、半導体である。半導体ピラーＳＰは、例えば、多結晶シリコンである。半導体ピラーＳＰは、例えば、ｎ型のシリコンである。
第１の絶縁膜３１は、ワード線ＷＬと半導体ピラーＳＰとの間、及び、層間絶縁層１６０と半導体ピラーＳＰとの間に設けられる。第１の絶縁膜３１は、半導体ピラーＳＰを囲んで設けられる。第１の絶縁膜３１は、酸化ハフニウムを含む。
第１の絶縁膜３１は、例えば、シリコン（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ガドリニウム（Ｇｄ）、及び、バリウム（Ｂａ）からなる群から選ばれる少なくとも一つの元素を含む酸化ハフニウムである。第１の絶縁膜３１は、添加元素を含まない酸化ハフニウムであっても構わない。
第１の絶縁膜３１は、ワード線ＷＬと半導体ピラーＳＰとの間に位置する第１の領域３１ａと、層間絶縁層１６０と半導体ピラーＳＰとの間に位置する第２の領域３１ｂとを有する。
第１の絶縁膜３１の厚さは、例えば、３ｎｍ以上１０ｎｍ以下である。
第１の領域３１ａは斜方晶を主とする酸化ハフニウムである。より具体的には、第１の領域３１ａの酸化ハフニウムは、第三斜方晶（ｏｒｔｈｏｒｈｏｍｂｉｃ ＩＩＩ、空間群Ｐｂｃ２１ 、空間群番号２９番）を主とする酸化ハフニウムを含む。第１の領域３１ａに含まれる酸化ハフニウムの結晶の中で、斜方晶の占める割合が最も多い。
第１の領域３１ａは強誘電体である。強誘電性を示す酸化ハフニウムは斜方晶である。
第２の領域３１ｂは斜方晶以外を主とする酸化ハフニウムである。第２の領域３１ｂに含まれる酸化ハフニウムの結晶の中で、斜方晶以外の占める割合が最も多い。斜方晶以外とは、立方晶、六方晶、正方晶、単斜晶、三斜晶である。
第２の領域３１ｂは常誘電体である。斜方晶以外の酸化ハフニウムは常誘電性を示す。
第１の領域３１ａと第２の領域３１ｂは、同時に製膜された膜の中の領域である。第１の領域３１ａと第２の領域３１ｂの組成は略同一である。第１の領域３１ａと第２の領域３１ｂの組成は、成膜時の膜中の組成の誤差の範囲で同一である。
第２の絶縁膜３２は、第１の絶縁膜３１と半導体ピラーＳＰとの間に設けられる。第２の絶縁膜３２は、半導体ピラーＳＰを囲んで設けられる。
第２の絶縁膜３２は、酸化アルミニウムを含まない。第２の絶縁膜３２は、例えば、酸化物、窒化物、又は、酸窒化物である。第２の絶縁膜３２は、例えば、酸化シリコン又は酸化チタンを含む。第２の絶縁膜３２は、常誘電体である。
第２の絶縁膜３２の厚さは、例えば、０．５ｎｍ以上２ｎｍ以下である。
第１の絶縁膜３１及び第２の絶縁膜３２は、メモリセルトランジスタＭＴのゲート絶縁膜として機能する。第１の絶縁膜３１の分極反転状態により、メモリセルトランジスタＭＴの閾値電圧が変化する。メモリセルトランジスタＭＴの閾値電圧が変化することで、メモリセルトランジスタＭＴのオン電流が変化する。例えば、閾値電圧が高くオン電流が低い状態をデータ“０”、閾値電圧が低くオン電流が高い状態をデータ“１”と定義すると、メモリセルトランジスタＭＴは“０”と“１”の１ビットデータを記憶することが可能となる。
次に、第３の実施形態の記憶装置の製造方法の一例について説明する。
最初に、図示しない基板上に、ワード線ＷＬと層間絶縁層１６０とを、ｙ方向（第２の方向）に交互に積層した積層体を形成する。ワード線ＷＬは例えば、窒化チタンである。層間絶縁層１６０は、例えば、酸化アルミニウムである。
次に、積層体にｙ方向に延びるホールを形成する。ホールは、積層体をｙ方向に貫通する。まず、積層体の上部に、リソグラフィ法によりホールパターンを形成する。そして、層間絶縁層１６０とワード線ＷＬを、ＲＩＥ法により交互にエッチングすることによりホールを形成する。
次に、積層体に形成されたホールの側面に、第１の絶縁膜３１を形成する。第１の絶縁膜３１は、例えば、酸化ハフニウムである。酸化ハフニウムは、成膜直後はアモルファスである。第１の絶縁膜３１は、例えば、ＡＬＤ法により成膜する。
次に、第１の絶縁膜３１の上に、第２の絶縁膜３２を形成する。第２の絶縁膜３２は、例えば、ＣＶＤ法により成膜する。第２の絶縁膜３２は、例えば、酸化シリコンである。
次に、ホール内の、第２の絶縁膜３２の上に、半導体層を埋め込み半導体ピラーＳＰを形成する。半導体層は、例えば、ＣＶＤ法により成膜される多結晶シリコンである。
次に、熱処理を行い第１の絶縁膜３１の酸化ハフニウムを結晶化する。熱処理は、例えば、窒素ガス雰囲気中で、６００℃以上１０５０℃以下の温度で、１秒以上３０秒以下の時間行う。熱処理は、いわゆる結晶化アニールである。
熱処理により、ワード線ＷＬと半導体ピラーＳＰとの間の酸化ハフニウムは、結晶化し斜方晶となる。一方、層間絶縁層１６０と半導体ピラーＳＰとの間の酸化ハフニウムは、結晶化するが斜方晶にはならず、斜方晶以外の結晶となる。
熱処理により、第１の絶縁膜３１の中に、ワード線ＷＬと半導体ピラーＳＰの間の第１の領域３１ａと、層間絶縁層１６０と半導体ピラーＳＰとの間の第２の領域３１ｂとが形成される。第１の領域３１ａは斜方晶を主とする酸化ハフニウムである。第２の領域３１ｂは斜方晶以外を主とする酸化ハフニウムである。
以上の製造方法により、図１０に示す第３の実施形態の記憶装置が製造される。
以上、第２の実施形態によれば、第１の実施形態同様、セル間干渉によるメモリ特性の劣化が抑制される記憶装置が実現できる。さらに、三次元構造を備えることにより、記憶装置の集積度が向上するという効果が得られる。
以上、第３の実施形態によれば、第１及び第２の実施形態同様、セル間干渉によるメモリ特性の劣化が抑制される記憶装置が実現できる。また、強誘電体を用いた３次元ＮＡＮＤフラッシュメモリが実現される。
第１の実施形態では、メモリセルアレイ１００のクロスポイント構造が一層のみの場合を例に説明したが、第１の実施形態のメモリセルアレイ１００を複数積層した三次元構造とすることも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３１ 第１の絶縁膜
３１ａ 第１の領域（第３の領域）
３１ｂ 第２の領域
３２ 第２の絶縁膜
１０３ 第２の層間絶縁層（絶縁層）
１４０ 第１の層間絶縁層（絶縁層）
１６０ 層間絶縁層（絶縁層）
ＢＬ１ ビット線（第３の導電層）
ＢＬ１１ ビット線（第３の導電層）
ＳＰ１ 半導体ピラー（第３の導電層）
ＷＬ１ ワード線（第１の導電層）
ＷＬ２ ワード線（第２の導電層）
ＷＬ１１ ワード線（第１の導電層）
ＷＬ１２ ワード線（第２の導電層）

Claims (11)

  1. 第１の方向に延びる第１の導電層と、
    前記第１の方向に延びる第２の導電層と、
    前記第１の方向に交差する第２の方向に延びる第３の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられた酸化アルミニウムを含む絶縁層と、
    前記第１の導電層と前記第３の導電層との間に位置し斜方晶を主とする酸化ハフニウムを含む第１の領域と、前記絶縁層と前記第３の導電層との間に位置し斜方晶以外を主とする酸化ハフニウムを含む第２の領域と、を備える第１の絶縁膜と、
    を備える記憶装置。
  2. 前記第１の導電層及び前記第２の導電層は金属を含む請求項１記載の記憶装置。
  3. 前記第１の導電層及び前記第２の導電層は、窒化チタン、窒化タンタル又は窒化タングステンを含む請求項２記載の記憶装置。
  4. 前記第３の導電層は金属を含む請求項１ないし請求項３いずれか一項記載の記憶装置。
  5. 前記第３の導電層は、タングステン又は窒化チタンを含む請求項４記載の記憶装置。
  6. 前記第１の領域の組成と前記第２の領域の組成は略同一である請求項１ないし請求項５いずれか一項記載の記憶装置。
  7. 前記第１の領域は強誘電体であり、前記第２の領域は常誘電体である請求項１ないし請求項６いずれか一項記載の記憶装置。
  8. 前記第１の絶縁膜と前記第３の導電層との間に設けられ、酸化アルミニウムを含まない第２の絶縁膜をさらに備える請求項１ないし請求項７いずれか一項記載の記憶装置。
  9. 前記第２の絶縁膜は、酸化シリコン又は酸化チタンを含む請求項８記載の記憶装置。
  10. 前記第２の絶縁膜は常誘電体である請求項８又は請求項９記載の記憶装置。
  11. 前記第１の絶縁膜は、前記第２の導電層と前記第３の導電層との間に位置し斜方晶を主とする酸化ハフニウムを含む第３の領域を備える請求項１ないし請求項１０いずれか一項記載の記憶装置。
JP2018055400A 2018-03-23 2018-03-23 記憶装置 Pending JP2019169573A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018055400A JP2019169573A (ja) 2018-03-23 2018-03-23 記憶装置
US16/134,289 US10446749B1 (en) 2018-03-23 2018-09-18 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018055400A JP2019169573A (ja) 2018-03-23 2018-03-23 記憶装置

Publications (1)

Publication Number Publication Date
JP2019169573A true JP2019169573A (ja) 2019-10-03

Family

ID=67985708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018055400A Pending JP2019169573A (ja) 2018-03-23 2018-03-23 記憶装置

Country Status (2)

Country Link
US (1) US10446749B1 (ja)
JP (1) JP2019169573A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437403B2 (en) 2019-09-18 2022-09-06 Kioxia Corporation Ferroelectric memory device
US11723211B2 (en) 2020-09-18 2023-08-08 Kioxia Corporation Semiconductor memory device having ferroelectric field effect transistor
US12477733B2 (en) 2022-03-16 2025-11-18 Kioxia Corporation Semiconductor memory device
US12512140B2 (en) 2022-09-21 2025-12-30 Kioxia Corporation Nonvolatile semiconductor memory and manufacturing method therefor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057661A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
US12426521B2 (en) * 2019-01-29 2025-09-23 Industry-University Cooperation Foundation Hanyang University Selector device comprising polycrystalline metal oxide layer and cross-point memory comprising same
US11532668B2 (en) * 2019-07-25 2022-12-20 Tetramem Inc. Increasing selector surface area in crossbar array circuits
JP2021047939A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021048368A (ja) * 2019-09-20 2021-03-25 キオクシア株式会社 記憶装置
JP2021150522A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 記憶装置
JP2022146030A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体記憶装置及びその製造方法
CN119365063B (zh) * 2024-10-29 2025-09-02 北京大学 选通管及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987702B2 (en) * 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
WO2010026625A1 (ja) 2008-09-02 2010-03-11 株式会社 東芝 不揮発性半導体記憶装置
JP2012119566A (ja) 2010-12-02 2012-06-21 Toshiba Corp 半導体装置およびその製造方法
EP2597647A1 (en) 2011-11-28 2013-05-29 Imec Selector device for memory applications
JP2014053571A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2014175419A (ja) 2013-03-07 2014-09-22 Panasonic Corp 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法
JP2015170610A (ja) 2014-03-04 2015-09-28 株式会社東芝 抵抗変化素子及び不揮発性記憶装置
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
JP6367152B2 (ja) 2015-06-08 2018-08-01 東芝メモリ株式会社 記憶装置
US9859337B2 (en) 2016-02-26 2018-01-02 Sandisk Technologies Llc Three-dimensional memory device with vertical semiconductor bit lines located in recesses and method of making thereof
US9941299B1 (en) * 2017-05-24 2018-04-10 Sandisk Technologies Llc Three-dimensional ferroelectric memory device and method of making thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437403B2 (en) 2019-09-18 2022-09-06 Kioxia Corporation Ferroelectric memory device
US11723211B2 (en) 2020-09-18 2023-08-08 Kioxia Corporation Semiconductor memory device having ferroelectric field effect transistor
US12477733B2 (en) 2022-03-16 2025-11-18 Kioxia Corporation Semiconductor memory device
US12512140B2 (en) 2022-09-21 2025-12-30 Kioxia Corporation Nonvolatile semiconductor memory and manufacturing method therefor

Also Published As

Publication number Publication date
US10446749B1 (en) 2019-10-15
US20190296234A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US10446749B1 (en) Memory device
JP2021048214A (ja) 記憶装置
US10680038B2 (en) RRAM memory cell with multiple filaments
US10879310B2 (en) Memory circuit and formation method thereof
KR101120342B1 (ko) 비휘발성 메모리 장치
CN108987400A (zh) 具有铁电层的半导体器件及其制造方法
JP2019057621A (ja) 記憶装置
US12075634B2 (en) RRAM memory cell with multiple filaments
JP2019054173A (ja) 記憶装置
TWI654720B (zh) 記憶裝置
US12035537B2 (en) Interface film to mitigate size effect of memory device
CN117202666A (zh) 存储器件以及包括该存储器件的电子装置
US11171156B2 (en) Ferroelectric memory device
CN118695612B (zh) 铁电存储器及三维铁电存储装置
CN113497048A (zh) 半导体存储装置
US10158067B2 (en) Memory device
JP2015153974A (ja) 半導体記憶装置
JP2019054208A (ja) 記憶装置
JP2023001409A (ja) 半導体記憶装置
JP2024123317A (ja) 記憶装置
JP2024044730A (ja) 不揮発性半導体メモリ及びその製造方法
TW202539361A (zh) 半導體記憶裝置
CN121218604A (zh) 铁电存储器、三维铁电存储器及三维铁电存储装置
KR20250174410A (ko) 반도체 장치 및 이의 제조방법
US20190088715A1 (en) Memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911