JP2019033621A - 電源装置 - Google Patents

Abstract

【課題】 ブートストラップ回路を有する電源装置において、間欠状態となる場合、ＮチャネルＭＯＳＦＥＴがオンしない状態が長時間継続するため、ブートストラップ用コンデンサは充電されなくなり、放電が進む。その結果、ＮチャネルＭＯＳＦＥＴをオンすることができなくなり、出力電圧を生成できない問題があった。【解決手段】 第２のダイオード６、第２のコンデンサ７、第２のトランジスタ８、第１のトランジスタ９、否定論理和回路１０等から構成される回路をラインＡに接続することにより、間欠状態において第１のコンデンサ１ｂが充電され、その結果ＮチャネルＭＯＳＦＥＴ２をオンすることができるようになり、電源装置が停止することなく継続して出力電圧を生成することができる。【選択図】 図１

Description

この発明は、ブートストラップ回路を備えた電源装置に関する。

一次電源を降圧する直流電源装置として、スイッチング方式のＤＣ／ＤＣコンバータがよく用いられる。このＤＣ／ＤＣコンバータは、入力電圧とグランドとの間にハイサイドスイッチとフライホイルダイオードが直列に接続され、ハイサイドスイッチをスイッチング制御してインダクタにエネルギーを蓄積し、そのエネルギーをコンデンサで平滑化して出力電圧を生成する。

ハイサイドスイッチにＮチャネルＭＯＳＦＥＴを用いる場合、ドレインをバス電圧に接続する。この回路では、ハイサイドスイッチを駆動するＰＷＭ信号のグランドとＮチャネルＭＯＳＦＥＴのソース電位が同じにならないため、フローティング駆動が可能なブートストラップ回路を採用する場合がある。

ブートストラップ回路は、ハイサイドスイッチとダイオードとの接続点に接続されたコンデンサを備え、このコンデンサの充電によりハイサイドスイッチの駆動電圧を生成している。ブートストラップ回路は、ハイサイドスイッチのオン時にコンデンサの電荷が電源側に逆流しないように、コンデンサと電源の間にダイオードを有している。コンデンサの充電電圧、つまりハイサイドスイッチの駆動電圧が低下してハイサイドスイッチが駆動できなくなるのを防止するために、ダイオードの代わりに電圧降下の小さいスイッチングトランジスタを用いたものもある（例えば特許文献１参照）。

特開２００７−１９５３６１号公報

図３は従来のブートストラップ回路を有した電源装置の構成例を示す。入力電圧Ｖｉｎとグランドとの間にＮチャネルＭＯＳＦＥＴ２及びフライホイルダイオード３が直列接続されており、ＮチャネルＭＯＳＦＥＴ２をスイッチング制御してインダクタ４にエネルギーを蓄積し、そのエネルギーをコンデンサ５で平滑化して出力電圧Ｖｏｕｔを生成する。

ブートストラップ回路１は、ドライバＩＣ１ａに外付けされる第１のコンデンサ１ｂ、第１のダイオード１ｃを有している。第１のコンデンサ１ｂと第１のダイオード１ｃは直列に接続され、ドライバＩＣ１ａの入力側電圧ＶｄｄとドライバＩＣ１ａの出力側電圧の間に配置される。また、ドライバＩＣ１ａの出力電圧はＮチャネルＭＯＳＦＥＴ２のゲートに接続される。

第１のコンデンサ１ｂはＮチャネルＭＯＳＦＥＴ２がオン状態からオフ状態に遷移した直後のフライホイルダイオード３がオンしている期間に充電され、ＮチャネルＭＯＳＦＥＴ２のゲート駆動電流の供給源となる。

しかしながら、軽負荷時において間欠状態となり、ＮチャネルＭＯＳＦＥＴ２がオンしない状態が長時間継続すると、第１のコンデンサ１ｂは充電されなくなり、時間の経過とともに放電していく。この結果、次にＮチャネルＭＯＳＦＥＴ２がオンするとき、第１のコンデンサ１ｂに電荷が蓄えられていないため、ＮチャネルＭＯＳＦＥＴ２はオンすることができず出力電圧を生成できない問題があった。

この発明は、上記問題点に鑑み、ブートストラップ回路の軽負荷時の間欠状態においても、出力電圧の生成動作を継続可能な電源装置を提供することを目的とする。

この発明による電源装置は、ＰＷＭ信号の入力端子と第１，第２，第３の出力端子を有したドライバＩＣ（１ａ）、及び上記ドライバＩＣ（１ａ）の入力電源とドライバＩＣ（１ａ）の第２の出力端子の間を接続する、第１のダイオード（１ｃ）とコンデンサ（１ｂ）の直列回路を有したブートストラップ回路（１）と、上記ドライバＩＣ（１ａ）の第１の出力端子（１ａ１）がゲートに接続され、ドレインが電源に接続された電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に接続され、並列に接続された第１のトランジスタ（９）、フライホイルダイオード（３）、及び出力側コンデンサ（５）を有するとともに、フライホイルダイオード（３）と出力側コンデンサ（５）の間に接続されたインダクタ（４）を有した電源出力線（ラインＡ）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に、上記電源出力線と並列に接続された第２のダイオード（６）と、上記第２のダイオード（６）に接続された第２のコンデンサ（７）と、上記第２のダイオード（６）に上記第２のコンデンサ（７）と並列にゲートが接続された第２のトランジスタ（８）と、ＰＷＭ信号が一方の入力端子に接続され、第２のトランジスタ（８）のコレクタに他方の入力端子が接続され、出力端子が第１のトランジスタ（９）のベースに接続され、ＰＷＭ信号がロー状態で第２のトランジスタ（８）がオンとなったときに、第１のトランジスタ（９）をオンにする否定論理和回路（１０）とを備えたものである。

この発明によれば、ブートストラップ回路を有する電源装置において、間欠状態となり、電界効果トランジスタが長時間オンしない状態が継続しても、コンデンサが放電し、電界効果トランジスタを駆動できなくなる前に充電を行うことができるので、電源装置を停止することなく継続的に動作させることが可能となる。

実施の形態１によるブートストラップ回路を有する電源装置を説明するための図である。 図１に示した電源装置の動作を説明するための図である。 従来のブートストラップ回路を有する電源装置を説明するための図である。

図１は、この発明に係る実施の形態１による電源装置の構成を示す図である。図１において、実施の形態１による電源装置は、ブートストラップ回路１と、ハイサイドスイッチを構成する電界効果トランジスタをなすＮチャネルＭＯＳＦＥＴ２と、フライホイルダイオード３と、インダクタ４と、出力側のコンデンサ５と、第２のダイオード６と、第２のコンデンサ７と、第２のトランジスタ８と、第１のトランジスタ９と、否定論理和回路１０を備えている。ＮチャネルＭＯＳＦＥＴ２は、電源出力線用のラインＡの出力電圧Ｖｏｕｔのスイッチング制御を行う。

ブートストラップ回路１は、ドライバＩＣ１ａと、第１のダイオード１ｃと、第１のコンデンサ１ｂから構成される。ドライバＩＣ１ａは、ドライバＩＣ用の入力電源端子（Ｖｄｄ）と、ＰＷＭ信号の入力用端子（ＰＷＭｉｎ）と、ＮチャネルＭＯＳＦＥＴ２のゲート端子への第１の出力端子（１ａ１）と、ラインＡへの第２の出力端子（１ａ２）と、第３の出力端子（１ａ３）から構成される。第１のダイオード１ｃのアノードはＶｄｄ用端子Ｖｄｄｉｎに並列に接続される。ラインＡはドライバＩＣ１ａの出力端子（１ａ２）と出力電圧Ｖｏｕｔの出力端子の間に接続される。第１のダイオード１ｃのカソードは第１のコンデンサ１ｂの一方の電極に接続される。第１のコンデンサ１ｂの他方の電極はドライバＩＣ１ａの出力端子１ａ２に接続される。出力端子１ａ３は第１のダイオード１ｃのカソードと第１のコンデンサ１ｂの一方の電極の間に接続される。ＰＷＭ信号は、ドライバＩＣ１ａの入力用端子ＰＷＭｉｎと否定論理和回路１０の一方の入力端子にそれぞれ接続される。

ＮチャネルＭＯＳＦＥＴ２のドレイン端子は、ＦＥＴ用の入力電源端子（Ｖｉｎ）に接続される。ＮチャネルＭＯＳＦＥＴ２のソース端子は、ドライバＩＣ１ａと並列に、ラインＡに接続される。ラインＡは、ＮチャネルＭＯＳＦＥＴ２のソース端子と出力端子Ｖｏｕｔの間で、第１のトランジスタ９のコレクタ端子、フライホイルダイオード３のカソード、コンデンサ５の一方の電極が接続される。インダクタ４は、フライホイルダイオード３のカソードとコンデンサ５の一方の電極の間に接続される。第１のトランジスタ９のエミッタ端子、フライホイルダイオード３のアノード、コンデンサ５の他方の電極は、それぞれグランドに接続される。

第２のダイオード６のカソードは、ドライバＩＣ１ａの出力端子１ａ２と第１のコンデンサ１ｂの他方の電極の間に接続される。第２のダイオード６のアノードは、第２のコンデンサ７の一方の電極に接続される。第２のコンデンサ７の他方の電極はグランドに接続される。第２のコンデンサ７の一方の電極は整合回路Ｌ１を介して電源Ｖ１に接続される。第２のコンデンサ７の一方の電極は第２のトランジスタ８のベースに接続される。第２のトランジスタ８のエミッタはグランドに接続される。第２のトランジスタ８のコレクタは整合回路Ｌ２を介して電源Ｖ２に接続される。第２のトランジスタ８のコレクタは否定論理和回路１０の他方の入力端子に接続される。否定論理和回路１０の出力端子は第１のトランジスタ９のベースに接続される。

ＭＯＳＦＥＴ２がスイッチング制御されることによりフライホイルダイオード３がオンオフされる。インダクタ４は出力エネルギーを蓄積する。コンデンサ５は出力エネルギーを平滑化する。第２のダイオード６はラインＡの電圧によりオンオフする。第２のコンデンサ７は第２のダイオード６がオフすると充電する。第２のトランジスタ８は第２のコンデンサ７が充電するとオンする。第１のトランジスタ９はブートストラップ用第１のコンデンサ１ｂを充電する。否定論理和回路１０は第１のトランジスタ９のオン条件を決める。

次に、図１に示した実施の形態１による電源装置の動作を説明する。図２は、図１に示した電源装置の動作を説明するための図であって、（ａ）はラインＡ電圧、（ｂ）はコンデンサ１ｂ両端電圧、（ｃ）はコンデンサ７両端電圧、（ｄ）はＰＷＭ信号、（ｅ）はトランジスタ９駆動電圧を示す。

図２（ａ）において、連続モードにおいて、ＮチャネルＭＯＳＦＥＴ２はオン／オフを繰り返す。このとき図２（ａ）に示すように、ラインＡの電位は所定の電圧パルス間隔でハイ（最大電圧）とロー（ゼロ電圧）を連続的に繰り返す。

また不連続モードにおいて、ＮチャネルＭＯＳＦＥＴ２は間欠動作する。このときラインＡは電位が上昇した状態で変動する。
ラインＡは、電位がハイになった後、電位が上昇した状態で、ハイとローの間で電圧振幅が不定間隔に上下動する。図２に示すように、ラインＡは、電位がハイになった後、電位が上昇した状態で上下動する。

また、第１のコンデンサ１ｂはＮチャネルＭＯＳＦＥＴ２がオフする毎に充電される。
このため連続モードにおいて、第１のコンデンサ１ｂは常にＮチャネルＭＯＳＦＥＴ２を駆動するために必要な電荷を溜めておくことが可能となって、ＮチャネルＭＯＳＦＥＴ２は動作を継続することができる。
図２（ｂ）に示すように、第１のコンデンサ１ｂの両端電圧は、入力側電圧用端子Ｖｄｄから所定電圧間隔で上下動する。

一方、ＭＯＳＦＥＴ２が間欠状態になると、ＮチャネルＭＯＳＦＥＴ２及びフライホイルダイオード３がオフとなる。ラインＡはハイインピーダンス状態となり、電位が上昇した状態となる。このとき第１のコンデンサ１ｂは充電できない状態となるので、電荷が徐々に抜けていく。
図２（ｂ）に示すように、第１のコンデンサ１ｂは、電位がハイになった後、電位が上昇した状態のまま電圧振幅がハイから徐々に減少する。

また、ラインＡの電位が上昇すると、第２のダイオード６がオフし、第２のコンデンサ７の充電が開始される。図２（ｃ）の第２のコンデンサ７の両端電圧は、電位がローから所定の時間変化率で上昇し、ラインＡの電位がローになると第２のコンデンサ７の両端電圧の電位はゼロになる。

一方、ＭＯＳＦＥＴ２が間欠状態になると、ラインＡの電位が上昇した状態であるため、第２のコンデンサ７の両端電圧は電位がローから徐々に上昇する。
第２のコンデンサ７の両端電圧の充電が進んで電位が所定値に達すると、それまでオフしていた第２のトランジスタ８がオンし、否定論理和回路１０からハイが出力され、第１のトランジスタ９がオンする。

ここで、第１のトランジスタ９がオンすることにより、ラインＡが０Ｖとなり、第１のダイオード１ｃがオンし第１のコンデンサ１ｂが充電される。このため、第１のコンデンサ１ｂはＮチャネルＭＯＳＦＥＴ２を駆動可能な状態に保たれる。

ただし、ＮチャネルＭＯＳＦＥＴ２がオンしているときに第１のトランジスタ９がオンすると、ＮチャネルＭＯＳＦＥＴ２及びトランジスタ９に過大な電流が流れて、電源装置を損傷する恐れがある。

これを防止するために、否定論理和回路１０の一方の入力端子にＰＷＭ信号を入力する。図２（ｅ）に示すように、ＰＷＭ信号がローのときに限り、第２のトランジスタ８がオンとなったときに、第１のトランジスタ９をオンする。これにより、ＮチャネルＭＯＳＦＥＴ２と第１のトランジスタ９が同時にオンすることを防止している。

このように実施の形態１によるブートストラップ回路１を有する電源装置は、ＭＯＳＦＥＴ２が間欠状態となり、ＮチャネルＭＯＳＦＥＴ２が長時間オンしない状態が継続しても、第１のコンデンサ１ｂが放電しＮチャネルＭＯＳＦＥＴ２を駆動できなくなる前に、第１のコンデンサ１ｂの充電を行うことができる。これによって電源装置を停止することなく継続的に動作させることが可能となる。

かくして、第１のコンデンサ１ｂの電荷が徐々に抜けていき充電不可状態となったときの判断は、第２のダイオード６、第２のコンデンサ７、及び第２のトランジスタ８の組合せで行うことができる。

以上説明した通り、実施の形態１による電源装置は、ＰＷＭ信号の入力端子と第１の出力端子（１ａ１），第２の出力端子（１ａ２），第３の出力端子（１ａ３）を有したドライバＩＣ（１ａ）、及び上記ドライバＩＣ（１ａ）の入力電源とドライバＩＣ（１ａ）の第２の出力端子の間を接続する、第１のダイオード（１ｃ）とコンデンサ（１ｂ）の直列回路を有したブートストラップ回路（１）と、上記ドライバＩＣ（１ａ）の第１の出力端子（１ａ１）がゲートに接続され、ドレインが電源に接続された電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に接続され、並列に接続された第１のトランジスタ（９）、フライホイルダイオード（３）、及び出力側コンデンサ（５）を有するとともに、フライホイルダイオード（３）と出力側コンデンサ（５）の間に接続されたインダクタ（４）を有した電源出力線（ラインＡ）と、上記ドライバＩＣ（１ａ）の第２の出力端子（１ａ２）に、上記電源出力線と並列に接続された第２のダイオード（６）と、上記第２のダイオード（６）に接続された第２のコンデンサ（７）と、上記第２のダイオード（６）に上記第２のコンデンサ（７）と並列にゲートが接続された第２のトランジスタ（８）と、ＰＷＭ信号が一方の入力端子に接続され、第２のトランジスタ（８）のコレクタに他方の入力端子が接続され、出力端子が第１のトランジスタ（９）のベースに接続され、ＰＷＭ信号がロー状態で第２のトランジスタ（８）がオンとなったときに、第１のトランジスタ（９）をオンにする否定論理和回路（１０）とを備えたことを特徴とする。

これによって、ブートストラップ回路１の出力が間欠状態となり、電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）が長時間オンしない状態が継続しても、第１のコンデンサ１ｂが放電し、電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴ２）を駆動できなくなる前に充電を行うことができるので、電源装置を停止することなく継続的に動作させることが可能となる。

１ ブートストラップ回路、１ａ ドライバＩＣ、１ｂ 第１のコンデンサ、１ｃ 第１のダイオード、２ ＮチャネルＭＯＳＦＥＴ、３ フライホイルダイオード、４ インダクタ、５ 出力側コンデンサ、６ 第２のダイオード、７ 第２のコンデンサ、８ 第２のトランジスタ、９ 第１のトランジスタ、１０ 否定論理和回路。

Claims (1)

1. ＰＷＭ信号の入力端子と第１，第２，第３の出力端子を有したドライバＩＣ、
   及び上記ドライバＩＣの入力電源とドライバＩＣの第２の出力端子の間を接続する、第１のダイオードとコンデンサの直列回路
   を有したブートストラップ回路と、
   上記ドライバＩＣの第１の出力端子がゲートに接続され、ドレインが電源に接続された電界効果トランジスタと、
   上記ドライバＩＣの第２の出力端子に接続され、並列に接続された第１のトランジスタ、フライホイルダイオード、及び出力側のコンデンサを有するとともに、フライホイルダイオードと出力側コンデンサの間に接続されたインダクタを有した電源出力線と、
   上記ドライバＩＣの第２の出力端子に、上記電源出力線と並列に接続された第２のダイオードと、
   上記第２のダイオードに接続された第２のコンデンサと、
   上記第２のダイオードに上記第２のコンデンサと並列にゲートが接続された第２のトランジスタと、
   ＰＷＭ信号が一方の入力端子に接続され、第２のトランジスタのコレクタに他方の入力端子が接続され、出力端子が第１のトランジスタのベースに接続され、ＰＷＭ信号がロー状態で第２のトランジスタがオンとなったときに、第１のトランジスタをオンにする否定論理和回路と、
   を備えた電源装置。

Images