JP2013038930A - スイッチング回路及びｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】スイッチ素子の破壊を防止したスイッチング回路及びＤＣ−ＤＣコンバータを提供する。
【解決手段】ハイサイドスイッチと、整流要素と、駆動回路と、を備えたスイッチング回路が提供される。前記ハイサイドスイッチは、高電位端子と出力端子との間に接続されている。前記整流要素は、前記出力端子と低電位端子との間に、前記低電位端子から前記出力端子に向かう方向を順方向として接続される。前記駆動回路は、入力されるハイサイド制御信号に応じて前記ハイサイドスイッチの制御端子に第１の電圧を供給してオンさせ、前記出力端子の電圧が規定値以上に上昇したとき前記ハイサイドスイッチの制御端子に前記第１の電圧よりも高い第２の電圧を供給する。
【選択図】図１

Description

本発明の実施形態は、スイッチング回路及びＤＣ−ＤＣコンバータに関する。

ハイサイドスイッチとローサイドスイッチとで構成されたスイッチング回路は、誘導性負荷を駆動する出力回路として広く用いられている。また、例えば、この種のスイッチング回路を用いたＤＣ−ＤＣコンバータなどにおいては、大電流化の要求があり、半導体プロセスの微細化によるスイッチ素子のオン抵抗が低減されている。その結果、ハイサイドスイッチがオンしたときに流れる回復電流が大きくなり、スイッチングノイズの発生や動作効率の低下要因となっている。

特開２００９−１４８０４３号公報

本発明の実施形態は、スイッチングノイズの低減と動作効率を改善したスイッチング回路及びＤＣ−ＤＣコンバータを提供する。

実施形態によれば、ハイサイドスイッチと、整流要素と、駆動回路と、を備えたスイッチング回路が提供される。前記ハイサイドスイッチは、高電位端子と出力端子との間に接続されている。前記整流要素は、前記出力端子と低電位端子との間に、前記低電位端子から前記出力端子に向かう方向を順方向として接続される。前記駆動回路は、入力されるハイサイド制御信号に応じて前記ハイサイドスイッチの制御端子に第１の電圧を供給してオンさせ、前記出力端子の電圧が規定値以上に上昇したとき前記ハイサイドスイッチの制御端子に前記第１の電圧よりも高い第２の電圧を供給する。

第１の実施形態に係るスイッチング回路の構成を例示する回路図。 ゲート・ソース間電圧Ｖｇｓとオン抵抗Ｒｏｎとの関係を表す特性図。 第１の実施形態のスイッチング回路の主要な信号のタイミングチャートであり、（ａ）はハイサイド制御信号ＶＨ、（ｂ）はローサイド制御信号ＶＬ、（ｃ）は検出信号ＶＤ、（ｄ）は制御端子の電圧ＶＧ、（ｅ）は出力電圧ＶＬＸ、（ｆ）はハイサイド電流ＩＨ、（ｇ）はローサイド電流ＩＬ、（ｈ）はインダクタ電流ＩＬＬを表す。 駆動回路のハイサイド制御回路の構成を例示する他の回路図。 第２の実施形態に係るスイッチング回路の構成を例示する回路図。 第３の実施形態に係るスイッチング回路の構成を例示する回路図。 第４の実施形態に係るＤＣ−ＤＣコンバータの構成を例示する回路図。

以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

まず、第１の実施形態について説明する。
図１は、第１の実施形態に係るスイッチング回路の構成を例示する回路図である。
スイッチング回路（破線１で囲んだ部分）は、直列に接続されたハイサイドスイッチ２及びローサイドスイッチ３と、ハイサイドスイッチ２とローサイドスイッチ３とを制御する駆動回路（破線５で囲んだ部分）で構成され、誘導性負荷１７を駆動する。なお、ローサイドスイッチ３は、寄生ダイオードとして整流要素４を含んでいる。

ハイサイドスイッチ２は、出力端子１８と高電位端子１９との間に接続されている。ハイサイドスイッチ２は、ＰチャンネルＭＯＳＦＥＴ（以下、ＰＭＯＳ）であり、第１の主電極としてのソースは、高電位端子１９に接続され、第２の主電極としてのドレインは、出力端子１８に接続されている。また、ハイサイドスイッチ２の制御端子としてのゲート２ｇは、駆動回路５に接続される。ハイサイドスイッチ２には、図示しない寄生ダイオードが含まれる。

ローサイドスイッチ３は、出力端子１８と低電位端子２３との間に接続されている。ローサイドスイッチ３は、ＮチャンネルＭＯＳＦＥＴ（以下、ＮＭＯＳ）であり、第１の主電極としてのソースは、低電位端子２３に接続され、第２の主電極としてのドレインは、出力端子１８に接続されている。また、ローサイドスイッチ３の制御端子としてのゲートは、駆動回路５に接続される。なお、低電位端子２３は接地され、高電位端子１９と低電位端子２３との間には、電源電圧ＶＩＮが供給される。

整流要素４は、出力端子１８と低電位端子２３との間に、低電位端子２３から出力端子１８に向かう方向を順方向として接続されている。すなわち、整流要素４の第１の主電極としてアノードは、低電位端子２３に接続され、整流要素４の第２の主電極としてカソードは、出力端子１８に接続されている。

駆動回路５は、ハイサイドスイッチ２を制御するハイサイド制御回路６と、ローサイドスイッチ３を制御するローサイド制御回路７と、出力端子１８の電圧、すなわち出力電圧ＶＬＸを検出する検出回路８とを有している。

ハイサイド制御回路６は、高電位端子１９と第２の中電位端子２０との間に接続され、ハイサイド制御信号ＶＨに応じて、ハイサイドスイッチ２の制御端子２ｇに電圧ＶＧを供給してハイサイドスイッチ２を制御する。ハイサイド制御回路６は、否定回路（インバータ）９、１０、第１のトランジスタ１１、第２のトランジスタ１２、第３のトランジスタ１３、論理和の否定回路（ＮＯＲ）１４を有している。

第１のトランジスタ１１と第２のトランジスタ１２とは、高電位端子１９と第２の中電位端子２０との間に直列に接続される。第１のトランジスタ１１はＰＭＯＳであり、ゲートには、インバータ９を介してハイサイド制御信号ＶＨを反転した信号が入力される。第２のトランジスタ１２はＰＭＯＳであり、ゲートには、インバータ９、１０を介してハイサイド制御信号ＶＨと同相の信号が入力される。第１のトランジスタ１１のソースは高電位端子１９に接続され、第１のトランジスタ１１のドレインは、第２のトランジスタ１２のソースに接続され、第２のトランジスタ１２のドレインは、第２の中電位端子２０に接続される。

また、第３のトランジスタ１３は、第２のトランジスタ１２と並列に接続される。第３のトランジスタ１３はＮＭＯＳであり、ドレインは、第２のトランジスタ１２のソースと接続され、第３のトランジスタ１３のソースは、第２のトランジスタ１２のドレイン及び第２の中電位端子２０に接続される。第３のトランジスタ１３のゲートには、ＮＯＲ１４を介して、ハイサイド制御信号ＶＨと検出回路８の出力との論理和を反転した信号が入力される。なお、高電位端子１９と第２の中電位端子２０との間には、電源電圧Ｖｓ２が供給され、インバータ９、１０は、電源電圧Ｖｓ２で動作する。

ローサイド制御回路７は、第１の中電位端子２１と接地端子２２との間に接続され、ローサイド制御信号ＶＬを反転した信号をローサイドスイッチ３の制御端子としてのゲートに出力する。なお、第１の中電位端子２１と接地端子２２との間には、電源電圧Ｖｓ１が供給され、接地端子２２は、低電位端子２３とともに接地されている。また、ローサイド制御回路７は、インバータであり、ローサイド制御回路７は、電源電圧Ｖｓ１で動作する。

検出回路８は、出力電圧ＶＬＸを基準電圧Ｖｓと比較する比較回路１５と、基準電圧Ｖｓを生成する電圧源回路１６とで構成される。比較回路１５の反転入力端子は出力端子１８に接続され、非反転入力端子には、電圧源回路１６から出力される基準電圧Ｖｓが入力される。比較回路１５の出力端子から、検出回路８の出力として、ＮＯＲ１４に検出信号ＶＤが出力される。なお、検出信号ＶＤの論理レベルをハイサイド制御回路６の論理レベルに変換するレベルシフタについては省略している。また、基準電圧Ｖｓは、出力電圧ＶＬＸが低電位端子２３の電圧に対して上昇したことを検出するための基準となる電圧であり、例えば電源電圧ＶＩＮの９０％に設定される。

次に、スイッチング回路１の動作について説明する。
スイッチング回路１は、外部から入力されるハイサイド制御信号ＶＨ及びローサイド制御信号ＶＬに応じてハイサイドスイッチ２とローサイドスイッチ３とを交互にオンさせて誘導性負荷１７に流れる電流ＩＬＬを制御する。また、駆動回路５のハイサイド制御回路６は、検出回路８で検出される出力電圧ＶＬＸのレベルに応じてハイサイドスイッチ２の制御端子２ｇに供給する電圧ＶＧを切り替えてハイサイドスイッチ２のオン抵抗Ｒｏｎを制御する。

図２は、ゲート・ソース間電圧Ｖｇｓとオン抵抗Ｒｏｎとの関係を表す特性図である。
図２においては、ハイサイドスイッチ２のゲート・ソース間電圧Ｖｇｓを横軸、オン抵抗Ｒｏｎを縦軸にとり、オン抵抗Ｒｏｎのゲート・ソース間電圧Ｖｇｓ依存性を表している。なお、各電圧は絶対値を表している。

しきい値電圧Ｖｔｈ以上のゲート・ソース間電圧Ｖｇｓに対して、オン抵抗Ｒｏｎは単調に低下する。制御端子２ｇの電圧ＶＧは、高電位端子１９の電位を基準にしているため、制御端子２ｇの電圧ＶＧは、ハイサイドスイッチ３のゲート・ソース間電圧Ｖｇｓと等しい。制御端子２ｇの電圧ＶＧが第１の電圧Ｖ１のとき、オン抵抗はＲｏｎ１である。制御端子２ｇの電圧が第２の電圧Ｖ２のとき、オン抵抗はＲｏｎ２である。ここで、｜Ｖｇｓ１｜＜｜Ｖｇｓ２｜、Ｒｏｎ１＞Ｒｏｎ２になっている。

図３は、第１の実施形態のスイッチング回路の主要な信号のタイミングチャートであり、（ａ）はハイサイド制御信号ＶＨ、（ｂ）はローサイド制御信号ＶＬ、（ｃ）は検出信号ＶＤ、（ｄ）は制御端子の電圧ＶＧ、（ｅ）は出力電圧ＶＬＸ、（ｆ）はハイサイド電流ＩＨ、（ｇ）はローサイド電流ＩＬ、（ｈ）は負荷電流ＩＬＬを表す。
なお、図３（ａ）は、ハイサイド制御信号ＶＨとして、ハイレベルとローレベルとを周期的に繰り返す矩形波を入力した場合を例示している。また、ローサイド制御信号ＶＬは、ハイサイド制御信号ＶＨと逆相の信号である（図３（ｂ））。

また、図３（ｂ）は、ローサイドスイッチ３がオンまたはオフに制御されていることを、それぞれＯＮ、ＯＦＦで表し、図３（ｄ）は、ハイサイドスイッチ２がオンまたはオフに制御されていることを、それぞれＯＮ、ＯＦＦで表している。また、ハイサイドスイッチ２とローサイドスイッチ３とが同時にオンになることを避けるためにデッドタイムＴｄが設けられている。

まず、外部から入力されるハイサイド制御信号ＶＨがハイレベル、ローサイド制御信号ＶＬがローレベルのときの動作について説明する（図３（ａ）、（ｂ））。
ハイサイド制御回路６のＮＯＲ１４は、ハイレベルのハイサイド制御信号ＶＨを入力して、第３のトランジスタ１３のゲートにローレベルを出力する。その結果、第３のトランジスタ１３はオフする。また、インバータ９は、ハイレベルのハイサイド制御信号ＶＨを入力して、第１のトランジスタ１１のゲートにローレベルを出力する。その結果、第１のトランジスタ１１は、オンする。また、インバータ１０は、第２のトランジスタ１２のゲートにハイレベルを出力する。その結果、第２のトランジスタ１２はオフする。したがって、オンした第１のトランジスタ１１は、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧをハイレベルにする。その結果、ハイサイドスイッチ２はオフし、ハイサイド電流ＩＨは流れない（図３（ｄ）、（ｆ））。

ローサイド制御回路７は、ローレベルのローサイド制御信号ＶＬを入力して、ローサイドスイッチ３のゲートにハイレベルを出力する。その結果、ローサイドスイッチ３はオンする。誘導性負荷１７は、出力電圧ＶＬＸをローレベルにして（図３（ｅ））、ローサイドスイッチ３を介して回生電流を流す。ローサイドスイッチ３を流れるローサイド電流ＩＬは、負荷電流ＩＬＬとして流れる（図３（ｇ））。出力電圧ＶＬＸが基準電圧Ｖｓよりも低いため、検出回路８は、検出信号ＶＤとしてハイレベルを出力する（図３（ｃ））。

次に、ハイサイド制御信号ＶＨがハイレベル、ローサイド制御信号ＶＬがハイレベルとなるデッドタイムＴｄにおける動作について説明する。
ローサイド制御回路７は、ローサイド制御信号ＶＬがハイレベルに変化すると、ローサイドスイッチ３のゲートにローレベルを出力する。その結果、ローサイドスイッチ３はオフする。誘導性負荷１７は、ローサイドスイッチ３の整流要素（寄生ダイオード）４を介して回生電流を流す。負荷電流ＩＬＬは、ローサイド電流ＩＬとしてローサイドスイッチ３の整流要素４を流れる（図３（ｇ）、（ｈ））。

次に、ハイサイド制御信号ＶＨがローレベル、ローサイド制御信号ＶＬがハイレベルに変化したときの動作について説明する（図３（ａ）、（ｂ））。
インバータ９は、ローレベルのハイサイド制御信号ＶＨを入力して、第１のトランジスタ１１のゲートにハイレベルを出力する。その結果、第１のトランジスタ１１はオフする。また、インバータ１０は、第２のトランジスタ１２のゲートにローレベルを出力する。その結果、第２のトランジスタ１２はオンする。第２のトランジスタ１２のソース・ドレイン間電圧は、第２のトランジスタ１２のソース・ゲート間電圧Ｖｓｇ（ゲート・ソース間電圧Ｖｇｓと逆方向の電圧）にほぼ等しくなっている。

したがって、駆動回路５のハイサイド制御回路６は、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧとして、第１の電圧Ｖ１＝Ｖｓ２−Ｖｓｇを出力する。なお、ＰＭＯＳは、ゲート電位はソース電位よりも低いため、第１の電圧Ｖ１は、高電位端子１９側、すなわちハイサイドスイッチ２のソースを基準として、ハイサイドスイッチ２のゲート電圧が正となる方向にとっている。

ローサイド制御回路７は、ローサイドスイッチ３のゲートにローレベルを出力している。その結果、ローサイドスイッチ３は、オフの状態を維持する。また、ハイサイドスイッチ２がオンしたため、ローサイドスイッチ３を流れていた回生電流は、整流要素４の逆方向回復電流として、ハイサイドスイッチ２を流れる。そのため、ハイサイドスイッチ２には、整流要素４の逆方向回復時間の間、この逆方向回復電流の大きな電流値のハイサイド電流ＩＨが流れる（図３（ｆ）の一点鎖線Ｒで囲んだ部分）。しかし、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧには、相対的に低い第１の電圧Ｖ１が供給されているため、ハイサイド電流ＩＨは、ハイサイドスイッチ２の相対的に大きいオン抵抗Ｒｏｎ１により制限されている。

ハイサイドスイッチ２に逆方向回復電流が流れている期間は、出力電圧ＶＬＸは、ローレベルである（図３（ｅ））。出力電圧ＶＬＸが電圧源回路１６の基準電圧Ｖｓよりも低いため、検出回路８は、検出信号ＶＤとしてハイレベルを出力する。その結果、ＮＯＲ１４は、第３のトランジスタ１３のゲートにローレベルを出力し、第３のトランジスタ１３はオフする。

そして、出力端子１８が短絡していない場合、整流要素４の逆方向回復時間の経過後、ハイサイドスイッチ２は、出力電圧ＶＬＸをローレベルからハイレベルに上昇させる（図３（ｅ）の一点鎖線Ｐで囲んだ部分）。また、出力端子１８が短絡している場合、整流要素４の逆方向回復時間の経過後、ハイサイドスイッチ２は、出力電圧ＶＬＸをハイレベルに上昇させることができず、出力電圧ＶＬＸはローレベルのままになる（図３（ｅ）の一点鎖線Ｑで囲んだ部分）。
まず、（１）出力端子１８が短絡していない場合について説明し、次に（２）出力端子１８が短絡している場合について説明する。
（１）出力端子が短絡していない場合、上記のとおり、ハイサイドスイッチ２は、出力電圧ＶＬＸをローレベルからハイレベルに上昇させる（図３（ｅ）の一点鎖線Ｐで囲んだ部分）。その結果、出力電圧検出回路８は、出力電圧ＶＬＸが基準電圧Ｖｓ以上に上昇したことを検出し、検出信号ＶＤとして、ローレベルを出力する（図３（ｃ））。

ＮＯＲ１４は、ローレベルの検出信号ＶＤを入力して、第３のトランジスタ１３のゲートにハイレベルを出力する。その結果、第３のトランジスタ１３はオンして、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧを、第１の電圧Ｖ１よりも高い第２の電圧Ｖ２にする（図３（ｄ））。その結果、ハイサイドスイッチ２のオン抵抗Ｒｏｎは、第１の電圧Ｖ１がゲートに供給されていたときよりも低いオン抵抗Ｒｏｎ２になる。なお、第２の電圧Ｖ２は、第１の電圧Ｖ１と同様にハイサイドスイッチ２のソースを基準として、ハイサイドスイッチ２のゲート電圧が正となる方向にとっている。また、第２の電圧Ｖ２は、高電位端子１９と第２の中電位端子２０との間の電圧Ｖｓ２にほぼ等しい。

そして、ハイサイドスイッチ２は、相対的にオン抵抗Ｒｏｎの低い状態で、出力電圧ＶＬＸをほぼ電源電圧ＶＩＮまで上昇させる。その結果、ハイサイド制御信号ＶＨがローレベルの間、誘導性負荷１７の両端に直流電圧が供給され、ハイサイド電流ＩＨは、直線的に上昇する（図３（ｆ））。また、ハイサイド電流ＩＨは、出力端子１８を介して、誘導性負荷１７を負荷電流ＩＬＬとして流れる。

次に、ハイサイド制御信号ＶＨがハイレベル、ローサイド制御信号ＶＬがハイレベルとなるデッドタイムＴｄにおける動作は、上記と同様である。ハイサイド制御回路６は、ハイレベルに変化したハイサイド制御信号ＶＨを入力して、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧとしてハイレベルを出力する。その結果、ハイサイドスイッチ２はオフする。また、ローサイド制御回路７は、ハイレベルのローサイド制御信号ＶＬを入力して、ローサイドスイッチ３のゲートにローレベルを出力している。その結果、ローサイドスイッチ３は、オフの状態を維持する。

誘導性負荷１７は、ローサイドスイッチ３の整流要素４を介して回生電流を流す。負荷電流ＩＬＬは、ローサイド電流ＩＬとしてローサイドスイッチ３の整流要素４を流れる（図３（ｇ）、（ｈ））。
そして、ハイサイド制御信号ＶＨがハイレベルに、ローサイド制御信号ＶＬがローレベルに変化すると、次サイクルが開始し、上記と同様の動作を繰り返す。

（２）出力端子１８が短絡している場合、上記のとおり、出力電圧ＶＬＸはローレベルのままになる（図３（ｅ）の一点鎖線Ｑで囲んだ部分）。検出回路８は、出力電圧ＶＬＸが基準電圧Ｖｓよりも低いことを検出し、検出信号ＶＤとして、ハイレベルを出力する（図３（ｃ））。

ＮＯＲ１４は、検出信号ＶＤがハイレベルのため、第３のトランジスタ１３のゲートにローレベルを出力し続ける。その結果、第３のトランジスタ１３はオフのままで、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧを、第１の電圧Ｖ１に維持する（図３（ｄ））。その結果、ハイサイドスイッチ２のオン抵抗は、相対的に大きい状態のままになる。ハイサイドスイッチ２の電流ＩＨは、出力端子１８が短絡しているが、相対的に高いオン抵抗で制限された電流値になる。

次に、ハイサイド制御信号ＶＨがハイレベル、ローサイド制御信号ＶＬがハイレベルとなるデッドタイムＴｄにおける動作は、上記と同様である。ハイサイド制御回路６は、ハイレベルに変化したハイサイド制御信号ＶＨを入力して、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧとしてハイレベルを出力する。その結果、ハイサイドスイッチ２はオフする。また、ローサイド制御回路７は、ハイレベルのローサイド制御信号ＶＬを入力して、ローサイドスイッチ３のゲートにローレベルを出力している。その結果、ローサイドスイッチ３は、オフの状態を維持する。

誘導性負荷１７は、ローサイドスイッチ３の整流要素４を介して回生電流を流す。負荷電流ＩＬＬは、ローサイド電流ＩＬとしてローサイドスイッチ３の整流要素４を流れる（図３（ｇ）、（ｈ））。
そして、ハイサイド制御信号ＶＨがハイレベルに、ローサイド制御信号ＶＬがローレベルに変化すると、次サイクルが開始し、上記と同様の動作を繰り返す。

次に、本実施形態の効果について説明する。
本実施形態においては、ハイサイド制御信号ＶＨがローレベルに変化したとき、相対的に電圧の低い第１の電圧Ｖ１を制御端子２ｇに供給して、ハイサイドスイッチ２をオンさせている。その結果、ハイサイドスイッチ２は相対的にオン抵抗の高い状態でオンし、逆方向回復電流の電流値を制限することができ、ハイサイドスイッチ２とローサイドスイッチ３との間を流れるパルス的な貫通電流によるノイズや電磁輻射を低減することができる。

また、本実施形態においては、ハイサイドスイッチ２の制御端子２ｇに第１の電圧Ｖ１を供給してオンさせた後、出力電圧ＶＬＸが基準電圧Ｖｓ以上に上昇したとき、第１の電圧Ｖ１よりも高い第２の電圧Ｖ２を制御端子２ｇに供給している。その結果、整流要素４の逆方向回復時間の値や入力する電源電圧ＶＩＮの値が変化しても、ハイサイドスイッチ２を流れる逆方向電流の終了時点を確実に検出することができる。例えば、第１の電圧Ｖ１の誤差やばらつきなどによりハイサイドスイッチ２のオン抵抗が変動して、第１の電圧Ｖ１が供給されているときのハイサイドスイッチ２の電流値が変動する場合がある。しかし、本実施形態においては、ハイサイドスイッチ２を流れる逆方向電流の終了時点を確実に検出することができる。

また、本実施形態においては、ハイサイドスイッチ２の制御端子２ｇに第１の電圧Ｖ１を供給してオンさせた後、第１の電圧Ｖ１よりも高い第２の電圧Ｖ２を制御端子２ｇに供給してハイサイドスイッチ２を相対的にオン抵抗の低い状態にしている。その結果、ハイサイドスイッチ２の導通損失を低減することができる。なお、第１の電圧Ｖ１を供給している期間は、ローサイドスイッチ２の整流要素４の逆方向回復時間にほぼ等しく、スイッチング回路１のスイッチング周期と比較して短い。したがって、第１の電圧Ｖ１を供給して相対的にオン抵抗の高い状態にすることによる電力損失はわずかである。

図４は、駆動回路のハイサイド制御回路の構成を例示する他の回路図である。
図４に表したように、ハイサイド制御回路６ａは、図１に表したハイサイド制御回路６と比較して、第１の電圧Ｖ１を出力する第２のトランジスタ１２とインバータ１０の構成が異なっている。すなわち、インバータ１０と第２のトランジスタ１２とが、ダイオード２４と第２のトランジスタ２５とに置き換えられている。インバータ９、第１のトランジスタ１１、第３のトランジスタ１３、ＮＯＲ１４については、ハイサイド制御回路６と同様である。なお、図４において、図１と同一の要素には、同一の符号を付している。

第１のトランジスタ１１、ダイオード２４、第２のトランジスタ２５は、高電位端子１９と第２の中電位端子２０との間に直列に接続されている。第２のトランジスタ２５のゲートには、インバータ９を介してハイサイド制御信号ＶＨを反転した信号が入力される。直列に接続されたダイオード２４及び第２のトランジスタ２５の両端に、第３のトランジスタ１３が接続されている。

ハイサイド制御信号ＶＨがローレベルに変化したとき、インバータ９を介して、第２のトランジスタ２５のゲートにはハイレベルが入力さる。その結果、第２のトランジスタ２５はオンして、ハイサイドスイッチ２の制御端子２ｇの電圧ＶＧとして、第１の電圧Ｖ１＝Ｖｓ２−Ｖｆ＝Ｖ２−Ｖｆを出力する。ここで、Ｖｆは、ダイオード２４の順方向電圧である。

このように、ハイサイド制御回路６ａは、第１の電圧Ｖ１として、第２の電圧Ｖ２よりもダイオード２４の順方向電圧Ｖｆだけ低い電圧を出力する点が、ＰＭＯＳの第２のトランジスタ１２のソース・ゲート間電圧Ｖｓｇだけ低い電圧を出力するハイサイド制御回路６と異なる。なお、図４においては、ダイオード２４が１つの場合を例示しているが、第１の電圧Ｖ１の値に応じて任意数のダイオードを直列に接続してもよい。
これ以外の構成、動作及び効果については、ハイサイド制御回路６と同様であり、ハイサイド制御回路６の替わりにハイサイド制御回路６ａで構成したスイッチング回路の構成、動作及び効果については、前述の第１の実施形態と同様である。

次に、第２の実施形態について説明する。
図５は、第２の実施形態に係るスイッチング回路の構成を例示する回路図である。
図５に表したように、スイッチング回路１ａは、図１に表したスイッチング回路１と比較して、ローサイドスイッチ３、ローサイド制御回路７がなく、整流要素４がダイオード４ａで構成されている点が異なっている。したがって、ローサイド制御信号ＶＬはなく、またローサイド電流ＩＬは、整流要素４の電流ＩＬである。なお、図５において、図１と同一の要素には、同一の符号を付している。
本実施形態におけるこれ以外の構成、動作及び効果については、前述の第１の実施形態と同様である。

次に、第３の実施形態について説明する。
図６は、第３の実施形態に係るスイッチング回路の構成を例示する回路図である。
図６に表したように、スイッチング回路１ｂは、図５に表したスイッチング回路１ａと比較して、低電位端子２３は平滑コンデンサ２６を介して接地され、低電位端子２３に負電圧が生成される点が異なっている。なお、図６においては、第２の中電位端子２０と第１の中電位端子２１については記載を省略している。また、図５と同一の要素には、同一の符号を付している。
本実施形態においても、ハイサイドスイッチ２の制御端子２ｇに第１の電圧Ｖ１を供給してオンさせた後、出力電圧ＶＬＸが基準電圧Ｖｓ以上に上昇したとき、第１の電圧Ｖ１よりも高い第２の電圧Ｖ２を制御端子２ｇに供給する。ただし、低電位電源端子２３が負電圧となるため、ハイサイドスイッチ２のオン直後は、出力電圧ＶＬＸは負電圧になる。しかし、基準電圧Ｖｓは、前述の第１の実施形態と同様に正の電圧であり、例えば電源電圧ＶＩＮの９０％に設定される。
したがって、本実施形態におけるこれ以外の構成、動作及び効果については、ローサイドスイッチ３及びローサイド制御回路７がない前述の第２の実施形態と同様である。

図７は、第４の実施形態に係るＤＣ−ＤＣコンバータの構成を例示する回路図である。
図７に表したように、ＤＣ−ＤＣコンバータ３０は、スイッチング回路１と、スイッチング回路１を制御する制御回路３１を備えている。スイッチング回路１については、図１に表したスイッチング回路１と同様である。なお、図７において、図１と同一の要素には、同一の符号を付している。

また、ＤＣ−ＤＣコンバータ３２は、スイッチング回路１と、制御回路３１と、スイッチング回路１により駆動されるインダクタ３３と、帰還抵抗３４、３５と、平滑コンデンサ３６とを備えている。ＤＣ−ＤＣコンバータ３２は、電源電圧ＶＩＮを降圧して出力電圧ＶＯＵＴを出力するＤＣ−ＤＣコンバータである。

制御回路３１は、入力される電圧ＶＦＢに応じてＰＷＭ信号を生成して、スイッチング回路１にハイサイド制御信号ＶＨ、ローサイド制御信号ＶＬとして出力する。制御回路３１は、インダクタ３３の他端の出力電圧ＶＯＵＴに応じて、スイッチング回路１を制御する。
インダクタ３３は、一端が出力端子１８に接続され、スイッチング回路１により駆動される。帰還抵抗３４及び３５は、インダクタ３３の他端と接地端子２２との間に直列に接続され、インダクタ３３の他端の出力電圧ＶＯＵＴを分圧した電圧ＶＦＢを制御回路３１に帰還する。また、平滑コンデンサ３６は、インダクタ３３の他端と接地端子２２との間に接続され、出力電圧ＶＯＵＴを平滑化する。

本実施形態においては、制御回路３１が出力電圧ＶＯＵＴを検出した電圧ＶＦＢに応じてハイサイド制御信号ＶＨ、ローサイド制御信号ＶＬを生成し、スイッチング回路１を介してインダクタ３３を流れる電流を制御している。その結果、電源電圧ＶＩＮを降圧した出力電圧ＶＯＵＴを出力することができる。
本実施形態における上記以外の構成、動作及び効果については、前述の第１の実施形態と同様である。

なお、図７においては、降圧型のＤＣ−ＤＣコンバータの構成を例示したが、図６に表したハイサイド制御回路６ａで構成したスイッチング回路を用いて反転型のＤＣ−ＤＣコンバータを構成することもできる。また、図７に例示したＤＣ−ＤＣコンバータ３２のインダクタ３３の他端にさらに昇圧型のＤＣ−ＤＣコンバータを追加して、昇降圧型のＤＣ−ＤＣコンバータを構成することもできる。

また、第１の実施形態において、ハイサイド制御回路６とローサイド制御回路６ａとにそれぞれ電源電圧Ｖｓ２、Ｖｓ１を供給するブートストラップ型の構成を例示した。しかし、第２の中電位端子２０を接地端子２２に接続し、第１の中電位端子２１を高電位端子１９に接続して、各電源電圧を共通の電源電圧ＶＩＮとしてもよい。

またさらに、各実施形態において、ハイサイドスイッチ２がＰＭＯＳの構成を例示したが、ハイサイドスイッチ２はＮＭＯＳでもよい。この場合、第１の電圧Ｖ１及び第２の電圧Ｖ２は、それぞれハイサイドスイッチ２のソース電位を基準として、ハイサイドスイッチ２のゲート・ソース間電圧Ｖｇｓを表すことになる。また、ハイサイドスイッチ２及びローサイドスイッチ３は、ＢＪＴ、ＩＧＢＴでもよい。ただし、ＩＧＢＴやＢＪＴなどを用いた場合は、低電位端子２３と出力端子１８との間に、整流要素４として寄生ダイオードが接続された状態とならない。そのため、低電位端子２３と出力端子１８との間に、実際にダイオードなどの整流要素を接続して同様の電流経路を作る必要がある。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１ａ、１ｂ…スイッチング回路、 ２…ハイサイドスイッチ、 ２ｇ…ゲート（制御端子）、 ３…ローサイドスイッチ、 ４、４ａ…整流要素、 ５…駆動回路、 ６…ハイサイド制御回路、 ７…ローサイド制御回路、 ８…検出回路、 ９、１０…インバータ、 １１…第１のトランジスタ、 １２、２３…第２のトランジスタ、 １３…第３のトランジスタ、 １４…論理和の否定回路（ＮＯＲ）、 １５…比較回路、 １６…電圧源回路、 １７…誘導性負荷、 １８…出力端子、 １９…高電位端子、 ２０…第２の中電位端子、 ２１…第１の中電位端子、 ２２…接地端子、 ２３…低電位端子、 ２４…ダイオード、 ２５…コンデンサ、 ３０、３２…ＤＣ−ＤＣコンバータ、 ３１…制御回路、 ３３…インダクタ、 ３４、３５…帰還抵抗、 ３６…平滑コンデンサ

Claims (7)

1. 高電位端子と出力端子との間に接続されたハイサイドスイッチと、
   前記出力端子と低電位端子との間に、前記低電位端子から前記出力端子に向かう方向を順方向として接続された整流要素と、
   入力されるハイサイド制御信号に応じて前記ハイサイドスイッチの制御端子に第１の電圧を供給してオンさせ、前記出力端子の電圧が規定値以上に上昇したとき前記ハイサイドスイッチの制御端子に前記第１の電圧よりも高い第２の電圧を供給する駆動回路と、
   を備えたことを特徴とするスイッチング回路。
2. 前記駆動回路は、
   前記規定値の電圧を基準電圧として生成する電圧源回路を有し、前記出力端子の電圧を前記基準電圧と比較する検出回路と、
   前記ハイサイド制御信号に応じて前記第１の電圧を出力し、前記検出回路の出力に応じて前記第２の電圧を出力するハイサイド制御回路と、
   を有することを特徴とする請求項１記載のスイッチング回路。
3. 前記整流要素は、前記出力端子と前記低電位端子との間に接続されたローサイドスイッチの寄生ダイオードであることを特徴とする請求項１または２に記載のスイッチング回路。
4. 前記駆動回路は、入力されるローサイド制御信号に応じて前記ローサイドスイッチをオンまたはオフするローサイド制御回路をさらに有することを特徴とする請求項３記載のスイッチング回路。
5. 前記整流要素は、前記低電位端子にアノードが接続され前記出力端子にカソードが接続されたダイオードであることを特徴とする請求項１または２に記載のスイッチング回路。
6. 請求項１〜５のいずれか１つに記載のスイッチング回路と、
   入力された電圧に応じてＰＷＭ信号の前記ハイサイド制御信号を生成する制御回路と、
   を備えたことを特徴とするＤＣ−ＤＣコンバータ。
7. 前記出力端子に一端が接続されたインダクタと、
   前記インダクタの他端と前記低電位端子との間に接続された平滑コンデンサと、
   前記インダクタの他端と前記低電位端子との間に接続され、前記制御回路に電圧を帰還する帰還抵抗と、
   をさらに備えたことを特徴とする請求項６記載のＤＣ−ＤＣコンバータ。

Images