JP2001230260A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2001230260A JP2001230260A JP2000035128A JP2000035128A JP2001230260A JP 2001230260 A JP2001230260 A JP 2001230260A JP 2000035128 A JP2000035128 A JP 2000035128A JP 2000035128 A JP2000035128 A JP 2000035128A JP 2001230260 A JP2001230260 A JP 2001230260A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- diode
- layer
- semiconductor device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 229910018885 Pt—Au Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 トランジスタ装置とダイオード素子を配線接
続した半導体装置のレイアウト面積を小さくする。 【解決手段】 トランジスタのコレクタ引き出し部分の
一部にダイオードを形成する。
続した半導体装置のレイアウト面積を小さくする。 【解決手段】 トランジスタのコレクタ引き出し部分の
一部にダイオードを形成する。
Description
【発明の属する技術分野】本発明はバイポーラトランジ
スタと前記バイポーラトランジスタのコレクタに接続し
たダイオード素子を有する半導体装置とその製造方法に
関する。
スタと前記バイポーラトランジスタのコレクタに接続し
たダイオード素子を有する半導体装置とその製造方法に
関する。
【従来の技術】以下、明細書の従来技術の説明におい
て、ＮＰＮ型の化合物半導体ヘテロ接合バイポーラＨＢ
Ｔトランジスタを例にとり説明する。化合物ＨＢＴはそ
の優れた高周波特性や高い電流駆動能力により、１０Ｇ
ｂ／ｓを超える光通信用の超高周波アナログＩＣ、超高
速ディジタルＩＣや携帯電話用高出力素子をはじめとす
るマイクロ波、ミリ波モノリシック集積回路（ＭＭＩ
Ｃ）の構成素子に適用可能である。ところで、ＨＢＴで
はその高周波特性において比較的強いコレクタ−エミッ
タ間電圧依存性を有するが、ＨＢＴ集積回路では、トラ
ンジスタの高速性を最大限引き出すために、最適なコレ
クタ−エミッタ間電圧にバイアスする必要がある。そこ
で、レベルシフト用のダイオードを用いて、コレクタ−
エミッタ間電圧を調整する。図４（ａ）はトランジスタ
のコレクタ−ベース端子を短絡してベース−エミッタ接
合ダイオード素子を構成し、トランジスタのコレクタ端
子に接続することによりレベルシフトした例の回路構成
図である。また、図５は図４（ａ）のベース−エミッタ
接合を用いたＰＮ接合ダイオードとトランジスタ素子を
配線ルールに従ってレイアウトした例である。トランジ
スタ素子はエミッタトップ型のＮＰＮ型のＨＢＴがトラ
ンジスタの真性領域１１に形成され、それ以外の半導体
領域は水素イオンまたはボロンイオン注入等を用いて高
抵抗化される。エミッタ電極７、ベース電極８、コレク
タ電極９はそれぞれコンタクトスルーホールを通して配
線１２と接続している。ダイオード素子は、トランジス
タのコレクタ−ベース端子間は短絡して形成されてい
る。ベース−エミッタ接合を用いたＰＮダイオードのサ
イズは、トランジスタ素子のサイズと同様である。また
図４（ｂ）のように、不要なコレクタ電極部分を除去し
てベース−エミッタ接合を用いたＰＮダイオードを構成
することもできるが、エミッタ及びベースの真性部分の
構造はほぼ同様であるため、ダイオード素子のサイズは
トランジスタ素子とほぼ同様なサイズとなる。図６は従
来のトランジスタ素子を上からみた上面図である。また
図７は、図６に示される従来のトランジスタ素子の各部
分の断面構造図である。ただし、見やすくするために、
配線１２とコンタクトスルーホール１３は省略してあ
る。図７（ａ）は図６のａ−ａ’部の断面構造図であ
る。これはトランジスタ部分で、GaAsからなる半導体基
板６上にｎ+型GaAsからなるコレクタコンタクト層５、
ｎ型GaAsからなるコレクタ層４、ｐ+型GaAsからなるベ
ース層３、ｎ型AlGaAsからなるエミッタ層２、ｎ+型InG
aAsからなるエミッタコンタクト層１が形成され、コレ
クタコンタクト層５上にAuGe-Ni-Auからなるコレクタ電
極１９、ベース層３上にTi-Pt-Auからなるベース電極
８、エミッタコンタクト層１上にWSiからなるエミッタ
電極７が形成されたメサ型のトランジスタ素子構造であ
る。図７（ｃ）は図６のｃ−ｃ’部の断面構造図であ
り、図７（ｂ）は図６のｂ−ｂ’部の断面構造図であ
る。この構造では、コレクタが下部層にあるため、コレ
クタと上部の配線を結合するために、コレクタ引き出し
部分が必要である。この場合は、コレクタコンタクト層
５，コレクタ電極１９がコレクタ引き出し部分に相当す
る。ベース−コレクタ接合を用いたダイオードや、ショ
トキー接触ダイオードを新たに製造する場合は、ダイオ
ードに縦形のＨＢＴのエピタキシャル層構造の一部を用
いて形成するため、そのダイオードの下部層からの引き
出し部分の面積がさらに必要となり、ダイオード素子の
有効な素子サイズの低減は困難である。
て、ＮＰＮ型の化合物半導体ヘテロ接合バイポーラＨＢ
Ｔトランジスタを例にとり説明する。化合物ＨＢＴはそ
の優れた高周波特性や高い電流駆動能力により、１０Ｇ
ｂ／ｓを超える光通信用の超高周波アナログＩＣ、超高
速ディジタルＩＣや携帯電話用高出力素子をはじめとす
るマイクロ波、ミリ波モノリシック集積回路（ＭＭＩ
Ｃ）の構成素子に適用可能である。ところで、ＨＢＴで
はその高周波特性において比較的強いコレクタ−エミッ
タ間電圧依存性を有するが、ＨＢＴ集積回路では、トラ
ンジスタの高速性を最大限引き出すために、最適なコレ
クタ−エミッタ間電圧にバイアスする必要がある。そこ
で、レベルシフト用のダイオードを用いて、コレクタ−
エミッタ間電圧を調整する。図４（ａ）はトランジスタ
のコレクタ−ベース端子を短絡してベース−エミッタ接
合ダイオード素子を構成し、トランジスタのコレクタ端
子に接続することによりレベルシフトした例の回路構成
図である。また、図５は図４（ａ）のベース−エミッタ
接合を用いたＰＮ接合ダイオードとトランジスタ素子を
配線ルールに従ってレイアウトした例である。トランジ
スタ素子はエミッタトップ型のＮＰＮ型のＨＢＴがトラ
ンジスタの真性領域１１に形成され、それ以外の半導体
領域は水素イオンまたはボロンイオン注入等を用いて高
抵抗化される。エミッタ電極７、ベース電極８、コレク
タ電極９はそれぞれコンタクトスルーホールを通して配
線１２と接続している。ダイオード素子は、トランジス
タのコレクタ−ベース端子間は短絡して形成されてい
る。ベース−エミッタ接合を用いたＰＮダイオードのサ
イズは、トランジスタ素子のサイズと同様である。また
図４（ｂ）のように、不要なコレクタ電極部分を除去し
てベース−エミッタ接合を用いたＰＮダイオードを構成
することもできるが、エミッタ及びベースの真性部分の
構造はほぼ同様であるため、ダイオード素子のサイズは
トランジスタ素子とほぼ同様なサイズとなる。図６は従
来のトランジスタ素子を上からみた上面図である。また
図７は、図６に示される従来のトランジスタ素子の各部
分の断面構造図である。ただし、見やすくするために、
配線１２とコンタクトスルーホール１３は省略してあ
る。図７（ａ）は図６のａ−ａ’部の断面構造図であ
る。これはトランジスタ部分で、GaAsからなる半導体基
板６上にｎ+型GaAsからなるコレクタコンタクト層５、
ｎ型GaAsからなるコレクタ層４、ｐ+型GaAsからなるベ
ース層３、ｎ型AlGaAsからなるエミッタ層２、ｎ+型InG
aAsからなるエミッタコンタクト層１が形成され、コレ
クタコンタクト層５上にAuGe-Ni-Auからなるコレクタ電
極１９、ベース層３上にTi-Pt-Auからなるベース電極
８、エミッタコンタクト層１上にWSiからなるエミッタ
電極７が形成されたメサ型のトランジスタ素子構造であ
る。図７（ｃ）は図６のｃ−ｃ’部の断面構造図であ
り、図７（ｂ）は図６のｂ−ｂ’部の断面構造図であ
る。この構造では、コレクタが下部層にあるため、コレ
クタと上部の配線を結合するために、コレクタ引き出し
部分が必要である。この場合は、コレクタコンタクト層
５，コレクタ電極１９がコレクタ引き出し部分に相当す
る。ベース−コレクタ接合を用いたダイオードや、ショ
トキー接触ダイオードを新たに製造する場合は、ダイオ
ードに縦形のＨＢＴのエピタキシャル層構造の一部を用
いて形成するため、そのダイオードの下部層からの引き
出し部分の面積がさらに必要となり、ダイオード素子の
有効な素子サイズの低減は困難である。
【発明が解決しようとする課題】前述したように図５の
レベルシフトダイオード素子とトランジスタ回路のレイ
アウト例では、トランジスタと大差ないサイズのダイオ
ード素子を、配線ルールに従って配線接続するので、そ
れらのレイアウト面積はトランジスタ素子のサイズの２
倍以上の面積を要する。これはチップサイズの増大につ
ながる。高速動作を狙ったＨＢＴ回路では、配線の引き
回しが長くなるため、配線長の増大による配線遅延が大
きくなり、回路の高速動作が阻害される。このようにト
ランジスタの高速性を最大限に引き出すために、レベル
シフトダイオードを用いるが、ダイオード素子のサイズ
がトランジスタ素子と比較して決して小さくないため
に、チップサイズの増大および配線長が長くなり、配線
遅延により回路の高速性が阻害されるというトレードオ
フの関係が存在する。
レベルシフトダイオード素子とトランジスタ回路のレイ
アウト例では、トランジスタと大差ないサイズのダイオ
ード素子を、配線ルールに従って配線接続するので、そ
れらのレイアウト面積はトランジスタ素子のサイズの２
倍以上の面積を要する。これはチップサイズの増大につ
ながる。高速動作を狙ったＨＢＴ回路では、配線の引き
回しが長くなるため、配線長の増大による配線遅延が大
きくなり、回路の高速動作が阻害される。このようにト
ランジスタの高速性を最大限に引き出すために、レベル
シフトダイオードを用いるが、ダイオード素子のサイズ
がトランジスタ素子と比較して決して小さくないため
に、チップサイズの増大および配線長が長くなり、配線
遅延により回路の高速性が阻害されるというトレードオ
フの関係が存在する。
【課題を解決するための手段】本発明の半導体装置は、
バイポーラトランジスタと、前記バイポーラトランジス
タのコレクタに接続したダイオード素子を有する半導体
装置において、前記コレクタから引き出されたコレクタ
引き出し部分を有し、前記コレクタ引き出し部分の一部
にダイオード構造を有することを特徴とする。さらに、
前記コレクタ引き出し部分は前記コレクタと上部の配線
とを結合することが望ましい。さらに、前記バイポーラ
トランジスタは半導体基板上にコレクタ層、ベース層、
エミッタ層の順に積層されていることが望ましい。前記
ダイオード構造はショットキー接触ダイオードであるこ
とが望ましい。さらに、前記ショットキー接触ダイオー
ドが前記コレクタ層の一部をイオン注入による高抵抗化
で絶縁分離した領域の上に金属層をショットキー接合し
て形成されていることが望ましい。または、前記ダイオ
ード構造はＰＮ接合ダイオードであることが望ましい。
さらに、前記ＰＮ接合ダイオードが前記コレクタ層の一
部をイオン注入による高抵抗化で絶縁分離した領域の上
に前記コレクタ層とは逆の導電型の半導体層を成長させ
て形成されていることが望ましい。本願発明の半導体装
置の製造方法は、バイポーラトランジスタと、前記バイ
ポーラトランジスタのコレクタに接続したダイオード素
子を有する半導体装置の製造方法において、前記バイポ
ーラトランジスタのコレクタ層の一部をイオン注入によ
る高抵抗化で絶縁分離する工程と、前記絶縁分離した領
域の上に金属層をショットキー接合してショットキー接
触ダイオードを形成する工程とを含むことを特徴とす
る。また、本願発明の他の半導体装置の製造方法は、バ
イポーラトランジスタと、前記バイポーラトランジスタ
のコレクタに接続したダイオード素子を有する半導体装
置の製造方法において、前記バイポーラトランジスタの
コレクタ層の一部をイオン注入による高抵抗化で絶縁分
離する工程と、前記絶縁分離した領域の上に前記コレク
タ層とは逆の導電型の半導体層を成長させてＰＮ接合ダ
イオードを形成する工程とを含むことを特徴とする。本
発明の半導体装置によれば、トランジスタ素子のコレク
タ引き出し部分の一部にダイオードを形成するため、ト
ランジスタ素子１個分の面積でトランジスタ素子とダイ
オード素子を形成することができ、素子のレイアウト面
積の低減と、配線長の大幅な短縮が可能で、回路の高速
動作に有利である。
バイポーラトランジスタと、前記バイポーラトランジス
タのコレクタに接続したダイオード素子を有する半導体
装置において、前記コレクタから引き出されたコレクタ
引き出し部分を有し、前記コレクタ引き出し部分の一部
にダイオード構造を有することを特徴とする。さらに、
前記コレクタ引き出し部分は前記コレクタと上部の配線
とを結合することが望ましい。さらに、前記バイポーラ
トランジスタは半導体基板上にコレクタ層、ベース層、
エミッタ層の順に積層されていることが望ましい。前記
ダイオード構造はショットキー接触ダイオードであるこ
とが望ましい。さらに、前記ショットキー接触ダイオー
ドが前記コレクタ層の一部をイオン注入による高抵抗化
で絶縁分離した領域の上に金属層をショットキー接合し
て形成されていることが望ましい。または、前記ダイオ
ード構造はＰＮ接合ダイオードであることが望ましい。
さらに、前記ＰＮ接合ダイオードが前記コレクタ層の一
部をイオン注入による高抵抗化で絶縁分離した領域の上
に前記コレクタ層とは逆の導電型の半導体層を成長させ
て形成されていることが望ましい。本願発明の半導体装
置の製造方法は、バイポーラトランジスタと、前記バイ
ポーラトランジスタのコレクタに接続したダイオード素
子を有する半導体装置の製造方法において、前記バイポ
ーラトランジスタのコレクタ層の一部をイオン注入によ
る高抵抗化で絶縁分離する工程と、前記絶縁分離した領
域の上に金属層をショットキー接合してショットキー接
触ダイオードを形成する工程とを含むことを特徴とす
る。また、本願発明の他の半導体装置の製造方法は、バ
イポーラトランジスタと、前記バイポーラトランジスタ
のコレクタに接続したダイオード素子を有する半導体装
置の製造方法において、前記バイポーラトランジスタの
コレクタ層の一部をイオン注入による高抵抗化で絶縁分
離する工程と、前記絶縁分離した領域の上に前記コレク
タ層とは逆の導電型の半導体層を成長させてＰＮ接合ダ
イオードを形成する工程とを含むことを特徴とする。本
発明の半導体装置によれば、トランジスタ素子のコレク
タ引き出し部分の一部にダイオードを形成するため、ト
ランジスタ素子１個分の面積でトランジスタ素子とダイ
オード素子を形成することができ、素子のレイアウト面
積の低減と、配線長の大幅な短縮が可能で、回路の高速
動作に有利である。
【発明の実施の形態】以下、実施の形態の説明では、ト
ランジスタ素子としてエミッタトップ型のＮＰＮ型のＨ
ＢＴを例にとり、説明を行う。図１は、本発明の第一の
実施例によるコレクタ引き出し部分の一部の領域にダイ
オード素子を含むＨＢＴトランジスタ素子を上面から見
た上面図である。トランジスタの真性領域とショットキ
ー接触ダイオードの真性領域は高抵抗化イオン注入され
ない領域１１であり、それ以外の半導体領域は水素イオ
ン注入またはボロンイオン注入等を用いて高抵抗化され
ている。トランジスタの真性領域とショトキー接触ダイ
オードの真性領域は、高抵抗化させた半導体領域により
電気的に素子間分離され、コレクタ電極９により双方が
接続している。ショットキー接触ダイオードは、ショッ
トキー電極１５とその下の半導体層から形成されてい
る。そして、図示していないが、ＨＢＴトランジスタ素
子およびショットキー接触ダイオードは上部を絶縁膜で
覆われ、ベース電極８、エミッタ電極７そしてショット
キー電極１５には、絶縁膜に開けられたコンタクトスル
ーホール１３を通して、金メッキなどによる配線１２が
接続される。図２は、図１に示されるコレクタ引き出し
部分の一部の領域にダイオード素子を含むＨＢＴトラン
ジスタ素子の各部分の断面構造図である。ただし、見や
すくするために、配線１２とコンタクトスルーホール１
３は省略してある。図２（ａ）は図１のａ−ａ’部の断
面構造図である。これはトランジスタの真性部分で、Ga
Asからなる半導体基板６上にn+型GaAsからなるコレクタ
コンタクト層５、n型GaAsからなるコレクタ層４、p+型G
aAsよりなるベース層３、n型AlGaAsからなるエミッタ層
２、n+型InGaAsからなるエミッタコンタクト層１が順次
形成され、コレクタコンタクト層５上にAuGe-Ni-Auから
なるコレクタ電極９が形成され、ベース層３上にエミッ
タ層２やエミッタコンタクト層１とSiO2からなるエミッ
タ絶縁膜側壁を隔ててTi-Pt-Auからなるベース電極８が
形成され、n+型InGaAsからなるエミッタコンタクト層１
の上にWＳiからなるエミッタ電極７が形成されたメサ型
のトランジスタ素子構造である。図２（ｃ）は図１のｃ
−ｃ’部の断面構造図である。これはトランジスタのコ
レクタ引き出し部分の一部の領域に形成されたショトキ
ー接触ダイオードの構造図である。n型GaAsからなるコ
レクタ層４上にWSiからなる電極金属１５をショトキー
接触で形成して、ショットキー接触ダイオードを形成し
ている。また、n+型GaAsからなるコレクタコンタクト層
５にコレクタ電極金属９によりオーミック電極が形成さ
れ、このコレクタ電極金属９を通してトランジスタの真
性部分とショットキー接触ダイオードは接続される。ま
た図２（ｂ）は図１のｂ−ｂ’部の断面構造図であり、
トランジスタとダイオードの構造図であるが、トランジ
スタ真性部分とダイオードの真性部分は、イオン注入に
よる高抵抗化された領域１０により電気的に分離されて
いる。本発明による構造では、コレクタ層４と上部の配
線１２を結合するコレクタ引き出し部分は、トランジス
タ真性部分のコレクタコンタクト層５，コレクタ電極金
属９，ダイオードの真性部分のコレクタコンタクト層
５，ショトキー接触ダイオード素子から構成されてい
る。すなわち、コレクタ引き出し部分の一部にダイオー
ド素子が形成されている。この構造によると、従来のよ
うにトランジスタとダイオードを別々に形成してそれぞ
れの下部層からの引き出し部分をフォトレジスト工程に
より配線金属で接続する場合と比較して、大幅に占有面
積を低減できる。 図３の素子構造図は本発明による第
二の実施例である。第一の実施例と相違する点は、トラ
ンジスタのコレクタ引き出し部分の一部のダイオード素
子が、n型GaAsからなるコレクタ層４上に選択再成長プ
ロセスを用いてp型GaAsからなる再成長層１６を成長し
て形成されたＰＮ接合ダイオードであることである。図
３（ａ）のａ−ａ’部の断面構造図はトランジスタの真
性部分であり、図２のａ−ａ’部分と同様である。図３
（ｃ）のｃ−ｃ’部の断面構造では、Ｎ型のコレクタ層
４上に選択再成長プロセスによりＰ型半導体層１６を再
成長しＰ型半導体にオーミック接触可能なTi-Pt-Auから
なるオーミック電極金属１７を形成して、ＰＮ接合ダイ
オードを形成する。第二の実施例では、Ｎ型の半導体領
域も選択再成長プロセスにより製造することができる。
ダイオード素子のレベルシフト電圧は、ダイオードのオ
ン電圧で表わされるが、ＰＮ接合ダイオードが通電する
ための順方向のオン電圧は、通常IC回路で用いる電流範
囲数（mAから十数mAの電流域）では、ＰＮ半導体の拡散
電位（ΦD）で次のように表現される。 ΦD = ( kT/q )・lＮ ( ＮA・ＮD / Ｎi ２ ) （式１） （ＮAはアクセプタ濃度、ＮDはドナー濃度、Ｎiは真性
キャリア濃度である。）これより再成長するＮ型半導体
層のドーピング濃度およびＰ型半導体層のドーピング濃
度によりレベルシフト電圧を調整設定することが可能
で、本素子構造を用いた集積回路の素子設定電圧を細か
く調整可能となり、回路の高速動作化に有利となる。
ランジスタ素子としてエミッタトップ型のＮＰＮ型のＨ
ＢＴを例にとり、説明を行う。図１は、本発明の第一の
実施例によるコレクタ引き出し部分の一部の領域にダイ
オード素子を含むＨＢＴトランジスタ素子を上面から見
た上面図である。トランジスタの真性領域とショットキ
ー接触ダイオードの真性領域は高抵抗化イオン注入され
ない領域１１であり、それ以外の半導体領域は水素イオ
ン注入またはボロンイオン注入等を用いて高抵抗化され
ている。トランジスタの真性領域とショトキー接触ダイ
オードの真性領域は、高抵抗化させた半導体領域により
電気的に素子間分離され、コレクタ電極９により双方が
接続している。ショットキー接触ダイオードは、ショッ
トキー電極１５とその下の半導体層から形成されてい
る。そして、図示していないが、ＨＢＴトランジスタ素
子およびショットキー接触ダイオードは上部を絶縁膜で
覆われ、ベース電極８、エミッタ電極７そしてショット
キー電極１５には、絶縁膜に開けられたコンタクトスル
ーホール１３を通して、金メッキなどによる配線１２が
接続される。図２は、図１に示されるコレクタ引き出し
部分の一部の領域にダイオード素子を含むＨＢＴトラン
ジスタ素子の各部分の断面構造図である。ただし、見や
すくするために、配線１２とコンタクトスルーホール１
３は省略してある。図２（ａ）は図１のａ−ａ’部の断
面構造図である。これはトランジスタの真性部分で、Ga
Asからなる半導体基板６上にn+型GaAsからなるコレクタ
コンタクト層５、n型GaAsからなるコレクタ層４、p+型G
aAsよりなるベース層３、n型AlGaAsからなるエミッタ層
２、n+型InGaAsからなるエミッタコンタクト層１が順次
形成され、コレクタコンタクト層５上にAuGe-Ni-Auから
なるコレクタ電極９が形成され、ベース層３上にエミッ
タ層２やエミッタコンタクト層１とSiO2からなるエミッ
タ絶縁膜側壁を隔ててTi-Pt-Auからなるベース電極８が
形成され、n+型InGaAsからなるエミッタコンタクト層１
の上にWＳiからなるエミッタ電極７が形成されたメサ型
のトランジスタ素子構造である。図２（ｃ）は図１のｃ
−ｃ’部の断面構造図である。これはトランジスタのコ
レクタ引き出し部分の一部の領域に形成されたショトキ
ー接触ダイオードの構造図である。n型GaAsからなるコ
レクタ層４上にWSiからなる電極金属１５をショトキー
接触で形成して、ショットキー接触ダイオードを形成し
ている。また、n+型GaAsからなるコレクタコンタクト層
５にコレクタ電極金属９によりオーミック電極が形成さ
れ、このコレクタ電極金属９を通してトランジスタの真
性部分とショットキー接触ダイオードは接続される。ま
た図２（ｂ）は図１のｂ−ｂ’部の断面構造図であり、
トランジスタとダイオードの構造図であるが、トランジ
スタ真性部分とダイオードの真性部分は、イオン注入に
よる高抵抗化された領域１０により電気的に分離されて
いる。本発明による構造では、コレクタ層４と上部の配
線１２を結合するコレクタ引き出し部分は、トランジス
タ真性部分のコレクタコンタクト層５，コレクタ電極金
属９，ダイオードの真性部分のコレクタコンタクト層
５，ショトキー接触ダイオード素子から構成されてい
る。すなわち、コレクタ引き出し部分の一部にダイオー
ド素子が形成されている。この構造によると、従来のよ
うにトランジスタとダイオードを別々に形成してそれぞ
れの下部層からの引き出し部分をフォトレジスト工程に
より配線金属で接続する場合と比較して、大幅に占有面
積を低減できる。 図３の素子構造図は本発明による第
二の実施例である。第一の実施例と相違する点は、トラ
ンジスタのコレクタ引き出し部分の一部のダイオード素
子が、n型GaAsからなるコレクタ層４上に選択再成長プ
ロセスを用いてp型GaAsからなる再成長層１６を成長し
て形成されたＰＮ接合ダイオードであることである。図
３（ａ）のａ−ａ’部の断面構造図はトランジスタの真
性部分であり、図２のａ−ａ’部分と同様である。図３
（ｃ）のｃ−ｃ’部の断面構造では、Ｎ型のコレクタ層
４上に選択再成長プロセスによりＰ型半導体層１６を再
成長しＰ型半導体にオーミック接触可能なTi-Pt-Auから
なるオーミック電極金属１７を形成して、ＰＮ接合ダイ
オードを形成する。第二の実施例では、Ｎ型の半導体領
域も選択再成長プロセスにより製造することができる。
ダイオード素子のレベルシフト電圧は、ダイオードのオ
ン電圧で表わされるが、ＰＮ接合ダイオードが通電する
ための順方向のオン電圧は、通常IC回路で用いる電流範
囲数（mAから十数mAの電流域）では、ＰＮ半導体の拡散
電位（ΦD）で次のように表現される。 ΦD = ( kT/q )・lＮ ( ＮA・ＮD / Ｎi ２ ) （式１） （ＮAはアクセプタ濃度、ＮDはドナー濃度、Ｎiは真性
キャリア濃度である。）これより再成長するＮ型半導体
層のドーピング濃度およびＰ型半導体層のドーピング濃
度によりレベルシフト電圧を調整設定することが可能
で、本素子構造を用いた集積回路の素子設定電圧を細か
く調整可能となり、回路の高速動作化に有利となる。
【発明の効果】従来のトランジスタ素子のサイズと大差
ないダイオード素子を配線接続する場合、トランジスタ
の２倍以上のレイアウトエリアを要していたが、本発明
によるトランジスタはコレクタ引き出し部分の一部にダ
イオードを形成できるため、トランジスタ素子１個分の
レイアウト面積でトランジスタ素子とダイオード素子を
形成可能である。このように、トランジスタ素子とダイ
オード素子のレイアウト面積を１/２以下にできるた
め、チップサイズおよび他素子との接続配線長の短縮が
可能となり、本素子構造を用いたICの高速化に非常に有
利である。
ないダイオード素子を配線接続する場合、トランジスタ
の２倍以上のレイアウトエリアを要していたが、本発明
によるトランジスタはコレクタ引き出し部分の一部にダ
イオードを形成できるため、トランジスタ素子１個分の
レイアウト面積でトランジスタ素子とダイオード素子を
形成可能である。このように、トランジスタ素子とダイ
オード素子のレイアウト面積を１/２以下にできるた
め、チップサイズおよび他素子との接続配線長の短縮が
可能となり、本素子構造を用いたICの高速化に非常に有
利である。
【図１】 本発明によるコレクタ引き出し部分の一部の
領域にダイオード素子を含むＨＢＴトランジスタ素子を
上面から見た上面図
領域にダイオード素子を含むＨＢＴトランジスタ素子を
上面から見た上面図
【図２】 本発明によるコレクタ引き出し部分の一部の
領域にショットキー接触ダイオードを含むＨＢＴトラン
ジスタ素子の第一の実施例の断面構造図
領域にショットキー接触ダイオードを含むＨＢＴトラン
ジスタ素子の第一の実施例の断面構造図
【図３】 本発明によるコレクタ引き出し部分の一部の
領域にダイオード素子を含むＨＢＴトランジスタ素子の
第二の実施例の断面構造図
領域にダイオード素子を含むＨＢＴトランジスタ素子の
第二の実施例の断面構造図
【図４】 レベルシフトダイオードを用いたバイポーラ
トランジスタの回路構成図
トランジスタの回路構成図
【図５】 従来のレベルシフトダイオードを用いたＨＢ
Ｔトランジスタ素子を上面から見た上面図
Ｔトランジスタ素子を上面から見た上面図
【図６】 従来のＨＢＴトランジスタ素子を上面から見
た上面図
た上面図
【図７】 従来のＨＢＴトランジスタ素子の断面構造図
１ エミッタコンタクト層 ２ エミッタ層 ３ ベース層 ４ コレクタ層 ５ コレクタコンタクト層 ６ 半導体基板 ７ エミッタ電極 ８ ベース電極 ９，１９ コレクタ電極 １０ イオン注入により高抵抗化された半導体領域 １１ 素子真性領域を規定する高抵抗化イオン注入され
ない領域 １２ 配線 １３ コンタクトスルーホール １４ エミッタ絶縁膜側壁 １５ ショトキー電極 １６ 再成長層 １７ オーミック電極 ２０，３０ ダイオードの順方向側の端子 ２１，３１ コレクタ端子 ２２，３２ ベース端子 ２３，３３ エミッタ端子
ない領域 １２ 配線 １３ コンタクトスルーホール １４ エミッタ絶縁膜側壁 １５ ショトキー電極 １６ 再成長層 １７ オーミック電極 ２０，３０ ダイオードの順方向側の端子 ２１，３１ コレクタ端子 ２２，３２ ベース端子 ２３，３３ エミッタ端子
Claims (9)
- 【請求項１】バイポーラトランジスタと、前記バイポー
ラトランジスタのコレクタに接続したダイオード素子を
有する半導体装置において、前記コレクタから引き出さ
れたコレクタ引き出し部分を有し、前記コレクタ引き出
し部分の一部にダイオード構造を有することを特徴とす
る半導体装置。 - 【請求項２】前記コレクタ引き出し部分は前記コレクタ
と上部の配線とを結合することを特徴とする請求項１記
載の半導体装置。 - 【請求項３】前記バイポーラトランジスタは半導体基板
上にコレクタ層、ベース層、エミッタ層の順に積層され
ていることを特徴とする請求項１または２記載の半導体
装置。 - 【請求項４】前記ダイオード構造はショットキー接触ダ
イオードであることを特徴とする請求項１〜３記載の半
導体装置。 - 【請求項５】前記ショットキー接触ダイオードが前記コ
レクタ層の一部をイオン注入による高抵抗化で絶縁分離
した領域の上に金属層をショットキー接合して形成され
ていることを特徴とする請求項４記載の半導体装置。 - 【請求項６】前記ダイオード構造はＰＮ接合ダイオード
であることを特徴とする請求項１〜３記載の半導体装
置。 - 【請求項７】前記ＰＮ接合ダイオードが前記コレクタ層
の一部をイオン注入による高抵抗化で絶縁分離した領域
の上に前記コレクタ層とは逆の導電型の半導体層を成長
させて形成されていることを特徴とする請求項６記載の
半導体装置。 - 【請求項８】バイポーラトランジスタと、前記バイポー
ラトランジスタのコレクタに接続したダイオード素子を
有する半導体装置の製造方法において、前記バイポーラ
トランジスタのコレクタ層の一部をイオン注入による高
抵抗化で絶縁分離する工程と、前記絶縁分離した領域の
上に金属層をショットキー接合してショットキー接触ダ
イオードを形成する工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項９】バイポーラトランジスタと、前記バイポー
ラトランジスタのコレクタに接続したダイオード素子を
有する半導体装置の製造方法において、前記バイポーラ
トランジスタのコレクタ層の一部をイオン注入による高
抵抗化で絶縁分離する工程と、前記絶縁分離した領域の
上に前記コレクタ層とは逆の導電型の半導体層を成長さ
せてＰＮ接合ダイオードを形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035128A JP2001230260A (ja) | 2000-02-14 | 2000-02-14 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035128A JP2001230260A (ja) | 2000-02-14 | 2000-02-14 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230260A true JP2001230260A (ja) | 2001-08-24 |
Family
ID=18559371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035128A Pending JP2001230260A (ja) | 2000-02-14 | 2000-02-14 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230260A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390331A (zh) * | 2017-08-08 | 2019-02-26 | 株式会社村田制作所 | 半导体装置 |
| WO2020225896A1 (ja) * | 2019-05-09 | 2020-11-12 | 三菱電機株式会社 | 整流回路、直流電源合成回路、及び全波整流回路 |
-
2000
- 2000-02-14 JP JP2000035128A patent/JP2001230260A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390331A (zh) * | 2017-08-08 | 2019-02-26 | 株式会社村田制作所 | 半导体装置 |
| CN109390331B (zh) * | 2017-08-08 | 2023-09-01 | 株式会社村田制作所 | 半导体装置 |
| WO2020225896A1 (ja) * | 2019-05-09 | 2020-11-12 | 三菱電機株式会社 | 整流回路、直流電源合成回路、及び全波整流回路 |
| JPWO2020225896A1 (ja) * | 2019-05-09 | 2021-09-13 | 三菱電機株式会社 | 整流回路、直流電源合成回路、及び全波整流回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354118B1 (ko) | 헤테로접합 바이폴라 트랜지스터의 실리콘-게르마늄베이스를 형성하기 위한 공정 | |
| US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
| KR20030081094A (ko) | 반도체장치와 그 제조방법 및 전력증폭기 모듈 | |
| JP2001127071A (ja) | 半導体装置及びその製造方法 | |
| JP3905929B2 (ja) | 半導体装置 | |
| KR100434659B1 (ko) | 콜렉터-업 ｒｆ 전력 트랜지스터 | |
| US6495869B2 (en) | Method of manufacturing a double-heterojunction bipolar transistor on III-V material | |
| KR100208977B1 (ko) | 초고속 쌍극성 트랜지스터의 제조방법 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP2001230260A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7352051B2 (en) | Cascode, cascode circuit and method for vertical integration of two bipolar transistors into a cascode arrangement | |
| Gruhle et al. | Collector-up SiGe heterojunction bipolar transistors | |
| US7397109B2 (en) | Method for integration of three bipolar transistors in a semiconductor body, multilayer component, and semiconductor arrangement | |
| JPH0513377B2 (ja) | ||
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| EP1061572A1 (en) | Intergrated stucture for radio frequency applications | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JP3221646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2904981B2 (ja) | 半導体集積回路装置 | |
| JP2000183076A (ja) | 半導体装置およびその製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPH0412031B2 (ja) | ||
| JPH0330997B2 (ja) | ||
| WO1996032748A1 (en) | Bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021126 |