JP2019009216A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】第１部材の接合部と第２部材の接合部を接合するはんだ部内におけるボイドの発生を容易に抑制できる半導体装置の製造方法および半導体装置を提供する。【解決手段】本開示の一態様は、プリント基板１０の電極パッド１５とパワー素子１１の電極パッド１７とをはんだを介して接合する半導体装置１の製造方法において、リフロー処理の前に、プリント基板１０の電極パッド１５にて、ソルダレジストを電極パッド１５の中心部１５ａから外周部１５ｂに向かって放射状（例えば、十字状）に塗布する。【選択図】図４

Description

本開示は、モータ等の駆動回路等として使用される半導体装置の製造方法および半導体装置に関するものである。

特許文献１には、絶縁基板の導電層と半導体チップの下面とをはんだを介して接合して製造した半導体パワーモジュールが開示されている。

特開２００６−５４２２７号公報

半導体装置を製造する際に、リフロー処理を行って基板と半導体チップとをはんだを介して接合するときに、はんだ内に含まれるフラックスガスが残留して、凝固後のはんだ内にボイドが発生するおそれがある。ここで、特許文献１においては、半導体チップと絶縁基板の導電層との間に配置したロジンレスフラックスのペースト半田を真空排気して、真空引きによる減圧の効果によるボイドの脱泡効果を促進させている。しかしながら、このような真空排気を行う為に、真空半田付け炉を用いたり、真空排気を複数回行うなど、非常に手間を要する。

そこで、本開示は上記した問題点を解決するためになされたものであり、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる半導体装置の製造方法および半導体装置を提供することを目的とする。

上記課題を解決するためになされた本開示の一形態は、第１部材の接合部と第２部材の接合部とをはんだを介して接合する半導体装置の製造方法において、前記第１部材の接合部にて、ソルダレジストを前記第１部材の接合部の中心部と外周部との間に亘って放射状に付与すること、を特徴とする。

この態様によれば、リフロー処理時に、第１部材の接合部の中心部に集まったはんだにより、はんだに内包されるガスは、ソルダレジストに沿って第１部材の接合部の中心部から外周部に向かって押しのけられて、はんだ部の外部へ送られる。そのため、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。

上記の態様においては、前記ソルダレジストを、十字状に付与すること、が好ましい。

この態様によれば、リフロー処理時に、第１部材の接合部の中心部に集まったはんだにより、はんだに内包されるガスは、十字状に付与されたソルダレジストに沿って第１部材の接合部の中心部から外周部に向かって四方に押しのけられて、はんだ部の外部へ送られる。そのため、より効果的に、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。

上記課題を解決するためになされた本開示の他の形態は、第１部材の接合部と第２部材の接合部とをはんだを介して接合する半導体装置の製造方法において、前記第１部材の接合部にて、はんだを付与してはんだ部を形成するときに、前記はんだ部の熱容量を、前記はんだ部の中心部側が外周部側よりも小さくなるようにすること、を特徴とする。

この態様によれば、リフロー処理時に、はんだ部は、その中心部側から凝固し始めた後、外周部側へ順に凝固し易くなる。そのため、はんだに内包されるガスは、はんだ部の中心部側から外周部側に向かって送られて、はんだ部の外部へ抜け易くなる。したがって、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。

上記の態様においては、前記はんだ部の外形を長方形または正方形に形成し、前記はんだ部に前記外形の対角線に沿ってスリットを入れること、が好ましい。

この態様によれば、はんだ部を、４つの三角形の分割はんだ部に分割できる。詳しくは、はんだ部の分割はんだ部を、はんだ部の中心部側を頂点とする三角形に形成できる。そして、これにより、はんだ部の熱容量について、はんだ部の中心部側を外周部側よりも小さくできる。

上記の態様においては、前記スリットの部分にソルダレジストを付与すること、が好ましい。

この態様によれば、リフロー処理時に、はんだ部の中心部にはんだが集まっても、はんだに内包されるガスがソルダレジストに沿って、はんだ部の中心部から外周部に向かって押しのけられる。そのため、より効果的に、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。

上記の態様においては、前記第１部材の接合部は基板に設けられた電極部であり、前記第２部材の接合部は電子部品に設けられた電極部であること、が好ましい。

この態様によれば、基板の電極部と電子部品の電極部を接合するはんだ部内におけるボイドの発生を容易に抑制できる。そのため、電子部品で発生した熱をはんだ部を介して放熱させる際に、この放熱を阻害するボイドによる熱膨張が加わり難くなるので、接合品質を維持できる。このように、この態様によれば、基板の電極部と電子部品の電極部が接合する部分において、はんだ接合の寿命向上と放熱性能の向上を図ることができる。

上記課題を解決するためになされた本開示の他の形態は、第１部材の接合部と第２部材の接合部とがはんだを介して接合された半導体装置において、前記第１部材の接合部にて、ソルダレジストを前記第１部材の接合部の中心部と外周部との間に亘って放射状に付与して形成されたソルダレジスト部を備えていること、を特徴とする。

この態様によれば、リフロー処理時に、第１部材の接合部の中心部に集まったはんだにより、はんだに内包されるガスは、ソルダレジストに沿って第１部材の接合部の中心部から外周部に向かって押しのけられて、はんだ部の外部へ送られる。したがって、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。

上記課題を解決するためになされた本開示の他の形態は、第１部材の接合部と第２部材の接合部とがはんだを介して接合された半導体装置において、前記第１部材の接合部にて、はんだが付与されたはんだ部を備えており、前記はんだ部の熱容量は、前記はんだ部の中心部側が外周部側よりも小さいこと、を特徴とする。

この態様によれば、リフロー処理時に、はんだ部は、その中心部側から凝固し始めた後、外周部側へ順に凝固する。そのため、はんだに内包されるガスは、はんだ部の中心部側から外周部側に向かって送られて、はんだ部の外部へ抜け易くなる。したがって、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。

本開示の半導体装置の製造方法および半導体装置によれば、第１部材と第２部材を接合するはんだ部内におけるボイドの発生を容易に抑制できる。

半導体装置の概略構成を示す外観斜視図である。 プリント基板とパワー素子（半導体チップ）の接合部分の断面図である。 プリント基板とＩＣ（半導体チップ）の接合部分の断面図である。 第１実施形態において、リフロー処理前におけるプリント基板をパワー素子が搭載される側から見たときを示す図である。 図４のＡ−Ａ断面図である。 第１実施形態において、リフロー処理時におけるプリント基板をパワー素子が搭載される側から見たときを示す図である。 図６のＢ−Ｂ断面図である。 第２実施形態において、リフロー処理前におけるプリント基板をパワー素子が搭載される側から見たときを示す図である。 第３実施形態において、リフロー処理前におけるプリント基板をパワー素子が搭載される側から見たときを示す図である。

＜第１実施形態＞
本開示に係る実施形態である半導体装置および半導体装置の製造方法について、図面を参照しながら詳細に説明する。

図１に示すように、半導体装置１は、プリント基板１０と、当該プリント基板１０に実装された半導体チップ（電子部品）としてパワー素子（ＭＯＳＦＥＴ、トランジスタ）１１およびＩＣ（集積回路）１２（例えば、放熱端子付き）などを有する。

ここで、プリント基板１０と、パワー素子１１およびＩＣ１２との接合部分において、図２と図３に示すように、プリント基板１０の上に、パターン１３（銅箔）とソルダレジスト部１４ａが設けられている。そして、ソルダレジスト部１４ａの開口部にてパターン１３により形成される電極パッド１５（大型ランド）の上に、はんだ部１６を介して、パワー素子１１またはＩＣ１２が設けられている。すなわち、図２に示すように、プリント基板１０に設けられた電極パッド１５（電極部）と、パワー素子１１に設けられた電極パッド１７（電極部、例えばゲート端子やソース端子に対して比較的面積の大きなドレイン端子）とが、はんだ部１６を介して接合している。また、図３に示すように、プリント基板１０に設けられた電極パッド１５と、ＩＣ１２に設けられた電極パッド１８（電極部）とが、はんだ部１６を介して接合している。

なお、プリント基板１０に設けられた電極パッド１５は、「第１部材の接合部」の一例である。また、パワー素子１１に設けられた電極パッド１７やＩＣ１２に設けられた電極パッド１８は、「第２部材の接合部」の一例である。また、電極パッド１５はプリント基板１０におけるパワー素子１１やＩＣ１２が実装される側の面に設けられ、電極パッド１７，１８はパワー素子１１やＩＣ１２におけるプリント基板１０が配置される側の面に設けられている

次に、半導体装置１の製造方法について説明する。なお、プリント基板１０とパワー素子１１との接合部分（図２参照）と、プリント基板１０とＩＣ１２の接合部分（図３参照）とは、その構造および接合方法がほぼ共通するので、以下、プリント基板１０とパワー素子１１との接合部分を代表して説明する。

本実施形態では、半導体装置１の製造方法において、リフロー処理によりプリント基板１０の電極パッド１５とパワー素子１１の電極パッド１７とをはんだを介して接合する。なお、ここでいうリフロー処理とは、プリント基板１０にはんだペースト（はんだの粉末にフラックスを加えて、適当な粘度にしたもの）を印刷し、その上にパワー素子１１を載せてから熱を加えてはんだを溶かす処理である。

ここで、リフロー処理によりプリント基板１０とパワー素子１１とをはんだを介して接合する際において、従来は、接合後のはんだ内でボイドが発生するおそれがあった。その理由として、はんだが放熱性の高い周囲から凝固し始め、はんだの中心部内に発生したフラックス揮発成分（フラックスガス）が外部へ抜け難くなることが考えられる。そして、このようにはんだ内でボイドが発生すると、パワー素子１１で発生した熱をはんだを介して放熱させる際に、この放熱を阻害するボイドによる熱膨張が加わり、接合品質（はんだ強度（繰り返し強度を含む））の低下を招いてしまう。そのため、プリント基板１０とパワー素子１１の接合部分において、はんだ接合の寿命や放熱性能が低下してしまう。

そこで、本実施形態では、リフロー処理を行う前に、図４に示すように、プリント基板１０の電極パッド１５において、ソルダレジストを十字状に塗布（付与）して、ソルダレジスト部１４ｂを十字状に形成する。詳しくは、図４に示すように、ソルダレジスト部１４ｂを、直交する２つの直線が電極パッド１５の中心部１５ａで交わるようにして、十字状に形成する。

なお、本実施形態では、後述するリフロー処理時にはんだペーストが電極パッド１５の外側に流れないようにするために、電極パッド１５の外周部１５ｂの外側の部分にソルダレジスト部１４ａを形成している。また、図４において、説明の便宜上、ソルダレジスト部１４ｂがハッチングで示されている。

また、リフロー処理を行う前に、図４に示すように、プリント基板１０の電極パッド１５にて、はんだペーストを印刷（付与）する。このとき、はんだペーストが印刷されたはんだ部１６において、はんだ部１６の外形を正方形に形成し、このはんだ部１６に十字状のスリット１９（隙間、切れ目）を入れておく。そして、これにより、はんだ部１６は、４つの正方形の分割はんだ部２０に分割されている。さらに、本実施形態においては、ソルダレジストがスリット１９の部分に塗布されており、これにより、前記のようにソルダレジスト部１４ｂが十字状に形成されている。

なお、ここでいう「はんだ部１６の外形」とは、スリット１９を挟んで配置された４つの正方形の分割はんだ部２０が配置される領域の外形であり、詳しくは、４つの分割はんだ部２０の外周部２０ａを繋げて形成される形状である。また、図４において、説明の便宜上、分割はんだ部２０（はんだ部１６）がハッチングで示されている。

そして、前記のように、プリント基板１０の電極パッド１５にてソルダレジスト部１４ｂとはんだ部１６を形成した後、電極パッド１５と電極パッド１７との間にはんだ部１６を挟むようにしてプリント基板１０とパワー素子１１とを重ねて、リフロー処理を行う。

すると、リフロー処理時に、各分割はんだ部２０にて融解したはんだペーストは、パワー素子１１の電極パッド１７との間で発生する表面張力により、電極パッド１５の中心部１５ａ（すなわち、はんだ部１６の中心部１６ａ）に集まり易い。ここで、はんだペーストは、ソルダレジスト部１４ｂには接合し難い。そのため、電極パッド１５の中心部１５ａに集まったはんだペーストにより、はんだペーストに内包されるガス（フラックスガス）は、十字状に形成されたソルダレジスト部１４ｂ（スリット１９）に沿って電極パッド１５の中心部１５ａから外周部１５ｂに向かって四方へ押しのけられて、はんだ部１６の外部へ送られる。したがって、はんだ部１６内におけるボイドの発生を容易に抑制できる。

そして、このようにボイドの発生を容易に抑制できるので、パワー素子１１で発生した熱をはんだ部１６を介して放熱させる際に、この放熱を阻害するボイドによる熱膨張が加わり難くなり、接合品質（はんだ強度（繰り返し強度を含む））を維持できる。このように、本実施形態によれば、プリント基板１０とパワー素子１１の接合部分において、はんだ接合の寿命向上と放熱性能の向上を図ることができる。

なお、プリント基板１０の電極パッド１５において、ソルダレジストをＸ字状に塗布して、ソルダレジスト部１４ｂをＸ字状に形成してもよい。または、電極パッド１５において、ソルダレジストを、十字状またはＸ字状のように２つの直線が交わる形状以外に、３つ以上の直線が一点で交わる形状に塗布してもよい。このように、ソルダレジストを、電極パッド１５の中心部１５ａと外周部１５ｂとの間に亘って放射状に塗布して、ソルダレジスト部１４ｂを放射状に形成してもよい。なお、このとき、電極パッド１５において、ソルダレジストが塗布されていない部分に、はんだペーストを印刷する。

＜第２実施形態＞
次に、第２実施形態について説明するが、第１実施形態と同等の構成要素については、同一の符号を付して説明を省略し、異なった点を中心に述べる。

本実施形態では、リフロー処理を行う前に、プリント基板１０の電極パッド１５において、はんだ部１６を形成するときに、はんだ部１６の熱容量（熱マス）を、はんだ部１６の中心部１６ａ側が外周部１６ｂ側よりも小さくなるようにする。このようにして、本実施形態では、はんだ部１６において、その熱容量分配を調整する。

具体的には、図８に示すように、はんだ部１６に、当該はんだ部１６の中心で交わるＸ字状のスリット１９を入れる。すなわち、はんだ部１６の外形を長方形に形成し、このはんだ部１６に当該はんだ部１６の外形の対角線に沿ってスリット１９を入れる。そして、これにより、はんだ部１６は、４つの三角形の分割はんだ部２１に分割される。詳しくは、分割はんだ部２１は、はんだ部１６の中心部１６ａ側（電極パッド１５の中心部１５ａ側）を頂点とする三角形に形成されている。このようにして、はんだ部１６において、分割はんだ部２１の幅δについて、中心部１６ａから外周部１６ｂに向かって徐々に大きくし、中心部１６ａ側を外周部１６ｂ側よりも小さくする。

なお、はんだ部１６の外形は、長方形ではなく、正方形に形成されていてもよい。なお、ここでいう「はんだ部１６の外形」とは、スリット１９を挟んで配置された４つの三角形の分割はんだ部２１が配置される領域の外形であり、詳しくは、４つの分割はんだ部２１の外周部２１ａを繋げて形成される形状である。また、図８において、説明の便宜上、分割はんだ部２１はハッチングで示されている。

そして、このようにプリント基板１０の電極パッド１５にてはんだ部１６を形成した後、第１実施形態と同様に、リフロー処理を行う。

すると、はんだ部１６（の分割はんだ部２１）の熱容量について中心部１６ａ側が外周部１６ｂ側よりも小さいので、はんだ部１６の放熱性は中心部１６ａ側が外周部１６ｂ側よりも高くなる。そのため、リフロー処理時に、はんだ部１６を形成するはんだペーストは、中心部１６ａ側から凝固し始めた後、外周部１６ｂ側へ順に凝固し易くなる。したがって、はんだペーストに内包されるガスは、はんだ部１６の中心部１６ａ側から外周部１６ｂ側に向かって送られて、はんだ部１６の外部へ抜け易くなる。ゆえに、はんだ部１６内におけるボイドの発生を容易に抑制できる。

＜第３実施形態＞
次に、第３実施形態について説明するが、第１，２実施形態と同等の構成要素については、同一の符号を付して説明を省略し、異なった点を中心に述べる。本実施形態では、リフロー処理を行う前に、前記の第２実施形態を行うことに加えて、図９に示すように、プリント基板１０の電極パッド１５において、スリット１９の部分にソルダレジストを塗布して、Ｘ字状のソルダレジスト部１４ｂを形成する。これにより、リフロー処理時に、はんだ部１６の中心部１６ａにはんだペーストが集まっても、はんだペーストに内包されるガスがソルダレジスト部１４ｂに沿って、はんだ部１６の中心部１６ａから外周部１６ｂに向かって押しのけられる。そのため、はんだ部１６内におけるボイドの発生を容易に抑制できる。なお、図９において、説明の便宜上、ソルダレジスト部１４ｂはハッチングで示されている。

なお、上記した実施の形態は単なる例示にすぎず、本開示を何ら限定するものではなく、その要旨を逸脱しない範囲内で種々の改良、変形が可能であることはもちろんである。

１ 半導体装置
１０ プリント基板
１１ パワー素子（半導体チップ）
１２ ＩＣ（半導体チップ）
１３ パターン（銅箔）
１４ａ ソルダレジスト部
１４ｂ ソルダレジスト部
１５ 電極パッド
１５ａ 中心部
１５ｂ 外周部
１６ はんだ部
１６ａ 中心部
１６ｂ 外周部
１７ 電極パッド
１８ 電極パッド
１９ スリット
２０ 分割はんだ部
２０ａ 外周部
２１ 分割はんだ部
２１ａ 外周部
δ 幅

Claims (8)

1. 第１部材の接合部と第２部材の接合部とをはんだを介して接合する半導体装置の製造方法において、
   前記第１部材の接合部にて、ソルダレジストを前記第１部材の接合部の中心部と外周部との間に亘って放射状に付与すること、
   を特徴とする半導体装置の製造方法。
2. 請求項１の半導体装置の製造方法において、
   前記ソルダレジストを、十字状に付与すること、
   を特徴とする半導体装置の製造方法。
3. 第１部材の接合部と第２部材の接合部とをはんだを介して接合する半導体装置の製造方法において、
   前記第１部材の接合部にて、はんだを付与してはんだ部を形成するときに、
   前記はんだ部の熱容量を、前記はんだ部の中心部側が外周部側よりも小さくなるようにすること、
   を特徴とする半導体装置の製造方法。
4. 請求項３の半導体装置の製造方法において、
   前記はんだ部の外形を長方形または正方形に形成し、
   前記はんだ部に前記外形の対角線に沿ってスリットを入れること、
   を特徴とする半導体装置の製造方法。
5. 請求項４の半導体装置の製造方法において、
   前記スリットの部分にソルダレジストを付与すること、
   を特徴とする半導体装置の製造方法。
6. 請求項１乃至５のいずれか１つの半導体装置の製造方法において、
   前記第１部材の接合部は基板に設けられた電極部であり、
   前記第２部材の接合部は電子部品に設けられた電極部であること、
   を特徴とする半導体装置の製造方法。
7. 第１部材の接合部と第２部材の接合部とがはんだを介して接合された半導体装置において、
   前記第１部材の接合部にて、ソルダレジストを前記第１部材の接合部の中心部と外周部との間に亘って放射状に付与して形成されたソルダレジスト部を備えていること、
   を特徴とする半導体装置。
8. 第１部材の接合部と第２部材の接合部とがはんだを介して接合された半導体装置において、
   前記第１部材の接合部にて、はんだが付与されたはんだ部を備えており、
   前記はんだ部の熱容量は、前記はんだ部の中心部側が外周部側よりも小さいこと、
   を特徴とする半導体装置。

Images