JP2019009288A - 半導体装置 - Google Patents

Abstract

【課題】オン電圧低下と熱破壊抑制を両立させた半導体装置を提供する
【解決手段】
実施形態の半導体装置は、炭化珪素層内に設けられた第１の領域と、第１の領域の周囲の炭化珪素層内に設けられ、Ｂ（ホウ素）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｈｅ（ヘリウム）及びＨ^＋（プロトン）からなる群から選択される少なくとも１種類のライフタイムキラー不純物の濃度が第１の領域よりも高い第２の領域と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。

次世代のパワー半導体デバイスの材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが約３倍、破壊電圧強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば、低損失かつ高温動作可能なパワー半導体デバイスを実現することが可能である。

ＳｉＣパワーデバイスの発熱による熱破壊を抑制することが求められている。

特開２０１６−１００４５５号公報

本発明が解決しようとする課題は、オン電圧低下と熱破壊抑制を両立させた半導体装置を提供することである。

実施形態の半導体装置は、炭化珪素層内に設けられた第１の領域と、第１の領域の周囲の炭化珪素層内に設けられ、Ｂ（ホウ素）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｈｅ（ヘリウム）及びＨ^＋（プロトン）からなる群から選択される少なくとも１種類のライフタイムキラー不純物の濃度が第１の領域よりも高い第２の領域と、を備える。

第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第２の実施形態の半導体装置の模式断面図である。 第３の実施形態の半導体装置の模式断面図である。 第４の実施形態の半導体装置の模式断面図である。

以下、図面を用いて本発明の実施形態を説明する。

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

以下の説明において、ｎ^＋、ｎ、ｎ⁻及び、ｐ^＋、ｐ、ｐ⁻の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ⁻はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ^＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ⁻はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ^＋型、ｎ⁻型を単にｎ型、ｐ^＋型、ｐ⁻型を単にｐ型と記載する場合もある。

以下、第１導電型をｎ型、第２導電型をｐ型として記載する。

（第１の実施形態）
本実施形態の半導体装置は、炭化珪素層内に設けられた第１の領域と、第１の領域の周囲の炭化珪素層内に設けられ、Ｂ（ホウ素）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｈｅ（ヘリウム）及びＨ^＋（プロトン）からなる群から選択される少なくとも１種類のライフタイムキラー不純物の濃度が第１の領域よりも高い第２の領域と、を備える。

図１は、本実施形態の半導体装置１００の模式断面図である。

本実施形態の半導体装置１００は、メサ型のＰｉＮダイオードである。

炭化珪素層９０は、炭化珪素基板（第３の領域）２と、アノード層（第７の領域）１２と、炭化珪素基板２とアノード層１２の間に設けられたドリフト層（第４の領域）４と、を有する。言い換えると、ドリフト層４は炭化珪素基板２上に設けられており、アノード層１２はドリフト層４上に設けられている。

炭化珪素基板２は、例えば、ｎ^＋型の単結晶基板である。例えば、表面が０．２度〜１０度のオフ角で（０００１）面から傾斜する４Ｈ−ＳｉＣの基板である。ｎ型不純物は、例えば、Ｎ（窒素）である。不純物濃度は、例えば、５×１０^１７ｃｍ^−３以上５×１０^１９ｃｍ^−３以下である。

ｎ⁻型のドリフト層４は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度は１×１０^１５ｃｍ^−３以上５×１０^１６ｃｍ^−３以下である。ドリフト層４の膜厚は、例えば５〜１０μｍ程度である。Ｎの濃度は、上述範囲内で一定値でもよいし、上述範囲内で濃度勾配があってもよい。

ｐ型のアノード層１２は、例えば、Ａｌ（アルミニウム）をｐ型不純物として含み、不純物濃度は１×１０^１８ｃｍ^−３以上１×１０^２２ｃｍ^−３以下である。

アノード電極２２（第１の電極）は、アノード層１２と電気的に接続されている。アノード電極２２は、例えば、アノード層１２上に設けられている。言い換えると、アノード層１２は、アノード電極２２とドリフト層４の間に設けられている。アノード電極２２は、例えば、Ａｌのメタル層と、Ａｌのメタル層とアノード層１２の間に設けられたＮｉ（ニッケル）のバリアメタル層で形成されている。

ドリフト層４とアノード層１２の形状は、メサ構造５０である。アノード層１２は、メサ構造５０の部分に、アノード層の側面１２ａを有する。ドリフト層４は、メサ構造５０の部分に、ドリフト層の側面４ａを有する。メサ構造の側面５０ａは、アノード層の側面１２ａとドリフト層の側面４ａを含む。第１の面９２は、メサ構造５０の周囲の、ドリフト層４上に設けられている。ドリフト層の側面４ａは、アノード層の側面１２ａと第１の面９２のあいだに設けられている。

第２の面９４は、炭化珪素層９０の、第１の面９２と反対側に設けられた、炭化珪素基板２が有する面である。

ここで、Ｘ軸と、Ｘ軸に対して垂直な１つの軸であるＹ軸と、Ｘ軸及びＹ軸に対して垂直なＺ軸を定義する。第１の面９２及び第２の面９４は、ＸＹ平面内に設けられているものとする。

カソード電極２０（第２の電極）は、第２の面９４で炭化珪素基板２と接して、炭化珪素基板２と電気的に接続されている。炭化珪素基板２は、カソード電極２０とドリフト層４の間に設けられている。カソード電極２０は、例えば、Ｎｉで形成されている。

ｐ型のガードリング（第５の領域）６は、メサ構造５０の周囲のドリフト層４上に、メサ構造５０を取り囲んで設けられている。ガードリング６は接合終端構造の一種で、例えばドリフト層４上に複数個設けられている。ガードリング６は、電界緩和に用いられる。ガードリング６は、ｐ型不純物であるＡｌを含む。

第１の面９２からガードリング６までの第１の距離より、第２の面９４からガードリング６までの第２の距離の方が長い。図１に示した半導体装置１００では、ガードリング６の一部は、第１の面９２に接して設けられている。言い換えると、第１の距離はゼロである。

ガードリング６は、Ｂ、Ｔｉ、Ｖ、Ｈｅ及びＨ^＋からなる群から選択される少なくとも１種類のライフタイムキラー不純物を含む。Ｂ、Ｔｉ及びＶは、例えばイオン注入により半導体装置内に注入される。また、ＨｅはＨｅ照射、Ｈ^＋はプロトン照射により半導体装置内に注入される。

ガードリング６のＢ、Ｔｉ又はＶの濃度は、第１の面９２からの第３の距離より、第２の面９４からの第４の距離が長い地点で極大値を有することが好ましい。なお、「極大値」は、「最大値」であっても良い。

ｎ⁻型の第６の領域１０は、ガードリング６の周囲のドリフト層４上に、ガードリング６に隣接して設けられている。ガードリング６が複数個設けられている場合、第６の領域１０は、例えば、複数のガードリング６の間のそれぞれに設けられている。第６の領域１０は、Ｂ、Ｔｉ、Ｖ、Ｈｅ及びＨ^＋からなる群から選択される少なくとも１種類のライフタイムキラー不純物を含む。

第１の面９２から第６の領域１０までの第５の距離より、第２の面９４から第６の領域１０までの第６の距離の方が長い。半導体装置１００では、第６の領域１０の一部は、第１の面９２に接して設けられている。言い換えると、第５の距離はゼロである。

第６の領域１０のＢ、Ｔｉ又はＶの濃度は、ガードリング６と同様、第１の面９２からの第７の距離より、第２の面９４からの第８の距離が長い地点で極大値を有することが好ましい。なお、「極大値」は、「最大値」であっても良い。

第６の領域１０の形成は、ガードリング６と第６の領域１０に一括してライフタイムキラー不純物をイオン注入、Ｈｅ照射又はプロトン照射により行うことが、製造プロセスを簡略化することが出来るため好ましい。なお、第６の領域１０とガードリング６が一括して形成される場合、第３の距離と第７の距離、及び第４の距離と第８の距離は、それぞれ等しいことが好ましい。

活性領域（第１の領域）６０は、炭化珪素層９０内に設けられ、半導体装置１００に電圧を印加したときに電流が流れる領域である。電流はＺ方向に流れるため、活性領域６０は、例えばアノード層１２、アノード層１２直下のドリフト層４の一部及びアノード層１２直下の炭化珪素基板２の一部を含む。

終端領域（第２の領域）７０は、活性領域６０の周囲の炭化珪素層９０内に、活性領域を取り囲むように設けられている。終端領域７０は、活性領域６０に含まれるドリフト層４の一部の周囲に設けられた、ドリフト層４の一部を含む。また、終端領域７０は、活性領域６０に含まれる炭化珪素基板２の一部の周囲に設けられた、炭化珪素基板２の一部を含む。さらに、終端領域７０は、ガードリング６及び第６の領域１０を含む。

炭化珪素基板２は、第１の面９２と第２の面９４の間の、活性領域６０から終端領域７０にわたって設けられている。ドリフト層４は、第１の面９２と炭化珪素基板２の間の、活性領域６０から終端領域７０にわたって設けられている。

なお第３の距離及び第７の距離は、ガードリング６の膜厚の長さｔより短いことが、ライフタイムキラー不純物の添加が容易になるため好ましい。

ガードリング６又は第６の領域１０のＢ、Ｔｉ又はＶの濃度は、ドリフト層４のｎ型不純物の濃度の１／１０以上１／２以下であることが好ましい。

不純物濃度分布は、例えばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析法）等により測定が可能である。

終端領域７０のキャリアライフタイムは１μｓ以下であることが好ましい。なおキャリアライフタイムは、例えばマイクロ波光導電減衰法（μ−ＰＣＤ：Ｍｉｃｒｏｗａｖｅ ＰｈｏｔｏＣｏｎｄｕｃｔｉｖｉｔｙ Ｄｅｃａｙ）により測定することが可能である。

次に、本実施形態の半導体装置１００の製造方法を述べる。

図２は、本実施形態の半導体装置１００の製造方法を示す模式断面図である。

本実施形態の半導体装置１００の製造方法は、ｎ^＋型の炭化珪素基板２上にｎ⁻型のドリフト層４を形成し、ドリフト層４上にｐ^＋型のアノード層１２を形成し、ドリフト層４上にドリフト層４とアノード層１２を含むメサ構造５０を形成し、メサ構造５０の周囲のドリフト層４上にｐ型のガードリング６を形成し、ガードリング６の周囲のドリフト層４上に第６の領域１０を形成し、アノード層１２に電気的に接続されるアノード電極２２を形成し、カソード電極２０に電気的に接続されるカソード電極２０を形成する。

まず、ｎ^＋型の炭化珪素基板２上にｎ⁻型のドリフト層４を、例えばエピタキシャル成長法により形成する。

次に、ドリフト層４上にｐ^＋型のアノード層１２を、例えばエピタキシャル成長法により形成する（図２）。

次に、ドリフト層４の一部とアノード層１２の一部を、例えばフォトリソグラフィー法とエッチングにより除去し、ドリフト層４上にドリフト層４とアノード層１２を含むメサ構造５０を形成する（図３）。このとき、メサ構造５０の部分のアノード層１２には、アノード層の側面１２ａが形成される。また、メサ構造５０の部分のドリフト層４には、ドリフト層の側面４ａが形成される。また、メサ構造５０の周囲のドリフト層４上に、第１の面９２が形成される。

次に、メサ構造５０の周囲のドリフト層４上に、ｐ型のガードリング６を、例えばイオン注入により、メサ構造５０を取り囲むように形成する。また、ガードリング６及びガードリング６の周囲のドリフト層４に、ライフタイムキラー不純物を例えばイオン注入することにより、第６の領域１０を形成する（図４）。

次に、アノード層１２に電気的に接続されるアノード電極２２を形成し、カソード電極２０に電気的に接続されるカソード電極２０を形成することにより、本実施形態の半導体装置１００を得る。

基板表面がＣ面である炭化珪素基板２を用いて、ドリフト層４のＮ濃度を１×１０^１６／ｃｍ^３として本実施形態の半導体装置１００に係る１．２ｋＶ級のＰＩＮダイオードを作製したところ、良好に動作することを確認した。

次に、本実施形態の半導体装置１００の作用効果を記載する。

本実施形態の半導体装置１００の如く、活性領域６０の周囲の炭化珪素層９０内に、Ｂ（ホウ素）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｈｅ（ヘリウム）及びＨ^＋（プロトン）からなる群から選択される少なくとも１種類のライフタイムキラー不純物の濃度が活性領域６０よりも高い終端領域７０を設けることにより、終端領域７０でのキャリアライフタイムが活性領域６０のキャリアライフタイムより短くなるため、オン電圧を低下させつつ熱による破壊が抑制された半導体装置１００を提供することが出来る。

以下、作用効果についてさらに詳細に説明する。

キャリアライフタイムを長くすると、半導体装置内に蓄積されるキャリアの数が増加し伝導度変調効果が大きくなるため、オン電圧を低下させることが出来る。

しかし、半導体装置のターンオフ時には、終端領域７０に蓄積されている少数キャリアが活性領域６０に流れ込む。このときに、終端領域７０でのキャリアライフタイムが長いと、活性領域６０と終端領域７０の接続部で電流が集中して流れ半導体装置が熱破壊してしまう。

本実施形態の半導体装置１００では、終端領域７０のライフタイムキラー不純物の濃度は活性領域６０のライフタイムキラー不純物の濃度より高いものとする。すなわち、終端領域７０に、ライフタイムキラー不純物を選択的に導入する。これにより、終端領域７０のキャリアライフタイムを、活性領域のキャリアライフタイムよりも短くする。

したがって、終端領域７０に注入されたキャリアの数は、キャリアライフタイムが短いため少なくなる。よって、ターンオフ時に終端領域７０から活性領域６０に流れ込むキャリアの数が少なくなるため、単位時間当たりの発熱量が低減され、熱による破壊が抑制される。

一方、活性領域６０のキャリアライフタイムは従来と同様のため、順方向特性は維持され、オン電圧の低下は可能である。これにより、オン電圧低下と熱破壊抑制を両立させることが出来る。

ライフタイムキラー不純物として、Ｂ、Ｔｉ、Ｖ、Ｈｅ及びＨ^＋はいずれも好ましく用いることが出来る。Ｂ、Ｔｉ及びＶはキャリアライフタイムを短くする役割をする。Ｈｅ及びＨ^＋は、注入される際に半導体層に格子欠陥が導入されるためにキャリアライフタイムが短くなる。

本実施形態の半導体装置１００では、第１の面９２からの第１の距離より第２の面９４からの第２の距離が長くなるように、ｐ型のガードリング６が設けられている。言い換えると、ガードリング６は、炭化珪素層９０の、第１の面９２に近い側に設けられている。

そして、ガードリング６のＢ、Ｔｉ又はＶの濃度は、第１の面９２からの第３の距離より第２の面９４からの第４の距離が長い地点で極大値を有する。言い換えると、ガードリング６のＢ、Ｔｉ又はＶの濃度は、炭化珪素層９０の、第１の面９２に近い側で極大値を有する。このようなＢ、Ｔｉ又はＶの濃度分布により、少ないライフタイムキラー不純物量で終端領域７０のキャリアライフタイムを短くすることが出来る。なお、「極大値」でなく「最大値」であっても良い。

ガードリング６のＢ、Ｔｉ又はＶの濃度は、ドリフト層４のｎ型不純物の濃度の１／１０以上１／２以下であることが好ましい。キャリアライフタイムを短くする効果を得るためには、ドリフト層４のｎ型不純物の濃度の１／１０以上であることが好ましい。一方１／２を超えると、炭化珪素の結晶性が乱れるおそれがある。

第６の領域１０を設けることにより、さらに終端領域７０のキャリアライフタイムを短くすることが出来る。

第１の面９２から第６の領域１０までの第５の距離より、第２の面９４から第６の領域１０までの第６の距離の方が長い、すなわち第１の面９２に近い側に第６の領域１０を設けることにより、少ないライフタイムキラー不純物量で終端領域７０のキャリアライフタイムを短くすることが出来る。

第６の領域１０のＢ、Ｔｉ又はＶの濃度は、第１の面９２からの第７の距離より、第２の面９４からの第８の距離が長い地点で極大値を有することが、少ないライフタイムキラー不純物量で終端領域７０のキャリアライフタイムを短くすることが出来るため好ましい。さらに、第３の距離と第７の距離はそれぞれ等しく、第４の距離と第８の距離はそれぞれ等しいことが、製造が容易になるため好ましい。

第６の領域１０のＢ、Ｔｉ又はＶの濃度は、ガードリング６と同様に、ドリフト層４のｎ型不純物の濃度の１／１０以上１／２以下であることが好ましい。

終端領域７０のライフタイムが１μｓ以下であれば、熱破壊を好ましく抑制出来る。

本実施形態の半導体装置によれば、オン電圧低下と熱破壊抑制を両立させた半導体装置の提供が可能になる。

（第２の実施形態）
本実施形態の半導体装置は、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を備える点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態と重複する点については、記載を省略する。

図３は、本実施形態の半導体装置２００の模式断面図である。

ｐ型のＪＴＥ（第４の領域）８は、ドリフト層の側面４ａ及び第１の面９２にそれぞれ接して設けられている。ＪＴＥ８は接合終端構造の一種で、電界緩和に用いられる。ＪＴＥ８は、ｐ型不純物であるＡｌを含む。

なお、ＪＴＥ８とガードリング６を組み合わせて用いてもかまわない。

基板表面がＣ面であるｎ^＋型の炭化珪素基板２を用いて、ドリフト層４のＮ濃度を１×１０^１６／ｃｍ^３として本実施形態の半導体装置２００に係る１．２ｋＶ級のＰＩＮダイオードを作製したところ、良好に動作することを確認した。

本実施形態の半導体装置によっても、オン電圧低下と熱破壊抑制を両立させた半導体装置の提供が可能になる。

（第３の実施形態）
本実施形態の半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である点で、第１及び第２の実施形態の半導体装置とは異なっている。ここで、第１の実施形態と重複する点については記載を省略する。

図４は、本実施形態の半導体装置３００の模式断面図である。

本実施形態の半導体装置３００で、炭化珪素層９０は炭化珪素基板２とドリフト層４から構成されている。

炭化珪素基板２は、例えば、ｐ^＋型の単結晶基板である。例えば、炭化珪素基板２は、表面が０．２度〜１０度のオフ角で（０００１）面から傾斜する４Ｈ−ＳｉＣの基板である。炭化珪素基板２はＡｌ（アルミニウム）をｐ型不純物として含み、不純物濃度は５×１０^１８ｃｍ^−３以上１×１０^１９ｃｍ^−３以下である。

ゲート絶縁膜（第１の絶縁膜）３０は、活性領域６０内の第１の面９２上に設けられている。ゲート絶縁膜３０は、例えばシリコン酸化膜やｈｉｇｈ―ｋ膜である。

ゲート電極（第１の電極）２８は、ゲート絶縁膜３０上に設けられている。ゲート電極２８は、例えば不純物がドープされた多結晶シリコンを含む。

層間絶縁膜（第２の絶縁膜）３２は、ゲート電極２８の周囲に設けられている。

エミッタ電極２６（第２の電極）は、第１の面９２上の層間絶縁膜３２の周囲に設けられ、一部は第１の面９２と接している。エミッタ電極２６は、例えばＴｉ（チタン）／Ａｌ（アルミニウム）の積層構造を有し、公知のプロセスにより形成される。なおエミッタ電極２６はＴｉ（チタン）／ＴｉＮ（窒化チタン）／Ａｌの積層構造を有するバリアメタルを介して第１の面９２と接していても良い。

ｐ型のウェル領域（第８の領域）３４は、ドリフト層４内に設けられている。ウェル領域３４の少なくとも一部はゲート絶縁膜３０と接している。ウェル領域３４は、チャネルとして機能する。

ｐ^＋型のコンタクト領域３８（第９の領域）は、ウェル領域３４内に設けられている。ウェル領域３４の一部はドリフト層４とコンタクト領域３８の間に設けられている、また、コンタクト領域３８はエミッタ電極２６と接している。

ｎ^＋型のソース領域（第１０の領域）３６は、ウェル領域３４のゲート絶縁膜３０と接している部分と、コンタクト領域３８の間に設けられている。ソース領域３６はコンタクト領域３８と接している。ウェル領域３４の一部は、ドリフト層４とソース領域３６の間に設けられている。

コレクタ電極（第３の電極）２４は、第２の面９４で炭化珪素基板２と接して、炭化珪素基板２と電気的に接続されている。炭化珪素基板２は、コレクタ電極２４とドリフト層４の間に設けられている。コレクタ電極２４は、例えば、Ｎｉで形成されている。

基板表面がＳｉ面であるｐ^＋型の炭化珪素基板２を用いて、ドリフト層４のＮ濃度を５×１０^１６／ｃｍ^３として本実施形態の半導体装置３００に係る６．５ｋＶ級のＩＧＢＴを作製したところ、良好に動作することを確認した。

なお、基板表面がＣ面であるｐ^＋型の炭化珪素基板２も好ましく用いることが出来る。

本実施形態の半導体装置によっても、オン電圧低下と熱破壊抑制を両立させた半導体装置の提供が可能になる。

（第４の実施形態）
本実施形態の半導体装置は、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を備える点で、第３の実施形態の半導体装置と異なっている。ここで、第１の実施形態と重複する点については、記載を省略する。

図５は、本実施形態の半導体装置４００の模式断面図である。

基板表面がＳｉ面であるｐ^＋型の炭化珪素基板２を用いて、ドリフト層４のＮ濃度を５×１０^１６／ｃｍ^３として本実施形態の半導体装置３００に係る６．５ｋＶ級のＩＧＢＴを作製したところ、良好に動作することを確認した。

なお、基板表面がＣ面であるｐ^＋型の炭化珪素基板２も好ましく用いることが出来る。

本実施形態の半導体装置によっても、オン電圧低下と熱破壊抑制を両立させた半導体装置の提供が可能になる。

以上述べた少なくとも一つの実施形態の半導体装置によれば、炭化珪素層内に設けられ、電圧を印加したときに電流が流れる第１の領域と、第１の領域の周囲の炭化珪素層内に設けられ、Ｂ（ホウ素）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｈｅ（ヘリウム）及びＨ^＋（プロトン）からなる群から選択される少なくとも１種類のライフタイムキラー不純物の濃度が第１の領域よりも高い第２の領域と、を備えることにより、オン電圧低下と熱破壊抑制を両立させた半導体装置の提供が可能になる。

本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態及び実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態や実施例及びその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２ 炭化珪素基板（第３の領域）
４ ドリフト層（第４の領域）
４ａ ドリフト層の側面
６ ガードリング（第５の領域）
８ ＪＴＥ（第４の領域）
１０ 第６の領域
１２ アノード層（第７の領域）
１２ａ アノード層の側面
２０ カソード電極
２２ アノード電極
２４ コレクタ電極
２６ エミッタ電極
２８ ゲート電極
３０ ゲート絶縁膜（第１の絶縁膜）
３２ 層間絶縁膜（第２の絶縁膜）
３４ ウェル領域（第８の領域）
３６ ソース領域（第１０の領域）
３８ コンタクト領域（第９の領域）
５０ メサ構造
５０ａ メサ構造の側面
６０ 活性領域（第１の領域）
７０ 終端領域（第２の領域）
９０ 炭化珪素層
９２ 第１の面
９４ 第２の面
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置

Claims (20)

1. 炭化珪素層内に設けられた第１の領域と、
   前記第１の領域の周囲の前記炭化珪素層内に設けられ、Ｂ（ホウ素）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｈｅ（ヘリウム）及びＨ^＋（プロトン）からなる群から選択される少なくとも１種類のライフタイムキラー不純物の濃度が前記第１の領域よりも高い第２の領域と、
   を備える半導体装置。
2. 前記第１の領域には、電圧を印加したときに電流が流れる請求項１記載の半導体装置。
3. 前記炭化珪素層は、
   第１の面と、
   第２の面と、
   前記第１の面と前記第２の面の間の、前記第１の領域から前記第２の領域にわたって設けられた第１導電型の第３の領域と、
   前記第１の面と前記第３の領域の間の、前記第１の領域から前記第２の領域にわたって設けられ第１導電型不純物濃度が前記第３の領域より低い第４の領域と、
   を有し、
   前記第２の領域は、前記第１の面からの第１の距離より前記第２の面からの第２の距離が長い第２導電型の第５の領域を有し、
   前記第５の領域のＢ、Ｔｉ又はＶの濃度は前記第１の面からの第３の距離より前記第２の面からの第４の距離が長い地点で極大値を有する、
   請求項１又は請求項２記載の半導体装置。
4. 前記第５の領域のＢ、Ｔｉ又はＶの濃度は、前記第４の領域の第１導電型不純物の濃度の１／１０以上１／２以下である請求項３記載の半導体装置。
5. 前記第２の領域は、前記ライフタイムキラー不純物を含む第１導電型の第６の領域をさらに有する、
   請求項３又は請求項４記載の半導体装置。
6. 前記第１の面から前記第６の領域までの第５の距離より、前記第２の面から前記第６の領域までの第６の距離の方が長い、
   請求項５記載の半導体装置。
7. 前記第６の領域のＢ、Ｔｉ又はＶの濃度は前記第１の面からの第７の距離より前記第２の面からの第８の距離が長い地点で極大値を有する、
   請求項５又は請求項６記載の半導体装置。
8. 前記第６の領域のＢ、Ｔｉ又はＶの濃度は、前記第４の領域の第１導電型不純物の濃度の１／１０以上１／２以下である請求項５ないし請求項７いずれか一項記載の半導体装置。
9. 前記第２の領域のキャリアライフタイムは１μｓ以下である請求項１ないし請求項８いずれか一項記載の半導体装置。
10. 前記第１の領域は、前記第４の領域の上に設けられた第２導電型の第７の領域をさらに有する請求項３ないし請求項８いずれか一項記載の半導体装置。
11. 前記第４の領域及び前記第７の領域の構造はメサ構造であり、前記第１の面は前記メサ構造の周囲に設けられている請求項１０記載の半導体装置。
12. 前記第７の領域に電気的に接続された第１の電極と、
    前記第３の領域に電気的に接続された第２の電極と、
    をさらに備える請求項１０又は請求項１１の半導体装置。
13. 前記炭化珪素層は、
    第１の面と、
    第２の面と、
    前記第１の面と前記第２の面の間の、前記第１の領域から前記第２の領域にわたって設けられた第２導電型の第３の領域と、
    前記第１の面と前記第３の領域の間の、前記第１の領域から前記第２の領域にわたって設けられた第１導電型の第４の領域と、
    を有し、
    前記第２の領域は、前記第１の面からの第１の距離より前記第２の面からの第２の距離が長い第２導電型の第５の領域を有し、
    前記第５の領域のＢ、Ｔｉ又はＶの濃度は前記第１の面からの第３の距離より前記第２の面からの第４の距離が長い地点で極大値を有する、
    請求項１又は請求項２記載の半導体装置。
14. 前記第５の領域のＢ、Ｔｉ又はＶの濃度は、前記第４の領域の第１導電型不純物の濃度の１／１０以上１／２以下である請求項１３記載の半導体装置。
15. 前記第２の領域は、前記ライフタイムキラー不純物を含む第１導電型の第６の領域をさらに有する、請求項１３又は請求項１４記載の半導体装置。
16. 前記第１の面から前記第６の領域までの第５の距離より、前記第２の面から前記第６の領域までの第６の距離の方が長い、
    請求項１５記載の半導体装置。
17. 前記第６の領域のＢ、Ｔｉ又はＶの濃度は前記第１の面からの第７の距離より前記第２の面からの第８の距離が長い地点で極大値を有する、
    請求項１５又は請求項１６記載の半導体装置。
18. 前記第６の領域のＢ、Ｔｉ又はＶの濃度は、前記第４の領域の第１導電型不純物の濃度の１／１０以上１／２以下である請求項１５ないし請求項１７いずれか一項記載の半導体装置。
19. 前記第２の領域のキャリアライフタイムは１μｓ以下である請求項１３乃至請求項１８いずれか一項記載の半導体装置。
20. 前記第１の領域内の前記第１の面の上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜の上に設けられた第１の電極と、
    前記第１の電極の周囲に設けられた第２の絶縁膜と、
    前記第１の面の上の前記第２の絶縁膜の周囲に設けられ一部は前記第１の面と接している第２の電極と、
    前記第４の領域内に設けられ一部は前記第１の絶縁膜と接している第８の領域と、
    前記第８の領域内に設けられ、前記第２の電極と接する第９の領域と、
    前記第８の領域の前記第１の絶縁膜と接している部分と前記第９の領域の間に設けられている第１０の領域と、
    前記第３の領域と電気的に接続された第３の電極と、
    をさらに備える請求項１３ないし請求項１９いずれか一項記載の半導体装置。