[go: up one dir, main page]

JP2019009280A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2019009280A
JP2019009280A JP2017123603A JP2017123603A JP2019009280A JP 2019009280 A JP2019009280 A JP 2019009280A JP 2017123603 A JP2017123603 A JP 2017123603A JP 2017123603 A JP2017123603 A JP 2017123603A JP 2019009280 A JP2019009280 A JP 2019009280A
Authority
JP
Japan
Prior art keywords
conductor spacer
conductor
semiconductor element
solder
blocking portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017123603A
Other languages
Japanese (ja)
Inventor
真悟 土持
Shingo TSUCHIMOCHI
真悟 土持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017123603A priority Critical patent/JP2019009280A/en
Publication of JP2019009280A publication Critical patent/JP2019009280A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置において、導体スペーサの上面から側面を介して下面まではんだが繋がることを防止する。【解決手段】半導体装置10は、上面電極14及び下面電極16を有する半導体素子12と、半導体素子12の上面電極14とはんだ30を介して接合される導体スペーサ18と、導体スペーサ18の上面18aとはんだ28を介して接合される上面側導体板20と、半導体素子12の下面電極16とはんだ32を介して接合される下面側導体板22とを備える。導体スペーサ18の側面18cには、側方に突出する塞き止め部24が、導体スペーサ18を一巡するように設けられている。【選択図】図1PROBLEM TO BE SOLVED: To prevent solder from being connected from an upper surface to a lower surface of a conductor spacer via a side surface in a semiconductor device. A semiconductor device (10) includes a semiconductor element (12) having an upper surface electrode (14) and a lower surface electrode (16), a conductor spacer (18) joined to the upper surface electrode (14) of the semiconductor element (12) via a solder (30), and an upper surface (18a) of the conductor spacer (18). The upper surface side conductor plate 20 is joined via the solder 28, and the lower surface electrode 16 of the semiconductor element 12 and the lower surface side conductor plate 22 are joined via the solder 32. On the side surface 18c of the conductor spacer 18, a blocking portion 24 projecting laterally is provided so as to go around the conductor spacer 18. [Selection diagram] Fig. 1

Description

本明細書が開示する技術は、半導体装置に関する。   The technology disclosed in this specification relates to a semiconductor device.

特許文献1に半導体装置が開示されている。この半導体装置は、上面電極及び下面電極を有する半導体素子と、上面電極とはんだを介して接合される導体スペーサと、導体スペーサの上面とはんだを介して接合される上面側導体板と、下面電極とはんだを介して接合される下面側導体板とを備える。   Patent Document 1 discloses a semiconductor device. The semiconductor device includes a semiconductor element having an upper surface electrode and a lower surface electrode, a conductor spacer bonded to the upper surface electrode via solder, an upper surface side conductor plate bonded to the upper surface of the conductor spacer via solder, and a lower surface electrode And a lower surface side conductor plate joined via solder.

特開2016−46497号公報JP 2016-46497 A

上記した半導体装置の製造工程では、半導体素子と導体スペーサとの間や、導体スペーサと上面側導体板との間が、はんだ付けによって互いに接合される。これらの構成部品のはんだ付けにおいて、導体スペーサの上面や下面に位置するはんだが、導体スペーサの側面へと濡れ広がることがあり、場合によっては、導体スペーサの上面から側面を介して下面まで、はんだが一連に繋がってしまうことがある。ここで、はんだと導体スペーサとの間では、線膨張係数が互いに異なる。従って、導体スペーサの上面から下面まではんだが繋がってしまうと、半導体装置の使用時において導体スペーサの熱膨張量が不均一となり得る。その結果、導体スペーサからはんだを介して半導体素子へ局所的に大きな応力が作用して、例えば半導体素子の上面電極にクラックが生じるおそれがある。このような実情を鑑み、本明細書では、導体スペーサの上面から側面を介して下面まではんだが繋がることを防止し得る技術を提供する。   In the manufacturing process of the semiconductor device described above, the semiconductor element and the conductor spacer or the conductor spacer and the upper surface side conductor plate are joined to each other by soldering. In soldering these components, the solder located on the upper and lower surfaces of the conductor spacers may spread to the side surfaces of the conductor spacers, and in some cases, solder from the upper surface of the conductor spacers to the lower surface via the side surfaces. May be connected in a series. Here, the linear expansion coefficient differs between the solder and the conductor spacer. Therefore, if the solder is connected from the upper surface to the lower surface of the conductor spacer, the thermal expansion amount of the conductor spacer may be non-uniform when the semiconductor device is used. As a result, a large stress locally acts on the semiconductor element from the conductor spacer via the solder, and there is a possibility that, for example, a top electrode of the semiconductor element may crack. In view of such circumstances, the present specification provides a technique that can prevent solder from being connected from the upper surface of the conductor spacer to the lower surface via the side surface.

本明細書が開示する半導体装置は、上面電極、及び下面電極を有する半導体素子と、半導体素子の上面電極とはんだを介して接合される導体スペーサと、導体スペーサの上面とはんだを介して接合される上面側導体板と、半導体素子の下面電極とはんだを介して接合される下面側導体板とを備える。導体スペーサの側面には、側方に突出する塞き止め部が、導体スペーサを一巡するように設けられている。   A semiconductor device disclosed in this specification includes a semiconductor element having an upper surface electrode and a lower surface electrode, a conductor spacer that is bonded to the upper surface electrode of the semiconductor element via solder, and an upper surface of the conductor spacer that is bonded to solder. And a lower surface side conductor plate joined to the lower surface electrode of the semiconductor element via solder. On the side surface of the conductor spacer, a blocking portion protruding laterally is provided so as to go around the conductor spacer.

上記した半導体装置では、導体スペーサの側面に塞き止め部が設けられている。塞き止め部は、導体スペーサの側面から側方に突出しており、かつ、導体スペーサを一巡するように設けられている。このような構成によると、導体スペーサの上面や下面に配置されたはんだが、導体スペーサの側面へと濡れ広がったとしても、その濡れ広がりは塞き止め部において塞き止められる。これにより、導体スペーサの上面から側面を介して下面まではんだが繋がるようなことが抑制される。   In the semiconductor device described above, a blocking portion is provided on the side surface of the conductor spacer. The blocking portion protrudes laterally from the side surface of the conductor spacer and is provided so as to go around the conductor spacer. According to such a configuration, even if the solder disposed on the upper and lower surfaces of the conductor spacer wets and spreads to the side surface of the conductor spacer, the wet spread is blocked by the blocking portion. Thereby, it is suppressed that a solder is connected from the upper surface of a conductor spacer to a lower surface via a side surface.

半導体装置10の断面図である。1 is a cross-sectional view of a semiconductor device 10. 導体スペーサ18を単体で示す平面図である。It is a top view which shows the conductor spacer 18 alone. 図1中のIII部を拡大した図である。It is the figure which expanded the III section in FIG. 導体スペーサ18及び塞き止め部24の一変形であって、(A)は平面図を示し、(B)は断面図を示す。It is a modification of the conductor spacer 18 and the blocking portion 24, (A) shows a plan view, (B) shows a cross-sectional view. 導体スペーサ18及び塞き止め部24の他の一変形であって、(A)は平面図を示し、(B)は断面図を示す。It is another deformation | transformation of the conductor spacer 18 and the blocking part 24, Comprising: (A) shows a top view, (B) shows sectional drawing.

図面を参照して、半導体装置10の説明をする。図1は半導体装置10の断面図である。図1に示すように、半導体装置10は、半導体素子12、導体スペーサ18、上面側導体板20、下面側導体板22、及びモールド樹脂26を備える。半導体素子12は、モールド樹脂26内に封止されている。モールド樹脂26は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂26を構成する材料は、エポキシ樹脂といった熱硬化性の樹脂材料であってもよい。   The semiconductor device 10 will be described with reference to the drawings. FIG. 1 is a cross-sectional view of the semiconductor device 10. As shown in FIG. 1, the semiconductor device 10 includes a semiconductor element 12, a conductor spacer 18, an upper surface side conductor plate 20, a lower surface side conductor plate 22, and a mold resin 26. The semiconductor element 12 is sealed in the mold resin 26. The mold resin 26 is made of an insulating material. Although not particularly limited, the material constituting the mold resin 26 may be a thermosetting resin material such as an epoxy resin.

半導体素子12は、上面電極14と下面電極16とを備える。上面電極14は、半導体素子12の上面12aに位置し、導体スペーサ18の下面18bにはんだ30を介して接合されている。下面電極16は、半導体素子12の下面12bに位置し、下面側導体板22の上面22aにはんだ32を介して接合されている。半導体素子12は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、又はIGBT(Insulated Gate Bipolar Transistor)などのパワー半導体素子である。また半導体素子12は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。   The semiconductor element 12 includes an upper surface electrode 14 and a lower surface electrode 16. The upper surface electrode 14 is located on the upper surface 12 a of the semiconductor element 12 and is joined to the lower surface 18 b of the conductor spacer 18 via the solder 30. The lower surface electrode 16 is located on the lower surface 12 b of the semiconductor element 12 and is joined to the upper surface 22 a of the lower surface side conductor plate 22 via the solder 32. The semiconductor element 12 is a power semiconductor element such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor). The semiconductor element 12 can be configured using various semiconductor materials such as silicon (Si), silicon carbide (SiC), or gallium nitride (GaN).

導体スペーサ18は、例えば銅、又はその他の金属といった導電性を有する材料を用いて構成されている。導体スペーサ18は、概して板形状あるいはブロック形状の部材であり、上面18aと、上面18aとは反対側に位置する下面18bと、上面18aと下面18bとの間に広がる四つの側面18cを有する。導体スペーサ18は、モールド樹脂26内に位置している。導体スペーサ18の上面18aは、上面側導体板20の下面20bとはんだ28を介して接続されている。前述したように、導体スペーサ18の下面18bは、半導体素子12の上面電極14とはんだ30を介して接合されている。これにより、半導体素子12の上面電極14は、導体スペーサ18を介して上面側導体板20に電気的に接続されている。   The conductor spacer 18 is made of a conductive material such as copper or other metal. The conductor spacer 18 is generally a plate-shaped or block-shaped member, and has an upper surface 18a, a lower surface 18b located on the opposite side of the upper surface 18a, and four side surfaces 18c extending between the upper surface 18a and the lower surface 18b. The conductor spacer 18 is located in the mold resin 26. The upper surface 18 a of the conductor spacer 18 is connected to the lower surface 20 b of the upper surface side conductor plate 20 via the solder 28. As described above, the lower surface 18 b of the conductor spacer 18 is joined to the upper surface electrode 14 of the semiconductor element 12 via the solder 30. Thereby, the upper surface electrode 14 of the semiconductor element 12 is electrically connected to the upper surface side conductor plate 20 via the conductor spacer 18.

上面側導体板20及び下面側導体板22は、例えば銅、又はその他の金属といった導電性を有する材料を用いて構成されている。上面側導体板20は、概して板形状の部材であり、上面20aと、上面20aとは反対側に位置する下面20bとを有する。前述したように、上面側導体板20の下面20bは、モールド樹脂26の内部において、導体スペーサ18の上面18aとはんだ28を介して接合されている。一方、上面側導体板20の上面20aは、モールド樹脂26の外部に露出している。上面側導体板20は、導体スペーサ18を介して半導体素子12と熱的にも接続されており、半導体素子12で発生した熱を外部に放出する放熱板としても機能する。   The upper surface side conductor plate 20 and the lower surface side conductor plate 22 are configured using a conductive material such as copper or other metals. The upper surface side conductor plate 20 is a generally plate-shaped member, and has an upper surface 20a and a lower surface 20b located on the opposite side of the upper surface 20a. As described above, the lower surface 20 b of the upper surface side conductor plate 20 is joined to the upper surface 18 a of the conductor spacer 18 via the solder 28 inside the mold resin 26. On the other hand, the upper surface 20 a of the upper surface side conductor plate 20 is exposed to the outside of the mold resin 26. The upper surface side conductor plate 20 is also thermally connected to the semiconductor element 12 via the conductor spacer 18 and functions as a heat radiating plate that releases heat generated in the semiconductor element 12 to the outside.

同様に、下面側導体板22もまた、概して板形状の部材であり、上面22aと、上面22aとは反対側に位置する下面22bとを有する。下面側導体板22の上面22aは、モールド樹脂26の内部において、半導体素子12の下面電極16とはんだ32を介して接合されている。これにより、下面側導体板22は、半導体素子12と電気的に接続されている。一方、下面側導体板22の下面22bは、モールド樹脂26の外部に露出している。下面側導体板22は、半導体素子12と熱的にも接続されており、半導体素子12で発生した熱を外部に放出する放熱板としても機能する。即ち、本実施例の半導体装置10は、モールド樹脂26の両面に放熱板がそれぞれ露出する両面冷却構造を有する。   Similarly, the lower surface side conductor plate 22 is also a generally plate-shaped member, and has an upper surface 22a and a lower surface 22b located on the opposite side of the upper surface 22a. The upper surface 22 a of the lower surface side conductor plate 22 is joined to the lower surface electrode 16 of the semiconductor element 12 via the solder 32 inside the mold resin 26. Thereby, the lower surface side conductor plate 22 is electrically connected to the semiconductor element 12. On the other hand, the lower surface 22 b of the lower surface side conductor plate 22 is exposed to the outside of the mold resin 26. The lower surface side conductor plate 22 is also thermally connected to the semiconductor element 12 and functions as a heat radiating plate that releases heat generated in the semiconductor element 12 to the outside. That is, the semiconductor device 10 of this embodiment has a double-sided cooling structure in which the heat sink is exposed on both sides of the mold resin 26.

図1−図3に示すように、本実施例の半導体装置10は、塞き止め部24をさらに備える。塞き止め部24は、導体スペーサ18の側面18cに設けられており、導体スペーサ18の側面18cから側方(側面18cに対して垂直な方向)に突出している。また、塞き止め部24は、導体スペーサ18の側面18cに沿って導体スペーサ18を一巡している。塞き止め部24の厚みは、導体スペーサ18の厚みよりも薄く、導体スペーサ18の厚み方向の中心付近に配置されている。このように、塞き止め部24は、導体スペーサ18を側方から取り囲む枠状の部材である。一例ではあるが、平面視したときの塞き止め部24の外形寸法は、導体スペーサ18の外形寸法よりも1mm〜3mm程度大きいとよい。   As shown in FIGS. 1 to 3, the semiconductor device 10 of this example further includes a blocking unit 24. The blocking portion 24 is provided on the side surface 18c of the conductor spacer 18, and protrudes from the side surface 18c of the conductor spacer 18 to the side (direction perpendicular to the side surface 18c). Further, the blocking portion 24 makes a round of the conductor spacer 18 along the side surface 18 c of the conductor spacer 18. The blocking portion 24 is thinner than the conductor spacer 18 and is disposed near the center of the conductor spacer 18 in the thickness direction. As described above, the blocking portion 24 is a frame-like member that surrounds the conductor spacer 18 from the side. Although it is an example, the outer dimension of the blocking portion 24 when viewed in plan is preferably larger by about 1 mm to 3 mm than the outer dimension of the conductor spacer 18.

半導体装置10の製造工程では、半導体素子12と導体スペーサ18との間や、導体スペーサ18と上面側導体板20との間が、はんだ付けによって互いに接合される。これらの構成部品のはんだ付けにおいて、導体スペーサ18の上面18aや下面18bに位置するはんだ28、30が、導体スペーサ18の側面18cへと濡れ広がることがあり、場合によっては、導体スペーサ18の上面18aから側面18c介して下面18bまで、はんだ28、30が一連に繋がってしまうことがある。ここで、はんだ28、30と導体スペーサ18との間では、線膨張係数が互いに異なる。従って、導体スペーサ18の上面18aから下面18bまではんだ28、30が繋がってしまうと、半導体装置10の使用時において導体スペーサ18の熱膨張量が不均一となり得る。その結果、導体スペーサ18からはんだ30を介して半導体素子12へ局所的に大きな応力が作用して、例えば半導体素子12の上面電極14にクラックが生じるおそれがある。   In the manufacturing process of the semiconductor device 10, the semiconductor element 12 and the conductor spacer 18 and the conductor spacer 18 and the upper surface side conductor plate 20 are joined to each other by soldering. In the soldering of these components, the solders 28 and 30 located on the upper surface 18a and the lower surface 18b of the conductor spacer 18 may spread to the side surface 18c of the conductor spacer 18, and in some cases, the upper surface of the conductor spacer 18 Solders 28 and 30 may be connected in series from 18a to the lower surface 18b through the side surface 18c. Here, the linear expansion coefficients differ between the solders 28 and 30 and the conductor spacer 18. Therefore, if the solders 28 and 30 are connected from the upper surface 18 a to the lower surface 18 b of the conductor spacer 18, the amount of thermal expansion of the conductor spacer 18 may be uneven when the semiconductor device 10 is used. As a result, a large stress locally acts on the semiconductor element 12 from the conductor spacer 18 through the solder 30, and for example, there is a possibility that a crack is generated in the upper surface electrode 14 of the semiconductor element 12.

上記の問題に関して、本実施例の半導体装置10では、導体スペーサ18の側面18cに塞き止め部24が設けられている。塞き止め部24は、導体スペーサ18の側面18cから側方に突出しており、かつ、当該側面18cに沿って導体スペーサ18を一巡するように設けられている。このような構成によると、導体スペーサ18の上面18aや下面18bに配置されたはんだ28、30が、導体スペーサ18の側面18cへと濡れ広がったとしても、その濡れ広がりは塞き止め部24において塞き止められる。これにより、導体スペーサ18の上面18aから側面18cを介して下面18bまではんだ28、30が繋がるようなことが抑制される。   Regarding the above problem, in the semiconductor device 10 of the present embodiment, the blocking portion 24 is provided on the side surface 18 c of the conductor spacer 18. The blocking portion 24 protrudes laterally from the side surface 18c of the conductor spacer 18, and is provided so as to go around the conductor spacer 18 along the side surface 18c. According to such a configuration, even if the solders 28 and 30 disposed on the upper surface 18 a and the lower surface 18 b of the conductor spacer 18 wet and spread to the side surface 18 c of the conductor spacer 18, the wet spread at the blocking portion 24. Can be blocked. Thereby, it is suppressed that the solders 28 and 30 are connected from the upper surface 18a of the conductor spacer 18 to the lower surface 18b through the side surface 18c.

塞き止め部24は、例えば一次インサート成形によって導体スペーサ18上に成形することができる。あるいは別途用意した枠状の塞き止め部24を、圧入によって導体スペーサ18に固定してもよい。塞き止め部24は、少なくともその表面24aが、はんだ28、30と親和性が低い材料で構成されるとよく、例えば樹脂等で構成することができる。塞き止め部24のはんだ28、30に対する親和性が低いと、塞き止め部24上におけるはんだ28、30の表面張力が高くなり、はんだの濡れ広がりが塞き止め部24において効果的に抑制される。また、塞き止め部24は、少なくともその表面24aが、モールド樹脂26と同一の材料又は親和性の高い材料で構成されとよい。塞き止め部24の表面24aとモールド樹脂26が化学的に接着又は一体化されることで、例えば半導体装置10の耐久性が向上する。また塞き止め部24は、はんだリフロー工程において熱分解されない程度の耐熱性を有し、かつ、モールド成形工程においてモールド樹脂26成形時に発生する応力によって破壊されない程度の強度を有する材料で構成されるとよい。   The blocking portion 24 can be formed on the conductor spacer 18 by primary insert molding, for example. Alternatively, a separately prepared frame-shaped blocking portion 24 may be fixed to the conductor spacer 18 by press-fitting. The blocking portion 24 may be formed of a material having at least a surface 24a having low affinity with the solders 28 and 30, for example, a resin. When the affinity of the blocking portion 24 with respect to the solders 28 and 30 is low, the surface tension of the solder 28 and 30 on the blocking portion 24 increases, and the solder wetting spread is effectively suppressed in the blocking portion 24. Is done. Further, at least the surface 24a of the blocking portion 24 may be made of the same material as the mold resin 26 or a material having high affinity. For example, the durability of the semiconductor device 10 is improved by chemically bonding or integrating the surface 24 a of the blocking portion 24 and the mold resin 26. Further, the blocking portion 24 is made of a material having heat resistance that is not thermally decomposed in the solder reflow process and strength that is not broken by the stress generated when the mold resin 26 is molded in the mold forming process. Good.

図3に示すように、本実施例の半導体装置10では、半導体素子12の上面電極14が、二層構造を有している。即ち、上面電極14は、第1電極層34と、第1電極層34上に積層された第2電極層36とを備える。加えて、半導体素子12は、その上面12aに保護膜38を備えている。保護膜38は、半導体素子12の上面12aの外周縁に沿って枠状に伸びており、第1電極層34の外周部分を覆っている。枠状に延びる保護膜38は、その内周縁38aによって、第1電極層34を露出させる開口を画定している。保護膜38は絶縁性を有する樹脂材料であって、例えば、ポリイミドなどを用いて構成される。保護膜38は半導体素子12の耐圧を維持する機能、及び半導体素子12に異物が接触することを防止する機能を有する。   As shown in FIG. 3, in the semiconductor device 10 of this example, the upper surface electrode 14 of the semiconductor element 12 has a two-layer structure. That is, the upper surface electrode 14 includes a first electrode layer 34 and a second electrode layer 36 stacked on the first electrode layer 34. In addition, the semiconductor element 12 includes a protective film 38 on the upper surface 12a. The protective film 38 extends in a frame shape along the outer peripheral edge of the upper surface 12 a of the semiconductor element 12 and covers the outer peripheral portion of the first electrode layer 34. The protective film 38 extending in a frame shape defines an opening for exposing the first electrode layer 34 by an inner peripheral edge 38a thereof. The protective film 38 is a resin material having an insulating property, and is made of, for example, polyimide. The protective film 38 has a function of maintaining the breakdown voltage of the semiconductor element 12 and a function of preventing foreign matter from coming into contact with the semiconductor element 12.

第1電極層34は、半導体素子12の上面12aに沿って形成されており、半導体素子12と電気的に接続される。第1電極層34の材料には、例えばアルミニウム(Al)や、アルミニウムとシリコン(Si)を含むアルミニウム合金等を用いることができる。第2電極層36は、保護膜38の開口から露出する第1電極層34上に積層されており、その外周部分は保護膜38上に広がっている。第2電極層36の材料には、例えばニッケル(Ni)を用いることができる。はんだ30は、第2電極層36上に設けられている。保護膜38の内周縁38aには、第1電極層34、第2電極層36及び保護膜38の三者が集合している。即ち、保護膜38の内周縁38aには、異なる三種の材料が互いに接する部分が存在する。以下、この3種の材料が互いに接する部分を三重点38aと称する。   The first electrode layer 34 is formed along the upper surface 12 a of the semiconductor element 12 and is electrically connected to the semiconductor element 12. As the material of the first electrode layer 34, for example, aluminum (Al), an aluminum alloy containing aluminum and silicon (Si), or the like can be used. The second electrode layer 36 is stacked on the first electrode layer 34 exposed from the opening of the protective film 38, and an outer peripheral portion of the second electrode layer 36 extends on the protective film 38. For example, nickel (Ni) can be used as the material of the second electrode layer 36. The solder 30 is provided on the second electrode layer 36. Three members of the first electrode layer 34, the second electrode layer 36, and the protective film 38 are gathered on the inner peripheral edge 38 a of the protective film 38. That is, the inner peripheral edge 38a of the protective film 38 has a portion where three different kinds of materials are in contact with each other. Hereinafter, the portion where these three materials are in contact with each other is referred to as a triple point 38a.

上記したように、半導体装置10に形成される三重点38aでは、三種の材料が集合している。三種の材料は、互いに線膨張係数が異なることから、半導体装置10が動作して発熱したときに、それらに生じる熱膨張量も互いに異なる。その結果、三重点38aでは局所的に大きな応力が作用して、例えば半導体素子12の第1電極層34にクラックが生成されるおそれがある。このような三重点38aが存在する半導体素子12に対して、上述したはんだ28、30の濡れ広がりに起因する局所的な応力がさらに作用すれば、クラックの生成がさらに助長されてしまう。特に、導体スペーサ18上のはんだ28の濡れ広がりにより、はんだ28、30が三重点38a上に厚く載ってしまうと、導体スペーサ18の熱変形による熱応力が三重点38aにより集中し易くなる。これらの点に関して、半導体素子12が三重点38aを有する場合は、本明細書が開示する技術、即ち、塞き止め部24によってはんだ28、30の繋がりを防止する技術を、より効果的に採用することができる。   As described above, at the triple point 38a formed in the semiconductor device 10, three types of materials are gathered. Since the three types of materials have different linear expansion coefficients, when the semiconductor device 10 operates and generates heat, the amounts of thermal expansion that occur between them also differ. As a result, a large stress acts locally at the triple point 38a, and for example, a crack may be generated in the first electrode layer 34 of the semiconductor element 12. If the local stress resulting from the wetting and spreading of the solders 28 and 30 described above further acts on the semiconductor element 12 in which such a triple point 38a exists, the generation of cracks is further promoted. In particular, if the solder 28 and 30 are thickly placed on the triple point 38a due to the wetting and spreading of the solder 28 on the conductor spacer 18, thermal stress due to thermal deformation of the conductor spacer 18 is likely to concentrate on the triple point 38a. With respect to these points, when the semiconductor element 12 has the triple point 38a, the technique disclosed in this specification, that is, the technique of preventing the connection of the solders 28 and 30 by the blocking portion 24 is more effectively adopted. can do.

図4を参照して、導体スペーサ18及び塞き止め部24の一変形例について説明する。図4は、本変形例の導体スペーサ118及び塞き止め部124であって、(A)はその平面図を示し、(B)はその断面図を示す。導体スペーサ118の側面118cには凹部118dが形成されている。塞き止め部124は導体スペーサ118の凹部118dに一部埋め込まれている。本変形例においても、塞き止め部124は、導体スペーサ118の側面118cから側方(側面118cに対して垂直方向)に突出しており、かつ、導体スペーサ118の側面118cに沿って一巡するように設けられている。さらに、塞き止め部124の厚みは導体スペーサ118の厚みよりも薄く、厚み方向の中心部周辺に配置される。このような構成によると、導体スペーサ118の側面118cにおいて、塞き止め部124の位置がより確実に固定される。これにより、例えばモールド樹脂26の成形工程において、塞き止め部124の位置ずれを抑制することができる。塞き止め部124は、はんだ28、30と親和性が低い材料であって、例えば樹脂等で構成されることができる。   With reference to FIG. 4, a modified example of the conductor spacer 18 and the blocking portion 24 will be described. 4A and 4B show the conductor spacer 118 and the blocking portion 124 of this modification example, where FIG. 4A shows a plan view and FIG. 4B shows a cross-sectional view thereof. A concave portion 118 d is formed on the side surface 118 c of the conductor spacer 118. The blocking portion 124 is partially embedded in the recess 118 d of the conductor spacer 118. Also in this modification, the blocking portion 124 protrudes laterally (perpendicular to the side surface 118c) from the side surface 118c of the conductor spacer 118, and makes a round along the side surface 118c of the conductor spacer 118. Is provided. Further, the blocking portion 124 is thinner than the conductor spacer 118 and is disposed around the central portion in the thickness direction. According to such a configuration, the position of the blocking portion 124 is more reliably fixed on the side surface 118 c of the conductor spacer 118. Thereby, for example, in the molding process of the mold resin 26, it is possible to suppress the displacement of the blocking portion 124. The blocking portion 124 is a material having low affinity with the solders 28 and 30 and can be made of, for example, a resin.

図5を参照して、導体スペーサ18及び塞き止め部24の他の一変形例について説明する。図5は、本変形例の導体スペーサ218及び塞き止め部224であって、(A)はその平面図を示し、(B)はその断面図を示す。図4に示す変形例と同様に、本変形例の導体スペーサ218にも、その側面218cに凹部118dが形成されており、塞き止め部224が、導体スペーサ218の凹部218dに一部埋め込まれている。本変形例においても、塞き止め部224は、導体スペーサ218の側面218cから側方(側面218cに対して垂直方向)に突出しており、かつ、導体スペーサ218の側面218cに沿って一巡するように設けられている。塞き止め部224の厚みは導体スペーサ218の厚みよりも薄く、厚み方向の中心部周辺に配置される。   With reference to FIG. 5, another modified example of the conductor spacer 18 and the blocking portion 24 will be described. 5A and 5B show the conductor spacer 218 and the blocking portion 224 according to this modification, in which FIG. 5A shows a plan view and FIG. 5B shows a cross-sectional view thereof. Similar to the modification shown in FIG. 4, the conductor spacer 218 of this modification also has a recess 118d on its side surface 218c, and the blocking portion 224 is partially embedded in the recess 218d of the conductor spacer 218. ing. Also in this modification, the blocking portion 224 protrudes from the side surface 218c of the conductor spacer 218 to the side (perpendicular to the side surface 218c) and makes a round along the side surface 218c of the conductor spacer 218. Is provided. The blocking portion 224 is thinner than the conductor spacer 218 and is disposed around the central portion in the thickness direction.

本変形例の塞き止め部224は、本体224aとその本体224aの表面を覆う被覆層224bを有する。本体224aは、例えば金属といった線膨張係数の低い材料で構成するとよく、それによって導体スペーサ218の見かけの熱膨張量を抑制することができる。導体スペーサ218の見かけの熱膨張量が抑制されると、はんだ30や半導体素子12に作用する応力が低減され、例えば半導体装置10の耐久性が向上する。一方、被覆層224bは、例えば樹脂といった、モールド樹脂26と同一又は親和性の高い材料で構成することができる。このような材料を用いた場合、被覆層224bとはんだとの親和性も低くなり、はんだの濡れ広がりも抑制し得る。あるいは、被覆層224bは、本体224aを構成する金属を酸化させた酸化膜であってもよい。このような構成によると、本体224aの表面を酸化させることで被覆層224bを形成することができ、二層構造を有する塞き止め部224を製造し易い。   The blocking part 224 of this modification has a main body 224a and a coating layer 224b that covers the surface of the main body 224a. The main body 224a may be made of a material having a low linear expansion coefficient, such as metal, so that the apparent amount of thermal expansion of the conductor spacer 218 can be suppressed. When the apparent amount of thermal expansion of the conductor spacer 218 is suppressed, the stress acting on the solder 30 and the semiconductor element 12 is reduced, and for example, the durability of the semiconductor device 10 is improved. On the other hand, the coating layer 224b can be made of a material having the same or high affinity as the mold resin 26, such as a resin. When such a material is used, the affinity between the coating layer 224b and the solder is also reduced, and wetting and spreading of the solder can be suppressed. Alternatively, the coating layer 224b may be an oxide film obtained by oxidizing a metal constituting the main body 224a. According to such a configuration, the covering layer 224b can be formed by oxidizing the surface of the main body 224a, and the blocking portion 224 having a two-layer structure can be easily manufactured.

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。   Several specific examples have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations.

10:半導体装置
12:半導体素子
12a:半導体素子の上面
12b:半導体素子の下面
14:上面電極
16:下面電極
18、118、218:導体スペーサ
18a:導体スペーサの上面
18b:導体スペーサの下面
18c、118c、218c:導体スペーサの側面
20:上面側導体板
20a:上面側導体板の上面
20b:上面側導体板の下面
22:下面側導体板
22a:下面側導体板の上面
22b:下面側導体板の下面
24、124、224:塞き止め部
24a:塞き止め部の表面
26:モールド樹脂
28、30、32:はんだ
34:第1電極層
36:第2電極層
38:保護膜
38a:保護膜の内周縁(三重点)
118d、218d:導体スペーサの凹部
224a:塞き止め部の本体
224b:塞き止め部の被覆層
10: Semiconductor device 12: Semiconductor element 12a: Upper surface 12b of semiconductor element: Lower surface 14 of semiconductor element: Upper surface electrode 16: Lower surface electrodes 18, 118, 218: Conductor spacer 18a: Upper surface 18b of conductor spacer: Lower surface 18c of conductor spacer 118c, 218c: Side surface 20 of conductor spacer: Upper surface side conductor plate 20a: Upper surface 20b of upper surface side conductor plate: Lower surface 22 of upper surface side conductor plate: Lower surface side conductor plate 22a: Upper surface 22b of lower surface side conductor plate: Lower surface side conductor plate Lower surface 24, 124, 224: blocking portion 24a: surface of blocking portion 26: mold resin 28, 30, 32: solder 34: first electrode layer 36: second electrode layer 38: protective film 38a: protection Inner edge of membrane (triple point)
118d, 218d: Conductor spacer recess 224a: Blocking body 224b: Blocking coating layer

Claims (1)

上面電極及び下面電極を有する半導体素子と、
前記上面電極とはんだを介して接合される導体スペーサと、
前記導体スペーサの上面とはんだを介して接合される上面側導体板と、
前記下面電極とはんだを介して接合される下面側導体板と、
を備えており、
前記導体スペーサの側面には、側方に突出する塞き止め部が、前記導体スペーサを一巡するように設けられている、半導体装置。
A semiconductor element having a top electrode and a bottom electrode;
A conductor spacer bonded to the upper surface electrode via solder;
An upper surface side conductor plate joined via solder to the upper surface of the conductor spacer;
A lower-surface-side conductor plate joined to the lower-surface electrode via solder;
With
A semiconductor device, wherein a blocking portion protruding laterally is provided on a side surface of the conductor spacer so as to go around the conductor spacer.
JP2017123603A 2017-06-23 2017-06-23 Semiconductor device Pending JP2019009280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017123603A JP2019009280A (en) 2017-06-23 2017-06-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017123603A JP2019009280A (en) 2017-06-23 2017-06-23 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2019009280A true JP2019009280A (en) 2019-01-17

Family

ID=65026058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017123603A Pending JP2019009280A (en) 2017-06-23 2017-06-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2019009280A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188163A (en) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 Semiconductor device
CN115244689A (en) * 2020-02-14 2022-10-25 株式会社电装 semiconductor device
WO2025177382A1 (en) * 2024-02-19 2025-08-28 Astemo株式会社 Method for manufacturing module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188318A (en) * 2001-12-19 2003-07-04 Denso Corp Semiconductor device and manufacturing method thereof
JP2016046497A (en) * 2014-08-27 2016-04-04 株式会社日立製作所 Power semiconductor device and method of manufacturing power semiconductor device
JP2016197706A (en) * 2014-12-10 2016-11-24 株式会社デンソー Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188318A (en) * 2001-12-19 2003-07-04 Denso Corp Semiconductor device and manufacturing method thereof
JP2016046497A (en) * 2014-08-27 2016-04-04 株式会社日立製作所 Power semiconductor device and method of manufacturing power semiconductor device
JP2016197706A (en) * 2014-12-10 2016-11-24 株式会社デンソー Semiconductor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188163A (en) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 Semiconductor device
JP7172846B2 (en) 2019-05-15 2022-11-16 株式会社デンソー semiconductor equipment
CN115244689A (en) * 2020-02-14 2022-10-25 株式会社电装 semiconductor device
WO2025177382A1 (en) * 2024-02-19 2025-08-28 Astemo株式会社 Method for manufacturing module

Similar Documents

Publication Publication Date Title
JP5900620B2 (en) Semiconductor device
CN112166506B (en) Semiconductor device
JP7419781B2 (en) semiconductor module
JP5558714B2 (en) Semiconductor package
CN105917463B (en) Semiconductor device
CN104979320A (en) Lead for connection to semiconductor device
CN112236855B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2019016738A (en) Semiconductor device
JP2019009280A (en) Semiconductor device
JP2017050441A (en) Semiconductor device
JP7172846B2 (en) semiconductor equipment
JP4967277B2 (en) Semiconductor device and manufacturing method thereof
CN111354710A (en) Semiconductor device and method for manufacturing the same
JP2014053441A (en) Semiconductor device
JP7495225B2 (en) Semiconductor Device
WO2019163941A1 (en) Substrate for power modules, and power module
JP5975866B2 (en) Power semiconductor device
US11646250B2 (en) Semiconductor device
WO2015125772A1 (en) Electrode lead and semiconductor device
WO2021193338A1 (en) Semiconductor device
US11393733B2 (en) Semiconductor device
WO2018096656A1 (en) Semiconductor device
JP7310571B2 (en) semiconductor equipment
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP7306248B2 (en) semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190917

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302