JP2019091835A - Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法 - Google Patents

Abstract

【課題】走査アンテナのアンテナ性能の低下を抑制しつつ、コストを低減させる。
【解決手段】ＴＦＴ基板（１０１）は、誘電体基板（１）と、誘電体基板（１）上に配列された複数のアンテナ単位領域（Ｕ）とを有する。複数のアンテナ単位領域（Ｕ）のそれぞれは、ＴＦＴ（１０）と、ＴＦＴ（１０）のドレイン電極（７Ｄ）に電気的に接続されたパッチ電極（１５）とを有する。パッチ電極（１５）は、ＴＦＴ（１０）のゲート電極（３Ｇ）と同じ導電膜から形成された第１電極層（１５ａ）と、ＴＦＴ（１０）のソース電極（７Ｓ）と同じ導電膜から形成された第２電極層（１５ｂ）とを含む。
【選択図】図３

Description

本発明は、走査アンテナに関し、特に、アンテナ単位（「素子アンテナ」ということもある。）が液晶容量を有する走査アンテナ（「液晶アレイアンテナ」ということもある。）、そのような走査アンテナに用いられるＴＦＴ基板、およびそのようなＴＦＴ基板の製造方法に関する。

移動体通信や衛星放送用のアンテナは、ビームの方向を変えられる（「ビーム走査」または「ビームステアリング」と言われる。）機能を必要とする。このような機能を有するアンテナ（以下、「走査アンテナ（ｓｃａｎｎｅｄ ａｎｔｅｎｎａ）」という。）として、アンテナ単位を備えるフェイズドアレイアンテナが知られている。しかしながら、従来のフェイズドアレイアンテナは高価であり、民生品への普及の障害となっている。特に、アンテナ単位の数が増えると、コストが著しく上昇する。

そこで、液晶材料（ネマチック液晶、高分子分散液晶を含む）の大きな誘電異方性（複屈折率）を利用した走査アンテナが提案されている（特許文献１〜５および非特許文献１）。液晶材料の誘電率は周波数分散を有するので、本明細書において、マイクロ波の周波数帯における誘電率（「マイクロ波に対する誘電率」ということもある。）を特に「誘電率Ｍ（ε_M）」と表記することにする。

特許文献３および非特許文献１には、液晶表示装置（以下、「ＬＣＤ」という。）の技術を利用することによって低価格な走査アンテナが得られると記載されている。

本出願人は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナを開発している。本出願人による特許文献６は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナ、そのような走査アンテナに用いられるＴＦＴ基板ならびにそのような走査アンテナの製造方法および駆動方法を開示している。参考のために、特許文献６の開示内容の全てを本明細書に援用する。

特開２００７−１１６５７３号公報 特開２００７−２９５０４４号公報 特表２００９−５３８５６５号公報 特表２０１３−５３９９４９号公報 国際公開第２０１５／１２６５５０号 国際公開第２０１７／０６１５２７号

Ｒ． Ａ． Ｓｔｅｖｅｎｓｏｎ ｅｔ ａｌ．， "Ｒｅｔｈｉｎｋｉｎｇ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：Ａｄｖａｎｃｅｄ Ａｎｔｅｎｎａ Ｄｅｓｉｇｎ ｕｓｉｎｇ ＬＣＤ Ｔｅｃｈｎｏｌｏｇｙ"， ＳＩＤ ２０１５ ＤＩＧＥＳＴ， ｐｐ．８２７−８３０． Ｍ． ＡＮＤＯ ｅｔ ａｌ．， "Ａ Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ ｆｏｒ １２ＧＨｚ Ｓａｔｅｌｌｉｔｅ ＴＶ Ｒｅｃｅｐｔｉｏｎ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ａｎｔｅｎｎａｓ ａｎｄ Ｐｒｏｐａｇａｔｉｏｎ， Ｖｏｌ． ＡＰ−３３， Ｎｏ．１２， ｐｐ． １３４７−１３５３ （１９８５）．

本発明者は、特許文献６に記載の走査アンテナのコストを低減させるために、種々の構造を検討した。本発明のある目的は、走査アンテナのアンテナ性能の低下を抑制しつつ、コストを低減させることにある。本発明の他の目的は、走査アンテナのアンテナ性能の低下を抑制しつつ、コストを低減させることができるＴＦＴ基板およびそのようなＴＦＴ基板の製造方法を提供することを目的とする。

本発明の実施形態によるＴＦＴ基板は、誘電体基板と、前記誘電体基板上に配列された複数のアンテナ単位領域であって、それぞれが、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを有する複数のアンテナ単位領域とを有し、前記パッチ電極は、前記ＴＦＴのゲート電極と同じ導電膜から形成された第１電極層と、前記ＴＦＴのソース電極と同じ導電膜から形成された第２電極層とを含む。

ある実施形態において、前記第１電極層は、Ｃｕ層またはＡｌ層を含む。

ある実施形態において、前記第２電極層は、Ｃｕ層またはＡｌ層を含む。

ある実施形態において、前記第１電極層は、１００ｎｍ以上１０００ｎｍ以下である。

ある実施形態において、前記第２電極層は、１００ｎｍ以上１０００ｎｍ以下である。

ある実施形態において、前記第２電極層は、前記第１電極層の上に形成されている。

ある実施形態において、前記ＴＦＴ基板は、前記誘電体基板に支持され、前記ゲート電極および前記第１電極層を含むゲートメタル層と、前記誘電体基板に支持された、前記ＴＦＴの半導体層と、前記半導体層と前記ゲートメタル層との間に形成されたゲート絶縁層と、前記誘電体基板に支持され、前記ソース電極、前記ドレイン電極および前記第２電極層を含むソースメタル層とを有する。

ある実施形態において、前記ＴＦＴ基板は、前記ゲートメタル層および前記ソースメタル層の上に形成された層間絶縁層と、前記層間絶縁層上に形成された上部導電層とをさらに有する。

ある実施形態において、前記層間絶縁層は、前記第１電極層または前記第２電極層に達する開口部を有し、前記パッチ電極は、前記開口部内で前記第１電極層または前記第２電極層に接続された第３電極層をさらに含み、前記第３電極層は、前記上部導電層に含まれている。

ある実施形態において、前記第３電極層は、前記第１電極層または前記第２電極層のうちの、前記開口部内で露出されている部分を覆うように形成されている。

ある実施形態において、前記パッチ電極は、前記層間絶縁層に覆われている。

本発明の実施形態による走査アンテナは、上記のいずれかのＴＦＴ基板と、前記ＴＦＴ基板と対向するように配置されたスロット基板と、前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板とを備え、前記スロット基板は、さらなる誘電体基板と、前記さらなる誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、前記スロット電極は複数のスロットを有し、前記複数のスロットのそれぞれは、前記ＴＦＴ基板の前記複数のアンテナ単位領域のそれぞれにおける前記パッチ電極に対応して配置されている。

本発明の実施形態によるＴＦＴ基板の製造方法は、上記のいずれかのＴＦＴ基板の製造方法であって、前記誘電体基板上にゲート用導電膜を形成する工程Ａと、前記ゲート用導電膜をパターニングすることにより、前記ゲート電極および前記第１電極層を形成する工程Ｂと、前記ゲート電極および前記第１電極層を覆うゲート絶縁膜を堆積する工程Ｃと、前記ゲート絶縁膜に、前記第１電極層に達する第１開口部を形成する工程Ｄと、前記ゲート絶縁膜上および前記第１開口部内にソース用導電膜を形成する工程Ｅと、前記ソース用導電膜をパターニングすることにより、前記ソース電極および前記第２電極層を形成する工程Ｆとを包含する。

ある実施形態において、前記製造方法は、前記ソース電極および前記第２電極層を覆う層間絶縁膜を堆積する工程Ｇと、前記層間絶縁膜のエッチングを行う工程Ｈと、前記工程Ｈの後に、前記層間絶縁膜上に上部導電膜を形成する工程Ｉと、前記上部導電膜をパターニングする工程Ｊとをさらに包含する。

ある実施形態において、前記工程Ｈは、前記第２電極層に達する第２開口部を形成する工程を包含し、前記工程Ｊは、前記第２開口部内で前記第２電極層に接続された第３電極層を形成する工程を包含する。

本発明のある実施形態によると、走査アンテナのアンテナ性能の低下を抑制しつつ、コストを低減させることができる。本発明の他の実施形態によると、走査アンテナのアンテナ性能のコストを低減させることができるＴＦＴ基板およびそのようなＴＦＴ基板の製造方法が提供される。

本発明の実施形態による走査アンテナ１０００の一部を模式的に示す断面図である。 （ａ）および（ｂ）は、それぞれ、走査アンテナ１０００が備えるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。 （ａ）は、ＴＦＴ基板１０１の模式的な断面図であり、（ｂ）は、ＴＦＴ基板１０１の模式的な平面図である。 （ａ）および（ｂ）は、ＴＦＴ基板１０１の非送受信領域Ｒ２の模式的な断面図である。 （ａ）は、変形例のＴＦＴ基板１０１ａの模式的な断面図であり、（ｂ）は、ＴＦＴ基板１０１ａの模式的な平面図である。 特許文献６の走査アンテナが備えるＴＦＴ基板９０１の模式的な断面図である。

以下で、図面を参照しながら本発明の実施形態による走査アンテナ、走査アンテナの製造方法、および走査アンテナに用いられるＴＦＴ基板を説明する。なお、本発明は以下で例示する実施形態に限られない。また、本発明の実施形態は図面に限定されるものではない。例えば、断面図における層の厚さ、平面図における導電部および開口部のサイズ等は例示である。

＜走査アンテナの基本構造＞
液晶材料の大きな誘電率Ｍ（ε_M）の異方性（複屈折率）を利用したアンテナ単位を用いた走査アンテナは、ＬＣＤパネルの画素に対応付けられるアンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率Ｍ（ε_M）を変化させることによって、静電容量の異なるアンテナ単位で２次元的なパターンを形成する（ＬＣＤによる画像の表示に対応する。）。アンテナから出射される、または、アンテナによって受信される電磁波（例えば、マイクロ波）には、各アンテナ単位の静電容量に応じた位相差が与えられ、静電容量の異なるアンテナ単位によって形成された２次元的なパターンに応じて、特定の方向に強い指向性を有することになる（ビーム走査）。例えば、アンテナから出射される電磁波は、入力電磁波が各アンテナ単位に入射し、各アンテナ単位で散乱された結果得られる球面波を、各アンテナ単位によって与えられる位相差を考慮して積分することによって得られる。各アンテナ単位が、「フェイズシフター：ｐｈａｓｅ ｓｈｉｆｔｅｒ」として機能していると考えることもできる。液晶材料を用いた走査アンテナの基本的な構造および動作原理については、特許文献１〜４および非特許文献１、２を参照されたい。非特許文献２は、らせん状のスロットが配列された走査アンテナの基本的な構造を開示している。参考のために、特許文献１〜４および非特許文献１、２の開示内容の全てを本明細書に援用する。

なお、本発明の実施形態による走査アンテナにおけるアンテナ単位はＬＣＤパネルの画素に類似してはいるものの、ＬＣＤパネルの画素の構造とは異なっているし、複数のアンテナ単位の配列もＬＣＤパネルにおける画素の配列とは異なっている。後に詳細に説明する第１の実施形態の走査アンテナ１０００を示す図１を参照して、本発明の実施形態による走査アンテナの基本構造を説明する。走査アンテナ１０００は、スロットが同心円状に配列されたラジアルインラインスロットアンテナであるが、本発明の実施形態による走査アンテナはこれに限られず、例えば、スロットの配列は、公知の種々の配列であってよい。特に、スロットおよび／またはアンテナ単位の配列について、特許文献５の全ての開示内容を参考のために本明細書に援用する。

図１は、本実施形態の走査アンテナ１０００の一部を模式的に示す断面図であり、同心円状に配列されたスロットの中心近傍に設けられた給電ピン７２（図２（ｂ）参照）から半径方向に沿った断面の一部を模式的に示す。

走査アンテナ１０００は、ＴＦＴ基板１０１と、スロット基板２０１と、これらの間に配置された液晶層ＬＣと、スロット基板２０１と、空気層５４を介して対向するように配置された反射導電板６５とを備えている。走査アンテナ１０００は、ＴＦＴ基板１０１側からマイクロ波を送受信する。

ＴＦＴ基板１０１は、ガラス基板などの誘電体基板１と、誘電体基板１上に形成された複数のパッチ電極１５と、複数のＴＦＴ１０とを有している。各パッチ電極１５は、対応するＴＦＴ１０に接続されている。各ＴＦＴ１０は、ゲートバスラインとソースバスラインとに接続されている。

スロット基板２０１は、ガラス基板などの誘電体基板５１と、誘電体基板５１の液晶層ＬＣ側に形成されたスロット電極５５とを有している。スロット電極５５は複数のスロット５７を有している。

スロット基板２０１と、空気層５４を介して対向するように反射導電板６５が配置されている。空気層５４に代えて、マイクロ波に対する誘電率Ｍが小さい誘電体（例えば、ＰＴＦＥなどのフッ素樹脂）で形成された層を用いることができる。スロット電極５５と反射導電板６５と、これらの間の誘電体基板５１および空気層５４とが導波路３０１として機能する。

パッチ電極１５と、スロット５７を含むスロット電極５５の部分と、これらの間の液晶層ＬＣとがアンテナ単位Ｕを構成する。各アンテナ単位Ｕにおいて、１つのパッチ電極１５が１つのスロット５７を含むスロット電極５５の部分と液晶層ＬＣを介して対向しており、液晶容量を構成している。また、各アンテナ単位Ｕは、液晶容量と電気的に並列に接続された補助容量（例えば図３参照）を有している。走査アンテナ１０００のアンテナ単位Ｕと、ＬＣＤパネルにおける画素とは似た構成を有している。しかしながら、走査アンテナ１０００は、ＬＣＤパネルと多くの相違点を有している。

まず、走査アンテナ１０００の誘電体基板１、５１に求められる性能は、ＬＣＤパネルの基板に求められる性能と異なる。

一般にＬＣＤパネルには、可視光に透明な基板が用いられ、例えば、ガラス基板またはプラスチック基板が用いられる。反射型のＬＣＤパネルにおいては、背面側の基板には透明性が必要ないので、半導体基板が用いられることもある。これに対し、アンテナ用の誘電体基板１、５１としては、マイクロ波に対する誘電損失（マイクロ波に対する誘電正接をｔａｎδ_Mと表すことにする。）が小さいことが好ましい。誘電体基板１、５１のｔａｎδ_Mは、概ね０．０３以下であることが好ましく、０．０１以下がさらに好ましい。具体的には、ガラス基板またはプラスチック基板を用いることができる。ガラス基板はプラスチック基板よりも寸法安定性、耐熱性に優れ、ＴＦＴ、配線、電極等の回路要素をＬＣＤ技術を用いて形成するのに適している。例えば、導波路を形成する材料が空気とガラスである場合、ガラスの方が上記誘電損失が大きいため、ガラスがより薄い方が導波ロスを減らすことができるとの観点から、好ましくは４００μｍ以下であり、３００μｍ以下がさらに好ましい。下限は特になく、製造プロセスにおいて、割れることなくハンドリングできればよい。

電極に用いられる導電材料も異なる。ＬＣＤパネルの画素電極や対向電極には透明導電膜としてＩＴＯ膜が用いられることが多い。しかしながら、ＩＴＯはマイクロ波に対するｔａｎδ_Mが大きく、アンテナにおける導電層として用いることができない。スロット電極５５は、反射導電板６５とともに導波路３０１の壁として機能する。したがって、導波路３０１の壁におけるマイクロ波の透過を抑制するためには、導波路３０１の壁の厚さ、すなわち、金属層（Ｃｕ層またはＡｌ層）の厚さは大きいことが好ましい。金属層の厚さが表皮深さの３倍であれば、電磁波は１／２０（−２６ｄＢ）に減衰され、５倍であれば１／１５０（−４３ｄＢ）程度に減衰されることが知られている。したがって、金属層の厚さが表皮深さの５倍であれば、電磁波の透過率を１％に低減することができる。例えば、１０ＧＨｚのマイクロ波に対しては、厚さが３．３μｍ以上のＣｕ層、および厚さが４．０μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。また、３０ＧＨｚのマイクロ波に対しては、厚さが１．９μｍ以上のＣｕ層、および厚さが２．３μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。このように、スロット電極５５は、比較的厚いＣｕ層またはＡｌ層で形成することが好ましい。Ｃｕ層またはＡｌ層の厚さに上限は特になく、成膜時間やコストを考慮して、適宜設定され得る。Ｃｕ層を用いると、Ａｌ層を用いるよりも薄くできるという利点が得られる。比較的厚いＣｕ層またはＡｌ層の形成は、ＬＣＤの製造プロセスで用いられる薄膜堆積法だけでなく、Ｃｕ箔またはＡｌ箔を基板に貼り付ける等、他の方法を採用することもできる。金属層の厚さは、例えば、２μｍ以上３０μｍ以下である。薄膜堆積法を用いて形成する場合、金属層の厚さは５μｍ以下であることが好ましい。なお、反射導電板６５は、例えば、厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。

パッチ電極１５は、スロット電極５５のように導波路３０１を構成する訳ではないので、スロット電極５５よりも厚さが小さいＣｕ層またはＡｌ層を用いることができる。ただし、スロット電極５５のスロット５７付近の自由電子の振動がパッチ電極１５内の自由電子の振動を誘起する際に熱に変わるロスを避けるために、抵抗が低い方が好ましい。量産性の観点からはＣｕ層よりもＡｌ層を用いることが好ましく、Ａｌ層の厚さは例えば０．３μｍ以上２μｍ以下が好ましい。

また、アンテナ単位Ｕの配列ピッチは、画素ピッチと大きく異なる。例えば、１２ＧＨｚ（Ｋｕ ｂａｎｄ）のマイクロ波用のアンテナを考えると、波長λは、例えば２５ｍｍである。そうすると、特許文献４に記載されているように、アンテナ単位Ｕのピッチはλ／４以下および／またはλ／５以下であるので、６．２５ｍｍ以下および／または５ｍｍ以下ということになる。これはＬＣＤパネルの画素のピッチと比べて１０倍以上大きい。したがって、アンテナ単位Ｕの長さおよび幅もＬＣＤパネルの画素長さおよび幅よりも約１０倍大きいことになる。

もちろん、アンテナ単位Ｕの配列はＬＣＤパネルにおける画素の配列と異なり得る。ここでは、同心円状に配列した例（例えば、特開２００２−２１７６４０号公報参照）を示すが、これに限られず、例えば、非特許文献２に記載されているように、らせん状に配列されてもよい。さらに、特許文献４に記載されているようにマトリクス状に配列してもよい。

走査アンテナ１０００の液晶層ＬＣの液晶材料に求められる特性は、ＬＣＤパネルの液晶材料に求められる特性と異なる。ＬＣＤパネルは画素の液晶層の屈折率変化によって、可視光（波長３８０ｎｍ〜８３０ｎｍ）の偏光に位相差を与えることによって、偏光状態を変化させる（例えば、直線偏光の偏光軸方向を回転させる、または、円偏光の円偏光度を変化させる）ことによって、表示を行う。これに対して実施形態による走査アンテナ１０００は、アンテナ単位Ｕが有する液晶容量の静電容量値を変化させることによって、各パッチ電極から励振（再輻射）されるマイクロ波の位相を変化させる。したがって、液晶層は、マイクロ波に対する誘電率Ｍ（ε_M）の異方性（Δε_M）が大きいことが好ましく、ｔａｎδ_Mは小さいことが好ましい。例えば、Ｍ． Ｗｉｔｔｅｋ ｅｔ ａｌ．， ＳＩＤ ２０１５ ＤＩＧＥＳＴｐｐ．８２４−８２６に記載のΔε_Mが４以上で、ｔａｎδ_Mが０．０２以下（いずれも１９Ｇｚの値）を好適に用いることができる。この他、九鬼、高分子５５巻８月号ｐｐ．５９９−６０２（２００６）に記載のΔε_Mが０．４以上、ｔａｎδ_Mが０．０４以下の液晶材料を用いることができる。

一般に液晶材料の誘電率は周波数分散を有するが、マイクロ波に対する誘電異方性Δε_Mは、可視光に対する屈折率異方性Δｎと正の相関がある。したがって、マイクロ波に対するアンテナ単位用の液晶材料は、可視光に対する屈折率異方性Δｎが大きい材料が好ましいと言える。ＬＣＤ用の液晶材料の屈折率異方性Δｎは５５０ｎｍの光に対する屈折率異方性で評価される。ここでも５５０ｎｍの光に対するΔｎ（複屈折率）を指標に用いると、Δｎが０．３以上、好ましくは０．４以上のネマチック液晶が、マイクロ波に対するアンテナ単位用に用いられる。Δｎに特に上限はない。ただし、Δｎが大きい液晶材料は極性が強い傾向にあるので、信頼性を低下させる恐れがある。液晶層の厚さは、例えば、１μｍ〜５００μｍである。

以下、本発明の実施形態による走査アンテナの構造をより詳細に説明する。

まず、図１および図２を参照する。図１は詳述した様に走査アンテナ１０００の中心付近の模式的な部分断面図であり、図２（ａ）および（ｂ）は、それぞれ、走査アンテナ１０００が備えるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。

走査アンテナ１０００は２次元に配列された複数のアンテナ単位Ｕを有しており、ここで例示する走査アンテナ１０００では、複数のアンテナ単位が同心円状に配列されている。以下の説明においては、アンテナ単位Ｕに対応するＴＦＴ基板１０１の領域およびスロット基板２０１の領域を「アンテナ単位領域」と呼び、アンテナ単位と同じ参照符号Ｕを付すことにする。また、図２（ａ）および（ｂ）に示す様に、ＴＦＴ基板１０１およびスロット基板２０１において、２次元的に配列された複数のアンテナ単位領域によって画定される領域を「送受信領域Ｒ１」と呼び、送受信領域Ｒ１以外の領域を「非送受信領域Ｒ２」と呼ぶ。非送受信領域Ｒ２には、端子部、駆動回路などが設けられる。

図２（ａ）は、走査アンテナ１０００が備えるＴＦＴ基板１０１を示す模式的な平面図である。

図示する例では、ＴＦＴ基板１０１の法線方向から見たとき、送受信領域Ｒ１はドーナツ状である。非送受信領域Ｒ２は、送受信領域Ｒ１の中心部に位置する第１非送受信領域Ｒ２ａと、送受信領域Ｒ１の周縁部に位置する第２非送受信領域Ｒ２ｂとを含む。送受信領域Ｒ１の外径は、例えば２００ｍｍ〜１５００ｍｍで、通信量などに応じて設定される。

ＴＦＴ基板１０１の送受信領域Ｒ１には、誘電体基板１に支持された複数のゲートバスラインＧＬおよび複数のソースバスラインＳＬが設けられ、これらの配線によってアンテナ単位領域Ｕが規定されている。アンテナ単位領域Ｕは、送受信領域Ｒ１において、例えば同心円状に配列されている。アンテナ単位領域Ｕのそれぞれは、ＴＦＴと、ＴＦＴに電気的に接続されたパッチ電極とを含んでいる。ＴＦＴのソース電極はソースバスラインＳＬに、ゲート電極はゲートバスラインＧＬにそれぞれ電気的に接続されている。また、ドレイン電極は、パッチ電極と電気的に接続されている。

非送受信領域Ｒ２（Ｒ２ａ、Ｒ２ｂ）には、送受信領域Ｒ１を包囲するようにシール領域Ｒｓが配置されている。シール領域Ｒｓにはシール材（不図示）が付与されている。シール材は、ＴＦＴ基板１０１およびスロット基板２０１を互いに接着させるとともに、これらの基板１０１、２０１の間に液晶を封入する。

非送受信領域Ｒ２のうちシール領域Ｒｓの外側には、ゲート端子部ＧＴ、ゲートドライバＧＤ、ソース端子部ＳＴおよびソースドライバＳＤが設けられている。ゲートバスラインＧＬのそれぞれはゲート端子部ＧＴを介してゲートドライバＧＤに接続されている。ソースバスラインＳＬのそれぞれはソース端子部ＳＴを介してソースドライバＳＤに接続されている。なお、この例では、ソースドライバＳＤおよびゲートドライバＧＤは誘電体基板１上に形成されているが、これらのドライバの一方または両方は他の誘電体基板上に設けられていてもよい。

非送受信領域Ｒ２には、また、複数のトランスファー端子部ＰＴが設けられている。トランスファー端子部ＰＴは、スロット基板２０１のスロット電極５５（図２（ｂ））と電気的に接続される。本明細書では、トランスファー端子部ＰＴとスロット電極５５との接続部を「トランスファー部」と称する。図示するように、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されてもよい。この場合、シール材として導電性粒子を含有する樹脂を用いてもよい。これにより、ＴＦＴ基板１０１とスロット基板２０１との間に液晶を封入させるとともに、トランスファー端子部ＰＴとスロット基板２０１のスロット電極５５との電気的な接続を確保できる。この例では、第１非送受信領域Ｒ２ａおよび第２非送受信領域Ｒ２ｂの両方にトランスファー端子部ＰＴが配置されているが、いずれか一方のみに配置されていてもよい。

なお、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されていなくてもよい。例えば非送受信領域Ｒ２のうちシール領域Ｒｓの外側に配置されていてもよい。

図２（ｂ）は、走査アンテナ１０００におけるスロット基板２０１を例示する模式的な平面図であり、スロット基板２０１の液晶層ＬＣ側の表面を示している。

スロット基板２０１では、誘電体基板５１上に、送受信領域Ｒ１および非送受信領域Ｒ２に亘ってスロット電極５５が形成されている。

スロット基板２０１の送受信領域Ｒ１では、スロット電極５５には複数のスロット５７が配置されている。スロット５７は、ＴＦＴ基板１０１におけるアンテナ単位領域Ｕに対応して配置されている。図示する例では、複数のスロット５７は、ラジアルインラインスロットアンテナを構成するように、互いに概ね直交する方向に延びる一対のスロット５７が同心円状に配列されている。互いに概ね直交するスロットを有するので、走査アンテナ１０００は、円偏波を送受信することができる。

非送受信領域Ｒ２には、複数の、スロット電極５５の端子部ＩＴが設けられている。端子部ＩＴは、ＴＦＴ基板１０１のトランスファー端子部ＰＴ（図２（ａ））と電気的に接続される。この例では、端子部ＩＴは、シール領域Ｒｓ内に配置されており、導電性粒子を含有するシール材によって対応するトランスファー端子部ＰＴと電気的に接続される。

また、第１非送受信領域Ｒ２ａにおいて、スロット基板２０１の裏面側に給電ピン７２が配置されている。給電ピン７２によって、スロット電極５５、反射導電板６５および誘電体基板５１で構成された導波路３０１にマイクロ波が挿入される。給電ピン７２は給電装置７０に接続されている。給電は、スロット５７が配列された同心円の中心から行う。給電の方式は、直結給電方式および電磁結合方式のいずれであってもよく、公知の給電構造を採用することができる。

図２（ａ）および（ｂ）では、シール領域Ｒｓは、送受信領域Ｒ１を含む比較的狭い領域を包囲するように設けた例を示したが、これに限られない。特に、送受信領域Ｒ１の外側に設けられるシール領域Ｒｓは、送受信領域Ｒ１から一定以上の距離を持つように、例えば、誘電体基板１および／または誘電体基板５１の辺の近傍に設けてもよい。もちろん、非送受信領域Ｒ２に設けられる、例えば端子部や駆動回路は、シール領域Ｒｓの外側（すなわち、液晶層が存在しない側）に形成してもよい。送受信領域Ｒ１から一定以上の離れた位置にシール領域Ｒｓを形成することによって、シール材（特に、硬化性樹脂）に含まれている不純物（特にイオン性不純物）の影響を受けてアンテナ特性が低下することを抑制することができる。

＜ＴＦＴ基板１０１の構造＞
図３を参照して、走査アンテナ１０００が備えるＴＦＴ基板１０１の構造を具体的に説明する。図３（ａ）は、ＴＦＴ基板１０１の模式的な断面図であり、図３（ｂ）の３Ａ−３Ａ’線に沿った断面を示している。図３（ｂ）は、ＴＦＴ基板１０１のアンテナ単位領域Ｕの模式的な平面図である。

図３（ａ）および（ｂ）に示すように、ＴＦＴ基板１０１は、誘電体基板１と、誘電体基板１上に配列された複数のアンテナ単位領域Ｕとを有する。複数のアンテナ単位領域Ｕのそれぞれは、ＴＦＴ１０と、ＴＦＴ１０のドレイン電極７Ｄに電気的に接続されたパッチ電極１５とを有する。パッチ電極１５は、ＴＦＴ１０のゲート電極３Ｇと同じ導電膜から形成された第１電極層１５ａと、ＴＦＴ１０のソース電極７Ｓと同じ導電膜から形成された第２電極層１５ｂとを含む。この例では、パッチ電極１５は、第３電極層１５ｃをさらに含む。

本発明の実施形態による走査アンテナに用いられるＴＦＴ基板１０１は、ＴＦＴ１０のゲート電極３Ｇと同じ導電膜から形成された第１電極層１５ａと、ＴＦＴ１０のソース電極７Ｓと同じ導電膜から形成された第２電極層１５ｂとを含むパッチ電極１５を有するので、以下で説明するように、走査アンテナのアンテナ性能の低下を抑制しつつ、コストを低減することができる。

図３（ａ）および（ｂ）に示すように、各アンテナ単位領域Ｕが有するＴＦＴ１０は、ゲート電極３Ｇと、島状の半導体層５と、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄと、ゲート電極３Ｇと半導体層５との間に配置されたゲート絶縁層４と、ソース電極７Ｓおよびドレイン電極７Ｄとを有する。

この例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。ゲート電極３Ｇは、ゲート絶縁層４を介して半導体層５の下に配置されている。この例では、ソース電極７Ｓおよびドレイン電極７Ｄは、半導体層５の上面と接続されるように形成されている。すなわち、ＴＦＴ１０は、トップコンタクト構造を有する。ここでは、ソース電極７Ｓおよびドレイン電極７Ｄは、それぞれ、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄを介して、半導体層５の上面と接続されている。

ゲート電極３Ｇは、ゲートバスラインＧＬに電気的に接続されており、ゲートバスラインＧＬから走査信号電圧を供給される。ソース電極７Ｓは、ソースバスラインＳＬに電気的に接続されており、ソースバスラインＳＬからデータ信号電圧を供給される。この例では、ゲート電極３ＧおよびゲートバスラインＧＬは同じ導電膜（ゲート用導電膜）から形成されている。ここでは、ソース電極７Ｓ、ドレイン電極７ＤおよびソースバスラインＳＬは同じ導電膜（ソース用導電膜）から形成されている。ゲート用導電膜およびソース用導電膜は、例えば金属膜を含む。ゲート用導電膜を用いて形成された、ゲート電極３Ｇを含む層（レイヤー）を「ゲートメタル層３」と呼ぶことがあり、ソース用導電膜を用いて形成された、ソース電極７Ｓを含む層を「ソースメタル層７」と呼ぶことがある。

ＴＦＴ基板１０１は、誘電体基板１に支持されたゲートメタル層３と、誘電体基板１に支持された、ＴＦＴ１０の半導体層５と、半導体層５とゲートメタル層３との間に形成されたゲート絶縁層４と、誘電体基板１に支持されたソースメタル層７とを有する。ＴＦＴ基板１０１は、ゲートメタル層３およびソースメタル層７の上に形成された層間絶縁層１１と、層間絶縁層１１上に形成された上部導電層１９とをさらに有する。この例では、上述したように、半導体層５はゲート絶縁層４上に形成されている。また、この例では、ソースメタル層７はゲート絶縁層４および半導体層５の上に形成されている。

ゲートメタル層３は、ＴＦＴ１０のゲート電極３Ｇと、ゲートバスラインＧＬと、パッチ電極１５の第１電極層１５ａとを含む。

ゲート絶縁層４は、パッチ電極１５の第１電極層１５ａに達する開口部４ｐを有する。

ソースメタル層７は、ＴＦＴ１０のソース電極７Ｓおよびドレイン電極７Ｄと、ソースバスラインＳＬと、パッチ電極１５の第２電極層１５ｂとを含む。パッチ電極１５の第２電極層１５ｂは、ゲート絶縁層４に形成された開口部４ｐ内で、パッチ電極１５の第１電極層１５ａに接続されている。

層間絶縁層１１は、パッチ電極１５の第２電極層１５ｂに達する開口部１１ｐを有する。

上部導電層１９は、パッチ電極１５の第３電極層１５ｃを含む。パッチ電極１５の第３電極層１５ｃは、層間絶縁層１１に形成された開口部１１ｐ内で、パッチ電極１５の第２電極層１５ｂに接続されている。パッチ電極１５の第３電極層１５ｃは、例えば、パッチ電極１５の第２電極層１５ｂのうち、開口部１１ｐ内で露出されている部分を覆うように形成されている。

パッチ電極１５の第３電極層１５ｃは、図４を参照して後述するように、非送受信領域Ｒ２に形成されている各端子部の上部接続部と同じ導電膜から形成されている。すなわち、上部導電層１９は、パッチ電極１５の第３電極層１５ｃと、非送受信領域Ｒ２に形成されている各端子部の上部接続部とを含む。これにより、ＴＦＴ基板１０１の製造コストが低減される。

上部導電層１９は、例えば透明導電層（例えばＩＴＯ層）を含む。上部導電層１９は、例えば透明導電層のみから形成されていてもよい。あるいは、上部導電層１９は、透明導電層を含む第１上部導電層と、第１上部導電層の下に形成された第２上部導電層とを含んでいてもよい。第２上部導電層は、例えば、Ｔｉ層、ＭｏＮｂＮｉ層、ＭｏＮｂ層、ＭｏＷ層、Ｗ層およびＴａ層からなる群から選択される１つの層または２以上の層の積層から形成されている。

パッチ電極１５は、アンテナ性能の観点から低抵抗金属層を少なくとも１つ含むことが好ましい。走査アンテナの性能はパッチ電極１５の電気抵抗と相関があり、主層の厚さは、所望の抵抗が得られるように設定される。ここで、「低抵抗金属層」は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）および金（Ａｕ）からなる群から選択される少なくとも１つの元素を含む層である。「低抵抗金属層」は、積層構造であってもよい。パッチ電極１５の低抵抗金属層を「主層」と呼ぶことがある。パッチ電極１５は、例えば主層としてＣｕ層および／またはＡｌ層を含む。電気抵抗の観点から、Ｃｕ層の方がＡｌ層よりもパッチ電極１５の厚さを小さくできる可能性がある。

パッチ電極１５は、高融点金属含有層をさらに有してもよい。ここで、「高融点金属含有層」は、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）およびニオブ（Ｎｂ）からなる群から選択される少なくとも１つの元素を含む層である。「高融点金属含有層」は積層構造であってもよい。例えば、高融点金属含有層は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｎｂ、これらを含む合金、およびこれらの窒化物、ならびに前記金属または合金と前記窒化物との固溶体のいずれかで形成された層を指す。

ゲートメタル層３およびソースメタル層７は、それぞれ独立に、例えば、低抵抗金属層と、低抵抗金属層の下に高融点金属含有層とを有する積層構造を有する。ゲートメタル層３および／またはソースメタル層７は、低抵抗金属層の上に高融点金属含有層をさらに有していてもよい。ゲートメタル層３およびソースメタル層７のいずれか一方のみが、低抵抗金属層を含んでもよい。

例えば、パッチ電極１５の第１電極層１５ａ（すなわちゲートメタル層３）および第２電極層１５ｂ（すなわちソースメタル層７）は、それぞれ独立に、Ａｌ層またはＣｕ層を含む。パッチ電極１５の第１電極層１５ａおよび第２電極層１５ｂは、ともにＣｕ層を含んでもよいし、ともにＡｌ層を含んでもよい。パッチ電極１５の第１電極層１５ａは、例えば０．１μｍ以上１．０μｍ以下（１００ｎｍ以上１０００ｎｍ以下）である。パッチ電極１５の第２電極層１５ｂは、例えば０．１μｍ以上１．０μｍ以下（１００ｎｍ以上１０００ｎｍ以下）である。

パッチ電極１５が有する低抵抗金属層の厚さは、例えば０．２μｍ以上２．０μｍ以下（２００ｎｍ以上２０００ｎｍ以下）である。パッチ電極１５は、低抵抗金属層を複数含んでもよい。パッチ電極１５が低抵抗金属層を複数含む場合は、「パッチ電極１５が有する低抵抗金属層の厚さ」は、それらの厚さの和をいう。パッチ電極１５は、２つの低抵抗金属層と、２つの低抵抗金属層の間に高融点金属含有層とを含む積層構造を有していてもよい。パッチ電極１５が有する複数の低抵抗金属層は、同じ金属材料から形成されていてもよいし、互いに異なる金属材料から形成されていてもよい。

パッチ電極１５の低抵抗金属層は、絶縁層および／または低抵抗金属を含まない導電層で覆われていることが好ましい。パッチ電極１５の低抵抗金属層が、絶縁層または低抵抗金属を含まない導電層で覆われていると、パッチ電極１５の低抵抗金属層（すなわち主層）に腐食が生じることおよび／または液晶層に低抵抗金属が溶出することを抑制することができる。これにより、走査アンテナのアンテナ性能の低下を抑制することができる。低抵抗金属（例えばＣｕまたはＡｌ）が液晶層に溶出すると、以下の理由でアンテナ性能が低下することがある。

上述したように、走査アンテナは、アンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率Ｍ（ε_M）を変化させることによって、静電容量の異なるアンテナ単位で２次元的なパターンを形成する。マイクロ波領域の誘電異方性Δε_M（可視光に対する複屈折率Δｎ）が大きい液晶材料の比抵抗は低いので、液晶容量に印加された電圧の保持率が低い。液晶容量の電圧保持率が低下すると、液晶層に印加される実効電圧が低下し、液晶層に目的の電圧が印加されない。その結果、アンテナ単位の液晶層がマイクロ波に与える位相差が所定の値からずれることになる。位相差が所定の値からずれると、アンテナ特性が低下する。実際には、走査アンテナは予め決められた共振周波数でゲインが最大となるように設計されるので、電圧保持率の低下は、例えば、ゲインの低下として現れる。

マイクロ波領域の誘電異方性Δε_Mが大きい液晶材料は、例えば、イソチオシアネート基（−ＮＣＳ）またはチオシアネート基（−ＳＣＮ）を含む。イソチオシアネート基またはチオシアネート基を含む液晶材料は、現在ＬＣＤに用いられている液晶材料に比べて、化学的な安定性が低く、劣化しやすい。液晶材料が劣化すると、比抵抗がさらに低下し、電圧保持率がさらに低下する。例えば、イソチオシアネート基およびチオシアネート基は、強い極性を有するので、金属イオン（例えばＣｕイオンまたはＡｌイオン）と反応することがある。これに起因して、液晶材料の比抵抗が低下する、および／または、イオン性不純物が増えるので、液晶容量の電圧保持率が低下する。

ＴＦＴ基板１０１においては、パッチ電極１５は、第３電極層１５ｃを含む。パッチ電極１５の第３電極層１５ｃは、低抵抗金属を含まない。第３電極層１５ｃは、層間絶縁層１１に形成された開口部１１ｐ内で露出されている第２電極層１５ｂを覆うように形成されている。従って、パッチ電極１５の主層に腐食が生じることおよび／または液晶層に低抵抗金属が溶出することを抑制することができる。ＴＦＴ基板１０１を備える走査アンテナのアンテナ性能の低下が抑制される。また、この例では、パッチ電極１５が絶縁層で覆われていないので、高いアンテナ性能を実現し得る。

パッチ電極をソースメタル層のみで形成する場合、パッチ電極の厚さを大きくすると、以下のような問題が生じることがある。ＴＦＴの構成にも依存するが、例えば１μｍを超える厚さを有するソースメタル層は、所望のパターニング精度が得られないことがある。例えば、ソース電極とドレイン電極との間隙（ＴＦＴのチャネル長に相当）の長さを高い精度で制御できないという問題が生じることがある。また、上述したように、パッチ電極の主層の厚さが小さいと、所望の電気抵抗が得られず、アンテナ性能が劣ることがある。

これに対して、ＴＦＴ基板１０１のパッチ電極１５は、ゲートメタル層３に含まれる第１電極層１５ａとソースメタル層７に含まれる第２電極層１５ｂとを含むので、パッチ電極１５の厚さは、ソース電極７Ｓおよびドレイン電極７Ｄの厚さよりも大きい。従って、ＴＦＴのチャネル長の制御の精度を落とすことなく、パッチ電極１５の厚さを大きくすることができる。ＴＦＴ基板１０１によると、ＴＦＴのチャネル長を高い精度で制御しつつ、優れたアンテナ性能を有する走査アンテナを得ることができる。

図６に、特許文献６の走査アンテナが備えるＴＦＴ基板９０１の模式的な断面図を示している。図６では、ＴＦＴ基板１０１の構成要素と実質的に同じ構成要素には同じ参照符号を付しており、その説明を省略することがある。

図６に示すように、ＴＦＴ基板９０１のパッチ電極１５は、ゲートメタル層３およびソースメタル層７とは別の導電層に含まれている。ＴＦＴ基板９０１は、パッチ電極１５を覆う第２絶縁層１７をさらに有する。ＴＦＴ基板９０１の上部導電層１９は、第２絶縁層１７の上に形成されている。ＴＦＴ基板９０１のパッチ電極１５は、層間絶縁層１１上および層間絶縁層１１に形成されたコンタクトホールＣＨ１内に形成されており、コンタクトホールＣＨ１内で、ドレイン電極７Ｄと接続されている。

ＴＦＴ基板９０１においては、ソースメタル層７の厚さとパッチ電極１５の厚さとを独立して制御できる。ＴＦＴ基板９０１によると、ＴＦＴのチャネル長を高い精度で制御しつつ、優れたアンテナ性能を有する走査アンテナを得ることができる。

ただし、ＴＦＴ基板９０１は、製造コストの観点から、本発明の実施形態による走査アンテナに用いられるＴＦＴ基板１０１に劣る。ＴＦＴ基板９０１には、パッチ電極１５を形成するために、ゲートメタル層３およびソースメタル層７とは別に、金属層を含むパッチメタル層が形成されている。

これに対して、本発明の実施形態による走査アンテナに用いられるＴＦＴ基板１０１においては、パッチ電極１５を形成するために、ゲートメタル層３およびソースメタル層７とは別の金属層を形成しないので、ＴＦＴ基板９０１に比べて、少ないコストで製造することができる。また、ＴＦＴ基板１０１は、ＴＦＴ基板９０１に比べて、少ない製造工程数（例えばフォトマスク数）で製造することができる。この例においては、ＴＦＴ基板１０１のパッチ電極１５は、上部導電層１９に含まれる第３電極層１５ｃを含むが、上述したように、上部導電層１９は、各端子部の上部接続部を含む導電層であるので、パッチ電極を形成するためのコストの増大は抑制される。

図３（ａ）および図３（ｂ）に示すように、各アンテナ単位領域Ｕは、液晶容量と電気的に並列に接続された補助容量を有していてもよい。この例では、補助容量は、ドレイン電極７Ｄと電気的に接続された上部補助容量電極７Ｃと、ゲート絶縁層４と、ゲート絶縁層４を介して上部補助容量電極７Ｃと対向する下部補助容量電極３Ｃとによって構成される。上部補助容量電極７Ｃはソースメタル層７に含まれ、下部補助容量電極３Ｃはゲートメタル層３に含まれる。ゲートメタル層３は、下部補助容量電極３Ｃに接続されたＣＳバスライン（補助容量線）ＣＬをさらに含む。ＣＳバスラインＣＬは、例えば、ゲートバスラインＧＬと略平行に延びている。この例では、下部補助容量電極３Ｃは、ＣＳバスラインＣＬと一体的に形成されている。下部補助容量電極３Ｃの幅は、ＣＳバスラインＣＬの幅よりも大きくてもよい。また、この例では、上部補助容量電極７Ｃは、ドレイン電極７Ｄから延設されている。上部補助容量電極７Ｃの幅は、ドレイン電極７Ｄから延設された部分のうち上部補助容量電極７Ｃ以外の部分の幅よりも大きくてもよい。この例では、パッチ電極１５は、ドレイン電極７Ｄから延設された上部補助容量電極７Ｃから延設されている。なお、補助容量とパッチ電極１５との位置関係は図示する例に限定されない。

この例では、パッチ電極１５の第２電極層１５ｂは、上部補助容量電極７Ｃから延設され、上部補助容量電極７Ｃと一体的に形成されている。パッチ電極１５は、上部補助容量電極７Ｃを介して、ドレイン電極７Ｄと電気的に接続されている。ただし、ドレイン電極７Ｄとパッチ電極１５とを電気的に接続する方法は図示する例に限定されない。

なお、本発明の実施形態は図示する例に限られない。例えば、ＴＦＴの構造は、図示する例に限られず、ゲートメタル層３とソースメタル層７との配置関係（すなわち上下関係）は逆であってもよい。ＴＦＴはトップゲート構造を有してもよい。図３に図示する例では、ソースメタル層７は、ゲートメタル層３の上に形成されている。すなわち、パッチ電極１５の第２電極層１５ｂは、第１電極層１５ａの上に形成されている。これに限られず、ゲートメタル層は、ソースメタル層の上に形成されていてもよい。すなわち、ゲート電極と同じ導電膜から形成された第１電極層は、ソース電極と同じ導電膜から形成された第２電極層の上に形成されていてもよい。

図４（ａ）および図４（ｂ）に、ＴＦＴ基板１０１の非送受信領域Ｒ２の模式的な断面図を示す。図４（ａ）および図４（ｂ）は、それぞれ、ゲート端子部ＧＴおよびソース端子部ＳＴを模式的に示している。

図４（ａ）に示すように、ゲート端子部ＧＴは、ゲートバスラインに電気的に接続されたゲート端子用下部接続部３ｇ（単に「下部接続部３ｇ」ということがある。）と、ゲート絶縁層４および層間絶縁層１１に形成されたコンタクトホールＣＨ＿ｇと、ゲート端子用上部接続部１９ｇ（単に「上部接続部１９ｇ」ということがある。）とを有する。

下部接続部３ｇは、この例では、ゲートメタル層３に含まれる。下部接続部３ｇは、例えばゲートバスラインＧＬと一体的に形成されてもよい。

ゲート絶縁層４および層間絶縁層１１に形成されたコンタクトホールＣＨ＿ｇは、下部接続部３ｇに達している。コンタクトホールＣＨ＿ｇは、ゲート絶縁層４に形成された開口部４ｓおよび層間絶縁層１１に形成された開口部１１ｓを含む。

上部接続部１９ｇは、上部導電層１９に含まれる。上部接続部１９ｇは、ゲート絶縁層４および層間絶縁層１１に形成されたコンタクトホールＣＨ＿ｇ内で、下部接続部３ｇと接続されている。

図４（ｂ）に示すように、ソース端子部ＳＴは、ソースバスラインに電気的に接続されたソース端子用下部接続部７ｓ（単に「下部接続部７ｓ」ということがある。）と、層間絶縁層１１に形成されたコンタクトホールＣＨ＿ｓ（「開口部１１ｓ」ということがある。）と、ソース端子用上部接続部１９ｓ（単に「上部接続部１９ｓ」ということがある。）とを有する。

下部接続部７ｓは、この例では、ソースメタル層７に含まれる。下部接続部７ｓは、例えばソースバスラインＳＬと一体的に形成されてもよい。ただし、図示する例に限られず、ソース端子用下部接続部は、ゲートメタル層３から形成されていてもよい。この場合、ソース端子部の断面構造は、ゲート端子部ＧＴの断面構造と同様であり得る。

層間絶縁層１１に形成されたコンタクトホールＣＨ＿ｓは、下部接続部７ｓに達している。

上部接続部１９ｓは、上部導電層１９に含まれる。上部接続部１９ｓは、層間絶縁層１１に形成されたコンタクトホールＣＨ＿ｓ内で、下部接続部７ｓと接続されている。

図４（ａ）および（ｂ）に示すように、ＴＦＴ基板１０１は、ゲートメタル層３よりも誘電体基板１側に、アライメントマーク（例えば金属層）２１と、アライメントマーク２１を覆う下地絶縁層２とをさらに有していてもよい。アライメントマーク２１は、１枚のガラス基板から例えばｍ枚のＴＦＴ基板を作製する場合において、フォトマスク枚がｎ枚（ｎ＜ｍ）であると、各露光工程を複数回に分けて行う必要が生じる。このようにフォトマスクの枚数（ｎ枚）が１枚のガラス基板から作製されるＴＦＴ基板の枚数（ｍ枚）よりも少ないとき、フォトマスクのアライメントに用いられる。アライメントマーク２１および下地絶縁層２は省略され得る。図３（ａ）においては、アライメントマーク２１および下地絶縁層２の図示を省略している。

なお、アライメントマークの形状および位置は、図示する例に限定されない。例えば、アライメントマークは、ゲートメタル層３から形成されていてもよい。この場合は、アライメントマークをゲートメタル層３よりも誘電体基板１側の金属層から形成する場合（例えば図４（ａ）参照）に比べて、製造コスト（例えばフォトマスク数）を削減することができる。この場合、下地絶縁層２は省略され得る。

＜ＴＦＴ基板１０１の製造方法＞
ＴＦＴ基板１０１の製造方法を説明する。

まず、誘電体基板１上に、金属膜（例えばＴｉ膜、Ｍｏ膜、Ｔａ膜、Ａｌ膜、Ｃｕ膜）を形成し、これをパターニングすることにより、アライメントマーク２１を形成する。誘電体基板１としては、例えばガラス基板、耐熱性を有するプラスチック基板（樹脂基板）などを用いることができる。次いで、アライメントマーク２１を覆うように、下地絶縁層２を形成する。ここでは、下地絶縁層２として、例えば酸化珪素（ＳｉＯ_ｘ）または窒化珪素（Ｓｉ_ｘＮ_ｙ）膜を形成する。なお、アライメントマークをゲートメタル層３から形成する場合は、アライメント２１および下地絶縁層２を形成する工程は省略される。この場合は、以下で述べるゲート用導電膜をパターニングする工程において、アライメントマークを形成すればよい。

続いて、誘電体基板１上に、スパッタ法などによって、ゲート用導電膜を形成する。ここでは、ゲート用導電膜として、Ａｌ膜（厚さ：例えば１５０ｎｍ）およびＭｏＮ膜（厚さ：例えば１００ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ）を形成する。あるいは、ゲート用導電膜として、Ｔｉ膜（厚さ：例えば２０ｎｍ）およびＣｕ膜（厚さ：例えば２００ｎｍ）をこの順で積層した積層膜（Ｃｕ／Ｔｉ）を形成してもよい。

次いで、ゲート用導電膜をパターニングすることにより、ゲートメタル層３を形成する。ゲートメタル層３は、ＴＦＴ１０のゲート電極３Ｇと、ゲートバスラインＧＬと、パッチ電極１５の第１電極層１５ａとを含む。ゲート用導電膜のパターニングは、例えばウェットエッチング（湿式エッチング）および／またはドライエッチング（乾式エッチング）によって行う。

この後、ゲートメタル層３を覆うように、ゲート絶縁膜、真性アモルファスシリコン膜およびｎ^＋型アモルファスシリコン膜をこの順で形成する。ゲート絶縁膜は、ＣＶＤ法等によって形成され得る。ゲート絶縁膜としては、酸化珪素（ＳｉＯ_ｘ）膜、窒化珪素（Ｓｉ_ｘＮ_ｙ）膜、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ；ｘ＞ｙ）膜等を適宜用いることができる。ここでは、ゲート絶縁膜として、例えば厚さ３５０ｎｍの窒化珪素（Ｓｉ_ｘＮ_ｙ）膜を堆積する。ゲート絶縁膜上に、例えば厚さ１２０ｎｍの真性アモルファスシリコン膜および例えば厚さ３０ｎｍのｎ^＋型アモルファスシリコン膜を形成する。

次いで、真性アモルファスシリコン膜およびｎ^＋型アモルファスシリコン膜をパターニングすることにより、島状の半導体層５およびコンタクト層を得る。なお、半導体層５に用いる半導体膜はアモルファスシリコン膜に限定されない。例えば、半導体層５として酸化物半導体層を形成してもよい。この場合には、半導体層５と、ソース電極およびドレイン電極との間にコンタクト層を設けなくてもよい。

続いて、公知のフォトリソグラフィプロセスによって、ゲート絶縁膜のエッチングを行うことによって、パッチ電極１５の第１電極層１５ａに達する開口部４ｐを形成する。

次いで、ゲート絶縁膜上、開口部４ｐ内およびコンタクト層上に、スパッタ法などによってソース用導電膜を形成する。ここでは、ソース用導電膜として、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば１５０ｎｍ）およびＭｏＮ（厚さ：例えば１００ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成する。あるいは、ソース用導電膜として、Ｔｉ（厚さ：例えば２０ｎｍ）およびＣｕ（厚さ：例えば２００ｎｍ）をこの順で積層した積層膜（Ｃｕ／Ｔｉ）を形成してもよい。

次いで、ソース用導電膜をパターニングすることによって、ソースメタル層７を形成する。このとき、コンタクト層もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。ソースメタル層７は、ＴＦＴ１０のソース電極７Ｓおよびドレイン電極７Ｄと、ソースバスラインＳＬと、パッチ電極１５の第２電極層１５ｂとを含む。パッチ電極１５の第２電極層１５ｂは、開口部４ｐ内でパッチ電極１５の第１電極層１５ａに接続される。

ソース用導電膜のパターニングは、例えばウェットエッチング（湿式エッチング）および／またはドライエッチング（乾式エッチング）によって行う。例えば、ソース用導電膜としてＭｏＮ膜、Ａｌ膜およびＭｏＮ膜をこの順で積層した積層膜を形成した場合には、例えばウェットエッチングでＭｏＮ膜およびＡｌ膜を同時にパターニングする。ソース用導電膜として、Ｔｉ膜およびＣｕ膜をこの順で積層した積層膜を形成した場合には、例えばウェットエッチングでＴｉ膜およびＣｕ膜をパターニングすることができる。その後、例えばドライエッチングにより、コンタクト層のうち、半導体層５のチャネル領域となる領域上に位置する部分を除去してギャップ部を形成し、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄとに分離する。このとき、ギャップ部において、半導体層５の表面近傍もエッチングされる（オーバーエッチング）。このようにして、ＴＦＴ１０が得られる。

次に、ＴＦＴ１０およびソースメタル層７を覆うように、例えばＣＶＤ法によって、層間絶縁膜を形成する。層間絶縁膜としては、酸化珪素（ＳｉＯ_ｘ）膜、窒化珪素（Ｓｉ_ｘＮ_ｙ）膜、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ；ｘ＞ｙ）膜等を適宜用いることができる。この例では、層間絶縁膜は、半導体層５のチャネル領域と接するように形成される。ここでは、層間絶縁膜として、例えば厚さ３３０ｎｍの窒化珪素（Ｓｉ_ｘＮ_ｙ）膜を堆積する。

続いて、公知のフォトリソグラフィプロセスによって、層間絶縁膜およびゲート絶縁膜のエッチングを行うことにより、層間絶縁層１１およびゲート絶縁層４を形成する。具体的には、パッチ電極１５の第２電極層１５ｂに達する開口部１１ｐを層間絶縁膜に形成する。また、ゲート端子部の下部接続部３ｇに達するコンタクトホールＣＨ＿ｇを層間絶縁膜およびゲート絶縁膜に形成し、ソース端子部の下部接続部７ｓに達するコンタクトホールＣＨ＿ｓ（開口部１１ｓ）を層間絶縁膜に形成する。

次いで、層間絶縁層１１上および開口部１１ｐ内、コンタクトホールＣＨ＿ｇ内およびコンタクトホールＣＨ＿ｓ内に、例えばスパッタ法により、透明導電膜を含む上部導電膜を形成する。透明導電膜として、例えばＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜、ＺｎＯ膜（酸化亜鉛膜）などを用いることができる。ここでは、上部導電膜として、Ｔｉ（厚さ：例えば５０ｎｍ）およびＩＴＯ（厚さ：例えば７０ｎｍ）をこの順で積層した積層膜（ＩＴＯ／Ｔｉ）を用いる。

次いで、上部導電膜をパターニングすることにより、上部導電層１９を形成する。上部導電層１９は、パッチ電極１５の第３電極層１５ｃを含む。パッチ電極１５の第３電極層１５ｃは、層間絶縁層１１に形成された開口部１１ｐ内で、パッチ電極１５の第２電極層１５ｂと接続される。上部導電層１９は、各端子部の上部接続部１９ｇおよび１９ｓをさらに含む。

このようにして、ＴＦＴ基板１０１が製造される。

＜変形例＞
図５を参照しながら、変形例のＴＦＴ基板１０１ａを説明する。図５（ａ）は、ＴＦＴ基板１０１ａの模式的な断面図であり、図５（ｂ）の５Ａ−５Ａ’線に沿った断面を示している。図５（ｂ）は、ＴＦＴ基板１０１ａのアンテナ単位領域Ｕの模式的な平面図である。図５中、図３に示したＴＦＴ基板１０１と共通する構成には共通の参照符号を付し、説明を省略することがある。

図５（ａ）および（ｂ）に示すように、ＴＦＴ基板１０１ａのパッチ電極１５は、層間絶縁層１１に覆われている点において、ＴＦＴ基板１０１と異なる。つまり、ＴＦＴ基板１０１ａにおいては、層間絶縁層１１に形成された開口部１１ｐおよびパッチ電極１５の第３電極層１５ｃが省略されている。

このような構造を有するＴＦＴ基板１０１ａにおいても、ＴＦＴ基板１０１と同様の効果が得られる。

さらに、ＴＦＴ基板１０１ａにおいては、パッチ電極１５の主層は、層間絶縁層１１によって覆われているので、パッチ電極１５の主層に腐食が生じることおよび／または液晶層に低抵抗金属が溶出することを効果的に抑制することができる。なお、高いアンテナ性能を得るためには、層間絶縁層１１の厚さが小さいことが好ましい。

ＴＦＴ基板１０１ａは、ＴＦＴ基板１０１の製造方法から、開口部１１ｐおよびパッチ電極１５の第３電極層１５ｃを省略することによって、製造することができる。

＜ＴＦＴの材料および構造＞
本発明の実施形態では、各画素に配置されるスイッチング素子として、半導体層５を活性層とするＴＦＴが用いられる。半導体層５はアモルファスシリコン層に限定されず、ポリシリコン層、酸化物半導体層であってもよい。

酸化物半導体層を用いる場合、酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。

酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。

非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４−００７３９９号公報に記載されている。参考のために、特開２０１４−００７３９９号公報の開示内容の全てを本明細書に援用する。

酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。

なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、非送受信領域に設けられる駆動回路に含まれるＴＦＴ）および各アンテナ単位領域に設けられるＴＦＴとして好適に用いられる。

酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ₂Ｏ₃−ＳｎＯ₂−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ系半導体などを含んでいてもよい。

図３および図５に示す例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。「チャネルエッチ型のＴＦＴ」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のＴＦＴは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。

なお、ＴＦＴ１０は、チャネル領域上にエッチストップ層が形成されたエッチストップ型ＴＦＴであってもよい。エッチストップ型ＴＦＴでは、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のＴＦＴは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ただし、エッチストップ型ＴＦＴを有するＴＦＴ基板は、エッチストップ層を形成するためのフォトマスクの分だけ、製造に必要なフォトマスク数が増える。

また、ＴＦＴ１０は、ソースおよびドレイン電極が半導体層の上面と接するトップコンタクト構造を有するが、ソースおよびドレイン電極は半導体層の下面と接するように配置されていてもよい（ボトムコンタクト構造）。さらに、ＴＦＴ１０は、半導体層の誘電体基板側にゲート電極を有するボトムゲート構造であってもよいし、半導体層の上方にゲート電極を有するトップゲート構造であってもよい。

＜アンテナ単位の配列、ゲートバスライン、ソースバスラインの接続の例＞
本発明の実施形態による走査アンテナにおいて、アンテナ単位は例えば、同心円状に配列される。

例えば、ｍ個の同心円に配列されている場合、ゲートバスラインは例えば、各円に対して１本ずつ設けられ、合計ｍ本のゲートバスラインが設けられる。送受信領域Ｒ１の外径を、例えば８００ｍｍとすると、ｍは例えば、２００である。最も内側のゲートバスラインを１番目とすると、１番目のゲートバスラインには、ｎ個（例えば３０個）のアンテナ単位が接続され、ｍ番目のゲートバスラインにはｎｘ個（例えば６２０個）のアンテナ単位が接続されている。

このような配列では、各ゲートバスラインに接続されているアンテナ単位の数が異なる。また、最も外側の円を構成するｎｘ個のアンテナ単位に接続されているｎｘ本のソースバスラインのうち、最も内側の円を構成するアンテナ単位にも接続されているｎ本のソースバスラインには、ｍ個のアンテナ単位が接続されているが、その他のソースバスラインに接続されているアンテナ単位の数はｍよりも小さい。

このように、走査アンテナにおけるアンテナ単位の配列は、ＬＣＤパネルにおける画素（ドット）の配列とは異なり、ゲートバスラインおよび／またはソースバスラインによって、接続されているアンテナ単位の数が異なる。したがって、全てのアンテナ単位の容量（液晶容量＋補助容量）を同じにすると、ゲートバスラインおよび／またはソースバスラインによって、接続されている電気的な負荷が異なることになる。そうすると、アンテナ単位への電圧の書き込みにばらつきが生じるという問題がある。

そこで、これを防止するために、例えば、補助容量の容量値を調整することによって、あるいは、ゲートバスラインおよび／またはソースバスラインに接続するアンテナ単位の数を調整することによって、各ゲートバスラインおよび各ソースバスラインに接続されている電気的な負荷を略同一にすることが好ましい。

本発明の実施形態による走査アンテナは、必要に応じて、例えばプラスチック製の筺体に収容される。筺体にはマイクロ波の送受信に影響を与えない誘電率ε_Mが小さい材料を用いることが好ましい。また、筺体の送受信領域Ｒ１に対応する部分には貫通孔を設けてもよい。さらに、液晶材料が光に曝されないように、遮光構造を設けてもよい。遮光構造は、例えば、ＴＦＴ基板１０１の誘電体基板１および／またはスロット基板２０１の誘電体基板５１の側面から誘電体基板１および／または５１内を伝播し、液晶層に入射する光を遮光するように設ける。誘電異方性Δε_Mが大きな液晶材料は、光劣化しやすいものがあり、紫外線だけでなく、可視光の中でも短波長の青色光も遮光することが好ましい。遮光構造は、例えば、黒色の粘着テープなどの遮光性のテープを用いることによって、必要な個所に容易に形成できる。

本発明による実施形態は、例えば、移動体（例えば、船舶、航空機、自動車）に搭載される衛星通信や衛星放送用の走査アンテナおよびその製造に用いられる。

１ ：誘電体基板
２ ：下地絶縁層
３ ：ゲートメタル層
３Ｃ ：下部補助容量電極
３Ｇ ：ゲート電極
３ｇ ：下部接続部
４ ：ゲート絶縁層
４ｐ、４ｓ：開口部
５ ：半導体層
６Ｄ ：ドレインコンタクト層
６Ｓ ：ソースコンタクト層
７ ：ソースメタル層
７Ｃ ：上部補助容量電極
７Ｄ ：ドレイン電極
７Ｓ ：ソース電極
７ｓ ：下部接続部
１１ ：層間絶縁層
１１ｐ、１１ｓ：開口部
１５ ：パッチ電極
１５ａ ：第１電極層
１５ｂ ：第２電極層
１５ｃ ：第３電極層
１９ ：上部導電層
１９ｇ、１９ｓ：上部接続部
２１ ：アライメントマーク
５１ ：誘電体基板
５２ ：第３絶縁層
５４ ：誘電体層（空気層）
５５ ：スロット電極
５７ ：スロット
５８ ：第４絶縁層
６５ ：反射導電板
７０ ：給電装置
７２ ：給電ピン
１０１、１０１ａ ：ＴＦＴ基板
２０１ ：スロット基板
３０１ ：導波路
１０００ ：走査アンテナ
ＣＬ ：ＣＳバスライン
ＧＤ ：ゲートドライバ
ＧＬ ：ゲートバスライン
ＧＴ ：ゲート端子部
ＳＤ ：ソースドライバ
ＳＬ ：ソースバスライン
ＳＴ ：ソース端子部
ＰＴ ：トランスファー端子部
ＩＴ ：端子部
ＬＣ ：液晶層
Ｒ１ ：送受信領域
Ｒ２ ：非送受信領域
Ｒｓ ：シール領域
Ｕ ：アンテナ単位、アンテナ単位領域

Claims (15)

1. 誘電体基板と、
   前記誘電体基板上に配列された複数のアンテナ単位領域であって、それぞれが、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを有する複数のアンテナ単位領域と
   を有し、
   前記パッチ電極は、前記ＴＦＴのゲート電極と同じ導電膜から形成された第１電極層と、前記ＴＦＴのソース電極と同じ導電膜から形成された第２電極層とを含む、ＴＦＴ基板。
2. 前記第１電極層は、Ｃｕ層またはＡｌ層を含む、請求項１に記載のＴＦＴ基板。
3. 前記第２電極層は、Ｃｕ層またはＡｌ層を含む、請求項１または２に記載のＴＦＴ基板。
4. 前記第１電極層は、１００ｎｍ以上１０００ｎｍ以下である、請求項１から３のいずれかに記載のＴＦＴ基板。
5. 前記第２電極層は、１００ｎｍ以上１０００ｎｍ以下である、請求項１から４のいずれかに記載のＴＦＴ基板。
6. 前記第２電極層は、前記第１電極層の上に形成されている、請求項１から５のいずれかに記載のＴＦＴ基板。
7. 前記誘電体基板に支持され、前記ゲート電極および前記第１電極層を含むゲートメタル層と、
   前記誘電体基板に支持された、前記ＴＦＴの半導体層と、
   前記半導体層と前記ゲートメタル層との間に形成されたゲート絶縁層と、
   前記誘電体基板に支持され、前記ソース電極、前記ドレイン電極および前記第２電極層を含むソースメタル層とを有する、請求項１から６のいずれかに記載のＴＦＴ基板。
8. 前記ゲートメタル層および前記ソースメタル層の上に形成された層間絶縁層と、
   前記層間絶縁層上に形成された上部導電層と
   をさらに有する、請求項７に記載のＴＦＴ基板。
9. 前記層間絶縁層は、前記第１電極層または前記第２電極層に達する開口部を有し、
   前記パッチ電極は、前記開口部内で前記第１電極層または前記第２電極層に接続された第３電極層をさらに含み、
   前記第３電極層は、前記上部導電層に含まれている、請求項８に記載のＴＦＴ基板。
10. 前記第３電極層は、前記第１電極層または前記第２電極層のうちの、前記開口部内で露出されている部分を覆うように形成されている、請求項９に記載のＴＦＴ基板。
11. 前記パッチ電極は、前記層間絶縁層に覆われている、請求項８に記載のＴＦＴ基板。
12. 請求項１から１１のいずれかに記載のＴＦＴ基板と、
    前記ＴＦＴ基板と対向するように配置されたスロット基板と、
    前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、
    前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板と
    を備え、
    前記スロット基板は、さらなる誘電体基板と、前記さらなる誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、
    前記スロット電極は複数のスロットを有し、前記複数のスロットのそれぞれは、前記ＴＦＴ基板の前記複数のアンテナ単位領域のそれぞれにおける前記パッチ電極に対応して配置されている、走査アンテナ。
13. 請求項１から６のいずれかに記載のＴＦＴ基板の製造方法であって、
    前記誘電体基板上にゲート用導電膜を形成する工程Ａと、
    前記ゲート用導電膜をパターニングすることにより、前記ゲート電極および前記第１電極層を形成する工程Ｂと、
    前記ゲート電極および前記第１電極層を覆うゲート絶縁膜を堆積する工程Ｃと、
    前記ゲート絶縁膜に、前記第１電極層に達する第１開口部を形成する工程Ｄと、
    前記ゲート絶縁膜上および前記第１開口部内にソース用導電膜を形成する工程Ｅと、
    前記ソース用導電膜をパターニングすることにより、前記ソース電極および前記第２電極層を形成する工程Ｆと
    を包含する、ＴＦＴ基板の製造方法。
14. 前記ソース電極および前記第２電極層を覆う層間絶縁膜を堆積する工程Ｇと、
    前記層間絶縁膜のエッチングを行う工程Ｈと、
    前記工程Ｈの後に、前記層間絶縁膜上に上部導電膜を形成する工程Ｉと、
    前記上部導電膜をパターニングする工程Ｊと
    をさらに包含する、請求項１３に記載のＴＦＴ基板の製造方法。
15. 前記工程Ｈは、前記第２電極層に達する第２開口部を形成する工程を包含し、
    前記工程Ｊは、前記第２開口部内で前記第２電極層に接続された第３電極層を形成する工程を包含する、請求項１４に記載のＴＦＴ基板の製造方法。

Images