[go: up one dir, main page]

JP2019080042A - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
JP2019080042A
JP2019080042A JP2018139460A JP2018139460A JP2019080042A JP 2019080042 A JP2019080042 A JP 2019080042A JP 2018139460 A JP2018139460 A JP 2018139460A JP 2018139460 A JP2018139460 A JP 2018139460A JP 2019080042 A JP2019080042 A JP 2019080042A
Authority
JP
Japan
Prior art keywords
metal post
printed circuit
circuit board
metal
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018139460A
Other languages
Japanese (ja)
Inventor
カン、ソン−ハ
Seonha Kang
パク、ヨン−ジン
Yong Jin Park
キム、ジュ−ホ
Ju Ho Kim
ハム、ホ−ヒュン
Hohyung Ham
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2019080042A publication Critical patent/JP2019080042A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

To provide a printed circuit board including a post excellent on alignment.SOLUTION: A printed circuit board includes: a metal pad 110 formed on an insulating layer 100; a solder resist layer 200 including an opening that exposes at least a part of the metal pad 110 and laminated on the insulating layer 100; and a first metal post 300 formed on the metal pad 110 in the opening, and having an upper surface projecting from the surface of the solder resist layer 200. An electroless plating layer is formed on the entire side and a lower surface of the first metal post 300.SELECTED DRAWING: Figure 1

Description

本発明は、プリント回路基板(printed circuit board)に関する。   The present invention relates to printed circuit boards.

最近、プリント回路基板においてチップを実装するバンプが微細ピッチに形成されている。バンプを形成する方法には、BSPまたはUボール(U−ball)技術があるが、この技術では、技術的限界のためにバンプピッチの限界が制限的であった。このため、バンプピッチを小さくするためには従来方式とは異なる方法が求められる。これにより、バンプを、金属柱を含む形状に形成する試みが行われている。   Recently, bumps for mounting a chip on a printed circuit board are formed at a fine pitch. There are BSP or U-ball (U-ball) technology as a method of forming a bump, but in this technology, the limit of the bump pitch is limited due to the technical limit. Therefore, in order to reduce the bump pitch, a method different from the conventional method is required. As a result, attempts have been made to form the bumps into a shape including a metal column.

韓国公開特許第10−2013−0135214号公報Korean Published Patent No. 10-2013-0135214

本発明は、整合に優れたポストを含むプリント回路基板を提供することを目的とする。   It is an object of the present invention to provide a printed circuit board comprising posts with good alignment.

本発明の一側面によれば、絶縁層上に形成された金属パッドと、上記金属パッドの少なくとも一部を露出する開口部を備え、上記絶縁層上に積層されるソルダーレジスト層と、上記開口部内の上記金属パッド上に形成され、上面が上記ソルダーレジスト層の表面上に突出する第1金属ポストと、を含み、上記第1金属ポストの側面全体と下面に無電解メッキ層が形成されたプリント回路基板が提供される。   According to one aspect of the present invention, a metal pad formed on an insulating layer, an opening for exposing at least a part of the metal pad, and a solder resist layer laminated on the insulating layer, and the opening And a first metal post formed on the metal pad in the upper surface, the upper surface projecting on the surface of the solder resist layer, and the electroless plating layer is formed on the entire side surface and the lower surface of the first metal post. A printed circuit board is provided.

本発明の実施例に係るプリント回路基板を示す図である。FIG. 2 is a view showing a printed circuit board according to an embodiment of the present invention. 本発明の第1実施例に係るプリント回路基板を示す図である。FIG. 1 is a view showing a printed circuit board according to a first embodiment of the present invention. 本発明の第2実施例に係るプリント回路基板を示す図である。It is a figure showing the printed circuit board concerning a 2nd example of the present invention. 本発明の第3実施例に係るプリント回路基板を示す図である。It is a figure showing a printed circuit board concerning a 3rd example of the present invention. 本発明の第4実施例に係るプリント回路基板を示す図である。It is a figure showing a printed circuit board concerning a 4th example of the present invention. 本発明の第5実施例に係るプリント回路基板を示す図である。It is a figure showing the printed circuit board concerning a 5th example of the present invention. 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 1st Example of this invention. 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 1st Example of this invention. 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 1st Example of this invention. 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 1st Example of this invention. 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 1st Example of this invention. 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 1st Example of this invention. 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 1st Example of this invention. 本発明の第2実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 2nd Example of this invention. 本発明の第2実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 2nd Example of this invention. 本発明の第2実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 2nd Example of this invention. 本発明の第2実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 2nd Example of this invention. 本発明の第2実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 2nd Example of this invention. 本発明の第2実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 2nd Example of this invention. 本発明の第2実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 2nd Example of this invention. 本発明の第3実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 3rd Example of this invention. 本発明の第3実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 3rd Example of this invention. 本発明の第3実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 3rd Example of this invention. 本発明の第3実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 3rd Example of this invention. 本発明の第3実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 3rd Example of this invention. 本発明の第3実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 3rd Example of this invention. 本発明の第3実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 3rd Example of this invention. 本発明の第4実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 4th Example of this invention. 本発明の第4実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 4th Example of this invention. 本発明の第4実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 4th Example of this invention. 本発明の第4実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 4th Example of this invention. 本発明の第4実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 4th Example of this invention. 本発明の第4実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 4th Example of this invention. 本発明の第4実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 4th Example of this invention. 本発明の第5実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 5th Example of this invention. 本発明の第5実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 5th Example of this invention. 本発明の第5実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 5th Example of this invention. 本発明の第5実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 5th Example of this invention. 本発明の第5実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 5th Example of this invention. 本発明の第5実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 5th Example of this invention. 本発明の第5実施例に係るプリント回路基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the printed circuit board which concerns on 5th Example of this invention. 本発明の第6実施例に係るプリント回路基板を示す図である。It is a figure which shows the printed circuit board which concerns on 6th Example of this invention.

本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。   The embodiments of the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be denoted by the same reference numerals as in the description with reference to the accompanying drawings. Duplicate descriptions will be omitted.

また、以下で使用する「第1」、「第2」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第1、第2等の用語により限定されることはない。   Further, the terms "first", "second" and the like used in the following are merely identification symbols for distinguishing identical or corresponding components, and identical or corresponding components are first, second, etc. It is not limited by the term of.

また、「結合」とは、各構成要素間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に、構成要素がそれぞれ接触している場合まで包括する概念として使用する。   In addition, “coupling” does not mean only when each component is in direct physical contact in the contact relationship between each component, and another configuration is interposed between each component, Other configurations are used as an inclusive concept until each component is in contact.

図1は、本発明の実施例に係るプリント回路基板を示す図である。   FIG. 1 is a view showing a printed circuit board according to an embodiment of the present invention.

図1を参照すると、本発明の実施例に係るプリント回路基板は、絶縁層100と、金属パッド110と、ソルダーレジスト層200と、第1金属ポスト300と、を含み、第2金属ポスト400をさらに含むことができる。   Referring to FIG. 1, a printed circuit board according to an embodiment of the present invention includes an insulating layer 100, a metal pad 110, a solder resist layer 200, and a first metal post 300, and includes a second metal post 400. It can further include.

プリント回路基板は、多層に形成されることができる。プリント回路基板を形成する層のうち、コア100'は、プリント回路基板の中心に位置し、絶縁層100、100''は、上記コアの上下に積層されるビルドアップ層であり得る。コア100'の上部に積層された絶縁層100上には、金属ポスト300、400が形成され、上記金属ポスト300、400上にチップ等の素子が実装される。コア100'の下部に積層された絶縁層100''の下には、ソルダーボール500等の接合剤が形成され、プリント回路基板とメインボードとが接合される。   The printed circuit board can be formed in multiple layers. Among the layers forming the printed circuit board, the core 100 ′ may be located at the center of the printed circuit board, and the insulating layers 100 and 100 ′ ′ may be buildup layers stacked above and below the core. Metal posts 300 and 400 are formed on the insulating layer 100 stacked on the top of the core 100 ′, and an element such as a chip is mounted on the metal posts 300 and 400. Under the insulating layer 100 ′ ′ stacked under the core 100 ′, a bonding agent such as a solder ball 500 is formed, and the printed circuit board and the main board are bonded.

プリント回路基板は、コアのないコアレス(coreless)基板であってもよい。この場合にも、プリント回路基板の最上層に位置した絶縁層上に金属ポストが形成されてチップが実装され、プリント回路基板の最下層に位置した絶縁層にソルダーボールが形成されてメインボードと接合することができる。   The printed circuit board may be a coreless coreless board. Also in this case, a metal post is formed on the insulating layer located on the uppermost layer of the printed circuit board to mount the chip, and a solder ball is formed on the insulating layer located on the lower layer of the printed circuit board to form the main board. It can be joined.

コア100'及び/または絶縁層100は、樹脂等の絶縁物質で組成される資材であって、薄い板状である。コア100'及び/または絶縁層100の樹脂としては、熱硬化性樹脂、熱可塑性樹脂等の様々な素材を用いることができ、具体的には、エポキシ樹脂またはポリイミドなどが挙げられる。ここで、エポキシ樹脂には、例えば、ナフタレン系エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環式脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂などが挙げられるが、これらに限定されない。   The core 100 ′ and / or the insulating layer 100 is a material composed of an insulating material such as a resin, and has a thin plate shape. As resin of core 100 'and / or insulating layer 100, various materials, such as thermosetting resin and thermoplastic resin, can be used, and an epoxy resin, polyimide, etc. are specifically mentioned. Here, as the epoxy resin, for example, naphthalene type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, novolac type epoxy resin, cresol novolac type epoxy resin, rubber modified epoxy resin, cycloaliphatic type epoxy Although a resin, a silicone type epoxy resin, a nitrogen type epoxy resin, a phosphorus type epoxy resin etc. are mentioned, it is not limited to these.

コア100'及び/または絶縁層100は、上記樹脂にガラス繊維(glass cloth)等の繊維補強材が含まれたプリプレグ(PrepregまたはPPG)であってもよい。絶縁層100は、上記樹脂にシリカ等の無機フィラー(filler)が充填された形態のビルドアップフィルム(build up film)であってもよい。このビルドアップフィルムには、ABF(Ajinomoto Build−up Film)などが挙げられる。   The core 100 ′ and / or the insulating layer 100 may be a prepreg (Prepreg or PPG) in which a fiber reinforcing material such as glass cloth is included in the above-mentioned resin. The insulating layer 100 may be a build up film in which the resin is filled with an inorganic filler such as silica. Examples of this buildup film include ABF (Ajinomoto Build-up Film).

絶縁層100は、複数で構成されることができる。各絶縁層100内には回路120が形成される。回路120は、電気信号を伝達するためにパターン化されている伝導体である。この回路120は、ビア130を介して電気的に接続することができる。また、最上部に位置した絶縁層100上には最外層回路120'が形成されており、他の回路120とビア130を介して電気的に接続する。この最外層回路120'の位置は限定されず、その一部は、後述する複数の第1金属ポスト300の間に位置することも可能である。   The insulating layer 100 can be configured in plural. A circuit 120 is formed in each insulating layer 100. Circuit 120 is a conductor that is patterned to transmit electrical signals. The circuit 120 can be electrically connected through the via 130. In addition, the outermost layer circuit 120 ′ is formed on the insulating layer 100 located at the top, and is electrically connected to the other circuits 120 through the vias 130. The position of the outermost layer circuit 120 'is not limited, and a portion thereof may be positioned between a plurality of first metal posts 300 described later.

回路120、120'は、電気伝導特性を考慮して、銅(Cu)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt) 等の金属またはこれらの合金で形成することができる。   The circuits 120 and 120 'are made of copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt), etc. in consideration of the electrical conductivity. Or their alloys.

金属パッド110は、最外層回路120'の端部に形成されたものであって、最外層回路120'の幅よりも大きい幅を有することができる。金属パッド110は、ビア130上に形成され、他の層に形成されている回路120と電気的に接続することができる。   The metal pad 110 may be formed at the end of the outermost circuit 120 ′ and may have a width greater than the width of the outermost circuit 120 ′. The metal pad 110 is formed on the via 130 and can be electrically connected to the circuit 120 formed in another layer.

ソルダーレジスト層200は、絶縁層100上に積層されており、金属パッド110の少なくとも一部を露出する開口部210を備える。すなわち、ソルダーレジスト層200の開口部210は、上記金属パッド110上に形成されており、金属パッド110の開口部210から露出する領域の幅は、金属パッド110の幅よりも小さいことが可能である。この場合、後述する第1金属ポスト300の下面の幅は、金属パッド110の幅よりも小さい。   The solder resist layer 200 is stacked on the insulating layer 100 and includes an opening 210 that exposes at least a portion of the metal pad 110. That is, the opening 210 of the solder resist layer 200 is formed on the metal pad 110, and the width of the region exposed from the opening 210 of the metal pad 110 can be smaller than the width of the metal pad 110. is there. In this case, the width of the lower surface of the first metal post 300 described later is smaller than the width of the metal pad 110.

ソルダーレジスト層200は、シリカ等の無機フィラーが含有された感光性樹脂で形成可能であり、感光性樹脂としてはエポキシ系樹脂を用いることができる。しかし、この材料に限定されず、プリント回路基板において使用可能な一般の材料をすべて使用できる。   The solder resist layer 200 can be formed of a photosensitive resin containing an inorganic filler such as silica, and an epoxy resin can be used as the photosensitive resin. However, it is not limited to this material, and all common materials usable in printed circuit boards can be used.

一方、ソルダーレジスト層200は、ポジ型またはネガ型であってもよく、以下の説明では、主にネガ型について説明するが、ポジ型を排除することではない。   On the other hand, the solder resist layer 200 may be positive or negative. In the following description, the negative will be mainly described, but the positive is not excluded.

プリント回路基板においてソルダーレジスト層200'は、コア100'の下部に積層された絶縁層100''の下にも積層される。   In the printed circuit board, the solder resist layer 200 ′ is also laminated under the insulating layer 100 ′ ′ laminated under the core 100 ′.

第1金属ポスト300は、ソルダーレジスト層200の開口部210内の上記金属パッド110上に形成される柱状の金属である。第1金属ポスト300は、素子を実装する役割を担い、複数形成されることができる。   The first metal post 300 is a columnar metal formed on the metal pad 110 in the opening 210 of the solder resist layer 200. The first metal post 300 plays a role of mounting the device and may be formed in plurality.

第1金属ポスト300の上面は、ソルダーレジスト層200の表面(上面)上に突出する。すなわち、ソルダーレジスト層200は、第1金属ポスト300よりも低く形成される。   The upper surface of the first metal post 300 protrudes on the surface (upper surface) of the solder resist layer 200. That is, the solder resist layer 200 is formed lower than the first metal post 300.

第1金属ポスト300は、ソルダーレジスト層200の表面(上面)と接触しない。   The first metal post 300 does not contact the surface (upper surface) of the solder resist layer 200.

第1金属ポスト300の側面の傾きは、ソルダーレジスト層200の表面に対して0°よりも大きい。すなわち、第1金属ポスト300の側面には、ソルダーレジスト層200の表面に対する傾きが0となる区間(ソルダーレジスト層200の表面に平行な区間)がない。   The inclination of the side surface of the first metal post 300 is greater than 0 ° with respect to the surface of the solder resist layer 200. That is, there is no section (section parallel to the surface of the solder resist layer 200) on the side surface of the first metal post 300 where the inclination with respect to the surface of the solder resist layer 200 is zero.

第1金属ポスト300の側面全体と下面には、無電解メッキ層310が形成される。すなわち、第1金属ポスト300の外周面全体に無電解メッキ層310が形成され、第1金属ポスト300の下面にも無電解メッキ層310が形成される。   An electroless plating layer 310 is formed on the entire side surface and the lower surface of the first metal post 300. That is, the electroless plating layer 310 is formed on the entire outer peripheral surface of the first metal post 300, and the electroless plating layer 310 is also formed on the lower surface of the first metal post 300.

第1金属ポスト300の側面に形成された無電解メッキ層310は、ソルダーレジスト層200と接触する。よって、ソルダーレジスト層200の表面においてのソルダーレジスト層200の開口部210の幅(面積)と、無電解メッキ層310を含む第1金属ポスト300の幅(面積)とは、同一である。   The electroless plating layer 310 formed on the side surface of the first metal post 300 contacts the solder resist layer 200. Therefore, the width (area) of the opening 210 of the solder resist layer 200 on the surface of the solder resist layer 200 and the width (area) of the first metal post 300 including the electroless plating layer 310 are the same.

また、第1金属ポスト300の下面に形成された無電解メッキ層310は、金属パッド110の上面に形成される。すなわち、第1金属ポスト300と金属パッド110との間に無電解メッキ層310が介在される。この場合、第1金属ポスト300は、無電解メッキ層310を引込線とする電解メッキ層であってもよい。   Also, the electroless plating layer 310 formed on the lower surface of the first metal post 300 is formed on the upper surface of the metal pad 110. That is, the electroless plating layer 310 is interposed between the first metal post 300 and the metal pad 110. In this case, the first metal post 300 may be an electrolytic plating layer using the electroless plating layer 310 as a lead-in wire.

第1金属ポスト300は、ソルダーレジスト層200よりも突出し、第1金属ポスト300の側面全体には無電解メッキ層310が形成されるので、第1金属ポスト300の側面に形成された無電解メッキ層310は外部に露出する。   The first metal post 300 protrudes beyond the solder resist layer 200, and the electroless plating layer 310 is formed on the entire side surface of the first metal post 300. Therefore, the electroless plating formed on the side surface of the first metal post 300 The layer 310 is exposed to the outside.

無電解メッキ層310は、第1金属ポスト300と同じ金属で形成可能である。例えば、第1金属ポスト300と無電解メッキ層310とをすべて銅(Cu)で形成することができる。無電解メッキ層310が必ずしも第1金属ポスト300と同じ金属で形成される必要はなく、2層に形成されることが可能である。無電解メッキ層310は、第1金属ポスト300と同じ金属を含んで2層に形成されることもできる。例えば、第1金属ポスト300が銅(Cu)で形成され、無電解メッキ層310がチタン(Ti)層と銅(Cu)層の2層構造に形成されることが可能である。ここで、チタン無電解メッキ層310が最外層に形成され、外部に露出することができるが、銅(Cu)が最外層に形成されることを排除することではない。   The electroless plating layer 310 may be formed of the same metal as the first metal post 300. For example, the first metal post 300 and the electroless plating layer 310 may be all formed of copper (Cu). The electroless plating layer 310 does not necessarily have to be formed of the same metal as the first metal post 300 but can be formed in two layers. The electroless plating layer 310 may be formed in two layers including the same metal as the first metal post 300. For example, the first metal post 300 may be formed of copper (Cu), and the electroless plating layer 310 may be formed in a two-layer structure of a titanium (Ti) layer and a copper (Cu) layer. Here, although the titanium electroless plating layer 310 is formed as the outermost layer and can be exposed to the outside, it is not excluded that copper (Cu) is formed as the outermost layer.

無電解メッキ層310は、無電解メッキにより形成され、2μm以下の厚さを有することができる。   The electroless plating layer 310 may be formed by electroless plating and may have a thickness of 2 μm or less.

第2金属ポスト400は、第1金属ポスト300上に形成される。第2金属ポスト400を形成する金属の溶融点は、第1金属ポスト300を形成する金属の溶融点よりも低い。   The second metal post 400 is formed on the first metal post 300. The melting point of the metal forming the second metal post 400 is lower than the melting point of the metal forming the first metal post 300.

例えば、第1金属ポスト300は、銅で形成され、第2金属ポスト400は、錫(Sn)で形成されることができる。   For example, the first metal post 300 may be formed of copper, and the second metal post 400 may be formed of tin (Sn).

第2金属ポスト400は、第1金属ポスト300と素子とを接合する役割を担い、リフロー(reflow)工程において第1金属ポスト300よりも先に溶融するように、相対的に低い溶融点を有する金属で形成される。   The second metal post 400 plays a role of bonding the first metal post 300 and the element, and has a relatively low melting point so as to melt before the first metal post 300 in a reflow process. It is formed of metal.

第2金属ポスト400は、第1金属ポスト300の厚さよりも小さい厚さに形成され、メッキにより形成可能である。リフロー工程を経て第2金属ポスト400が左右にフローされ、第2金属ポスト400の上面が上に膨らんだ曲面となり得る。   The second metal post 400 may be formed to a thickness smaller than the thickness of the first metal post 300 and may be formed by plating. Through the reflow process, the second metal post 400 may flow to the left and right, and the upper surface of the second metal post 400 may be curved upward.

以下、第1金属ポスト300の形状及び第2金属ポスト400の位置により、第1実施例から第5実施例を区分して説明する。図2から図41には、プリント回路基板の最上部に位置している絶縁層100が示されており、その下に形成された層は省略した。   Hereinafter, the first to fifth embodiments will be described separately according to the shape of the first metal post 300 and the position of the second metal post 400. FIGS. 2 to 41 show the insulating layer 100 located at the top of the printed circuit board, and the layers formed thereunder are omitted.

図2は、本発明の第1実施例に係るプリント回路基板を示す図である。   FIG. 2 is a view showing a printed circuit board according to the first embodiment of the present invention.

図2を参照すると、第1実施例に係るプリント回路基板において第1金属ポスト300の横断面積は、第1金属ポスト300の上面から下面まで実質的に一定である。第1金属ポスト300の幅も、第1金属ポスト300の上面から下面まで実質的に一定である。ここで、「実質的に一定である」とは許容誤差を含んで一定であることを意味する。この第1金属ポスト300は、円柱または多角柱の形状を有することができる。   Referring to FIG. 2, in the printed circuit board according to the first embodiment, the cross-sectional area of the first metal post 300 is substantially constant from the upper surface to the lower surface of the first metal post 300. The width of the first metal post 300 is also substantially constant from the top to the bottom of the first metal post 300. Here, "substantially constant" means constant including tolerance. The first metal post 300 may have a cylindrical or polygonal shape.

金属パッド110の幅をA、ソルダーレジスト層200表面での第1金属ポスト300の幅をB、第1金属ポスト300の上面の幅をC、第1金属ポスト300の下面の幅をDとすると、次の不等号が成り立ち、上記の「幅」を「面積」に代替しても同様である。   Assuming that the width of the metal pad 110 is A, the width of the first metal post 300 on the surface of the solder resist layer B is B, the width of the upper surface of the first metal post 300 is C, and the width of the lower surface of the first metal post 300 is D The following inequality holds, and the above-mentioned "width" may be substituted for "area".

A>B=C=D   A> B = C = D

また、上記のB、C、Dに、無電解メッキ層310の厚さを含めると、次の不等号が成り立つことができる。   Further, when the thickness of the electroless plating layer 310 is included in the above-mentioned B, C, and D, the following inequality can be established.

A≧B=C=D   A B B = C = D

一方、第2金属ポスト400は、第1金属ポスト300上に形成され、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面に延在することができる。ただし、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の少なくとも一部をカバーすることができる。すなわち、図2に示すように、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の一部のみをカバーすることができる。この場合、第2金属ポスト400の一部は無電解メッキ層310の上部に位置し、第2金属ポスト400が無電解メッキ層310よりも突出する。ここで、第2金属ポスト400はきのこ形状を有する。   Meanwhile, the second metal post 400 may be formed on the first metal post 300, and the electroless plating layer 310 formed on the side surface of the first metal post 300 may extend to the side surface of the second metal post 400. it can. However, the electroless plating layer 310 formed on the side surface of the first metal post 300 may cover at least a part of the side surface of the second metal post 400. That is, as shown in FIG. 2, the electroless plating layer 310 formed on the side surface of the first metal post 300 can cover only a part of the side surface of the second metal post 400. In this case, a portion of the second metal post 400 is located on the top of the electroless plating layer 310, and the second metal post 400 protrudes beyond the electroless plating layer 310. Here, the second metal post 400 has a mushroom shape.

または、第1金属ポスト300の側面に形成された無電解メッキ層310が第2金属ポスト400の側面全体をカバーすることができ、この場合は、第2金属ポスト400は、第1金属ポスト300の側面に形成された無電解メッキ層310より突出しない。   Alternatively, the electroless plating layer 310 formed on the side surface of the first metal post 300 may cover the entire side surface of the second metal post 400, in which case, the second metal post 400 may be the first metal post 300. It does not protrude from the electroless plating layer 310 formed on the side surface of

図3は、本発明の第2実施例に係るプリント回路基板を示す図である。   FIG. 3 is a view showing a printed circuit board according to a second embodiment of the present invention.

図3を参照すると、第2実施例に係るプリント回路基板において第1金属ポスト300の横断面積は、第1金属ポスト300の上面から下面に行くほど小さくなる。第1金属ポスト300の幅も第1金属ポスト300の上面から下面に行くほど小さくなる。この第1金属ポスト300は、横断面が逆台形である柱状に形成されることができる。この場合、素子の実装の面積が広くなり、安定的に素子を実装することができる。   Referring to FIG. 3, in the printed circuit board according to the second embodiment, the cross-sectional area of the first metal post 300 decreases from the upper surface to the lower surface of the first metal post 300. The width of the first metal post 300 also decreases from the upper surface to the lower surface of the first metal post 300. The first metal post 300 may be formed in a pillar shape having an inverted trapezoidal cross section. In this case, the mounting area of the element is increased, and the element can be stably mounted.

金属パッド110の幅をA、ソルダーレジスト層200表面での第1金属ポスト300の幅をB、第1金属ポスト300の上面の幅をC、第1金属ポスト300の下面の幅をDとすると、次の不等号が成り立ち、上記の「幅」を「面積」に代替しても同様である。   Assuming that the width of the metal pad 110 is A, the width of the first metal post 300 on the surface of the solder resist layer B is B, the width of the upper surface of the first metal post 300 is C, and the width of the lower surface of the first metal post 300 is D The following inequality holds, and the above-mentioned "width" may be substituted for "area".

C>B>D、A>D   C> B> D, A> D

AとCの関係は、限定されないので、A=C、A<C、A>Cであることが可能である。   Since the relationship between A and C is not limited, it is possible that A = C, A <C, A> C.

また、上記不等号は、上記 B、C、Dに無電解メッキ層310の厚さを含めても同様である。   In addition, the above inequality sign is the same even when the thickness of the electroless plating layer 310 is included in the above B, C, and D.

一方、第2金属ポスト400は、第1金属ポスト300上に形成されており、第1金属ポスト300の側面に形成された無電解メッキ層310は第2金属ポスト400の側面に延在することができる。ただし、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の少なくとも一部をカバーすることができる。すなわち、図3に示すように、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の一部のみをカバーすることができる。この場合、第2金属ポスト400の一部は、無電解メッキ層310の上部に位置し、第2金属ポスト400が無電解メッキ層310よりも突出する。ここで、第2金属ポスト400はきのこ形状を有する。   Meanwhile, the second metal post 400 is formed on the first metal post 300, and the electroless plating layer 310 formed on the side surface of the first metal post 300 extends on the side surface of the second metal post 400. Can. However, the electroless plating layer 310 formed on the side surface of the first metal post 300 may cover at least a part of the side surface of the second metal post 400. That is, as shown in FIG. 3, the electroless plating layer 310 formed on the side surface of the first metal post 300 can cover only a part of the side surface of the second metal post 400. In this case, a portion of the second metal post 400 is located on the top of the electroless plating layer 310, and the second metal post 400 protrudes beyond the electroless plating layer 310. Here, the second metal post 400 has a mushroom shape.

または、第1金属ポスト300の側面に形成された無電解メッキ層310が第2金属ポスト400の側面全体をカバーすることができ、この場合は、第2金属ポスト400は第1金属ポスト300の側面に形成された無電解メッキ層310より突出しない。   Alternatively, the electroless plating layer 310 formed on the side surface of the first metal post 300 may cover the entire side surface of the second metal post 400, in which case the second metal post 400 may be a portion of the first metal post 300. It does not protrude from the electroless plating layer 310 formed on the side surface.

図4は、本発明の第3実施例に係るプリント回路基板を示す図である。   FIG. 4 is a view showing a printed circuit board according to a third embodiment of the present invention.

図4を参照すると、第3実施例に係るプリント回路基板において第1金属ポスト300の横断面積は、第1金属ポスト300の上面から下面に行くほど大きくなる。第1金属ポスト300の幅も第1金属ポスト300の上面から下面に行くほど大きくなる。この第1金属ポスト300は、横断面が(正)台形である柱状に形成されることができる。この場合、第1金属ポスト300と金属パッド110との結合面積が大きくなり、安定的な結合を図ることができる。   Referring to FIG. 4, in the printed circuit board according to the third embodiment, the cross-sectional area of the first metal post 300 increases from the upper surface to the lower surface of the first metal post 300. The width of the first metal post 300 also increases from the upper surface to the lower surface of the first metal post 300. The first metal post 300 may be formed in a columnar shape having a (positive) trapezoidal cross section. In this case, the bonding area between the first metal post 300 and the metal pad 110 is increased, and stable bonding can be achieved.

金属パッド110の幅をA、ソルダーレジスト層200表面での第1金属ポスト300の幅をB、第1金属ポスト300の上面の幅をC、第1金属ポスト300の下面の幅をDとすると、次の不等号が成り立ち、上記の「幅」を「面積」に代替しても同様である。   Assuming that the width of the metal pad 110 is A, the width of the first metal post 300 on the surface of the solder resist layer B is B, the width of the upper surface of the first metal post 300 is C, and the width of the lower surface of the first metal post 300 is D The following inequality holds, and the above-mentioned "width" may be substituted for "area".

A>D>B>C   A> D> B> C

また、上記B、C、Dに無電解メッキ層310の厚さを含めると、次の不等号が成り立つことができる。   Further, when the thickness of the electroless plating layer 310 is included in the above B, C, and D, the following inequality can be established.

A≧D>B>C   A ≧ D> B> C

一方、第2金属ポスト400は第1金属ポスト300上に形成されており、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面に延在することができる。ただし、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の少なくとも一部をカバーすることができる。すなわち、図4に示すように、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の一部のみをカバーすることができる。この場合、第2金属ポスト400の一部は、無電解メッキ層310の上部に位置し、第2金属ポスト400が無電解メッキ層310よりも突出する。ここで、第2金属ポスト400はきのこ形状を有する。   Meanwhile, the second metal post 400 is formed on the first metal post 300, and the electroless plating layer 310 formed on the side surface of the first metal post 300 extends on the side surface of the second metal post 400. Can. However, the electroless plating layer 310 formed on the side surface of the first metal post 300 may cover at least a part of the side surface of the second metal post 400. That is, as shown in FIG. 4, the electroless plating layer 310 formed on the side surface of the first metal post 300 can cover only a part of the side surface of the second metal post 400. In this case, a portion of the second metal post 400 is located on the top of the electroless plating layer 310, and the second metal post 400 protrudes beyond the electroless plating layer 310. Here, the second metal post 400 has a mushroom shape.

または、第1金属ポスト300の側面に形成された無電解メッキ層310が第2金属ポスト400の側面全体をカバーすることが可能であり、この場合は、第2金属ポスト400は、第1金属ポスト300の側面に形成された無電解メッキ層310より突出しない。   Alternatively, the electroless plating layer 310 formed on the side surface of the first metal post 300 can cover the entire side surface of the second metal post 400, in which case the second metal post 400 is the first metal. It does not protrude beyond the electroless plating layer 310 formed on the side surface of the post 300.

図5は、本発明の第4実施例に係るプリント回路基板を示す図である。   FIG. 5 is a view showing a printed circuit board according to a fourth embodiment of the present invention.

図5を参照すると、第4実施例に係るプリント回路基板において、第1金属ポスト300の横断面積は、第1金属ポスト300の上面から下面に行くほど大きくなってから小さくなる。第1金属ポスト300の幅も第1金属ポスト300の上面から下面に行くほど大きくなってから小さくなる。ここで、第1金属ポスト300の横断面積(幅)の増減は、ソルダーレジスト層200の表面で変わることができる。すなわち、第1金属ポスト300の横断面積(幅)は、上記第1金属ポスト300の上面から上記ソルダーレジスト層200の表面に行くほど大きくなり、上記ソルダーレジスト層200の表面から上記第1金属ポスト300の下面に行くほど小さくなる。   Referring to FIG. 5, in the printed circuit board according to the fourth embodiment, the cross-sectional area of the first metal post 300 becomes larger as it goes from the top surface of the first metal post 300 to the bottom surface. The width of the first metal post 300 also increases and decreases as it goes from the top surface to the bottom surface of the first metal post 300. Here, the increase or decrease of the cross-sectional area (width) of the first metal post 300 can be changed on the surface of the solder resist layer 200. That is, the cross sectional area (width) of the first metal post 300 increases from the top surface of the first metal post 300 to the surface of the solder resist layer 200, and the first metal post from the surface of the solder resist layer 200. It becomes smaller as it goes to the lower side of 300.

ただし、第1金属ポスト300の横断面積(幅)の増減が必ずしもソルダーレジスト層200の表面で変わることではなく、変曲地点(第1金属ポスト300の横断面積(幅)の増減が変わる地点)はソルダーレジスト層200の表面よりも高くても低くてもよい。   However, the increase or decrease in the cross sectional area (width) of the first metal post 300 does not necessarily change on the surface of the solder resist layer 200, but the inflection point (the point where the increase or decrease in the cross sectional area (width) of the first metal post 300 changes) May be higher or lower than the surface of the solder resist layer 200.

本実施例において、第1金属ポスト300の微細ピッチを実現しながら第1金属ポスト300の体積を確保することができる。   In the present embodiment, the volume of the first metal post 300 can be secured while realizing the fine pitch of the first metal post 300.

金属パッド110の幅をA、変曲地点での第1金属ポスト300の幅をB、第1金属ポスト300の上面の幅をC、第1金属ポスト300の下面の幅をDとすると、次の不等号が成り立ち、上記の「幅」を「面積」に代替しても同様である。   Assuming that the width of the metal pad 110 is A, the width of the first metal post 300 at the inflection point is B, the width of the upper surface of the first metal post 300 is C, and the width of the lower surface of the first metal post 300 is D The same applies even if the above "width" is replaced with "area".

B>C、B>D   B> C, B> D

変曲地点での第1金属ポスト300の幅は、金属パッド110の幅以上であってもよい。すなわち、B>Aになることができる。   The width of the first metal post 300 at the inflection point may be equal to or greater than the width of the metal pad 110. That is, B> A can be achieved.

また、第1金属ポスト300は、上面で横断面積の最小値を有することができる。すなわち、B>D>Cになることができる。   Also, the first metal post 300 may have a minimum value of the cross-sectional area at the top surface. That is, B> D> C can be achieved.

上記の不等式は、B、C、Dに無電解メッキ層310の厚さを含めても同様である。   The above inequalities are the same even if B, C, and D include the thickness of the electroless plating layer 310.

変曲地点がソルダーレジスト層200の表面に存在する場合、上記Bは、ソルダーレジスト層200の表面においての第1金属ポストの幅となる。   When a point of inflection exists on the surface of the solder resist layer 200, B is the width of the first metal post on the surface of the solder resist layer 200.

一方、第2金属ポスト400は、第1金属ポスト300上に形成され、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面に延在することができる。ただし、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の少なくとも一部をカバーすることができる。すなわち、図5に示すように、第1金属ポスト300の側面に形成された無電解メッキ層310は、第2金属ポスト400の側面の一部のみをカバーすることができる。この場合、第2金属ポスト400の一部は無電解メッキ層310の上部に位置し、第2金属ポスト400が無電解メッキ層310よりも突出する。ここで、第2金属ポスト400はきのこ形状を有する。   Meanwhile, the second metal post 400 may be formed on the first metal post 300, and the electroless plating layer 310 formed on the side surface of the first metal post 300 may extend to the side surface of the second metal post 400. it can. However, the electroless plating layer 310 formed on the side surface of the first metal post 300 may cover at least a part of the side surface of the second metal post 400. That is, as shown in FIG. 5, the electroless plating layer 310 formed on the side surface of the first metal post 300 can cover only a part of the side surface of the second metal post 400. In this case, a portion of the second metal post 400 is located on the top of the electroless plating layer 310, and the second metal post 400 protrudes beyond the electroless plating layer 310. Here, the second metal post 400 has a mushroom shape.

または、第1金属ポスト300の側面に形成された無電解メッキ層310が第2金属ポスト400の側面全体をカバーすることができ、この場合は、第2金属ポスト400は、第1金属ポスト300の側面に形成された無電解メッキ層310よりも突出しない。   Alternatively, the electroless plating layer 310 formed on the side surface of the first metal post 300 may cover the entire side surface of the second metal post 400, in which case, the second metal post 400 may be the first metal post 300. It does not protrude beyond the electroless plating layer 310 formed on the side surface of

図6は、本発明の第5実施例に係るプリント回路基板を示す図である。   FIG. 6 is a view showing a printed circuit board according to a fifth embodiment of the present invention.

図6を参照すると、第5実施例に係るプリント回路基板において、第2金属ポスト400は第1金属ポスト300上に形成され、第2金属ポスト400は、第1金属ポスト300の側面に形成された無電解メッキ層310上に位置する。すなわち、上述の他の実施例とは異なって、第1金属ポスト300の側面に形成された無電解メッキ層310が第2金属ポスト400の側面をカバーしない。   Referring to FIG. 6, in the printed circuit board according to the fifth embodiment, the second metal post 400 is formed on the first metal post 300, and the second metal post 400 is formed on the side surface of the first metal post 300. It is located on the electroless plating layer 310. That is, unlike the other embodiments described above, the electroless plating layer 310 formed on the side surface of the first metal post 300 does not cover the side surface of the second metal post 400.

ただし、図6では、第1金属ポスト300の横断面積が第1金属ポスト300の上面から下面まで実質的に一定に示されているが、この形状に限定されず、実施例2から実施例4で説明した第1金属ポスト300の横断面のように変更可能である。   However, although the cross-sectional area of the first metal post 300 is substantially constant from the upper surface to the lower surface of the first metal post 300 in FIG. 6, the present invention is not limited to this shape. The cross section of the first metal post 300 described above can be changed.

図42は、本発明の第6実施例に係るプリント回路基板を示す図である。   FIG. 42 is a view showing a printed circuit board according to a sixth embodiment of the present invention.

図42を参照すると、第6実施例に係るプリント回路基板においてはソルダーレジスト層200の高さが一定ではない。第1金属ポスト300の周辺領域のソルダーレジスト層200の高さは、他の領域のソルダーレジスト層200の高さよりも大きいことが可能である。すなわち、ソルダーレジスト層200が第1金属ポスト300の無電解メッキ層310と接する領域でのソルダーレジスト層200の高さは、ソルダーレジスト層200の平均高さより大きくてもよい。これは、後述するプリント回路基板の製造工程において、ソルダーレジスト層200の高さを低くするデスミアまたはデスカム工程で第1金属ポスト300の周辺部のソルダーレジスト層200が相対的に少なく除去された結果であるか、第1金属ポスト300の無電解メッキ層310とソルダーレジスト層200との密着力が大きい場合であり得るが、これに制限されない。   Referring to FIG. 42, in the printed circuit board according to the sixth embodiment, the height of the solder resist layer 200 is not constant. The height of the solder resist layer 200 in the peripheral region of the first metal post 300 may be greater than the height of the solder resist layer 200 in the other regions. That is, the height of the solder resist layer 200 in a region where the solder resist layer 200 is in contact with the electroless plating layer 310 of the first metal post 300 may be larger than the average height of the solder resist layer 200. This is a result of relatively little removal of the solder resist layer 200 in the peripheral portion of the first metal post 300 in a desmear or descum process for reducing the height of the solder resist layer 200 in a printed circuit board manufacturing process described later. Or the adhesion between the electroless plating layer 310 of the first metal post 300 and the solder resist layer 200 may be large, but is not limited thereto.

一方、図42において第1金属ポスト300の形状及び第2金属ポスト400の位置が第1実施例と同様に示されているが、本実施例の第1金属ポスト300の形状及び第2金属ポスト400の位置が第1実施例と同様に制限されることではなく、第1実施例から第5実施例等に変更可能である。   On the other hand, although the shape of the first metal post 300 and the position of the second metal post 400 are shown in FIG. 42 as in the first embodiment, the shape of the first metal post 300 and the second metal post of this embodiment are shown. The position 400 is not limited as in the first embodiment, but can be changed from the first embodiment to the fifth embodiment or the like.

以下では、上述した第1実施例から第5実施例に係るプリント回路基板の製造方法について説明する。   Hereinafter, a method of manufacturing the printed circuit board according to the above-described first to fifth embodiments will be described.

図7から図13は、本発明の第1実施例に係るプリント回路基板の製造方法を示す図である。   7 to 13 are views showing a method of manufacturing a printed circuit board according to the first embodiment of the present invention.

図7を参照すると、絶縁層100上に、最外層回路120'及び金属パッド110が形成され、絶縁層100上に最外層回路120'及び金属パッド110をカバーするソルダーレジスト層200が積層される。また、ソルダーレジスト層200には開口部210が形成される。ソルダーレジスト層200は感光性であり、開口部210はフォトリソグラフィ工程の露光及び現像工程を経て形成されることができる。ソルダーレジスト層200がネガ型である場合は、開口部210の形成される領域にマスク(mask)を位置させ、開口部210の形成される領域以外の領域にのみ選択的に露光することができる。開口部210は金属パッド110上に形成され、開口部210を介して金属パッド110の少なくとも一部が露出することができる。   Referring to FIG. 7, the outermost layer circuit 120 ′ and the metal pad 110 are formed on the insulating layer 100, and the solder resist layer 200 covering the outermost layer circuit 120 ′ and the metal pad 110 is stacked on the insulating layer 100. . Also, an opening 210 is formed in the solder resist layer 200. The solder resist layer 200 is photosensitive, and the openings 210 can be formed through the exposure and development processes of the photolithography process. When the solder resist layer 200 is negative, a mask can be positioned in the area where the opening 210 is to be formed, and only areas other than the area where the opening 210 is to be formed can be selectively exposed. . The opening 210 is formed on the metal pad 110, and at least a portion of the metal pad 110 can be exposed through the opening 210.

図8を参照すると、開口部210の内部及びソルダーレジスト層200上に無電解メッキ層Sが形成される。無電解メッキ層Sは、無電解メッキにより2μm以下の厚さを有するように形成することができ、銅等の単層、チタン及び銅等の二重層に形成することができるが、これらの金属に制限されない。   Referring to FIG. 8, an electroless plating layer S is formed on the inside of the opening 210 and on the solder resist layer 200. The electroless plating layer S can be formed to have a thickness of 2 μm or less by electroless plating, and can be formed on a single layer such as copper or a double layer such as titanium and copper. Not limited to

図9を参照すると、開口部210内に第1金属ポスト300を形成するための電解メッキ層Pが形成される。すなわち、第1金属ポスト300は、無電解メッキ層Sを引込線とする電解メッキ層Pにより形成される。第1金属ポスト300の高さは、ソルダーレジスト層200の高さよりも低く形成される。   Referring to FIG. 9, an electrolytic plating layer P for forming the first metal post 300 in the opening 210 is formed. That is, the first metal post 300 is formed of an electrolytic plating layer P using the electroless plating layer S as a lead-in wire. The height of the first metal post 300 may be lower than the height of the solder resist layer 200.

図10を参照すると、第1金属ポスト300の電解メッキ層P上に第2金属ポスト400が形成される。第2金属ポスト400も無電解メッキ層Sを引込線とする電解メッキにより形成可能である。第2金属ポスト400は、ソルダーレジスト層200の高さを超えないように形成できる。   Referring to FIG. 10, a second metal post 400 is formed on the electrolytic plating layer P of the first metal post 300. The second metal post 400 can also be formed by electrolytic plating using the electroless plating layer S as a lead-in wire. The second metal post 400 can be formed not to exceed the height of the solder resist layer 200.

図11を参照すると、ソルダーレジスト層200上に形成された無電解メッキ層Sが除去される。無電解メッキ層Sは、エッチングにより除去できる。ここで、残留する無電解メッキ層Sは、第2金属ポスト400の側面をカバーする。   Referring to FIG. 11, the electroless plating layer S formed on the solder resist layer 200 is removed. The electroless plating layer S can be removed by etching. Here, the remaining electroless plating layer S covers the side surface of the second metal post 400.

図12を参照すると、ソルダーレジスト層200の高さが低くなる。ソルダーレジスト層200は、デスミア(desmear)またはデスカム(descum)等の方式により一部除去することにより、ソルダーレジスト層200の高さを低くすることができる。ソルダーレジスト層200の高さが低くなることにより、第1金属ポスト300の無電解メッキ層310が外部に露出される。ここで、除去されるソルダーレジスト層200の高さは、デスミアまたはデスカムのパワー(power)を調整することにより調整できる。   Referring to FIG. 12, the height of the solder resist layer 200 is reduced. The solder resist layer 200 can be lowered in height by partially removing the solder resist layer 200 by a method such as desmear or descum. The reduced height of the solder resist layer 200 exposes the electroless plating layer 310 of the first metal post 300 to the outside. Here, the height of the removed solder resist layer 200 can be adjusted by adjusting the power of desmear or descum.

図13を参照すると、リフロー工程を経て第2金属ポスト400の上面が上に膨らんだ曲面となり、第2金属ポスト400の一部が無電解メッキ層310上へ水平方向にフロー(flow)することになる。結果的に、無電解メッキ層310は、第2金属ポスト400の側面の一部をカバーし、第2金属ポスト400の一部は無電解メッキ層310上に位置することになる。   Referring to FIG. 13, after the reflow process, the upper surface of the second metal post 400 bulges upward, and a portion of the second metal post 400 flows horizontally onto the electroless plating layer 310. become. As a result, the electroless plating layer 310 covers a portion of the side surface of the second metal post 400, and a portion of the second metal post 400 is located on the electroless plating layer 310.

一方、本実施例では、ソルダーレジストの開口部210の横断面積(幅)が上面から下面まで実質的に一定であり、第1金属ポスト300の横断面積(幅)も上面から下面まで実質的に一定である。   On the other hand, in the present embodiment, the cross-sectional area (width) of the opening 210 of the solder resist is substantially constant from the top to the bottom, and the cross-section (width) of the first metal post 300 is also substantially from the top to the bottom. It is constant.

図14から図20は、本発明の第2実施例に係るプリント回路基板の製造方法を示す図である。   14 to 20 are views showing a method of manufacturing a printed circuit board according to a second embodiment of the present invention.

図14を参照すると、絶縁層100上に最外層回路120'及び金属パッド110が形成され、絶縁層100上に最外層回路120'及び金属パッド110をカバーするソルダーレジスト層200が積層される。また、ソルダーレジスト層200には開口部210が形成される。ソルダーレジスト層200は感光性であり、開口部210はフォトリソグラフィ工程の露光及び現像工程により形成することができる。ソルダーレジスト層200がネガ型である場合、開口部210の形成される領域にマスクを位置させ、開口部210の形成される領域以外の領域にのみ選択的に露光することができる。開口部210は金属パッド110上に形成され、開口部210を介して金属パッド110の少なくとも一部が露出可能となる。   Referring to FIG. 14, the outermost circuit 120 ′ and the metal pad 110 are formed on the insulating layer 100, and the solder resist layer 200 covering the outermost circuit 120 ′ and the metal pad 110 is stacked on the insulating layer 100. Also, an opening 210 is formed in the solder resist layer 200. The solder resist layer 200 is photosensitive, and the openings 210 can be formed by the exposure and development steps of the photolithography step. When the solder resist layer 200 is a negative type, the mask can be positioned in the area where the opening 210 is formed, and selective exposure can be performed only in the area other than the area where the opening 210 is formed. The opening 210 is formed on the metal pad 110, and at least a portion of the metal pad 110 can be exposed through the opening 210.

開口部210は、上面から下面に行くほどその横断面積及び幅が低減する。この開口部210の形状は、露光に使用する光の波長を調整することにより実現可能である。例えば、露光に使用する光の波長は、加工面にて吸収を少なく起こすものであり得る。具体的に、一般的な光は、加工面での吸収率が高くて加工面にて光反応を活発に起こすI−line、これに対して、加工面にて光反応を少なく起こすH−line等の波長からなることができ、本実施例で露光に使用する光の主波長は、H−lineに含まれるものであることができる。   The cross-sectional area and width of the opening 210 decrease from the top to the bottom. The shape of the opening 210 can be realized by adjusting the wavelength of light used for exposure. For example, the wavelength of light used for exposure may cause less absorption at the processing surface. Specifically, general light has high absorptivity on the processing surface, and I-line actively causes photoreaction on the processing surface, whereas H-line causes less photoreaction on the processing surface. The main wavelength of light used for exposure in this embodiment can be included in H-line.

図15を参照すると、開口部210の内部及びソルダーレジスト層200上に無電解メッキ層Sが形成される。無電解メッキ層Sは、無電解メッキにより2μm以下の厚さに形成可能であり、銅等の単層、チタン及び銅等の二重層に形成可能である。   Referring to FIG. 15, an electroless plating layer S is formed on the inside of the opening 210 and on the solder resist layer 200. The electroless plating layer S can be formed to a thickness of 2 μm or less by electroless plating, and can be formed to a single layer such as copper or a double layer such as titanium and copper.

図16を参照すると、開口部210内に第1金属ポスト300を形成するための電解メッキ層Pが形成される。すなわち、第1金属ポスト300は無電解メッキ層Sを引込線とする電解メッキ層Pにより形成される。第1金属ポスト300の高さはソルダーレジスト層200の高さよりも低く形成される。   Referring to FIG. 16, an electrolytic plating layer P for forming the first metal post 300 in the opening 210 is formed. That is, the first metal post 300 is formed of an electrolytic plating layer P using the electroless plating layer S as a lead-in wire. The height of the first metal post 300 may be lower than the height of the solder resist layer 200.

図17を参照すると、第1金属ポスト300の電解メッキ層P上に第2金属ポスト400が形成される。第2金属ポスト400も無電解メッキ層Sを引込線とする電解メッキにより形成可能である。第2金属ポスト400はソルダーレジスト層200の高さを超えないように形成できる。   Referring to FIG. 17, a second metal post 400 is formed on the electrolytic plated layer P of the first metal post 300. The second metal post 400 can also be formed by electrolytic plating using the electroless plating layer S as a lead-in wire. The second metal post 400 can be formed not to exceed the height of the solder resist layer 200.

図18を参照すると、ソルダーレジスト層200上に形成された無電解メッキ層Sが除去される。無電解メッキ層Sはエッチングにより除去可能である。ここで、残留する無電解メッキ層310は、第2金属ポスト400の側面をカバーする。   Referring to FIG. 18, the electroless plating layer S formed on the solder resist layer 200 is removed. The electroless plating layer S can be removed by etching. Here, the remaining electroless plating layer 310 covers the side surface of the second metal post 400.

図19を参照すると、ソルダーレジスト層200の高さが低くなる。ソルダーレジスト層200はデスミアまたはデスカム等の方式により一部除去されることによりソルダーレジスト層200の高さを低くすることができる。ソルダーレジスト層200の高さが低くなることにより、第1金属ポスト300の無電解メッキ層310が外部に露出される。   Referring to FIG. 19, the height of the solder resist layer 200 is reduced. The solder resist layer 200 can be lowered in height by being partially removed by a method such as desmear or descum. The reduced height of the solder resist layer 200 exposes the electroless plating layer 310 of the first metal post 300 to the outside.

図20を参照すると、リフロー工程を経て、第2金属ポスト400の上面が上に膨らんだ曲面となり、第2金属ポスト400の一部が無電解メッキ層310上へ水平方向にフローされる。結果的に、無電解メッキ層310は、第2金属ポスト400の側面の一部をカバーし、第2金属ポスト400の一部は、無電解メッキ層310上に位置することになる。   Referring to FIG. 20, after the reflow process, the upper surface of the second metal post 400 is curved upward, and a part of the second metal post 400 flows horizontally onto the electroless plating layer 310. As a result, the electroless plating layer 310 covers a portion of the side surface of the second metal post 400, and a portion of the second metal post 400 is located on the electroless plating layer 310.

一方、本実施例では、ソルダーレジストの開口部210の横断面積(幅)が上面から下面に行くほど小さくなり、第1金属ポスト300の横断面積(幅)も上面から下面に行くほど小さくなる。   On the other hand, in the present embodiment, the cross-sectional area (width) of the opening 210 of the solder resist becomes smaller as it goes from the upper surface to the lower surface, and the cross-sectional area (width) of the first metal post 300 becomes smaller as it goes from the upper surface to the lower surface.

図21から図27は、本発明の第3実施例に係るプリント回路基板の製造方法を示す図である。   21 to 27 are views showing a method of manufacturing a printed circuit board according to the third embodiment of the present invention.

図21を参照すると、絶縁層100上に最外層回路120'及び金属パッド110が形成され、絶縁層100上に最外層回路120'及び金属パッド110をカバーするソルダーレジスト層200が積層される。また、ソルダーレジスト層200には開口部210が形成される。ソルダーレジスト層200はネガ型の感光性であり、開口部210はフォトリソグラフィ工程の露光及び現像工程により形成できる。開口部210は、金属パッド110上に形成され、開口部210を介して金属パッド110の少なくとも一部が露出可能となる。   Referring to FIG. 21, the outermost circuit 120 ′ and the metal pad 110 are formed on the insulating layer 100, and the solder resist layer 200 covering the outermost circuit 120 ′ and the metal pad 110 is stacked on the insulating layer 100. Also, an opening 210 is formed in the solder resist layer 200. The solder resist layer 200 is negative photosensitive, and the opening 210 can be formed by the exposure and development steps of the photolithography step. The opening 210 is formed on the metal pad 110, and at least a portion of the metal pad 110 can be exposed through the opening 210.

開口部210は上面から下面に行くほどその横断面積及び幅が増加する。この開口部210の形状は、露光に使用する光の波長を調整することにより実現可能である。例えば、露光に使用する光の波長は、加工面にて吸収が最も大きいものであり得る。具体的に、一般的な光は、加工面での吸収率が高くて加工面にて光反応を活発に起こすI−line、これに対して、加工面にて光反応を少なく起こすH−line等の波長からなり、本実施例において露光に使用する光の主波長は、I−lineに含まれるものであることができる。   The cross-sectional area and width of the opening 210 increase from the top to the bottom. The shape of the opening 210 can be realized by adjusting the wavelength of light used for exposure. For example, the wavelength of light used for exposure may be the one with the largest absorption at the processing surface. Specifically, general light has high absorptivity on the processing surface, and I-line actively causes photoreaction on the processing surface, whereas H-line causes less photoreaction on the processing surface. And the main wavelength of light used for exposure in this embodiment can be included in I-line.

図22を参照すると、開口部210の内部及びソルダーレジスト層200上に無電解メッキ層Sが形成される。無電解メッキ層Sは、無電解メッキにより2μm以下の厚さに形成可能であり、銅等の単層、チタン及び銅等の二重層で形成可能である。   Referring to FIG. 22, an electroless plating layer S is formed on the inside of the opening 210 and on the solder resist layer 200. The electroless plating layer S can be formed to a thickness of 2 μm or less by electroless plating, and can be formed of a single layer such as copper or a double layer such as titanium and copper.

図23を参照すると、開口部210内に第1金属ポスト300を形成するための電解メッキ層Pが形成される。すなわち、第1金属ポスト300は無電解メッキ層Sを引込線とする電解メッキ層Pにより形成される。第1金属ポスト300の高さは、ソルダーレジスト層200の高さより低く形成される。   Referring to FIG. 23, an electrolytic plating layer P for forming the first metal post 300 in the opening 210 is formed. That is, the first metal post 300 is formed of an electrolytic plating layer P using the electroless plating layer S as a lead-in wire. The height of the first metal post 300 may be lower than the height of the solder resist layer 200.

図24を参照すると、第1金属ポスト300の電解メッキ層P上に第2金属ポスト400が形成される。第2金属ポスト400も無電解メッキ層Sを引込線とする電解メッキにより形成可能である。第2金属ポスト400はソルダーレジスト層200の高さを超えないように形成できる。   Referring to FIG. 24, a second metal post 400 is formed on the electrolytic plated layer P of the first metal post 300. The second metal post 400 can also be formed by electrolytic plating using the electroless plating layer S as a lead-in wire. The second metal post 400 can be formed not to exceed the height of the solder resist layer 200.

図25を参照すると、ソルダーレジスト層200上に形成された無電解メッキ層Sが除去される。無電解メッキ層Sは、エッチングにより除去できる。ここで、残留する無電解メッキ層310は、第2金属ポスト400の側面をカバーする。   Referring to FIG. 25, the electroless plating layer S formed on the solder resist layer 200 is removed. The electroless plating layer S can be removed by etching. Here, the remaining electroless plating layer 310 covers the side surface of the second metal post 400.

図26を参照すると、ソルダーレジスト層200の高さが低くなる。ソルダーレジスト層200はデスミアまたはデスカム等の方式で一部除去することによりソルダーレジスト層200の高さを低くすることができる。ソルダーレジスト層200の高さが低くなることにより、第1金属ポスト300の無電解メッキ層310が外部に露出される。   Referring to FIG. 26, the height of the solder resist layer 200 is reduced. The height of the solder resist layer 200 can be lowered by partially removing the solder resist layer 200 by a method such as desmear or descum. The reduced height of the solder resist layer 200 exposes the electroless plating layer 310 of the first metal post 300 to the outside.

図27を参照すると、リフロー工程を経て、第2金属ポスト400の上面が上に膨らんだ曲面となり、第2金属ポスト400の一部が無電解メッキ層310上へ水平方向にフローされる。結果的に、無電解メッキ層310は第2金属ポスト400の側面の一部をカバーし、第2金属ポスト400の一部は無電解メッキ層310上に位置することになる。   Referring to FIG. 27, after the reflow process, the upper surface of the second metal post 400 is curved upward and a portion of the second metal post 400 flows horizontally onto the electroless plating layer 310. As a result, the electroless plating layer 310 covers a portion of the side surface of the second metal post 400, and a portion of the second metal post 400 is located on the electroless plating layer 310.

一方、本実施例では、ソルダーレジストの開口部210の横断面積(幅)が上面から下面に行くほど大きくなり、第1金属ポスト300の横断面積(幅)も上面から下面に行くほど大きくなる。   On the other hand, in the present embodiment, the cross-sectional area (width) of the opening 210 of the solder resist increases from the upper surface to the lower surface, and the cross-sectional area (width) of the first metal post 300 also increases from the upper surface to the lower surface.

図28から図34は、本発明の第4実施例に係るプリント回路基板の製造方法を示す図である。   FIGS. 28 to 34 are views showing a method of manufacturing a printed circuit board according to the fourth embodiment of the present invention.

図28を参照すると、絶縁層100上に最外層回路120'及び金属パッド110が形成され、絶縁層100上に最外層回路120'及び金属パッド110をカバーするソルダーレジスト層200が積層される。また、ソルダーレジスト層200には開口部210が形成される。ソルダーレジスト層200はネガ型の感光性であり、開口部210はフォトリソグラフィ工程の露光及び現像工程により形成することができる。開口部210は金属パッド110上に形成され、開口部210を介して金属パッド110の少なくとも一部が露出可能となる。   Referring to FIG. 28, the outermost circuit 120 ′ and the metal pad 110 are formed on the insulating layer 100, and the solder resist layer 200 covering the outermost circuit 120 ′ and the metal pad 110 is stacked on the insulating layer 100. Also, an opening 210 is formed in the solder resist layer 200. The solder resist layer 200 is negative photosensitive, and the opening 210 can be formed by the exposure and development steps of the photolithography step. The opening 210 is formed on the metal pad 110, and at least a portion of the metal pad 110 can be exposed through the opening 210.

開口部210は上面から下面に行くほどその横断面積と幅が増加してから減少する。この開口部210の形状は、露光に使用する光の波長を調整することにより実現可能である。   The openings 210 increase and decrease in cross-sectional area and width from the top to the bottom. The shape of the opening 210 can be realized by adjusting the wavelength of light used for exposure.

例えば、光の波長を特定地点で変更するか、ソルダーレジスト層200の中間地点で光反応を少なく起こす波長の光を使用することができる。または、加工面にて光反応を活発に起こすI−line及び加工面にて光反応を少なく起こすH−lineのそれぞれに含まれる波長が約1:1の割合で混合されたものを使用することができる。   For example, the wavelength of light may be changed at a specific point, or light of a wavelength that causes less light reaction at an intermediate point of the solder resist layer 200 may be used. Alternatively, use a mixture in which the wavelengths included in each of the I-line that causes photoreaction to be active on the processing surface and the H-line that causes less photoreaction on the processing surface are approximately 1: 1. Can.

または、波長による光吸収率が互いに異なる2つのソルダーレジスト層200を用いることにより、上記の開口部210の形状を実現することができる。   Alternatively, the shape of the opening 210 can be realized by using two solder resist layers 200 having different light absorptances depending on wavelengths.

図29を参照すると、開口部210の内部及びソルダーレジスト層200上に無電解メッキ層Sが形成される。無電解メッキ層Sは無電解メッキにより2μm以下の厚さに形成可能であり、銅等の単層、チタン及び銅等の二重層に形成可能である。   Referring to FIG. 29, an electroless plating layer S is formed on the inside of the opening 210 and on the solder resist layer 200. The electroless plating layer S can be formed to a thickness of 2 μm or less by electroless plating, and can be formed to a single layer such as copper or a double layer such as titanium and copper.

図30を参照すると、開口部210内に第1金属ポスト300を形成するための電解メッキ層Pが形成される。すなわち、第1金属ポスト300は無電解メッキ層Sを引込線とする電解メッキ層Pにより形成される。第1金属ポスト300の高さは、ソルダーレジスト層200の高さより低く形成される。   Referring to FIG. 30, an electrolytic plating layer P for forming the first metal post 300 in the opening 210 is formed. That is, the first metal post 300 is formed of an electrolytic plating layer P using the electroless plating layer S as a lead-in wire. The height of the first metal post 300 may be lower than the height of the solder resist layer 200.

図31を参照すると、第1金属ポスト300の電解メッキ層P上に第2金属ポスト400が形成される。第2金属ポスト400も無電解メッキ層Sを引込線とする電解メッキにより形成可能である。第2金属ポスト400はソルダーレジスト層200の高さを超えないように形成できる。   Referring to FIG. 31, a second metal post 400 is formed on the electrolytic plated layer P of the first metal post 300. The second metal post 400 can also be formed by electrolytic plating using the electroless plating layer S as a lead-in wire. The second metal post 400 can be formed not to exceed the height of the solder resist layer 200.

図32を参照すると、ソルダーレジスト層200上に形成された無電解メッキ層Sが除去される。無電解メッキ層Sはエッチングにより除去できる。ここで、残留する無電解メッキ層310は第2金属ポスト400の側面をカバーする。   Referring to FIG. 32, the electroless plating layer S formed on the solder resist layer 200 is removed. The electroless plating layer S can be removed by etching. Here, the remaining electroless plating layer 310 covers the side surface of the second metal post 400.

図33を参照すると、ソルダーレジスト層200の高さが低くなる。ソルダーレジスト層200はデスミアまたはデスカム等の方式で一部除去することによりソルダーレジスト層200の高さを低くすることができる。ソルダーレジスト層200の高さが低くなることにより、第1金属ポスト300の無電解メッキ層310が外部に露出される。   Referring to FIG. 33, the height of the solder resist layer 200 is reduced. The height of the solder resist layer 200 can be lowered by partially removing the solder resist layer 200 by a method such as desmear or descum. The reduced height of the solder resist layer 200 exposes the electroless plating layer 310 of the first metal post 300 to the outside.

デスミアまたはデスカム処理されたソルダーレジスト層200の高さは、第1金属ポスト300の横断面積が最も大きい地点(変曲地点)まで低くなることができるが、これに限定されず、最終的なソルダーレジスト層200の高さは第1金属ポスト300の横断面積が最も大きい地点よりも高いか低くてもよい。   The height of the desmeared or descumed solder resist layer 200 can be lowered to the point where the cross sectional area of the first metal post 300 is the largest (inflection point), but is not limited thereto, and the final solder The height of the resist layer 200 may be higher or lower than the point where the cross sectional area of the first metal post 300 is the largest.

図34を参照すると、リフロー工程を経て、第2金属ポスト400の上面が上に膨らんだ曲面となり、第2金属ポスト400の一部が無電解メッキ層310上へ水平方向にフローされる。結果的に、無電解メッキ層310は第2金属ポスト400の側面の一部をカバーし、第2金属ポスト400の一部は無電解メッキ層310上に位置することになる。   Referring to FIG. 34, after the reflow process, the upper surface of the second metal post 400 is curved upward and a part of the second metal post 400 flows horizontally onto the electroless plating layer 310. As a result, the electroless plating layer 310 covers a portion of the side surface of the second metal post 400, and a portion of the second metal post 400 is located on the electroless plating layer 310.

一方、本実施例では、ソルダーレジストの開口部210の横断面積(幅)が上面から下面に行くほど大きくなってから小さくなり, 第1金属ポスト300の横断面積(幅)も 上面から下面に行くほど大きくなってから小さくなる。   On the other hand, in the present embodiment, the cross-sectional area (width) of the opening 210 of the solder resist becomes larger as it goes from the upper surface to the lower surface and then becomes smaller. The cross-sectional area (width) of the first metal post 300 also goes from the upper surface to the lower surface. It becomes smaller and then becomes smaller.

図35から図41は、本発明の第5実施例に係るプリント回路基板の製造方法を示す図である。   35 to 41 are views showing a method of manufacturing a printed circuit board according to the fifth embodiment of the present invention.

図35を参照すると、絶縁層100上に最外層回路120'及び金属パッド110が形成され、絶縁層100上に最外層回路120'及び金属パッド110をカバーするソルダーレジスト層200が積層される。また、ソルダーレジスト層200には開口部210が形成される。ソルダーレジスト層200はネガ型の感光性であり、開口部210はフォトリソグラフィ工程の露光及び現像工程により形成可能である。開口部210は金属パッド110上に形成され、開口部210を介して金属パッド110の少なくとも一部が露出可能となる。   Referring to FIG. 35, the outermost layer circuit 120 ′ and the metal pad 110 are formed on the insulating layer 100, and the solder resist layer 200 covering the outermost layer circuit 120 ′ and the metal pad 110 is stacked on the insulating layer 100. Also, an opening 210 is formed in the solder resist layer 200. The solder resist layer 200 is negative photosensitive, and the opening 210 can be formed by the exposure and development steps of a photolithography step. The opening 210 is formed on the metal pad 110, and at least a portion of the metal pad 110 can be exposed through the opening 210.

図35には、開口部210が上面から下面までその横断面積及び幅が一定に示されているが、この形状に限定されず、上述の第2実施例から第4実施例で説明した開口部210の形状に代替可能である。   In FIG. 35, the cross-sectional area and width of the opening 210 are shown constant from the upper surface to the lower surface, but the present invention is not limited to this shape, and the opening described in the second to fourth embodiments described above The shape of 210 can be substituted.

図36を参照すると、開口部210の内部及びソルダーレジスト層200上に無電解メッキ層Sが形成される。無電解メッキ層Sは無電解メッキにより2μm以下の厚さに形成可能であり、銅等の単層、チタン及び銅等の二重層に形成可能である。   Referring to FIG. 36, an electroless plating layer S is formed on the inside of the opening 210 and on the solder resist layer 200. The electroless plating layer S can be formed to a thickness of 2 μm or less by electroless plating, and can be formed to a single layer such as copper or a double layer such as titanium and copper.

図37を参照すると、開口部210内に第1金属ポスト300を形成するための電解メッキ層Pが形成される。すなわち、第1金属ポスト300は無電解メッキ層Sを引込線とする電解メッキ層Pにより形成される。電解メッキ層Pは、ソルダーレジスト層200の高さよりも高く形成される。   Referring to FIG. 37, an electrolytic plating layer P for forming the first metal post 300 in the opening 210 is formed. That is, the first metal post 300 is formed of an electrolytic plating layer P using the electroless plating layer S as a lead-in wire. The electrolytic plating layer P is formed to be higher than the height of the solder resist layer 200.

図38を参照すると、第1金属ポスト300の電解メッキ層P上に第2金属ポスト400が形成される。第2金属ポスト400も無電解メッキ層Sを引込線とする電解メッキにより形成可能である。第2金属ポスト400はソルダーレジスト層200の高さよりも高く形成されることができる。   Referring to FIG. 38, a second metal post 400 is formed on the electrolytic plated layer P of the first metal post 300. The second metal post 400 can also be formed by electrolytic plating using the electroless plating layer S as a lead-in wire. The second metal post 400 may be formed to be higher than the height of the solder resist layer 200.

図39を参照すると、ソルダーレジスト層200上に形成された無電解メッキ層Sが除去される。無電解メッキ層Sはエッチングにより除去できる。   Referring to FIG. 39, the electroless plating layer S formed on the solder resist layer 200 is removed. The electroless plating layer S can be removed by etching.

図40を参照すると、ソルダーレジスト層200の高さが低くなる。ソルダーレジスト層200は、デスミアまたはデスカム等の方式で一部除去することによりソルダーレジスト層200の高さを低くすることができる。ソルダーレジスト層200の高さが低くなることにより、第1金属ポスト300の無電解メッキ層310が外部に露出される。また、第2金属ポスト400の側面も外部に露出される。   Referring to FIG. 40, the height of the solder resist layer 200 is reduced. The height of the solder resist layer 200 can be lowered by partially removing the solder resist layer 200 by a method such as desmear or descum. The reduced height of the solder resist layer 200 exposes the electroless plating layer 310 of the first metal post 300 to the outside. In addition, the side surface of the second metal post 400 is also exposed to the outside.

図41を参照すると、リフロー工程を経て、第2金属ポスト400の上面が上に膨らんだ曲面となり、第2金属ポスト400が無電解メッキ層310上へ水平方向にフローされる。   Referring to FIG. 41, after the reflow process, the upper surface of the second metal post 400 is curved upward and the second metal post 400 flows horizontally onto the electroless plating layer 310.

本実施例では、無電解メッキ層310が第2金属ポスト400の側面をカバーせず、第2金属ポスト400全体は無電解メッキ層310よりも突出して形成される。   In the present embodiment, the electroless plating layer 310 does not cover the side surface of the second metal post 400, and the entire second metal post 400 is formed to project beyond the electroless plating layer 310.

以上、本発明の実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。   While the embodiments of the present invention have been described above, addition of, or modifications to, components can be made without departing from the concept of the present invention as set forth in the appended claims by those skilled in the art. The present invention can be variously modified and changed by deleting or adding, and so forth, which may be included within the scope of the present invention.

100、100'、100'' 絶縁層
110 金属パッド
120、120' 回路
130 ビア
200、200' ソルダーレジスト層
210 開口部
300 第1金属ポスト
310 無電解メッキ層
400 第2金属ポスト
500 ソルダーボール
100, 100 ', 100''insulating layer 110 metal pad 120, 120' circuit 130 via 200, 200 'solder resist layer 210 opening 300 first metal post 310 electroless plating layer 400 second metal post 500 solder ball

Claims (17)

絶縁層上に形成された金属パッドと、
前記金属パッドの少なくとも一部を露出する開口部を備え、前記絶縁層上に積層されるソルダーレジスト層と、
前記開口部内の前記金属パッド上に形成され、上面が前記ソルダーレジスト層の表面の上に突出する第1金属ポストと、を含み、
前記第1金属ポストの側面全体及び下面に無電解メッキ層が形成されたプリント回路基板。
A metal pad formed on the insulating layer,
A solder resist layer provided with an opening exposing at least a part of the metal pad, and laminated on the insulating layer;
And a first metal post formed on the metal pad in the opening, the upper surface of which protrudes above the surface of the solder resist layer,
The printed circuit board in which the electroless plating layer was formed in the whole side and lower surface of the said 1st metal post.
前記第1金属ポスト上に形成される第2金属ポストをさらに含み、
前記第2金属ポストを形成する金属の溶融点が第1金属ポストを形成する金属の溶融点よりも低い請求項1に記載のプリント回路基板。
And a second metal post formed on the first metal post,
The printed circuit board according to claim 1, wherein the melting point of the metal forming the second metal post is lower than the melting point of the metal forming the first metal post.
前記無電解メッキ層は、前記第2金属ポストの側面の少なくとも一部に延在する請求項2に記載のプリント回路基板。   The printed circuit board according to claim 2, wherein the electroless plating layer extends on at least a part of the side surface of the second metal post. 前記第2金属ポストの一部は前記無電解メッキ層上に形成される請求項2または3に記載のプリント回路基板。   The printed circuit board according to claim 2, wherein a part of the second metal post is formed on the electroless plating layer. 前記ソルダーレジスト層は、前記第1金属ポストの側面に形成された前記無電解メッキ層と接触する請求項1から4のいずれか一項に記載のプリント回路基板。   The printed circuit board according to any one of claims 1 to 4, wherein the solder resist layer is in contact with the electroless plating layer formed on the side surface of the first metal post. 前記第1金属ポストの下面の幅は、前記金属パッドの幅よりも小さい請求項1から5のいずれか一項に記載のプリント回路基板。   The printed circuit board according to any one of claims 1 to 5, wherein the width of the lower surface of the first metal post is smaller than the width of the metal pad. 前記第1金属ポストの横断面積は、前記第1金属ポストの上面から下面に行くほど小さくなる請求項6に記載のプリント回路基板。   The printed circuit board of claim 6, wherein a cross-sectional area of the first metal post decreases from the top surface to the bottom surface of the first metal post. 前記第1金属ポストの上面の面積は、前記金属パッドの横断面積以上である請求項7に記載のプリント回路基板。   The printed circuit board according to claim 7, wherein an area of a top surface of the first metal post is equal to or larger than a cross sectional area of the metal pad. 前記第1金属ポストの横断面積は、前記第1金属ポストの上面から下面に行くほど大きくなる請求項6に記載のプリント回路基板。   The printed circuit board according to claim 6, wherein the cross-sectional area of the first metal post increases from the top surface to the bottom surface of the first metal post. 前記第1金属ポストの横断面積は、前記第1金属ポストの上面から下面に行くほど大きくなってから小さくなる請求項6に記載のプリント回路基板。   7. The printed circuit board according to claim 6, wherein the cross-sectional area of the first metal post increases from the upper surface to the lower surface of the first metal post. 前記第1金属ポストの横断面積は、前記第1金属ポストの上面から前記ソルダーレジスト層の表面に行くほど大きくなり、前記ソルダーレジスト層の表面から前記第1金属ポストの下面に行くほど小さくなる請求項10に記載のプリント回路基板。   The cross-sectional area of the first metal post increases from the upper surface of the first metal post to the surface of the solder resist layer, and decreases as the surface of the solder resist layer goes to the lower surface of the first metal post. 11. The printed circuit board according to claim 10. 前記ソルダーレジスト層の表面においての前記第1金属ポストの幅は、前記金属パッドの幅以上である請求項10または11に記載のプリント回路基板。   The printed circuit board according to claim 10, wherein a width of the first metal post on a surface of the solder resist layer is equal to or more than a width of the metal pad. 前記第1金属ポストは、上面で横断面積の最小値を有する請求項10から12のいずれか一項に記載のプリント回路基板。   The printed circuit board according to any one of claims 10 to 12, wherein the first metal post has a minimum value of the cross-sectional area at the top surface. 前記第1金属ポストの横断面積は、前記第1金属ポストの上面から下面まで一定である請求項6に記載のプリント回路基板。   The printed circuit board of claim 6, wherein a cross-sectional area of the first metal post is constant from the top surface to the bottom surface of the first metal post. 前記第2金属ポストの上面は、上に膨らんだ曲面を含む請求項2から4のいずれか一項に記載のプリント回路基板。   The printed circuit board according to any one of claims 2 to 4, wherein the upper surface of the second metal post includes an upwardly curved curved surface. 前記ソルダーレジスト層の表面に対する前記第1金属ポストの側面の傾きは、0よりも大きい請求項1から15のいずれか一項に記載のプリント回路基板。   The printed circuit board according to any one of claims 1 to 15, wherein the inclination of the side surface of the first metal post with respect to the surface of the solder resist layer is larger than zero. 前記第1金属ポストの周辺領域においての前記ソルダーレジスト層の高さは、他の領域の前記ソルダーレジスト層の高さよりも大きい請求項1から16のいずれか一項に記載のプリント回路基板。   The printed circuit board according to any one of claims 1 to 16, wherein the height of the solder resist layer in the peripheral region of the first metal post is larger than the height of the solder resist layer in other regions.
JP2018139460A 2017-10-25 2018-07-25 Printed circuit board Pending JP2019080042A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170139526A KR20190046214A (en) 2017-10-25 2017-10-25 Printed circuit board
KR10-2017-0139526 2017-10-25

Publications (1)

Publication Number Publication Date
JP2019080042A true JP2019080042A (en) 2019-05-23

Family

ID=66628166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018139460A Pending JP2019080042A (en) 2017-10-25 2018-07-25 Printed circuit board

Country Status (3)

Country Link
JP (1) JP2019080042A (en)
KR (1) KR20190046214A (en)
TW (1) TWI812628B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021039979A (en) * 2019-08-30 2021-03-11 イビデン株式会社 Printed wiring board and its manufacturing method
JP2022015758A (en) * 2020-07-09 2022-01-21 イビデン株式会社 Wiring board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230095591A (en) 2021-12-22 2023-06-29 삼성전기주식회사 Printed Circuit Board
CN115348749B (en) * 2022-08-12 2025-04-25 深圳市景旺电子股份有限公司 Method for manufacturing solder mask layer of circuit board, method for surface treatment of circuit board and circuit board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013534367A (en) * 2010-08-02 2013-09-02 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Method for forming solder deposits and non-molten bumps on a substrate
US20140000947A1 (en) * 2010-12-24 2014-01-02 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
JP2014078551A (en) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd Wiring board, wiring board manufacturing method
JP2016157821A (en) * 2015-02-24 2016-09-01 味の素株式会社 Circuit board and method of manufacturing the same
JP2017152477A (en) * 2016-02-23 2017-08-31 イビデン株式会社 Printed-wiring board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6081044B2 (en) 2010-09-16 2017-02-15 富士通株式会社 Manufacturing method of package substrate unit
JP5800674B2 (en) * 2011-10-25 2015-10-28 日本特殊陶業株式会社 Wiring board and manufacturing method thereof
US9633965B2 (en) * 2014-08-08 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013534367A (en) * 2010-08-02 2013-09-02 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Method for forming solder deposits and non-molten bumps on a substrate
US20140000947A1 (en) * 2010-12-24 2014-01-02 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
JP2014078551A (en) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd Wiring board, wiring board manufacturing method
JP2016157821A (en) * 2015-02-24 2016-09-01 味の素株式会社 Circuit board and method of manufacturing the same
JP2017152477A (en) * 2016-02-23 2017-08-31 イビデン株式会社 Printed-wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021039979A (en) * 2019-08-30 2021-03-11 イビデン株式会社 Printed wiring board and its manufacturing method
JP7411354B2 (en) 2019-08-30 2024-01-11 イビデン株式会社 Printed wiring board and its manufacturing method
JP2022015758A (en) * 2020-07-09 2022-01-21 イビデン株式会社 Wiring board

Also Published As

Publication number Publication date
TWI812628B (en) 2023-08-21
KR20190046214A (en) 2019-05-07
TW201933958A (en) 2019-08-16

Similar Documents

Publication Publication Date Title
KR102212827B1 (en) Pcb, package substrate and a manufacturing method thereof
TWI381785B (en) Wiring board and manufacturing method thereof, semiconductor package and manufacturing method thereof
US8209856B2 (en) Printed wiring board and method for manufacturing the same
KR102237870B1 (en) Printed Circuit Board and Manufacturing Method thereof and Semiconductor Package Using the Same
CN104718802B (en) Printed circuit board and manufacturing methods
JP6775391B2 (en) Wiring board and its manufacturing method
US9578743B2 (en) Circuit board
JP5559023B2 (en) Wiring board and manufacturing method thereof
JP2019080042A (en) Printed circuit board
KR20110039337A (en) Microelectronic Interconnect Devices with Reduced Conductor Space
JP7358715B2 (en) printed circuit board
US9380712B2 (en) Wiring substrate and semiconductor device
KR20120067310A (en) Wiring board
JP2012142557A (en) Wiring board and manufacturing method thereof
CN111385970A (en) Circuit board structure and manufacturing method thereof
JP6473002B2 (en) Printed wiring board with bumps
JP2008192878A (en) Multilayer wiring board and manufacturing method thereof
US20220013455A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP2019197853A (en) Wiring board and manufacturing method of the same
JP7214951B2 (en) printed circuit board
JP2017152477A (en) Printed-wiring board
JP4429435B2 (en) Bumped double-layer circuit tape carrier and manufacturing method thereof
JP2017045923A (en) Printed wiring board with bump, and manufacturing method thereof
KR20190046505A (en) Printed circuit board
KR20160032524A (en) Printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230117