[go: up one dir, main page]

JP2019064859A - Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor - Google Patents

Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor Download PDF

Info

Publication number
JP2019064859A
JP2019064859A JP2017191183A JP2017191183A JP2019064859A JP 2019064859 A JP2019064859 A JP 2019064859A JP 2017191183 A JP2017191183 A JP 2017191183A JP 2017191183 A JP2017191183 A JP 2017191183A JP 2019064859 A JP2019064859 A JP 2019064859A
Authority
JP
Japan
Prior art keywords
thin film
sintered body
oxide
rare earth
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017191183A
Other languages
Japanese (ja)
Other versions
JP6858107B2 (en
Inventor
井上 一吉
Kazuyoshi Inoue
一吉 井上
雅敏 柴田
Masatoshi Shibata
雅敏 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2017191183A priority Critical patent/JP6858107B2/en
Publication of JP2019064859A publication Critical patent/JP2019064859A/en
Application granted granted Critical
Publication of JP6858107B2 publication Critical patent/JP6858107B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】軽希土類元素を添加した場合で、強度を確保でき、TFT性能に優れた非晶質酸化物半導体薄膜を成膜できる酸化物焼結体及びスパッタリングターゲットの提供。【解決手段】In元素、Zn元素、Sn元素及び軽希土類元素(LREE:Xと記載する)の原子比が式(1)〜(4)を満たし、In2O3で表されるビックスバイト構造を主成分としてなる酸化物焼結体。0.55≦In/(In+Sn+Zn)≦0.90・・・(1)、0.05≦Sn/(In+Sn+Zn)≦0.25・・・(2)、0.05≦Zn/(In+Sn+Zn)≦0.20・・・(3)、0.05≦X/(In+Sn+Zn+X)≦0.25・・・(4)。ただし、軽希土類元素は、La、Nd、Sm、およびEuから選ばれる1種以上の元素である。【選択図】なしPROBLEM TO BE SOLVED: To provide an oxide sintered body and a sputtering target capable of forming an amorphous oxide semiconductor thin film having excellent TFT performance and ensuring strength when a light rare earth element is added. SOLUTION: The atomic ratios of In element, Zn element, Sn element and light rare earth element (hereinafter referred to as LREE: X) satisfy the formulas (1) to (4), and the main component is a big bite structure represented by In2O3. Oxide sintered body. 0.55 ≤ In / (In + Sn + Zn) ≤ 0.90 ... (1), 0.05 ≤ Sn / (In + Sn + Zn) ≤ 0.25 ... (2), 0.05 ≤ Zn / (In + Sn + Zn) ≤ 0.20 ... (3), 0.05 ≦ X / (In + Sn + Zn + X) ≦ 0.25 ... (4). However, the light rare earth element is one or more elements selected from La, Nd, Sm, and Eu. [Selection diagram] None

Description

本発明は、酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタに関する。   The present invention relates to an oxide sintered body, a sputtering target, an amorphous oxide semiconductor thin film, and a thin film transistor.

薄膜トランジスタに用いられる非晶質酸化物半導体は、汎用の非晶質シリコン(a−Si)に比べて高いキャリヤ移動度を有し、光学バンドギャップが大きく、低温で成膜できる。そのため大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。   An amorphous oxide semiconductor used for a thin film transistor has higher carrier mobility than general-purpose amorphous silicon (a-Si), has a large optical band gap, and can be formed at a low temperature. Therefore, the application to the next-generation display in which large size, high resolution, and high speed driving are required, resin substrate with low heat resistance, etc. is expected.

非晶質酸化物半導体薄膜の形成には、スパッタリング法が好適に用いられる。これは、スパッタリング法で形成された薄膜は、イオンプレーティング法、真空蒸着法、または電子ビーム蒸着法で形成された薄膜に比べ、膜面方向(膜面内)の成分組成、膜厚等の均一性に優れるからである。また、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。   Sputtering is preferably used to form the amorphous oxide semiconductor thin film. The thin film formed by the sputtering method has a component composition in the film surface direction (in the film surface), a film thickness, etc. as compared with the thin film formed by the ion plating method, the vacuum evaporation method or the electron beam evaporation method. It is because it is excellent in uniformity. Moreover, it is because the thin film of the component composition same as a sputtering target can be formed.

酸化物半導体のなかでも、インジウム、亜鉛、スズ、および酸素からなるアモルファス酸化物半導体(In−Sn−Zn−O、以下「ITZO」と略記する)は、酸化物半導体の原料としては安価な亜鉛やスズを用いて、比較的高いキャリヤ移動度と蓚酸等の有機酸でのエッチングレートを実現でき、かつ、金属配線のエッチング液であるリン酸・酢酸・硝酸の混酸に対して溶解せず、金属配線と酸化物半導体膜の選択エッチングが可能なため、注目されている。   Among oxide semiconductors, amorphous oxide semiconductors (In-Sn-Zn-O, hereinafter abbreviated as "ITZO") consisting of indium, zinc, tin and oxygen are inexpensive zinc as a raw material of oxide semiconductors. And tin can realize relatively high carrier mobility and etching rate with organic acids such as boric acid, and it does not dissolve in mixed acid of phosphoric acid, acetic acid and nitric acid which is an etching solution for metal wiring. Attention is focused on the possibility of selective etching of metal wirings and oxide semiconductor films.

特許文献1には、インジウム、亜鉛、スズから選ばれる1種以上の金属を成分として含むスパッタリングターゲットであって、第三成分としてハフニウム、タンタル、ビスマス、またはランタノイド系金属からなる群から選ばれる少なくとも1種以上の金属を含むことを特徴とするスパッタリングターゲットに関することが記載されている。このターゲットは、透明導電膜を得るのに好適に使用されることが記載されている。   Patent Document 1 discloses a sputtering target containing at least one metal selected from indium, zinc and tin as a component, and at least selected from the group consisting of hafnium, tantalum, bismuth, or a lanthanoid metal as a third component. It is described that the sputtering target is characterized in that it contains one or more metals. It is described that this target is suitably used to obtain a transparent conductive film.

特許文献2には、InとSmを主成分とする酸化物の焼結体からなり、InSmO3と、酸化インジウムからなる、InSmO3および/またはSn2Sm27を含む酸化物の焼結体に関する記載がある。 Patent Document 2 discloses the sintering of an oxide containing InSmO 3 and / or Sn 2 Sm 2 O 7 consisting of a sintered body of an oxide mainly composed of In and Sm and consisting of InSmO 3 and indium oxide. There is a description about the body.

特許文献3には、In、SnおよびZnに、スパッタリング時の酸素分圧を下げるために、Mg、Si、Al、Sc、Ti,Y、Zr、Hf、Ta、La、NdおよびSmからなる群より選択される1以上の元素を含有させた酸化物焼結体、およびこれを用いたスパッタリングターゲットが記載されている。この焼結体はIn23とZn2SnO4を含む焼結体である。 Patent Document 3 discloses a group consisting of Mg, Si, Al, Sc, Ti, Y, Zr, Hf, Ta, La, Nd and Sm in order to lower the oxygen partial pressure during sputtering to In, Sn and Zn. An oxide sintered body containing one or more selected elements, and a sputtering target using the same are described. This sintered body is a sintered body containing In 2 O 3 and Zn 2 SnO 4 .

特許文献4には、In、Sn、Znを含む酸化物焼結体において、In量を増やしても結晶化しないように、Mg、Al、Ga、Si、Ti、Y、Zr、Hf、Ta、La、Nd、Smから選ばれた元素を添加する旨が記載されている。この酸化物焼結体は、ビックスバイト構造とスピネル構造を含むことが記載されている。   In Patent Document 4, Mg, Al, Ga, Si, Ti, Y, Zr, Hf, Ta, Mg, Al, Ga, Si, Ti, Y, Zr, Hf, Ta, and the like are used in the oxide sintered body containing In, Sn, and Zn so as not to crystallize even if the amount of In is increased. It is described that an element selected from La, Nd, and Sm is added. The oxide sintered body is described to include a bixbite structure and a spinel structure.

特許文献5には、In、Sn、Znを含む酸化物焼結体において、スパッタリング時の割れ防止のために、Hf、Zr、Ti、Y、Nb、Ta、W、Mo、Smから選ばれた元素Xの添加が例示され、In23構造、スピネル構造、X2Sn27構造(パイロクロア構造)、ZnX26より選ばれた1以上の層を含み、抵抗値が2mΩcm以上、50mΩcm以下である焼結体が記載されている。ランタノイド元素については、Smの含有量:Sm/(In+Sn+Zn+Sm)=0.05および0.1のときZn/(In+Sn+Zn+Sm)=0.35および0.3がそれぞれ記載されている。Zn/(In+Sn+Zn)に換算すると0.3超の値になる。
特許文献6には、酸化物半導体を光電変換素子と組み合わせた、固体撮像装置やイメージセンサーについても開示されている。
In Patent Document 5, an oxide sintered body containing In, Sn, and Zn is selected from Hf, Zr, Ti, Y, Nb, Ta, W, Mo, and Sm to prevent cracking during sputtering. The addition of the element X is exemplified, and it has one or more layers selected from In 2 O 3 structure, spinel structure, X 2 Sn 2 O 7 structure (pyrochlore structure), ZnX 2 O 6 and has a resistance value of 2 mΩcm or more The sintered body which is 50 mΩcm or less is described. As for the lanthanoid element, Zn / (In + Sn + Zn + Sm) = 0.35 and 0.3 are described when the Sm content: Sm / (In + Sn + Zn + Sm) = 0.05 and 0.1. When converted to Zn / (In + Sn + Zn), the value exceeds 0.3.
Patent Document 6 also discloses a solid-state imaging device and an image sensor in which an oxide semiconductor is combined with a photoelectric conversion element.

特開2004-68054号公報JP 2004-68054 A 国際公開第2007/010702号International Publication No. 2007/010702 国際公開第2012/153507号International Publication No. 2012/153507 特開2014-111818号公報JP, 2014-111818, A 特開2015-214436号公報JP 2015-214436 A 特開2017−135410号公報JP, 2017-135410, A

しかしながら、特許文献1から特許文献5に記載の技術には、以下の問題があった。
特許文献1に記載のターゲットは、導電膜を得るためのターゲットであり、非晶質酸化物半導体薄膜が得られないという問題があった。
特許文献2に記載のターゲットも、透明導電膜を得るためのターゲットであり、非晶質酸化物半導体薄膜が得られないという問題があった。また、特許文献2に記載のターゲットは亜鉛を含まないため、ITZOに適用できないという問題もあった。
However, the techniques described in Patent Document 1 to Patent Document 5 have the following problems.
The target described in Patent Document 1 is a target for obtaining a conductive film, and has a problem that an amorphous oxide semiconductor thin film can not be obtained.
The target described in Patent Document 2 is also a target for obtaining a transparent conductive film, and there is a problem that an amorphous oxide semiconductor thin film can not be obtained. Moreover, since the target of patent document 2 does not contain zinc, there also existed a problem that it could not apply to ITZO.

特許文献3から特許文献5に記載の技術は、酸化インジウムをベースとするターゲット材に、希土類元素を添加しているが、特にサマリウム元素のような、希土類の中でも原子半径の大きな軽希土類元素を添加すると、酸化インジウムのビックスバイト構造の格子定数が変化し、焼結密度が上がらずターゲット材の強度が低下したり、大パワーでのスパッタリング中に熱応力によりマイクロクラックを発生したり、チッピングを起こして異常放電が発生したりする場合があった。これら現象は成膜された半導体薄膜にも欠陥を発生させ、TFT性能の劣化を引き起こす恐れがあった。
また、特許文献3では、希土類元素の添加量を、金属元素全体の原子比に対して0.048原子比程度しか含有できないという問題があった。特許文献3は亜鉛の含有量が多すぎてエッチングの制御が困難であった。
さらに、特許文献5では、バルク抵抗を下げるために亜鉛を多量に含有させる必要があり、亜鉛の含有量が多すぎてエッチングの制御が困難であった。
また、特許文献6には、CMOSイメージセンサーの転送トランジスタやリセットトランジスタに、酸化物半導体を用いる例が示されており、オフ電流の小さなトランジスタが求められている。
Although the techniques described in Patent Document 3 to Patent Document 5 add a rare earth element to a target material based on indium oxide, a light rare earth element having a large atomic radius among rare earths, such as a samarium element, is particularly used. When it is added, the lattice constant of the bixbite structure of indium oxide changes, the sintering density does not increase, the strength of the target material decreases, or micro cracks occur due to thermal stress during sputtering at high power, or chipping occurs. In some cases, abnormal discharge may occur. These phenomena may also cause defects in the formed semiconductor thin film and cause deterioration of TFT performance.
Moreover, in patent document 3, there existed a problem that the addition amount of rare earth elements can be contained only about 0.048 atomic ratio with respect to the atomic ratio of the whole metal element. In Patent Document 3, the control of etching is difficult because the content of zinc is too large.
Furthermore, in Patent Document 5, it is necessary to contain a large amount of zinc in order to reduce bulk resistance, and the content of zinc is too large, which makes it difficult to control etching.
Further, Patent Document 6 shows an example in which an oxide semiconductor is used for a transfer transistor and a reset transistor of a CMOS image sensor, and a transistor with a small off current is required.

本発明は上記課題に鑑みてなされたものであり、軽希土類元素を添加した場合であっても、強度を確保でき、TFT性能に優れた非晶質酸化物半導体薄膜を成膜できる酸化物焼結体およびスパッタリングターゲットの提供を目的とする。
薄膜トランジスタに用いたときに優れた特性を有する非晶質酸化物半導体薄膜、および当該薄膜を備える薄膜トランジスタを提供することも目的とする。
This invention is made in view of the said subject, and even when it is a case where light rare earth elements are added, intensity | strength can be ensured and the oxide baking which can form into a film the amorphous oxide semiconductor thin film excellent in TFT performance. It aims at provision of a solid body and a sputtering target.
Another object of the present invention is to provide an amorphous oxide semiconductor thin film having excellent characteristics when used for a thin film transistor, and a thin film transistor including the thin film.

本発明によれば、以下の酸化物焼結体が提供される。
[1]In元素、Zn元素、Sn元素および軽希土類元素(LREE:light rare earth element:Xと記載する)の原子比が下記の式(1)から(4)を満たし、In23で表されるビックスバイト構造を主成分としてなることを特徴とする酸化物焼結体。
0.55≦In/(In+Sn+Zn)≦0.90 ・・・(1)
0.05≦Sn/(In+Sn+Zn)≦0.25 ・・・(2)
0.05≦Zn/(In+Sn+Zn)≦0.20 ・・・(3)
0.05≦X/(In+Sn+Zn+X)≦0.25 ・・・(4)
ただし、前記軽希土類元素は、La、Nd、Sm、およびEuから選ばれる1種以上の元素である。
[2]Sn元素の全金属に対する含有量と軽希土類元素の全金属元素に対する含有量の比が、下記式(5)を満たすことを特徴とする[1]に記載の酸化物焼結体。
1.2≦(Sn/全金属元素)/(X/全金属元素)≦3.5 ・・・(5)
[3]In23で表されるビックスバイト構造を主成分とし、さらにパイロクロア構造を含むことを特徴とする[1]または[2]に記載の酸化物焼結体。
[4]前記パイロクロア構造がX2Sn27で表されるパイロクロア構造であることを特徴とする、[3]に記載の酸化物焼結体。
[5]In元素、Zn元素、Sn元素および軽希土類元素を含み、残部が酸素と不可避不純物からなることを特徴とする、[1]から[4]のいずれか一つに記載の酸化物焼結体。
[6]バルク抵抗値が1.4mΩcm以下であることを特徴とする[1]から[5]までのいずれか一つに記載の酸化物焼結体。
According to the present invention, the following oxide sintered body is provided.
[1] The atomic ratio of In element, Zn element, Sn element and light rare earth element (described as LREE: light rare earth element: X) satisfies the following formulas (1) to (4), and In 2 O 3 An oxide sintered body comprising a bixbite structure represented as a main component.
0.55 ≦ In / (In + Sn + Zn) ≦ 0.90 (1)
0.05 ≦ Sn / (In + Sn + Zn) ≦ 0.25 (2)
0.05 ≦ Zn / (In + Sn + Zn) ≦ 0.20 (3)
0.05 ≦ X / (In + Sn + Zn + X) ≦ 0.25 (4)
However, the light rare earth element is one or more elements selected from La, Nd, Sm, and Eu.
[2] The oxide sintered body according to [1], wherein the ratio of the content of Sn element to all metals and the ratio of the content of light rare earth elements to all metals satisfies the following formula (5).
1.2 ≦ (Sn / all metal elements) / (X / all metal elements) ≦ 3.5 (5)
[3] The oxide sintered body according to [1] or [2], which has a bixbite structure represented by In 2 O 3 as a main component and further contains a pyrochlore structure.
[4] The oxide sintered body according to [3], wherein the pyrochlore structure is a pyrochlore structure represented by X 2 Sn 2 O 7 .
[5] The oxide sinter according to any one of [1] to [4], which contains In, Zn, Sn and a light rare earth element, the balance being oxygen and unavoidable impurities. Body.
[6] The oxide sintered body according to any one of [1] to [5], which has a bulk resistance value of 1.4 mΩcm or less.

本発明によれば、以下のスパッタリングターゲットが提供される。
[7][1]から[6]までのいずれか一項に記載の焼結体を備えることを特徴とするスパッタリングターゲット。
According to the present invention, the following sputtering target is provided.
[7] A sputtering target comprising the sintered body according to any one of [1] to [6].

本発明によれば、以下の非晶質酸化物半導体薄膜が提供される。
[8]In元素、Zn元素、Sn元素および軽希土類元素(LREE:light rare earth element:Xと略す)の原子比が下記式(6)から(10)を満たす範囲であることを特徴とする非晶質酸化物半導体薄膜。
0.55≦In/(In+Sn+Zn)≦0.90 ・・・(6)
0.05≦Sn/(In+Sn+Zn)≦0.25 ・・・(7)
0.05≦Zn/(In+Sn+Zn)≦0.20 ・・・(8)
0.05≦X/(In+Sn+Zn+X)≦0.25 ・・・(9)
1.2≦(Sn/全金属元素)/(X/全金属元素)≦3.5 ・・・(10)
ただし、前記軽希土類元素は、La、Nd、Sm、およびEuから選ばれる1種以上の元素である。
[9]In元素、Zn元素、Sn元素および軽希土類元素を含み、残部が酸素と不可避不純物からなることを特徴とする、[8]に記載の非晶質酸化物半導体薄膜。
According to the present invention, the following amorphous oxide semiconductor thin film is provided.
[8] The atomic ratio of In element, Zn element, Sn element and light rare earth element (abbreviated as LREE: light rare earth element: X) is a range satisfying the following formulas (6) to (10) Amorphous oxide semiconductor thin film.
0.55 ≦ In / (In + Sn + Zn) ≦ 0.90 (6)
0.05 ≦ Sn / (In + Sn + Zn) ≦ 0.25 (7)
0.05 ≦ Zn / (In + Sn + Zn) ≦ 0.20 (8)
0.05 ≦ X / (In + Sn + Zn + X) ≦ 0.25 (9)
1.2 ≦ (Sn / all metal elements) / (X / all metal elements) ≦ 3.5 (10)
However, the light rare earth element is one or more elements selected from La, Nd, Sm, and Eu.
[9] The amorphous oxide semiconductor thin film according to [8], containing an In element, a Zn element, a Sn element and a light rare earth element, with the balance being oxygen and unavoidable impurities.

本発明によれば、以下の薄膜トランジスタが提供される。
[10][9]に記載の非晶質酸化物半導体薄膜を備える薄膜トランジスタ。
According to the present invention, the following thin film transistor is provided.
[10] A thin film transistor comprising the amorphous oxide semiconductor thin film according to [9].

本発明によれば、軽希土類元素を添加した場合であっても、強度を確保でき、TFT性能に優れた非晶質半導体薄膜を成膜できる酸化物焼結体およびスパッタリングターゲットを提供できる。
薄膜トランジスタに用いたときに優れた特性を有する非晶質酸化物半導体薄膜、および当該薄膜を備える薄膜トランジスタを提供することもできる。
According to the present invention, even when a light rare earth element is added, it is possible to provide an oxide sintered body and a sputtering target capable of securing strength and capable of forming an amorphous semiconductor thin film excellent in TFT performance.
It is also possible to provide an amorphous oxide semiconductor thin film having excellent properties when used for a thin film transistor, and a thin film transistor provided with the thin film.

本実施形態に係るターゲットの形状を示す斜視図。BRIEF DESCRIPTION OF THE DRAWINGS The perspective view which shows the shape of the target which concerns on this embodiment. 本実施形態に係る薄膜トランジスタを示す縦断面図。FIG. 1 is a longitudinal sectional view showing a thin film transistor according to the present embodiment. 本実施形態に係る薄膜トランジスタを示す縦断面図。FIG. 1 is a longitudinal sectional view showing a thin film transistor according to the present embodiment. 本実施形態に係る薄膜トランジスタを用いた表示装置を示す図であって、(A)は上面図、(B)はVA型液晶表示装置の画素に適用することができる画素回路を示す図、(C)は有機EL素子を用いた表示装置の画素構造を示す図。It is a figure showing a display using thin film transistors concerning this embodiment, and (A) is a top view, (B) is a figure showing a pixel circuit applicable to a pixel of a VA type liquid crystal display, (C Fig. 6 shows a pixel structure of a display device using an organic EL element. 本実施形態に係る薄膜トランジスタを用いた固体撮像素子の画素回路を示す図。FIG. 2 is a view showing a pixel circuit of a solid-state imaging device using a thin film transistor according to the embodiment. 実施例1の酸化物焼結体のXRD回折パターンを示す図であって、上段は実測値、中段および下段は、純物質(ICDD、International Centre for Diffraction Dataに収録された標準物質)の値。It is a figure which shows the XRD diffraction pattern of the oxide sinter of Example 1, Comprising: The upper stage is a measured value, and the middle and lower stages are the values of a pure substance (ICDD, the standard substance contained in International Center for Diffraction Data). 実施例2の酸化物焼結体のXRD回折パターンを示す図であって、上段は実測値、中段および下段は、純物質(ICDD、International Centre for Diffraction Dataに収録された標準物質)の値。It is a figure which shows the XRD diffraction pattern of the oxide sinter of Example 2, Comprising: The upper stage is a measured value, and the middle and lower stages are the values of a pure substance (ICDD, the standard substance contained in International Center for Diffraction Data). 比較例3の酸化物焼結体のXRD回折パターンを示す図であって、上段は実測値、中段および下段は、純物質(ICDD、International Centre for Diffraction Dataに収録された標準物質)の値。It is a figure which shows the XRD diffraction pattern of the oxide sintered compact of the comparative example 3, Comprising: The upper stage is a measured value, and the middle and lower stages are the values of a pure substance (ICDD, standard substance recorded in International Center for Diffraction Data). (A)はガラス基板上に酸化物膜を形成した状態を示す縦断面図、(B)は、(A)に、さらにSiO2膜を形成した状態を示す縦断面図。(A) a longitudinal sectional view showing a state of forming an oxide film on a glass substrate, the (B) is a longitudinal sectional view showing a state in, it is further formed an SiO 2 film (A).

<本発明の背景>
まず、本発明の背景を簡単に説明する。
酸化インジウムをベースとする酸化物焼結体において、軽希土類元素を添加すると、酸化インジウムのビックスバイト構造の格子定数が変化し、焼結密度が上がらずターゲット材の強度が低下することは公知である。
例えば、ターゲット強度を上げるためにはIn含有量を増やす必要があるが、一方で、酸化インジウム、酸化亜鉛、酸化スズをベースとする酸化物半導体において、酸化インジウムの含有量が多くなると、透明導電膜組成となり、半導体化しないことが知られている。
また、薄膜トランジスタの作製において、保護膜または絶縁膜を化学蒸着法(CVD)で形成する際の、加熱等での半導体特性の劣化(CVD耐性)が小さい半導体が求められている。
<Background of the Invention>
First, the background of the present invention will be briefly described.
It is well known that the addition of a light rare earth element to an oxide sintered body based on indium oxide changes the lattice constant of the bixbite structure of indium oxide and the strength of the target material decreases without increasing the sintering density. is there.
For example, in order to increase the target strength, it is necessary to increase the In content, but on the other hand, in the case of an oxide semiconductor based on indium oxide, zinc oxide, and tin oxide, when the content of indium oxide is increased, transparent conductive It is known that it becomes a film composition and does not become semiconductor.
In addition, in the manufacture of thin film transistors, there is a demand for a semiconductor with less deterioration in semiconductor characteristics (CVD resistance) due to heating or the like when forming a protective film or an insulating film by chemical vapor deposition (CVD).

これに対して本発明者らは、軽希土類元素を添加しても強度が確保できる条件がないか、検討した。また、単に強度が確保できるだけでなく、導体化することなしに半導体としての特性に優れた条件がないか、検討した。   On the other hand, the present inventors examined whether there is a condition that the strength can be secured even if the light rare earth element is added. In addition, we examined whether there were conditions not only for securing the strength but also for the characteristics as a semiconductor without conducting.

この際、本発明者らはパイロクロア構造が生成する反応について着目した。パイロクロア構造は、軽希土類元素をXとした場合、X2Sn27で表される構造であるため、添加した軽希土類元素がパイロクロア構造の生成に消費されれば、ビックスバイト構造の構造に影響を与えないと考えたためである。一方で、パイロクロア構造はSnも含むため、Snの添加量の影響も受けると考えた。 Under the present circumstances, the present inventors paid attention to the reaction which a pyrochlore structure produces. Since the pyrochlore structure is a structure represented by X 2 Sn 2 O 7 when the light rare earth element is X, if the added light rare earth element is consumed to form the pyrochlore structure, a bixbite structure is obtained. It is because it thought that it did not affect. On the other hand, since the pyrochlore structure also contains Sn, it was considered to be influenced by the addition amount of Sn.

そこで、本発明者らは、軽希土類元素がパイロクロア構造に消費される条件を検討した。その結果、In元素、Zn元素、Sn元素および軽希土類元素を所定の組成範囲とすること、特にSnの含有量を従来よりも多くすることにより、軽希土類元素がパイロクロア構造に消費され、ビックスバイト構造に影響しない組成範囲を見出した。   Therefore, the present inventors examined the conditions under which the light rare earth element is consumed in the pyrochlore structure. As a result, by setting the In element, the Zn element, the Sn element and the light rare earth element in a predetermined composition range, in particular by increasing the content of Sn more than before, the light rare earth element is consumed in the pyrochlore structure We found a composition range that does not affect the structure.

また、従来は、Sn含有量を増やすと、焼結体のバルク抵抗が大きくなることが知られているが、当該組成範囲では、Snもパイロクロア構造に消費されるため、Snを多くしても、バルク抵抗が非常に低くなることを見出し、本発明をするに至った。
以上が本発明の背景の説明である。
Also, conventionally, it is known that when the Sn content is increased, the bulk resistance of the sintered body is increased, but since Sn is also consumed in the pyrochlore structure in the composition range, even if Sn is increased It has been found that the bulk resistance is very low, and the present invention has been achieved.
The preceding is an explanation of the background of the present invention.

<酸化物焼結体の構造>
次に、本実施形態に係る酸化物焼結体の構造について説明する。
本実施形態に係る酸化物焼結体は、In元素、Zn元素、Sn元素および軽希土類元素(LREE:light rare earth element:Xと記載する)の原子比が下記の式(1)から(4)を満たす。
0.55≦In/(In+Sn+Zn)≦0.90 ・・・(1)
0.05≦Sn/(In+Sn+Zn)≦0.25 ・・・(2)
0.05≦Zn/(In+Sn+Zn)≦0.20 ・・・(3)
0.05≦X/(In+Sn+Zn+X)≦0.25 ・・・(4)
ただし、前記軽希土類元素は、La、Nd、Sm、およびEuから選ばれる1種以上の元素である。
<Structure of oxide sinter>
Next, the structure of the oxide sintered body according to the present embodiment will be described.
In the oxide sintered body according to the present embodiment, the atomic ratio of In element, Zn element, Sn element and light rare earth element (described as light rare earth element: LREE) has the following formulas (1) to (4) Meet).
0.55 ≦ In / (In + Sn + Zn) ≦ 0.90 (1)
0.05 ≦ Sn / (In + Sn + Zn) ≦ 0.25 (2)
0.05 ≦ Zn / (In + Sn + Zn) ≦ 0.20 (3)
0.05 ≦ X / (In + Sn + Zn + X) ≦ 0.25 (4)
However, the light rare earth element is one or more elements selected from La, Nd, Sm, and Eu.

式(1)において、Inが0.55未満では、焼結体のバルク抵抗が高くなる場合があり、異常放電の原因になる場合がある。また、インジウムによる酸化物半導体の高移動度化の効果が得られず、移動度の低い酸化物半導体しか得られない場合がある。0.90超では、薄膜が結晶化し、導電体になる場合がある。
式(1)の範囲内では、必要とされるTFTの特性を考慮した各添加元素の添加量からその量を規定すればよい。
In/(In+Sn+Zn)で表される原子比は、より好ましくは、0.55以上、0.85以下であり、さらに好ましくは0.60以上、0.80以下である。
In Formula (1), when In is less than 0.55, the bulk resistance of a sintered compact may become high and may become a cause of abnormal discharge. In addition, the effect of increasing the mobility of an oxide semiconductor with indium can not be obtained, and only an oxide semiconductor with low mobility may be obtained. If it exceeds 0.90, the thin film may be crystallized to become a conductor.
Within the range of Formula (1), the amount may be defined from the addition amount of each additive element in consideration of the required TFT characteristics.
The atomic ratio represented by In / (In + Sn + Zn) is more preferably 0.55 or more and 0.85 or less, and still more preferably 0.60 or more and 0.80 or less.

式(2)において、Snが0.05未満では、ターゲットの抵抗値が下がらなかったり、焼結密度が上がらず、その後の焼結体の強度が上がらなかったり、線膨張係数や熱伝導性に悪影響を及ぼす場合がある。また、0.05未満の焼結体から製造されたスパッタリングターゲットを用いて、薄膜トランジスタの半導体薄膜を形成した場合、配線金属のエッチング液であるリン酸・硝酸・酢酸からなる混酸に溶解するようになる。これによりバックチャンネルTFTを形成しにくくなる場合がある。一方、0.25超の場合、焼結体から製造されたスパッタリングターゲットを用いて、薄膜トランジスタの半導体層を形成した場合、蓚酸等の有機酸でエッチングできなくなる場合が有り、TFTを形成しにくくなる場合がある。
式(2)において、Snは、より好ましくは0.07以上、0.25以下であり、さらに好ましくは0.10以上、0.22以下である。
In the formula (2), when Sn is less than 0.05, the resistance value of the target does not decrease or the sintered density does not increase, and the strength of the subsequent sintered body does not increase, or the linear expansion coefficient or thermal conductivity May have adverse effects. In addition, when a semiconductor thin film of a thin film transistor is formed using a sputtering target manufactured from a sintered body of less than 0.05, it is dissolved in a mixed acid consisting of phosphoric acid, nitric acid and acetic acid which is an etching solution of wiring metal. Become. This may make it difficult to form a back channel TFT. On the other hand, if it exceeds 0.25, when the semiconductor layer of the thin film transistor is formed using a sputtering target manufactured from a sintered body, etching may not be possible with an organic acid such as boric acid, making it difficult to form a TFT. There is a case.
In the formula (2), Sn is more preferably 0.07 or more and 0.25 or less, and still more preferably 0.10 or more and 0.22 or less.

式(3)において、Zn/(In+Sn+Zn)で表される原子比が、0.05未満では、得られた薄膜半導体が結晶化して、導電体となる場合がある。0.20超では、亜鉛が酸化インジウムやパイロクロア構造に固溶できなくなり、酸化亜鉛として析出したり、Zn2SnO4からなるスピネル構造などが出現し、焼結体の密度が低下したり、強度が低下したりする場合がある。また、0.20超の場合、焼結体から製造されたスパッタリングターゲットを用いて、薄膜トランジスタ(TFT)の半導体層を形成した場合、安定性に欠けるTFTしか得られない場合がある。
Zn/(In+Sn+Zn)で表される原子比は、好ましくは0.08以上、0.20以下であり、より好ましくは0.10以上、0.18以下である。
In the formula (3), when the atomic ratio represented by Zn / (In + Sn + Zn) is less than 0.05, the obtained thin film semiconductor may be crystallized to be a conductor. If it exceeds 0.20, zinc can not form a solid solution in the indium oxide or pyrochlore structure, and precipitates as zinc oxide or a spinel structure made of Zn 2 SnO 4 or the like appears to lower the density of the sintered body or strength May decrease. When the thickness exceeds 0.20, when a semiconductor layer of a thin film transistor (TFT) is formed using a sputtering target manufactured from a sintered body, only a TFT lacking in stability may be obtained.
The atomic ratio represented by Zn / (In + Sn + Zn) is preferably 0.08 or more and 0.20 or less, and more preferably 0.10 or more and 0.18 or less.

式(4)において、軽希土類元素の含有量が0.05未満では、保護膜を形成する工程であるCVD処理によるSiO2膜の形成段階で、キャリヤ濃度が高くなり過ぎる場合がある。この場合、その後の熱処理によってもキャリヤ濃度が低減せず、半導体としては作動せず導体となる場合がある。また、0.25超では、キャリヤ濃度が低減し過ぎ、半導体として作動しなかったり、作動しても移動度が小さい場合がある。軽希土類元素の含有量は、酸化インジウムの含有量に合わせて調整すればよい。酸化インジウムの含有量が多くなるほど、薄膜中の酸素欠損量が増える傾向にあり、軽希土類元素の含有量を増やす必要がある。一方、酸化インジウムの含有量が少なくなるほど、薄膜中の酸素欠損量が少なくなる傾向にあり、軽希土類元素の含有量を少なくする必要がある。酸化インジウムの含有量に合わせて適宜選択すればよい。式(4)において、軽希土類元素の含有量は、より好ましくは、0.06以上、0.23以下であり、さらに好ましくは、0.07以上、0.20以下である。
軽希土類元素は、好ましくは、La、Nd、およびSmから選ばれる少なくとも1種である。より好ましくはSmである。理由は、天然の存在量も多く、工業的に使用する場合に材料の調達も容易であるからである。
In the formula (4), when the content of the light rare earth element is less than 0.05, the carrier concentration may be too high in the step of forming the SiO 2 film by the CVD process which is a step of forming a protective film. In this case, the carrier concentration may not be reduced even by the subsequent heat treatment, and the semiconductor may not act as a conductor. Also, if it exceeds 0.25, the carrier concentration may be too low, and it may not operate as a semiconductor, or its mobility may be small even if it operates. The content of the light rare earth element may be adjusted in accordance with the content of indium oxide. As the content of indium oxide increases, the amount of oxygen deficiency in the thin film tends to increase, and the content of the light rare earth element needs to be increased. On the other hand, as the content of indium oxide decreases, the amount of oxygen deficiency in the thin film tends to decrease, and the content of the light rare earth element needs to be reduced. It may be appropriately selected according to the content of indium oxide. In the formula (4), the content of the light rare earth element is more preferably 0.06 or more and 0.23 or less, still more preferably 0.07 or more and 0.20 or less.
The light rare earth element is preferably at least one selected from La, Nd, and Sm. More preferably, it is Sm. The reason is that natural abundance is also large, and procurement of materials is easy in industrial use.

酸化物焼結体は、スズ元素の全金属に対する含有量と軽希土類元素の全金属元素に対する含有量の比が、下記式(5)を満たすことが好ましい。
1.2≦(Sn/全金属元素)/(X/全金属元素)≦3.5 ・・・(5)
式(5)の下限を満たすことにより、軽希土類元素がパイロクロア構造に消費されるため、ビックスバイト構造の構造に影響を与えず、半導体特性に悪影響を及ぼさない。
式(5)の上限を満たすことにより、バルク抵抗が悪化するのを防止できる。
In the oxide sintered body, the ratio of the content of the tin element to the total metal and the content of the light rare earth element to the total metal element preferably satisfies the following formula (5).
1.2 ≦ (Sn / all metal elements) / (X / all metal elements) ≦ 3.5 (5)
By satisfying the lower limit of the formula (5), the light rare earth element is consumed in the pyrochlore structure, so it does not affect the structure of the bixbite structure and does not adversely affect the semiconductor characteristics.
By satisfying the upper limit of Expression (5), it is possible to prevent the bulk resistance from deteriorating.

焼結体中の各金属元素の含有量(原子比)は、ICP(Inductive Coupled Plasma)測定により、各元素の存在量を測定することで求めることができる。   The content (atomic ratio) of each metal element in the sintered body can be determined by measuring the abundance of each element by ICP (Inductive Coupled Plasma) measurement.

本発明の酸化物焼結体は、インジウム元素、亜鉛元素、スズ元素および軽希土類元素を含めばよく、実質的にインジウム元素、亜鉛元素、スズ元素および軽希土類元素からなってもよい。
「実質的」とは、酸化物焼結体中に含まれる金属元素に占めるインジウム元素、亜鉛元素、スズ元素および軽希土類元素の含有割合が、90atm%以上であることを意味する。95atm%以上、98atm%以上が好ましく、99atm%以上がより好ましく、100atm%がさらに好ましい。
本発明の酸化物焼結体は、本発明の効果を損なわない範囲で、インジウム元素、亜鉛元素、スズ元素および軽希土類元素以外の金属元素として、ガリウム元素を含んでもよい。
The oxide sintered body of the present invention may contain indium element, zinc element, tin element and light rare earth element, and may substantially consist of indium element, zinc element, tin element and light rare earth element.
"Substantial" means that the content ratio of the indium element, the zinc element, the tin element and the light rare earth element in the metal element contained in the oxide sintered body is 90 atm% or more. 95 atm% or more and 98 atm% or more are preferable, 99 atm% or more is more preferable, and 100 atm% is more preferable.
The oxide sintered body of the present invention may contain a gallium element as a metal element other than the indium element, the zinc element, the tin element and the light rare earth element as long as the effects of the present invention are not impaired.

ただし、インジウム元素、亜鉛元素、スズ元素および軽希土類元素を含有し、残部(インジウム元素、亜鉛元素、スズ元素および軽希土類元素以外の元素)が酸素と不可避不純物のみからなる組成が好ましい。残部が酸素と不可避不純物であることにより、インジウム元素、亜鉛元素、スズ元素および軽希土類元素以外の元素が酸化物焼結体や、当該酸化物焼結体を用いて製造された半導体薄膜の特性に与える影響を最小限にできる。
不可避不純物とは、意図的に添加しない元素であって、原料や製造工程で混入する元素を意味する。以下の説明でも同様である。
However, it is preferable that the composition contains an indium element, a zinc element, a tin element and a light rare earth element, and the balance (an element other than the indium element, the zinc element, the tin element and the light rare earth element) consists of oxygen and unavoidable impurities. Elements other than indium element, zinc element, tin element and light rare earth element are oxide sinter, and semiconductor thin film produced by using the oxide sinter as the remainder is oxygen and an unavoidable impurity Can be minimized.
An unavoidable impurity is an element which is not intentionally added, and means an element which is mixed in the raw material or the manufacturing process. The same applies to the following description.

本実施形態の酸化物焼結体は、In23で表されるビックスバイト構造を主成分とする。
これにより、酸化物焼結体が高い密度を示すため、バルク抵抗が低下し、安定したスパッタ状態が維持できる。
酸化物焼結体がIn23で表されるビックスバイト構造より構成されることは、X線回折測定装置(XRD)により結晶構造を調べることで確認できる。
ここでいう主成分とは、酸化物焼結体において、ビックスバイト構造が70質量%以上であることを意味する。好ましくは、75質量%以上であり、より好ましくは78質量%以上であり、さらに好ましくは、80質量%以上である。
The oxide sintered body of the present embodiment mainly has a bixbyite structure represented by In 2 O 3 .
Thereby, since the oxide sintered body exhibits a high density, the bulk resistance is reduced, and a stable sputtering state can be maintained.
That the oxide sintered body is composed of a bixbite structure represented by In 2 O 3 can be confirmed by examining the crystal structure with an X-ray diffraction measurement apparatus (XRD).
The term "main component" as used herein means that in the oxide sintered body, the bixbite structure is 70% by mass or more. Preferably, it is 75% by mass or more, more preferably 78% by mass or more, and still more preferably 80% by mass or more.

ビックスバイト構造には、軽希土類元素、Sn元素、およびZn元素のいずれか1以上が侵入型固溶、およびまたは、置換型固溶していると好ましい。
In23で表されるビックスバイト構造に亜鉛元素が侵入型固溶していることは、焼結体中の酸化インジウムのビックスバイト構造の格子定数が、酸化インジウムのみの格子定数より小さくなっていることにより確認できる。また、In23で表されるビックスバイト構造に軽希土類元素が置換型固溶していることは、焼結体中の酸化インジウムのビックスバイト構造の格子定数が、酸化インジウムのみの格子定数より大きくなっていることにより確認できる。また、In23で表されるビックスバイト構造にスズ元素が侵入型固溶していることは、焼結体中の酸化インジウムのビックスバイト構造の格子定数が、酸化インジウムのみの格子定数より大きくなっていることにより確認できる。リードベルト解析により、より確実に固溶の状態を把握することができる。一方で、In23で表されるビックスバイト構造は、XRD測定により容易に判定することができる。
パイロクロア構造に亜鉛元素が侵入型固溶していることは、焼結体中のX2Sn27で表されるパイロクロア構造の格子定数が、X2Sn27で表されるパイロクロア構造の格子定数より、小さくなっていることで確認できる。また、X2Sn27で表されるパイロクロア構造に、インジウム元素が侵入型固溶および/または置換型固溶していることは、焼結体中のパイロクロア構造の格子定数が、X2Sn27で表されるパイロクロア構造より小さくなっていることで、確認できる。リードベルト解析により、より確実に固溶の状態を把握することができる。一方で、X2Sn27で表されるパイロクロア構造は、XRD測定により容易に判定することができる。
In the bixbite structure, it is preferable that any one or more of the light rare earth element, the Sn element, and the Zn element is in interstitial solid solution and / or substitutional solid solution.
The interstitial solid solution of zinc element in the bixbite structure represented by In 2 O 3 means that the lattice constant of the bixbite structure of indium oxide in the sintered body is smaller than the lattice constant of only indium oxide It can be confirmed by In addition, substitution of the light rare earth element in the bixbite structure represented by In 2 O 3 indicates that the lattice constant of the bixbyte structure of indium oxide in the sintered body is the lattice constant of only indium oxide. It can confirm by becoming larger. In addition, the interstitial type of tin element in the bixbite structure represented by In 2 O 3 means that the lattice constant of the bixbite structure of indium oxide in the sintered body is more than that of only indium oxide. It can confirm by having become large. By the lead belt analysis, the solid solution state can be grasped more reliably. On the other hand, the bixbyite structure represented by In 2 O 3 can be easily determined by XRD measurement.
The interstitial solid solution of zinc element in the pyrochlore structure means that the lattice constant of the pyrochlore structure represented by X 2 Sn 2 O 7 in the sintered body is represented by X 2 Sn 2 O 7 It can be confirmed by the fact that it is smaller than the lattice constant of. In addition, the interstitial solid solution and / or substitutional solid solution of the indium element in the pyrochlore structure represented by X 2 Sn 2 O 7 means that the lattice constant of the pyrochlore structure in the sintered body is X 2 by is smaller than the pyrochlore structure represented by sn 2 O 7, it can be confirmed. By the lead belt analysis, the solid solution state can be grasped more reliably. On the other hand, the pyrochlore structure represented by X 2 Sn 2 O 7 can be easily determined by XRD measurement.

「格子定数」とは、単位格子の格子軸の長さと定義され、X線回折法によって決定することができる。純物質(ここではICDDに収録された標準物質)の、酸化インジウムのビックスバイト構造の格子定数は、10.118×10-10mである。
純物質におけるX2Sn27で表されるパイロクロア構造について、例えば、Sm2Sn27のパイロクロア構造の格子定数は、10.51005×10-10mである。
The "lattice constant" is defined as the length of the lattice axis of the unit cell and can be determined by X-ray diffraction. The lattice constant of the bixbite structure of indium oxide of a pure substance (here, the standard substance contained in ICDD) is 10.118 × 10 −10 m.
For the pyrochlore structure represented by X 2 Sn 2 O 7 in a pure substance, for example, the lattice constant of the pyrochlore structure of Sm 2 Sn 2 O 7 is 10.51005 × 10 −10 m.

酸化物焼結体は、X2Sn27で表されるパイロクロア構造を含むことが好ましい。パイロクロア構造を含むことにより、熱伝導性が良くなり、割れにくくなる。 The oxide sintered body preferably includes a pyrochlore structure represented by X 2 Sn 2 O 7 . By including the pyrochlore structure, the thermal conductivity is improved and it becomes difficult to be broken.

酸化物焼結体は、ビックスバイト構造とパイロクロア構造以外の構造を含んでもよい。
例えば、In23(ZnO)m(ここで、mは1以上、20以下の整数)で表される六方晶層状構造を含んでもよい。
ただし、Zn2SnO4からなるスピネル構造は含まないのが望ましい。スピネル構造を含有しないことにより、焼結体の密度が低下したり、強度が低下したりするのを防ぐことができる。
<酸化物焼結体の物性>
本実施形態に係る酸化物焼結体は、相対密度が95%以上であることが好ましい。
相対密度が95%以上とすることにより、成膜時のクラック発生やノジュール生成を抑制でき、得られる薄膜トランジスタの性能の低下や、歩留の低下、膜密度の低下を防ぐことができる。また、CVD装置での成膜温度を上げることができる。相対密度は、好ましくは、96%以上であり、より好ましくは、97%以上である。
相対密度は、例えば、アルキメデス法で測定した酸化物焼結体の実測密度を、酸化物焼結体の理論密度で除した値を、百分率にして、算出することができる。
実測密度の測定方法としてはアルキメデス法で測定する方法(見かけ密度)と、ノギスを用いて酸化物焼結体の体積を測定し、計量計で酸化物焼結体の質量を測定して密度を算出する方法(嵩密度)がある。
酸化物焼結体の理論密度としては、例えば、酸化物焼結体の原料粉末として酸化物A、酸化物B、酸化物C、酸化物Dを用いた場合において、酸化物A、酸化物B、酸化物C、酸化物Dの使用量(仕込量)をそれぞれa(g)、b(g)、c(g)、d(g)とすると、理論密度は、以下のように当てはめることで算出できる。
理論密度=(a+b+c+d)/((a/酸化物Aの密度)+(b/酸化物Bの密度)+(c/酸化物Cの密度)+(d/酸化物Dの密度))
なお、各酸化物の密度は、密度と比重はほぼ同等であることから、化学便覧 基礎編I日本化学編 改定2版(丸善株式会社)に記載されている酸化物の比重の値を用いるとよい。なお、理論密度は、各酸化物の質量比を用いて以下のように算出することもできる。
理論密度=1/((酸化物Aの質量比/酸化物Aの密度)+(酸化物Bの質量比/酸化物Bの密度)+(酸化物Cの質量比/酸化物Cの密度)+(酸化物Dの質量比/酸化物Dの密度))
The oxide sintered body may include structures other than the bixbite structure and the pyrochlore structure.
For example, it may include a hexagonal layered structure represented by In 2 O 3 (ZnO) m (where m is an integer of 1 or more and 20 or less).
However, it is desirable not to include the spinel structure made of Zn 2 SnO 4 . By not containing the spinel structure, it is possible to prevent the density of the sintered body from being reduced and the strength from being reduced.
<Physical properties of oxide sinter>
The oxide sintered body according to the present embodiment preferably has a relative density of 95% or more.
By setting the relative density to 95% or more, it is possible to suppress the generation of cracks and nodules at the time of film formation, and it is possible to prevent the deterioration of the performance of the obtained thin film transistor, the decrease of yield, and the decrease of film density. Further, the film formation temperature in the CVD apparatus can be raised. The relative density is preferably 96% or more, more preferably 97% or more.
The relative density can be calculated, for example, by dividing the measured density of the oxide sintered body measured by the Archimedes method by the theoretical density of the oxide sintered body as a percentage.
As a method of measuring the actual measurement density, measure the volume of the oxide sintered body using Archimedes method (apparent density) and measure the volume of the oxide sintered body using a caliper, measure the mass of the oxide sintered body with a meter, and measure the density There is a method (bulk density) to calculate.
As the theoretical density of the oxide sintered body, for example, when using the oxide A, the oxide B, the oxide C, and the oxide D as a raw material powder of the oxide sintered body, the oxide A, the oxide B The theoretical density can be calculated as follows by assuming that the amounts used (charge amounts) of oxide C and oxide D are a (g), b (g), c (g) and d (g), respectively. It can be calculated.
Theoretical density = (a + b + c + d) / ((a / density of oxide A) + (b / density of oxide B) + (c / density of oxide C) + (d / density of oxide D))
In addition, since the density and specific gravity of each oxide are almost the same, using the specific gravity value of the oxide described in the Chemical Handbook, Basic Edition I, Nippon Chemical Edited Second Edition (Maruzen Co., Ltd.) Good. The theoretical density can also be calculated as follows using the mass ratio of each oxide.
Theoretical density = 1 / ((mass ratio of oxide A / density of oxide A) + (mass ratio of oxide B / density of oxide B) + (mass ratio of oxide C / density of oxide C) + (Mass ratio of oxide D / density of oxide D))

本実施形態に係る酸化物焼結体は、バルク抵抗が1.4mΩcm以下であると好ましく、1.2mΩcm以下であるとより好ましく、1.0mΩcm以下であるとさらに好ましく、0.8mΩcm以下であると、よりさらに好ましい。
バルク抵抗が1.4mΩcm以下であることにより、大パワーでの成膜時に、ターゲットが帯電し、異常放電を起こしたり、プラズマ状態が安定せず、スパークが発生したりするのを防止できる。
The oxide sintered body according to the present embodiment preferably has a bulk resistance of 1.4 mΩcm or less, more preferably 1.2 mΩcm or less, still more preferably 1.0 mΩcm or less, and 0.8 mΩcm or less And even more preferred.
By setting the bulk resistance to 1.4 mΩcm or less, it is possible to prevent the target from being charged and causing abnormal discharge or unstable plasma state and generation of spark during film formation with high power.

バルク抵抗値は、公知の抵抗率計を使用して四探針法(JIS R 1637)に基づき測定できる。測定箇所は5箇所程度であり、平均値をバルク抵抗値とするのが好ましい。
測定箇所は、酸化物焼結体の平面形状が四角形の場合には、中心および四隅と中心の中間点の4点の計5箇所とするのが好ましい。
なお、酸化物焼結体の平面形状が円形の場合は、円に内接する正方形の中心、および正方形の四隅と中心の中間点の4点の、計5箇所とするのが好ましい。
The bulk resistance value can be measured based on the four-probe method (JIS R 1637) using a known resistivity meter. There are about five measurement points, and the average value is preferably taken as the bulk resistance value.
When the planar shape of the oxide sintered body is a square, it is preferable that the number of measurement points be five points in total: four points at the center and at four points between the four corners and the center.
In the case where the oxide sintered body has a circular planar shape, it is preferable that a total of five points be provided at the center of the square inscribed in the circle and at four points between the four corners of the square and the center.

本実施形態に係る酸化物焼結体は、3点曲げ強度が、120MPa以上であると好ましく、140MPa以上であるとより好ましく、150MPa以上であるとさらに好ましい。
3点曲げ強度が120MPa以上であると、大パワーでスパッタ成膜した場合、ターゲットが割れたり、チッピングを起こして、固体がターゲット上に飛散し、異常放電の原因となる恐れが少なくなる。
3点曲げ強度は、JIS R 1601「ファインセラミックスの室温曲げ強さ試験」に準じて評価できる。具体的には、まず、一定距離(30mm)に配置された2支点上に、幅4mm、厚さ3mm、長さ40mmの標準試験片を置く。次に、支点間の中央からクロスヘッド速度0.5mm/min荷重を加え、破壊した時の最大荷重より、曲げ強さを算出する。
The oxide sintered body according to the present embodiment preferably has a three-point bending strength of 120 MPa or more, more preferably 140 MPa or more, and still more preferably 150 MPa or more.
When sputtering deposition is performed with high power if the three-point bending strength is 120 MPa or more, the target may be cracked or chipped, and the solid may be scattered on the target to reduce the possibility of causing an abnormal discharge.
The three-point bending strength can be evaluated according to JIS R 1601 "room temperature bending strength test of fine ceramics". Specifically, first, a standard test piece having a width of 4 mm, a thickness of 3 mm, and a length of 40 mm is placed on two supporting points arranged at a constant distance (30 mm). Next, a crosshead speed of 0.5 mm / min is applied from the center between the fulcrums, and the bending strength is calculated from the maximum load when broken.

本実施形態に係る酸化物焼結体は、線膨張係数が8.0×10-6(K-1)以下であると好ましく、7.5×10-6(K-1)以下であるとより好ましく、7.0×10-6(K-1)以下であるとさらに好ましい。
線膨張係数が8.0×10-6(K-1)以下であると、大パワーでスパッタリング中に加熱され、ターゲットが膨張し、ボンディングされている銅版との間で変形が起こり、応力によりターゲットにマイクロクラックが入ったり、割れやチッピングにより、異常放電の原因となるおそれが小さい。
線膨張係数は、例えば幅5mm、厚さ5mm、長さ10mmの標準試験片を用いて、昇温速度を5℃/分にセットし、300℃に到達した時の熱膨張による変位を位置検出機を用いることにより評価できる。
The oxide sintered body according to the present embodiment preferably has a linear expansion coefficient of 8.0 × 10 −6 (K −1 ) or less, and 7.5 × 10 −6 (K −1 ) or less More preferably, it is further preferably 7.0 × 10 −6 (K −1 ) or less.
If the linear expansion coefficient is 8.0 × 10 -6 (K -1 ) or less, it is heated during sputtering with high power, the target expands, and deformation occurs with the bonded copper plate, causing stress There is little risk of causing an abnormal discharge due to micro cracks in the target, cracking or chipping.
The linear expansion coefficient is set, for example, at a heating rate of 5 ° C./min using a standard test piece of 5 mm in width, 5 mm in thickness and 10 mm in length, and displacement detection due to thermal expansion when reaching 300 ° C. is detected It can be evaluated by using a machine.

本実施形態に係る酸化物焼結体は、熱伝導率が5.0(W・m-1・K-1)以上であると好ましく、5.5(W・m-1・K-1)以上であるとより好ましく、6.0(W・m-1・K-1)以上であるとさらに好ましく、6.5(W・m-1・K-1)以上であると最も好ましい。
熱伝導率が5.0(W・m-1・K-1)以上であると、大パワーでスパッタリング成膜した場合に、スパッタ面とボンディングされた面の温度が異なり、内部応力によりターゲットにマイクロクラックや割れ、チッピングが発生するおそれが小さい。
熱伝導率は、例えば直径10mm、厚さ1mmの標準試験片を用いて、レーザーフラッシュ法により比熱容量と熱拡散率を求め、これに試験片の密度を乗算することにより算出できる。
以上が、本実施形態に係る酸化物焼結体の説明である。
The oxide sintered body according to the present embodiment preferably has a thermal conductivity of 5.0 (W · m −1 · K −1 ) or more, and 5.5 (W · m −1 · K −1 ) It is more preferable that it is the above, more preferable to be 6.0 (W · m −1 · K −1 ) or more, and most preferable to be 6.5 (W · m −1 · K −1 ) or more.
If the thermal conductivity is 5.0 (W · m −1 · K −1 ) or more, the temperature of the sputtered surface and the bonded surface differ when sputtering film formation is performed with high power, and the internal stress causes There is little risk of micro cracks, cracks and chipping.
The thermal conductivity can be calculated, for example, by using a standard test piece with a diameter of 10 mm and a thickness of 1 mm to determine the specific heat capacity and the thermal diffusivity by the laser flash method, and multiplying this by the density of the test piece.
The above is the description of the oxide sintered body according to the present embodiment.

次に、本実施形態に係る酸化物焼結体の製造方法について説明する。
本実施形態に係る酸化物焼結体が製造できるものであれば、製造方法は特に限定しないが、以下の(a)から(c)の工程を含む製法を例示できる。
(a)原料化合物粉末を混合して混合物を調製する工程。
(b)混合物を成型して成型体を調製する工程。
(c)成型体を焼結する工程。
Next, the manufacturing method of the oxide sinter which concerns on this embodiment is demonstrated.
Although the manufacturing method is not particularly limited as long as the oxide sintered body according to the present embodiment can be manufactured, a manufacturing method including the following steps (a) to (c) can be exemplified.
(A) A step of mixing the raw material compound powders to prepare a mixture.
(B) molding the mixture to prepare a molded body.
(C) a step of sintering the molded body.

(1)工程(a):配合工程
配合工程は、酸化物焼結体の原料を混合する工程である。
原料としては、インジウム化合物の粉末、スズ化合物の粉末、亜鉛化合物の粉末、および軽希土類化合物の粉末を用いる。インジウム、スズおよび亜鉛の化合物としては、例えば、酸化物、水酸化物が挙げられる。軽希土類元素の化合物としては、酸化物が挙げられる。焼結のしやすさ、副生成物の残存のし難さから、酸化物が好ましい。
(1) Step (a): Compounding Step The compounding step is a step of mixing the raw materials of the oxide sintered body.
As a raw material, a powder of an indium compound, a powder of a tin compound, a powder of a zinc compound, and a powder of a light rare earth compound are used. Examples of compounds of indium, tin and zinc include oxides and hydroxides. The compounds of light rare earth elements include oxides. The oxide is preferable from the ease of sintering and the difficulty of remaining by-products.

原料の純度は、通常2N(99質量%)以上、好ましくは3N(99.9質量%)以上、特に好ましくは4N(99.99質量%)以上である。純度が2N以上とすることにより、耐久性が確保でき、液晶ディスプレイに用いた際に液晶側に不純物が入り、焼き付けが起こる可能性を低減できる。
原料粉末の平均粒径は、好ましくは0.1μm以上、2μm以下であり、より好ましくは0.5μm以上、1.5μm以下である。原料粉末の平均粒径はレーザー回折式粒度分布装置等で測定することができる。
The purity of the raw material is usually 2N (99% by mass) or more, preferably 3N (99.9% by mass) or more, particularly preferably 4N (99.99% by mass) or more. By setting the purity to 2 N or more, the durability can be secured, and when used in a liquid crystal display, the possibility of the occurrence of baking due to the entry of impurities on the liquid crystal side can be reduced.
The average particle diameter of the raw material powder is preferably 0.1 μm or more and 2 μm or less, more preferably 0.5 μm or more and 1.5 μm or less. The average particle size of the raw material powder can be measured by a laser diffraction type particle size distribution apparatus or the like.

原料の混合、成型方法は特に限定されず、公知の方法を用いて行うことができる。また、混合する際にはバインダーを添加してもよい。
原料の混合は、例えば、ボールミル、ビーズミル、ジェットミルまたは超音波装置等の公知の装置を用いて行うことができる。粉砕時間等の条件は、適宜調整すればよいが、6時間以上、100時間以下が好ましい。
There are no particular limitations on the method of mixing and molding the raw materials, and it can be carried out using known methods. In addition, when mixing, a binder may be added.
The mixing of the raw materials can be performed using a known apparatus such as, for example, a ball mill, a bead mill, a jet mill or an ultrasonic device. The conditions such as the grinding time may be appropriately adjusted, but are preferably 6 hours or more and 100 hours or less.

配合した原料は仮焼してもよい。仮焼では、スパッタリングターゲットの原料である化合物の混合物を得た後、この混合物を仮焼する、必要に応じて設けられる工程である。
仮焼により、得られる焼結体の密度を上げることが容易になり好ましいが、コストアップになるおそれがある。そのため、仮焼を行わずに密度を上げることがより好ましい。
The blended raw materials may be calcined. In the calcination, a mixture of compounds that are raw materials of the sputtering target is obtained, and then the mixture is calcined, which is an optional step.
Although it is easy to increase the density of the obtained sintered body by calcination, which is preferable, the cost may be increased. Therefore, it is more preferable to increase the density without performing calcination.

仮焼では、原料混合物を500℃以上、1200℃以下で、1時間以上、100時間以下熱処理することが好ましい。500℃以上で1時間以上、熱処理することにより、インジウム化合物、スズ化合物、亜鉛化合物、および軽希土類化合物の熱分解が十分となる。一方、熱処理条件が、1200℃以下、100時間以下とすることにより粒子の粗大化を防止できる。
仮焼は、800℃以上、1200℃以下の温度範囲で、2時間以上、50時間以下、実施することが好ましい。
得られた仮焼物は、下記の成型工程および焼成工程の前に粉砕するのが好ましい。
(2)工程(b):成型工程
成型工程は、原料混合物(上記仮焼工程を設けた場合には仮焼物)を加圧成型して成型体とする工程である。この工程により、ターゲットとして好適な形状に成型する。仮焼工程を設けた場合には、得られた仮焼物の微粉末を造粒した後、プレス成型により所望の形状に成型することができる。
In the calcination, the raw material mixture is preferably heat-treated at 500 ° C. or more and 1200 ° C. or less for 1 hour or more and 100 hours or less. By heat treatment at 500 ° C. or more for one hour or more, the thermal decomposition of the indium compound, the tin compound, the zinc compound, and the light rare earth compound becomes sufficient. On the other hand, coarsening of particles can be prevented by setting the heat treatment conditions to 1200 ° C. or less and 100 hours or less.
The calcination is preferably performed in a temperature range of 800 ° C. or more and 1200 ° C. or less for 2 hours or more and 50 hours or less.
It is preferable to grind | pulverize the obtained calcination thing before the following shaping | molding process and baking process.
(2) Step (b): Forming Step The forming step is a step of pressing and forming the raw material mixture (in the case where the above-mentioned calcination step is provided, the calcined material) to form a formed body. By this process, it is molded into a shape suitable as a target. When the calcining step is provided, the obtained fine powder of the calcined product is granulated, and then can be molded into a desired shape by press molding.

成型体の平均厚みは5.5mm以上が好ましく、6mm以上がより好ましく、8mm以上がさらに好ましく、12mm以上が特に好ましい。5.5mm以上だと、成型体の厚さ方向の温度勾配が減少し、表面と深部の結晶型の組合せの変動が生じにくくなることが期待できる。   5.5 mm or more is preferable, as for the average thickness of a molded object, 6 mm or more is more preferable, 8 mm or more is more preferable, and 12 mm or more is especially preferable. If it is 5.5 mm or more, it can be expected that the temperature gradient in the thickness direction of the molded body is reduced, and the variation of the combination of the surface and deep crystal types is unlikely to occur.

本工程で用いることができる成型処理としては、例えば、プレス成型(一軸プレス)、金型成型、鋳込み成型、射出成型等も挙げられる。焼結密度の高い焼結体(ターゲット)を得るためには、冷間静水圧(CIP)等で成型するのが好ましい。   As a shaping | molding process which can be used at this process, press molding (uniaxial press), metal mold | die molding, cast molding, injection molding etc. are mentioned, for example. In order to obtain a sintered body (target) having a high sintered density, it is preferable to perform molding by cold isostatic pressure (CIP) or the like.

また、プレス成型(一軸プレス)後に、冷間静水圧(CIP)、熱間静水圧(HIP)等で成型するように、2段階以上の成型工程を設けてもよい。
冷間静水圧、または静水圧加圧装置を用いる場合、面圧78.5MPa(800kgf/cm2をSI単位に換算)以上、392.4MPa(4000kgf/cm2をSI単位に換算)で0.5分以上、60分以下保持することが好ましい。面圧196.2MPa以上、294.3MPa以下で、2分以上、30分以下保持することがより好ましい。前記範囲内であると、成型体内部の組成むら等が減り、均一化されることが期待される。面圧を78.5MPa以上とすることによりで、焼結後の密度が低くなり、抵抗も低くなる。面圧392.4MPa以下とすることにより、装置を大型化せずに成型できる。保持時間が0.5分以上であると、焼結後の密度と抵抗が高くなるのを防止できる。60分以下であると時間が掛かりすぎ不経済となるのを防げる。
成型処理では、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成型助剤を用いてもよい。
(3)工程(c):焼結工程
焼結工程は、上記成型工程で得られた成型体を焼成する必須の工程である。
焼結温度は好ましくは1350℃以上、1600℃以下、より好ましくは1400℃以上、1600℃以下、さらに好ましくは1450℃以上、1600℃以下である。
焼結時間は好ましくは10時間以上、50時間以下、より好ましくは12時間以上、40時間以下、さらに好ましくは13時間以上、30時間以下である。
焼結温度が1200℃以上、焼結時間が10時間以上であると、焼結が十分進行し、ターゲットの電気抵抗が十分下がり、異常放電が生じ難くなる。焼成温度が1650℃以下、焼成時間が50時間以下であると、著しい結晶粒成長により平均結晶粒径の増大や、粗大空孔の発生を防ぐことができ、焼結体強度の低下や異常放電が生じ難くなる。
In addition, two or more stages of forming processes may be provided so as to form by cold isostatic pressure (CIP), hot isostatic pressure (HIP) or the like after press forming (uniaxial press).
When using a cold hydrostatic pressure or hydrostatic pressure device, the surface pressure is 78.5 MPa (800 kgf / cm 2 converted to SI unit) or more, and 392.4 MPa (4000 kgf / cm 2 converted to SI unit) is 0. It is preferable to hold for 5 minutes or more and 60 minutes or less. It is more preferable to hold | maintain 2 minutes or more and 30 minutes or less by surface pressure 196.2 Mpa or more and 294.3 Mpa or less. It is expected that the composition nonuniformity etc. inside a molded object will reduce and be uniform as it is in the said range. By setting the surface pressure to 78.5 MPa or more, the density after sintering decreases and the resistance also decreases. By setting the surface pressure to 392.4 MPa or less, molding can be performed without increasing the size of the apparatus. It can prevent that the density and resistance after sintering become high as holding time is 0.5 minutes or more. If it takes less than 60 minutes, it will take too long to prevent it from becoming uneconomical.
In the molding process, a molding auxiliary such as polyvinyl alcohol, methyl cellulose, poly wax, oleic acid, etc. may be used.
(3) Step (c): Sintering Step The sintering step is an essential step of firing the molded body obtained in the above-mentioned forming step.
The sintering temperature is preferably 1350 ° C. or more and 1600 ° C. or less, more preferably 1400 ° C. or more and 1600 ° C. or less, and still more preferably 1450 ° C. or more and 1600 ° C. or less.
The sintering time is preferably 10 hours to 50 hours, more preferably 12 hours to 40 hours, and further preferably 13 hours to 30 hours.
If the sintering temperature is 1200 ° C. or more and the sintering time is 10 hours or more, sintering proceeds sufficiently, the electrical resistance of the target is sufficiently lowered, and abnormal discharge hardly occurs. If the firing temperature is 1650 ° C. or less and the firing time is 50 hours or less, significant grain growth can prevent the increase in average grain size and the generation of coarse pores, and the strength of the sintered body can be reduced and abnormal discharge Is less likely to occur.

常圧焼結法では、成型体を大気雰囲気、または酸素ガス雰囲気にて焼結する。酸素ガス雰囲気は、酸素濃度が、例えば10体積%以上、50体積%以下の雰囲気であることが好ましい。昇温過程を大気雰囲気下ですることで、焼結体密度を高くすることができる。   In the pressureless sintering method, the molded body is sintered in an air atmosphere or an oxygen gas atmosphere. The oxygen gas atmosphere is preferably an atmosphere having an oxygen concentration of, for example, 10% by volume or more and 50% by volume or less. The sintered body density can be increased by performing the temperature raising process in the air atmosphere.

さらに、焼結に際しての昇温速度は、800℃から焼結温度までを0.1℃/分以上、2℃/分以下とすることが好ましい。
本実施形態にかかる焼結体において800℃から上の温度範囲は、焼結が最も進行する範囲である。この温度範囲での昇温速度が0.1℃/分以上であると、過度な結晶粒成長を抑制でき、高密度化を達成することができる。昇温速度が2℃/分以下であることにより、成型体に温度分布が生じ、焼結体が反ったり割れたりするのを抑制できる。
800℃から焼結温度における昇温速度は、好ましくは0.5℃/分以上、2.0℃/分以下、より好ましくは1.0℃/分以上、1.8℃/分以下である。
Furthermore, as for the temperature rising rate at the time of sintering, it is preferable to be from 0.1 ° C./min to 2 ° C./min from 800 ° C. to the sintering temperature.
In the sintered body according to the present embodiment, the temperature range above 800 ° C. is the range in which sintering progresses most. Excessive crystal grain growth can be suppressed as the temperature rising rate in this temperature range is 0.1 ° C./min or more, and high densification can be achieved. When the temperature rise rate is 2 ° C./min or less, temperature distribution occurs in the molded body, and it is possible to suppress that the sintered body is warped or broken.
The temperature raising rate at a sintering temperature from 800 ° C. is preferably 0.5 ° C./min or more and 2.0 ° C./min or less, more preferably 1.0 ° C./min or more and 1.8 ° C./min or less .

<スパッタリングターゲット>
次に、本実施形態に係るスパッタリングターゲットについて、図1を参照して説明する。
本実施形態に係るスパッタリングターゲットは、本実施形態に係る酸化物焼結体を備える。
<Sputtering target>
Next, the sputtering target according to the present embodiment will be described with reference to FIG.
The sputtering target according to the present embodiment includes the oxide sintered body according to the present embodiment.

具体的には、スパッタリングターゲットは、酸化物焼結体と、必要に応じて酸化物焼結体に設けられる、バッキングプレート等の冷却および保持用の部材を備える。   Specifically, the sputtering target includes an oxide sintered body, and a cooling and holding member such as a backing plate provided on the oxide sintered body as necessary.

酸化物焼結体は、スパッタリングで成膜する膜原料である。形状は特に限定されないが、図1(A)の符号1に示すような板状でもよく、図1(B)の符号1Aに示すように円筒状でもよい。板状の場合、平面形状は、図1(A)の符号1に示すような矩形でもよく、図1(C)の符号1Bに示すように円形でもよい。酸化物焼結体は一体成型でもよく、図1(D)に示すように、複数に分割した酸化物焼結体(符号1B)をバッキングプレート3に各々固定した多分割式でもよい。
バッキングプレートは、酸化物焼結体の保持や冷却用の部材である。材料は銅等の熱伝導性に優れた材料が好ましい。
The oxide sintered body is a film material to be deposited by sputtering. The shape is not particularly limited, but may be plate-like as shown by symbol 1 in FIG. 1 (A) or cylindrical as shown by symbol 1A in FIG. 1 (B). In the case of the plate shape, the planar shape may be a rectangle as shown by symbol 1 in FIG. 1 (A) or a circle as shown by symbol 1B in FIG. 1 (C). The oxide sintered body may be integrally formed, or may be a multi-division type in which the oxide sintered body (symbol 1B) divided into plural pieces is fixed to the backing plate 3 as shown in FIG. 1 (D).
The backing plate is a member for holding and cooling the oxide sintered body. The material is preferably a material excellent in thermal conductivity such as copper.

スパッタリングターゲットは、例えば以下の工程で製造される。
(d)酸化物焼結体の表面を研削する工程。
(e)酸化物焼結体をバッキングプレートにボンディングする工程。
以下、各工程を具体的に説明する。
(4)工程(d):研削工程
研削(加工)工程は、焼結体を、スパッタリング装置への装着に適した形状に切削加工する工程である。
焼結体表面は、高酸化状態の焼結部が存在したり、面が凸凹であることが多く、また、指定の大きさに切断加工する必要がある。
焼結体の表面は0.3mm以上研削するのが好ましい。研削する深さは、0.5mm以上研削するのが好ましく、2mm以上が特に好ましい。0.3mm以上研削することにより、表面付近の結晶構造の変動部分を除去できる。
The sputtering target is manufactured, for example, by the following process.
(D) grinding the surface of the oxide sintered body.
(E) bonding the oxide sintered body to the backing plate.
Each step is specifically described below.
(4) Step (d): Grinding Step The grinding (processing) step is a step of cutting the sintered body into a shape suitable for mounting on a sputtering apparatus.
The sintered body surface often has a sintered part in a highly oxidized state, and the surface is often uneven, and it is necessary to cut and process it into a specified size.
The surface of the sintered body is preferably ground by 0.3 mm or more. The grinding depth is preferably 0.5 mm or more, and particularly preferably 2 mm or more. By grinding 0.3 mm or more, it is possible to remove the fluctuation part of the crystal structure near the surface.

酸化物焼結体を例えば、平面研削盤で研削して平均表面粗さRaが5μm以下の素材とするのが好ましい。さらにスパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さRaが1000×10-10m以下としてもよい。この鏡面加工(研磨)は機械的な研磨、化学研磨、メカノケミカル研磨(機械的な研磨と化学研磨の併用)等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー(ポリッシュ液は水)で#2000番以上にポリッシングしてもよく、遊離砥粒ラップ(研磨材はSiCペースト等)にてラッピング後、研磨材をダイヤモンドペーストに換えて、ラッピングしてもよい。研磨方法はこれらの方法に限定されない。研磨材は、#200番、もしくは#400番、さらには#800番のものが挙げられる。 For example, it is preferable to grind the oxide sintered body with a surface grinder to obtain a material having an average surface roughness Ra of 5 μm or less. Further, the sputtering surface of the sputtering target may be mirror-polished to have an average surface roughness Ra of 1000 × 10 −10 m or less. This mirror surface process (polishing) can use known polishing techniques such as mechanical polishing, chemical polishing, mechanochemical polishing (combination of mechanical polishing and chemical polishing). For example, polishing may be performed using a fixed abrasive polisher (water is used as the polishing liquid) to # 2000 or more, and after lapping with a free abrasive wrap (an abrasive material such as SiC paste), the abrasive material is changed to diamond paste, You may wrap it. The polishing method is not limited to these methods. The abrasives include # 200, # 400, and even # 800.

研削工程後の酸化物焼結体は、エアーブローや流水洗浄等で清浄するのが好ましい。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。なお、エアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。超音波洗浄は、周波数が25kHz以上、300kHz以下の間で、多重発振させて行なう方法が有効である。例えば周波数が25kHz以上、300kHzの間で、25kHz刻みに12種類の周波数を多重発振させて、超音波洗浄を行なうのが良い。   It is preferable to clean the oxide sintered body after the grinding process by air blowing, running water washing or the like. When foreign matter is removed by air blowing, it can be more effectively removed by suctioning air from the side opposite to the nozzle with a dust collector. In addition, since there is a limit in air blow and running water cleaning, ultrasonic cleaning can also be performed. The ultrasonic cleaning is preferably performed by performing multiple oscillation at a frequency of 25 kHz or more and 300 kHz or less. For example, ultrasonic cleaning may be performed by performing multi-oscillation of 12 kinds of frequencies in 25 kHz steps at a frequency of 25 kHz or more and 300 kHz.

(5)工程(e):ボンディング工程
工程(e)は、研削後の焼結体を、金属インジウムなどの低融点金属で、バッキングプレートにボンディングする工程である。
以上がスパッタリングターゲットの説明である。
(5) Step (e): Bonding Step Step (e) is a step of bonding the sintered body after grinding to a backing plate with a low melting point metal such as metallic indium.
The above is the description of the sputtering target.

<酸化物半導体薄膜>
次に、本実施形態に係る非晶質酸化物半導体薄膜について、説明する。
本実施形態に係る酸化物半導体薄膜は、In元素、Zn元素、Sn元素および軽希土類元素Xの原子比が下記式(6)から(10)を満たす。
0.50≦In/(In+Sn+Zn)≦0.85 ・・・(6)
0.10≦Sn/(In+Sn+Zn)≦0.45 ・・・(7)
0.05≦Zn/(In+Sn+Zn)≦0.25 ・・・(8)
0.05≦X/(In+Sn+Zn+X)≦0.25 ・・・(9)
1.2≦(Sn/全金属元素)/(X/全金属元素)≦3.5 ・・・(10)
<Oxide semiconductor thin film>
Next, the amorphous oxide semiconductor thin film according to the present embodiment will be described.
In the oxide semiconductor thin film according to the present embodiment, the atomic ratio of In element, Zn element, Sn element and light rare earth element X satisfies the following formulas (6) to (10).
0.50 ≦ In / (In + Sn + Zn) ≦ 0.85 (6)
0.10 ≦ Sn / (In + Sn + Zn) ≦ 0.45 (7)
0.05 ≦ Zn / (In + Sn + Zn) ≦ 0.25 (8)
0.05 ≦ X / (In + Sn + Zn + X) ≦ 0.25 (9)
1.2 ≦ (Sn / all metal elements) / (X / all metal elements) ≦ 3.5 (10)

式(6)から式(10)に示す組成範囲外では、薄膜トランジスタを形成する工程で使用されるCVD成膜装置での処理の際に、薄膜トランジスタの半導体部分のキャリヤ濃度が上昇し、その後のアニール処理によってもキャリヤ濃度が低下しない場合がある。この場合、オフ電流が低下せず、トランジスタとして作動しない可能性がある。あるいは、CMOSイメージセンサーの転送トランジスタや、リセットトランジスタなどに使用した場合、感度の低下が起こったり、センサーとしての機能が低下したりする場合がある。
また、CVD装置の成膜温度を低下させて、キャリヤ濃度の上昇を抑え、TFT特性の発現を行っていたが、CVD装置の成膜温度を低減させたことにより、耐久性の乏しいTFT特性しか得られない場合がある。
Outside the composition range shown in Formula (6) to Formula (10), the carrier concentration of the semiconductor portion of the thin film transistor is increased during processing in the CVD film forming apparatus used in the step of forming the thin film transistor, and the annealing thereafter is performed. The treatment may not lower the carrier concentration. In this case, the off current does not decrease and there is a possibility that the transistor does not operate. Alternatively, when it is used as a transfer transistor or a reset transistor of a CMOS image sensor, the sensitivity may decrease or the function as a sensor may decrease.
In addition, the film formation temperature of the CVD device was lowered to suppress the rise of the carrier concentration, and the TFT characteristics were expressed. However, by reducing the film formation temperature of the CVD device, only the TFT characteristics having poor durability. It may not be obtained.

式(6)から式(10)の上下限の具体的な根拠、および、より好ましい範囲は、式(1)から式(5)の上下限の具体的な根拠、および、より好ましい範囲と同じである。   Specific grounds of upper and lower limits of Formula (6) to Formula (10) and more preferable ranges are the same as specific bases of upper and lower limits of Formula (1) to Formula (5) and more preferable range It is.

In元素、Zn元素、Sn元素、および軽希土類元素以外の元素は特に限定しない。
ただし、本実施形態に係る酸化物半導体薄膜は、In元素、Zn元素、Sn元素、および軽希土類元素を含み、残部が酸素と不可避不純物からなるものが好ましい。残部が酸素と不可避不純物であることにより、In元素、Zn元素、Sn元素、および軽希土類元素以外の元素が酸化物半導体薄膜の特性に与える影響を最小限にできる。
The elements other than the In element, the Zn element, the Sn element, and the light rare earth element are not particularly limited.
However, it is preferable that the oxide semiconductor thin film according to the present embodiment includes an In element, a Zn element, an Sn element, and a light rare earth element, and the balance be oxygen and an unavoidable impurity. When the balance is oxygen and an unavoidable impurity, the influence of elements other than In, Zn, Sn, and light rare earth elements on the characteristics of the oxide semiconductor thin film can be minimized.

酸化物半導体薄膜のキャリヤ密度は、通常1×1018(cm-3)以下が好ましく、好ましくは1×1012(cm-3)以上、さらに好ましくは1×1017(cm-3)以下であり、さらに好ましくは1×1013(cm-3)以上である。 The carrier density of the oxide semiconductor thin film is usually preferably 1 × 10 18 (cm −3 ) or less, preferably 1 × 10 12 (cm −3 ) or more, and more preferably 1 × 10 17 (cm −3 ) or less And more preferably 1 × 10 13 (cm −3 ) or more.

膜堆積後の加熱処理した酸化物層のキャリヤ密度が1×1018(cm-3)以下であると、薄膜トランジスタ等の素子を構成した際の漏れ電流、ノーマリーオンや、on−off比の低下を防ぐことができ、良好なトランジスタ性能が発揮できる。キャリヤ濃度が1×1013(cm-3)以上であると、トランジスタとして問題なく駆動する。
酸化物半導体薄膜のキャリヤ密度は、ホール効果測定方法により測定することができる。
If the carrier density of the heat-treated oxide layer after film deposition is 1 × 10 18 (cm −3 ) or less, the leakage current when forming an element such as a thin film transistor, the normally on, or the on-off ratio A drop can be prevented, and good transistor performance can be exhibited. If the carrier concentration is 1 × 10 13 (cm −3 ) or more, the transistor is driven without problems.
The carrier density of the oxide semiconductor thin film can be measured by the Hall effect measurement method.

酸化物半導体薄膜の移動度は1.0cm2/V・s以上、50.0cm2/V・s以下が好ましい。1.0cm2/V・s以上とすることにより、液晶ディスプレイを駆動できる。50.0cm2/V・s以下とすることにより、オフ電流を10-12A以下にでき、オンオフ比を108以上にできる。これにより、CMOSイメージセンサーの転送トランジスタやリセットトランジスタを駆動できる。
移動度はホール効果・比抵抗測定装置で求められる。
The mobility of the oxide semiconductor thin film 1.0cm 2 / V · s or more, preferably not more than 50.0cm 2 / V · s. A liquid crystal display can be driven by setting it as 1.0 cm < 2 > / V * s or more. By setting the density to 50.0 cm 2 / V · s or less, the off current can be reduced to 10 −12 A or less, and the on / off ratio can be increased to 10 8 or more. Thereby, the transfer transistor and the reset transistor of the CMOS image sensor can be driven.
The mobility is determined by a Hall effect / resistivity measuring device.

酸化物半導体薄膜は非晶質である。非晶質にすることにより、スズを添加する効果が強くなり過ぎるのを防ぐことができ、薄膜が導体化するのを防止できる。
非晶質であるか否かは、XRDのピーク、特に2θで30〜40°にピークが現れるか否かで判断できる。
The oxide semiconductor thin film is amorphous. By making it amorphous, it is possible to prevent the effect of adding tin from becoming too strong, and to prevent the thin film from becoming conductive.
Whether it is amorphous or not can be judged by whether or not the peak of XRD, in particular, the peak appears at 30 to 40 ° at 2θ.

<非晶質酸化物半導体薄膜の製造方法>
次に、本実施形態に係る非晶質酸化物半導体薄膜の製造方法について、説明する。
本実施形態に係る非晶質酸化物半導体薄膜が製造できるのであれば、製造方法は、特に限定しない。具体的には以下の製造方法を例示できる。
<Method of manufacturing amorphous oxide semiconductor thin film>
Next, a method of manufacturing the amorphous oxide semiconductor thin film according to the present embodiment will be described.
The manufacturing method is not particularly limited as long as the amorphous oxide semiconductor thin film according to the present embodiment can be manufactured. Specifically, the following manufacturing method can be exemplified.

非晶質酸化物半導体薄膜の形成には、スパッタリング法が好適に用いられる。これは、イオンプレーティング法、真空蒸着法、または電子ビーム蒸着法で形成された薄膜に比べ、組成、膜厚等の均一性に優れるからである。また、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。   Sputtering is preferably used to form the amorphous oxide semiconductor thin film. This is because the uniformity of the composition, film thickness, and the like is excellent as compared with the thin film formed by the ion plating method, the vacuum evaporation method, or the electron beam evaporation method. Moreover, it is because the thin film of the component composition same as a sputtering target can be formed.

スパッタリング法のなかでも、大面積の成膜が可能で、成膜速度が速いDCスパッタリング法が好ましい。RFスパッタリング法、ACスパッタリング法等の、他のスパッタリング法でもよい。
スパッタリングターゲットとして、本実施形態に係るスパッタリングターゲットを用いることにより、式(6)から式(10)に示す条件を満たす酸化物半導体薄膜が得られる。
Among sputtering methods, a DC sputtering method which can form a large-area film and has a high film formation rate is preferable. Other sputtering methods such as RF sputtering and AC sputtering may be used.
By using the sputtering target according to the present embodiment as the sputtering target, an oxide semiconductor thin film satisfying the conditions shown in Formulas (6) to (10) can be obtained.

スパッタリングの雰囲気は、酸化性雰囲気が好ましい。酸化性雰囲気でスパッタリングすることにより、酸化性ガスが半導体薄膜中の酸素欠損を減少させるため、キャリヤ濃度を調整できるためである。酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、O2、H2O、CO、CO2などの酸素原子含有ガスを意味する。酸化性ガスの濃度は装置、基板温度、スパッタリング圧力などの使用する条件で、最適化する。 The atmosphere of sputtering is preferably an oxidative atmosphere. By sputtering in an oxidizing atmosphere, the oxidizing gas reduces oxygen vacancies in the semiconductor thin film, so that the carrier concentration can be adjusted. The oxidizing atmosphere is an atmosphere containing an oxidizing gas. The oxidizing gas means an oxygen atom-containing gas such as O 2 , H 2 O, CO, CO 2 and the like. The concentration of oxidizing gas is optimized under the conditions of use such as equipment, substrate temperature, sputtering pressure and the like.

本実施形態に係るスパッタリングターゲットを用いた成膜では、成膜時の酸素分圧は1%程度でもよい。これは、軽希土類元素が、酸素欠損の発生を抑える効果が高いため、成膜時に酸素を付加する必要性が低いためである。酸化性ガスの酸素分圧が低いほど、スパッタリング時のノジュール等の発生が抑制されるため、この点でも、本実施形態に係るスパッタリングターゲットは有用である。   In the film formation using the sputtering target according to the present embodiment, the oxygen partial pressure at the time of film formation may be about 1%. This is because the light rare earth element has a high effect of suppressing the generation of oxygen vacancies, and therefore, the necessity of adding oxygen at the time of film formation is low. Since the generation of nodules and the like during sputtering is suppressed as the oxygen partial pressure of the oxidizing gas is lower, the sputtering target according to the present embodiment is also useful in this respect.

スパッタリング時の電力密度(投入電力をターゲットの面の面積で割った値)は、1.0W/cm2以上、5.0W/cm2以下であることが好ましい。1.0W/cm2以上とすることにより、放電が安定し、所望のスパッタレートも得られる。5.0W/cm2以下とすることにより、ターゲットが発生した熱で割れるのを防ぐことができる。
気体雰囲気の圧力(スパッタ圧力)は、プラズマが安定して放電できる範囲であれば特に限定されないが、0.05Pa以上、5Pa以下が好ましい。
Power density during sputtering (divided by the area of the surface of the input power target), 1.0 W / cm 2 or more, is preferably 5.0 W / cm 2 or less. By setting the concentration to 1.0 W / cm 2 or more, the discharge is stabilized and a desired sputtering rate can be obtained. By setting the power to 5.0 W / cm 2 or less, it is possible to prevent the target from cracking by generated heat.
The pressure (sputtering pressure) of the gas atmosphere is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.05 Pa or more and 5 Pa or less.

成膜される基体としては、シリコンウェハ、ガラス、セラミックス、プラスチックス、金属などが挙げられる。成膜中の基体温度は、特に制約されないが、非晶質膜を得られやすいという点で、300℃以下であることが好ましい。また、基体温度は、特に意図的な加熱をしない場合は室温程度でもよい。   Examples of the substrate to be film-formed include silicon wafers, glasses, ceramics, plastics, metals and the like. The substrate temperature during film formation is not particularly limited, but is preferably 300 ° C. or less in that an amorphous film can be easily obtained. In addition, the substrate temperature may be around room temperature, in particular, when intentional heating is not performed.

成膜後、基体を後加熱(熱処理)することもできる。熱処理により、膜が緻密化し、抵抗値が低くなる。
熱処理は、大気中で60℃以上、400℃以下で行うことが好ましい。60℃以上とすることにより、熱処理による効果が発現する。400℃以下とすることにより、逆に抵抗値が高くなるのを防止できる。
以上が非晶質酸化物半導体薄膜の製造方法の説明である。
After film formation, the substrate can be post-heated (heat treatment). The heat treatment densifies the film and lowers the resistance value.
The heat treatment is preferably performed at 60 ° C. or more and 400 ° C. or less in the air. By setting the temperature to 60 ° C. or higher, the effect of the heat treatment is exhibited. By setting the temperature to 400 ° C. or less, it is possible to prevent the resistance value from increasing.
The above is the description of the method for manufacturing an amorphous oxide semiconductor thin film.

<薄膜トランジスタ>
次に、本実施形態に係る薄膜トランジスタの構造について説明する。
本実施形態に係る薄膜トランジスタは、本実施形態に係る非晶質酸化物半導体薄膜を備え、トランジスタとして機能するものであれば、特に構造は限定しない。
具体的な薄膜トランジスタの形状としては、バックチャンネルエッチ型トランジスタ、エッチストッパー型トランジスタ、トップゲート型トランジスタ、などが挙げられる。
<Thin film transistor>
Next, the structure of the thin film transistor according to the present embodiment will be described.
The thin film transistor according to the present embodiment includes the amorphous oxide semiconductor thin film according to the present embodiment, and the structure is not particularly limited as long as it functions as a transistor.
Specific examples of the thin film transistor include a back channel etch type transistor, an etch stopper type transistor, a top gate type transistor, and the like.

具体的な薄膜トランジスタの例を図2および図3に示す。
図2に示すように、薄膜トランジスタ100は、シリコンウェハ20、ゲート絶縁膜30、酸化物半導体薄膜40、ソース電極50、ドレイン電極60、および層間絶縁膜70、70Aを備える。
Specific examples of thin film transistors are shown in FIGS. 2 and 3.
As shown in FIG. 2, the thin film transistor 100 includes a silicon wafer 20, a gate insulating film 30, an oxide semiconductor thin film 40, a source electrode 50, a drain electrode 60, and interlayer insulating films 70 and 70A.

シリコンウェハ20はゲート電極である。ゲート絶縁膜30はゲート電極と酸化物半導体薄膜40の導通を遮断する絶縁膜であり、シリコンウェハ20上に設けられる。
酸化物半導体薄膜40はチャネル層であり、ゲート絶縁膜30上に設けられる。酸化物半導体薄膜40は本実施形態に係る非晶質酸化物半導体薄膜が用いられる。
The silicon wafer 20 is a gate electrode. The gate insulating film 30 is an insulating film that blocks conduction between the gate electrode and the oxide semiconductor thin film 40, and is provided on the silicon wafer 20.
The oxide semiconductor thin film 40 is a channel layer and is provided on the gate insulating film 30. For the oxide semiconductor thin film 40, the amorphous oxide semiconductor thin film according to the present embodiment is used.

ソース電極50およびドレイン電極60は、ソース電流およびドレイン電流を酸化物半導体薄膜40に流すための導電端子であり、酸化物半導体薄膜40の両端近傍に接触するように、各々設けられる。
層間絶縁膜70は、ソース電極50およびドレイン電極60と、酸化物半導体薄膜40の間の接触部分以外の導通を遮断する絶縁膜である。
層間絶縁膜70Aは、ソース電極50およびドレイン電極60と、酸化物半導体薄膜40の間の接触部分以外の導通を遮断する絶縁膜である。ソース電極50とドレイン電極60の間の導通を遮断する絶縁膜でもある。チャネル層保護層でもある。
The source electrode 50 and the drain electrode 60 are conductive terminals for flowing a source current and a drain current to the oxide semiconductor thin film 40, and are provided so as to be in contact with the vicinity of both ends of the oxide semiconductor thin film 40.
The interlayer insulating film 70 is an insulating film that blocks conduction between the source electrode 50 and the drain electrode 60 and the oxide semiconductor thin film 40 except for the contact portion.
The interlayer insulating film 70A is an insulating film that blocks conduction between the source electrode 50, the drain electrode 60, and the oxide semiconductor thin film 40 except for the contact portion. It is also an insulating film that blocks the conduction between the source electrode 50 and the drain electrode 60. It is also a channel layer protective layer.

図3に示すように、薄膜トランジスタ100Aの構造は、薄膜トランジスタ100と同様であるが、ソース電極50およびドレイン電極60を、ゲート絶縁膜30と酸化物半導体薄膜40の両方に接触するように設けている点が異なる。ゲート絶縁膜30、酸化物半導体薄膜40、ソース電極50、およびドレイン電極60を覆うように、層間絶縁膜70Bが一体に設けられている点も異なる。   As shown in FIG. 3, the structure of the thin film transistor 100A is the same as that of the thin film transistor 100, but the source electrode 50 and the drain electrode 60 are provided in contact with both the gate insulating film 30 and the oxide semiconductor thin film 40. The point is different. Another difference is that an interlayer insulating film 70B is integrally provided to cover the gate insulating film 30, the oxide semiconductor thin film 40, the source electrode 50, and the drain electrode 60.

薄膜トランジスタは、以下の特性を有するのが好ましい。
薄膜トランジスタの飽和移動度は1.0cm2/V・s以上、50.0cm2/V・s以下が好ましい。1.0cm2/V・s以上とすることにより、CMOSイメージセンサーの転送トランジスタやリセットトランジスタ、液晶ディスプレイを駆動できる。50.0cm2/V・s以下とすることにより、オフ電流を10-12A以下にでき、オンオフ比を108以上にできる。これにより、CMOSイメージセンサーの転送トランジスタやリセットトランジスタを駆動できる。
The thin film transistor preferably has the following characteristics.
Saturation mobility of the thin film transistor is 1.0cm 2 / V · s or more, preferably not more than 50.0cm 2 / V · s. By setting the area to 1.0 cm 2 / V · s or more, the transfer transistor, the reset transistor, and the liquid crystal display of the CMOS image sensor can be driven. By setting the density to 50.0 cm 2 / V · s or less, the off current can be reduced to 10 −12 A or less, and the on / off ratio can be increased to 10 8 or more. Thereby, the transfer transistor and the reset transistor of the CMOS image sensor can be driven.

飽和移動度は、ドレイン電圧を20V印加した場合の伝達特性から求められる。具体的に、伝達特性Id−Vgのグラフを作成し、各Vgのトランスコンダクタンス(Gm)を算出し、飽和領域の式により飽和移動度を求める。Idはソース・ドレイン電極間の電流、Vgはソース・ドレイン電極間に電圧Vdを印加したときのゲート電圧である。   The saturation mobility is obtained from the transfer characteristics when a drain voltage of 20 V is applied. Specifically, a graph of the transfer characteristic Id-Vg is created, the transconductance (Gm) of each Vg is calculated, and the saturation mobility is determined by the equation of the saturation region. Id is a current between the source and drain electrodes, and Vg is a gate voltage when a voltage Vd is applied between the source and drain electrodes.

閾値電圧(Vth)は、−3.0V以上、+3.0以下が好ましく、−2.5以上、+2.5V以下がより好ましい。−3.0V以上、+3.0以下であると、オフ電流が小さく、オンオフ比の大きな薄膜トランジスタができ、バルクのシリコンウェハで構成された回路と組み合わせて、駆動することができる。 The threshold voltage (Vth) is preferably -3.0 V or more and +3.0 or less, and more preferably -2.5 or more and +2.5 V or less. When the voltage is -3.0 V or more and +3.0 or less, a thin film transistor with a small off current and a large on / off ratio can be formed, and can be driven in combination with a circuit formed of a bulk silicon wafer.

閾値電圧(Vth)は、伝達特性のグラフよりId=10-9AでのVgと定義した。
on−off比は106以上、1012以下が好ましく、107以上、1011以下がより好ましく、108以上、1011以下がさらに好ましい。106以上であると、液晶ディスプレイの駆動ができる。1012以下であると、コントラストの大きな有機ELパネルの駆動が可能になる。また、オフ電流を10-12A以下にでき、CMOSイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
The threshold voltage (Vth) was defined as Vg at Id = 10 −9 A from the graph of transfer characteristics.
The on-off ratio is preferably 10 6 or more and 10 12 or less, more preferably 10 7 or more and 10 11 or less, and still more preferably 10 8 or more and 10 11 or less. If it is 10 6 or more, the liquid crystal display can be driven. If it is 10 12 or less, driving of the organic EL panel with large contrast becomes possible. In addition, the off current can be reduced to 10 −12 A or less, and when it is used for a transfer transistor or a reset transistor of a CMOS image sensor, the image retention time can be extended or the sensitivity can be improved.

on−off比は、Vg=−10VのIdの値をOff電流値とし、Vg=20VのIdの値をOn電流値として比[On/Off]を決めることにより、求められる。
Off電流値は、10-11A以下が好ましく、10-12A以下がより好ましい。オフ電流を10-11A以下にでき、CMOSイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
The on-off ratio can be obtained by setting the value of Id of Vg = −10 V as the Off current value and determining the value of Id of Vg = 20 V as the On current value to determine the ratio [On / Off].
The off current value is preferably 10 −11 A or less, more preferably 10 −12 A or less. The off current can be 10 -11 A or less, and when used for a transfer transistor or a reset transistor of a CMOS image sensor, the image retention time can be lengthened or the sensitivity can be improved.

薄膜トランジスタの半導体層に用いられる、本実施形態に係る非晶質酸化物半導体薄膜の欠陥密度が、5.0×1016cm−3以下が好ましく、1.0×1016cm−3以下がより好ましい。欠陥密度の減少により、薄膜トランジスタの移動度がさらに高くなり、光照射時の安定性、熱に対する安定性が高くなり、TFTが安定して作動するようになる。 The defect density of the amorphous oxide semiconductor thin film according to this embodiment, which is used for the semiconductor layer of the thin film transistor, is preferably 5.0 × 10 16 cm −3 or less, and more preferably 1.0 × 10 16 cm −3 or less preferable. Due to the decrease in defect density, the mobility of the thin film transistor is further enhanced, the stability upon light irradiation and the stability to heat are enhanced, and the TFT operates stably.

本実施形態に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
本実施形態に係るの薄膜トランジスタは、表示装置および固体撮像素子等に好適に用いることができる。以下、本実施形態に係る薄膜トランジスタを表示装置および固体撮像素子に用いる場合について、説明する。
The thin film transistor according to this embodiment can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit. Furthermore, in addition to the field effect transistor, the present invention can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistor.
The thin film transistor according to the present embodiment can be suitably used for a display device, a solid-state imaging device, and the like. Hereinafter, the case where the thin film transistor according to the present embodiment is used for a display device and a solid-state imaging device will be described.

まず、本実施形態に係る薄膜トランジスタを表示装置に用いる場合について、図4を参照して説明する。
図4(A)は、本発明の一態様の表示装置の上面図である。図4(B)は、本発明の一態様の表示装置の画素に、液晶素子を適用する場合の画素回路を説明するための回路図である。また、図4(C)は、本発明の一態様の表示装置の画素に、有機EL素子を適用する場合の画素回路を説明するための回路図である。
First, the case where the thin film transistor according to the present embodiment is used for a display device will be described with reference to FIG.
FIG. 4A is a top view of a display device of one embodiment of the present invention. FIG. 4B is a circuit diagram for describing a pixel circuit in the case of applying a liquid crystal element to a pixel of a display device of one embodiment of the present invention. FIG. 4C is a circuit diagram for describing a pixel circuit in the case where an organic EL element is applied to a pixel of a display device of one embodiment of the present invention.

画素部に配置するトランジスタは、本実施形態に係る薄膜トランジスタを用いることができる。本実施形態に係る薄膜トランジスタはnチャネル型とすることが容易なので、nチャネル型トランジスタで構成できる駆動回路の一部を、画素部のトランジスタと同一基板上に形成する。画素部や駆動回路に本実施の形態に示す薄膜トランジスタを用いることにより、信頼性の高い表示装置を提供できる。   The thin film transistor according to this embodiment can be used as the transistor provided in the pixel portion. Since the thin film transistor according to this embodiment can easily be an n-channel transistor, part of a driver circuit that can be formed using an n-channel transistor is formed over the same substrate as the transistor in the pixel portion. By using the thin film transistor described in this embodiment for the pixel portion and the driver circuit, a highly reliable display device can be provided.

アクティブマトリクス型表示装置の上面図の一例を図4(A)に示す。表示装置の基板300上には、画素部301、第1の走査線駆動回路302、第2の走査線駆動回路303、信号線駆動回路304が形成される。画素部301には、複数の信号線が信号線駆動回路304から延伸して配置され、複数の走査線が第1の走査線駆動回路302、および第2の走査線駆動回路303から延伸して配置される。走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられる。表示装置の基板300は、FPC(Flexible Printed Circuit)等の接続部を介して、タイミング制御回路(コントローラ、制御ICともいう)に接続される。   An example of a top view of the active matrix display device is illustrated in FIG. A pixel portion 301, a first scan line driver circuit 302, a second scan line driver circuit 303, and a signal line driver circuit 304 are formed over a substrate 300 of a display device. In the pixel portion 301, a plurality of signal lines are extended from the signal line driver circuit 304, and a plurality of scan lines are extended from the first scan line driver circuit 302 and the second scan line driver circuit 303. Be placed. Pixels each having a display element are provided in a matrix at intersections of the scan lines and the signal lines. The substrate 300 of the display device is connected to a timing control circuit (also referred to as a controller or a control IC) through a connection portion such as a flexible printed circuit (FPC).

図4(A)では、第1の走査線駆動回路302、第2の走査線駆動回路303、信号線駆動回路304は、画素部301と同じ基板300上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板300外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板300上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。   In FIG. 4A, the first scan line driver circuit 302, the second scan line driver circuit 303, and the signal line driver circuit 304 are formed over the same substrate 300 as the pixel portion 301. Therefore, the number of parts such as a drive circuit provided outside is reduced, so that cost can be reduced. Further, in the case where a driver circuit is provided outside the substrate 300, it is necessary to extend the wiring, which increases the number of connections between the wirings. In the case where the driver circuit is provided over the same substrate 300, the number of connections between the wirings can be reduced, which can improve the reliability or the yield.

また、画素の回路構成の一例を図4(B)に示す。ここでは、VA型液晶表示装置の画素に適用することができる画素回路を示す。   In addition, an example of a circuit configuration of a pixel is illustrated in FIG. Here, a pixel circuit which can be applied to a pixel of a VA liquid crystal display device is shown.

この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。   This pixel circuit can be applied to a structure having a plurality of pixel electrodes in one pixel. Each pixel electrode is connected to a different transistor, and each transistor is configured to be driven by different gate signals. Thus, signals applied to individual pixel electrodes of multi-domain designed pixels can be controlled independently.

トランジスタ316のゲート配線312と、トランジスタ317のゲート配線313には、異なるゲート信号を与えられるように分離されている。一方、データ線として機能するソース電極またはドレイン電極314は、トランジスタ316とトランジスタ317で共通に用いられる。トランジスタ316とトランジスタ317は、本実施形態に係るトランジスタを用いることができる。これにより、信頼性の高い液晶表示装置を提供できる。   The gate wiring 312 of the transistor 316 and the gate wiring 313 of the transistor 317 are separated so as to be supplied with different gate signals. On the other hand, the source electrode or drain electrode 314 which functions as a data line is used in common by the transistor 316 and the transistor 317. The transistor according to this embodiment can be used as the transistor 316 and the transistor 317. Thus, a highly reliable liquid crystal display device can be provided.

トランジスタ316には、第1の画素電極が電気的に接続され、トランジスタ317には、第2の画素電極が電気的に接続される。第1の画素電極と第2の画素電極とは分離されている。第1の画素電極と第2の画素電極の形状は、特に限定しない。例えば、第1の画素電極は、V字状とすればよい。   A first pixel electrode is electrically connected to the transistor 316, and a second pixel electrode is electrically connected to the transistor 317. The first pixel electrode and the second pixel electrode are separated. The shapes of the first pixel electrode and the second pixel electrode are not particularly limited. For example, the first pixel electrode may be V-shaped.

トランジスタ316のゲート電極はゲート配線312と接続され、トランジスタ317のゲート電極はゲート配線313と接続されている。ゲート配線312とゲート配線313に異なるゲート信号を与えて、トランジスタ316とトランジスタ317の動作タイミングを異ならせ、液晶の配向を制御できる。   The gate electrode of the transistor 316 is connected to the gate wiring 312, and the gate electrode of the transistor 317 is connected to the gate wiring 313. Different gate signals can be supplied to the gate wiring 312 and the gate wiring 313, operation timings of the transistor 316 and the transistor 317 can be different, and alignment of liquid crystals can be controlled.

また、容量配線310と、誘電体として機能するゲート絶縁膜と、第1の画素電極または第2の画素電極と電気的に接続する容量電極とで、保持容量を形成してもよい。   In addition, a storage capacitor may be formed of the capacitor wiring 310, a gate insulating film functioning as a dielectric, and a capacitor electrode electrically connected to the first pixel electrode or the second pixel electrode.

マルチドメイン構造は、一画素に第1の液晶素子318と第2の液晶素子319を備える。第1の液晶素子318は第1の画素電極と対向電極とその間の液晶層とで構成され、第2の液晶素子319は第2の画素電極と対向電極とその間の液晶層とで構成される。   The multi-domain structure includes a first liquid crystal element 318 and a second liquid crystal element 319 in one pixel. The first liquid crystal element 318 is composed of a first pixel electrode, a counter electrode, and a liquid crystal layer in between, and the second liquid crystal element 319 is composed of a second pixel electrode, a counter electrode, and a liquid crystal layer in between .

画素回路は、図4(B)に示す構成に限定されない。図4(B)に示す画素にスイッチ、抵抗素子、容量素子、トランジスタ、センサー、または論理回路を追加してもよい。   The pixel circuit is not limited to the configuration shown in FIG. A switch, a resistor, a capacitor, a transistor, a sensor, or a logic circuit may be added to the pixel illustrated in FIG. 4B.

画素の回路構成の他の一例を図4(C)に示す。ここでは、有機EL素子を用いた表示装置の画素構造を示す。   Another example of the circuit configuration of the pixel is shown in FIG. Here, a pixel structure of a display device using an organic EL element is shown.

有機EL素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔が、それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。   In the organic EL element, when a voltage is applied to the light emitting element, electrons are injected from one of the pair of electrodes and holes from the other of the pair of electrodes are injected into the layer containing the light emitting organic compound, and current flows. The recombination of electrons and holes causes the light-emitting organic compound to form an excited state, and light is emitted when the excited state returns to the ground state. From such a mechanism, such a light emitting element is referred to as a current excitation light emitting element.

図4(C)は、適用可能な画素回路の一例を示す図である。ここではnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。本実施形態の酸化物半導体膜は、nチャネル型のトランジスタのチャネル形成領域に用いることができる。当該画素回路は、デジタル時間階調駆動を適用できる。   FIG. 4C illustrates an example of an applicable pixel circuit. Here, an example in which two n-channel transistors are used in one pixel is shown. The oxide semiconductor film of this embodiment can be used for a channel formation region of an n-channel transistor. The pixel circuit can apply digital time gray scale driving.

適用可能な画素回路の構成、およびデジタル時間階調駆動を適用した場合の画素の動作について、説明する。   The configuration of the applicable pixel circuit and the operation of the pixel when digital time gray scale drive is applied will be described.

画素320は、スイッチング用トランジスタ321、駆動用トランジスタ322、発光素子324および容量素子323を有している。スイッチング用トランジスタ321は、ゲート電極が走査線326に接続され、第1の電極(ソース電極およびドレイン電極の一方)が信号線325に接続され、第2の電極(ソース電極およびドレイン電極の他方)が駆動用トランジスタ322のゲート電極に接続されている。駆動用トランジスタ322は、ゲート電極が容量素子323を介して電源線327に接続され、第1の電極が電源線327に接続され、第2の電極が発光素子324の第1の電極(画素電極)に接続される。発光素子324の第2の電極は、共通電極328に相当する。共通電極328は、同一基板上に形成される共通電位線と、電気的に接続される。   The pixel 320 includes a switching transistor 321, a driving transistor 322, a light emitting element 324, and a capacitor element 323. In the switching transistor 321, the gate electrode is connected to the scan line 326, the first electrode (one of the source electrode and the drain electrode) is connected to the signal line 325, and the second electrode (the other of the source electrode and the drain electrode) Are connected to the gate electrode of the driving transistor 322. The gate electrode of the driving transistor 322 is connected to the power supply line 327 through the capacitor 323, the first electrode is connected to the power supply line 327, and the second electrode is a first electrode of the light emitting element 324 (pixel electrode Connected to). The second electrode of the light emitting element 324 corresponds to the common electrode 328. The common electrode 328 is electrically connected to a common potential line formed on the same substrate.

スイッチング用トランジスタ321および駆動用トランジスタ322は、本実施形態に係る薄膜トランジスタを用いることができる。これにより、信頼性の高い有機EL表示装置を提供することができる。   The thin film transistor according to this embodiment can be used as the switching transistor 321 and the driving transistor 322. Thereby, a highly reliable organic EL display device can be provided.

画素回路の構成は、図4(C)に示す構成に限定されない。図4(C)に示す画素回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路を追加してもよい。
以上が本実施形態に係る薄膜トランジスタを表示装置に用いる場合の説明である。
The configuration of the pixel circuit is not limited to the configuration shown in FIG. A switch, a resistor, a capacitor, a sensor, a transistor, or a logic circuit may be added to the pixel circuit illustrated in FIG.
The above is the description in the case where the thin film transistor according to the present embodiment is used for a display device.

次に、本実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合について、図5を参照して説明する。   Next, the case where the thin film transistor according to the present embodiment is used for a solid-state imaging device will be described with reference to FIG.

CMOS(Complementary Metal Oxide Semiconductor)イメージセンサーは、信号電荷蓄積部に電位を保持し、その電位を増幅トランジスタを介して、垂直出力線に出力する固体撮像素子である。CMOSイメージセンサーに含まれるリセットトランジスタ、および/または転送トランジスタにリーク電流があると、そのリーク電流によって充電または放電が起こり、信号電荷蓄積部の電位が変化する。信号電荷蓄積部の電位が変化すると、増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまう。   A CMOS (Complementary Metal Oxide Semiconductor) image sensor is a solid-state imaging device that holds a potential in a signal charge storage unit and outputs the potential to a vertical output line through an amplification transistor. If there is a leakage current in the reset transistor and / or the transfer transistor included in the CMOS image sensor, the leakage current causes charging or discharging, and the potential of the signal charge storage portion changes. When the potential of the signal charge storage portion changes, the potential of the amplification transistor also changes, resulting in a value deviated from the original potential, and the captured image is degraded.

本実施形態に係る薄膜トランジスタをCMOSイメージセンサのリセットトランジスタ、および転送トランジスタに適用した場合の動作の効果を説明する。増幅トランジスタは、薄膜トランジスタまたはバルクトランジスタのどちらを適用しても良い。   The effect of the operation when the thin film transistor according to the present embodiment is applied to the reset transistor and the transfer transistor of the CMOS image sensor will be described. The amplification transistor may be either a thin film transistor or a bulk transistor.

図5は、CMOSイメージセンサーの画素構成の一例を示す図である。画素は光電変換素子であるフォトダイオード3002、転送トランジスタ3004、リセットトランジスタ3006、増幅トランジスタ3008および各種配線で構成されており、マトリクス状に複数が配置されてセンサーを構成する。増幅トランジスタ3008と電気的に接続される選択トランジスタを設けても良い。トランジスタ記号に記してある「OS」は酸化物半導体(Oxide Semiconductor)を、「Si」はシリコンを示しており、それぞれのトランジスタに適用すると好ましい材料を表している。以降の図面についても同様である。   FIG. 5 is a view showing an example of a pixel configuration of a CMOS image sensor. A pixel is composed of a photodiode 3002 that is a photoelectric conversion element, a transfer transistor 3004, a reset transistor 3006, an amplification transistor 3008, and various wirings, and a plurality of pixels are arranged in a matrix to form a sensor. A selection transistor electrically connected to the amplification transistor 3008 may be provided. “OS” described in the transistor symbol indicates an oxide semiconductor, and “Si” indicates silicon, which represents a preferable material when applied to each transistor. The same applies to the subsequent drawings.

フォトダイオード3002は、転送トランジスタ3004のソース側に接続されており、転送トランジスタ3004のドレイン側には信号電荷蓄積部3010(FD:フローティングディフュージョンとも呼ぶ)が形成される。信号電荷蓄積部3010にはリセットトランジスタ3006のソース、および増幅トランジスタ3008のゲートが接続されている。別の構成として、リセット電源線3110を削除することもできる。例えば、リセットトランジスタ3006のドレインをリセット電源線3110ではなく、電源線3100または垂直出力線3120につなぐ方法がある。
以上が、本実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合の説明である。
The photodiode 3002 is connected to the source side of the transfer transistor 3004, and a signal charge storage unit 3010 (FD: also referred to as floating diffusion) is formed on the drain side of the transfer transistor 3004. The signal charge storage unit 3010 is connected to the source of the reset transistor 3006 and the gate of the amplification transistor 3008. Alternatively, the reset power supply line 3110 can be eliminated. For example, there is a method of connecting the drain of the reset transistor 3006 to the power supply line 3100 or the vertical output line 3120 instead of the reset power supply line 3110.
The above is the description in the case where the thin film transistor according to the present embodiment is used for a solid-state imaging device.

このように、本実施形態の酸化物焼結体は、薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜を形成でき、かつ成膜時の割れやノジュールの生成を抑制できる   Thus, the oxide sintered body of the present embodiment can form an oxide semiconductor thin film having excellent characteristics when used in a thin film transistor, and can suppress generation of cracks and nodules during film formation.

以下、本発明を実施例と比較例を用いて説明する。しかしながら、本発明はこれら実施例に限定されない。   Hereinafter, the present invention will be described using examples and comparative examples. However, the present invention is not limited to these examples.

<焼結体およびターゲットの強度試験>
まず、本実施形態の構成要件を満たす酸化物焼結体を製造してターゲットに加工し、スパッタリング成膜の際の割れやノジュール発生の有無を試験した。具体的な手順は以下の通りである。
<Strength test of sintered body and target>
First, an oxide sintered body satisfying the constituent requirements of the present embodiment was manufactured and processed into a target, and the presence or absence of cracking and generation of nodules during sputtering film formation was tested. The specific procedure is as follows.

まず、実施例1および実施例2として、インジウム、スズ、亜鉛、および軽希土類元素としてのサマリウムを含む組成の試料を用意した。また、比較例1として、インジウムが式(1)の下限外れ、亜鉛が式(3)の上限外れの試料を用意した。比較例2として、亜鉛が式(3)の上限外れの試料も用意した。比較例3として、サマリウムを含まない試料も用意した。   First, samples of compositions containing indium, tin, zinc, and samarium as a light rare earth element were prepared as Example 1 and Example 2. Further, as Comparative Example 1, a sample was prepared in which indium was out of the lower limit of Formula (1) and zinc was out of the upper limit of Formula (3). As Comparative Example 2, a sample having zinc out of the upper limit of Formula (3) was also prepared. As Comparative Example 3, a sample containing no samarium was also prepared.

各元素の原料は、以下の組成を有し、純度99.99質量%の酸化物粉末を用いた。
インジウム:In23
スズ:SnO2
亜鉛:ZnO
サマリウム:Sm23
各元素の質量比は以下のように求めた。
インジウム質量比 :In23/(In23+ZnO+SnO2+Sm23
スズ質量比 :SnO2/(In23+ZnO+SnO2+Sm23
亜鉛質量比 :ZnO/(In23+ZnO+SnO2+Sm23
サマリウム質量比 :Sm23/(In23+ZnO+SnO2+Sm23
The raw material of each element had the following composition, and used the oxide powder of purity 99.99 mass%.
Indium: In 2 O 3
Tin: SnO 2
Zinc: ZnO
Samarium: Sm 2 O 3
The mass ratio of each element was determined as follows.
Indium mass ratio: In 2 O 3 / (In 2 O 3 + ZnO + SnO 2 + Sm 2 O 3 )
Tin mass ratio: SnO 2 / (In 2 O 3 + ZnO + SnO 2 + Sm 2 O 3 )
Zinc mass ratio: ZnO / (In 2 O 3 + ZnO + SnO 2 + Sm 2 O 3 )
Samarium mass ratio: Sm 2 O 3 / (In 2 O 3 + ZnO + SnO 2 + Sm 2 O 3 )

次に、原料粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより72時間混合粉砕し、混合粉末を作製した。
この混合粉末を金型に入れ、500kg/cm2の圧力でプレス成型体とした。この成型体を2000kg/cm2の圧力でCIPにより緻密化を行った。次に、この成型体を常圧焼成炉に設置して、大気雰囲気下で、350℃で3時間保持した後に、100℃/時間にて昇温し、1480℃にて、42時間焼結した。その後、放置冷却して酸化物焼結体を得た。
Next, the raw material powder was weighed, placed in a polyethylene pot, and mixed and pulverized by a dry ball mill for 72 hours to prepare a mixed powder.
The mixed powder was placed in a mold and made into a press-molded body at a pressure of 500 kg / cm 2 . The compact was densified by CIP at a pressure of 2000 kg / cm 2 . Next, this molded body was placed in a normal pressure baking furnace, held at 350 ° C. for 3 hours in the air atmosphere, then heated at 100 ° C./hour and sintered at 1480 ° C. for 42 hours . Then, it was left to cool to obtain an oxide sintered body.

得られた焼結体について、以下の評価を行った。
(1)元素組成比(原子比)
誘導プラズマ発光分析装置(ICP−AES)により、焼結体中の元素組成(式(1)から、式(4)の不等号で挟まれた中段の式)を求めた。
The following evaluation was performed about the obtained sintered compact.
(1) Elemental composition ratio (atomic ratio)
The element composition in the sintered body (the middle stage equation sandwiched by the inequality sign of the equation (4)) was determined from the equation (1) using an inductive plasma emission analyzer (ICP-AES).

(2)結晶構造
得られた焼結体について、X線回折測定装置Smartlabにより、以下の条件でX線回折(XRD)を測定した。得られたXRDチャートをJADE6により分析し、焼結体の結晶構造を求めた。さらに、ピーク強度比から、組成を質量%で求めた。
(2) Crystal structure About the obtained sintered compact, X-ray diffraction (XRD) was measured on condition of the following with X-ray-diffraction measuring device Smartlab. The obtained XRD chart was analyzed by JADE 6 to determine the crystal structure of the sintered body. Furthermore, the composition was determined by mass% from the peak intensity ratio.

なお、XRDの測定条件は以下の通りである。
・装置:Smartlab(株式会社リガク製)
・X線:Cu−Kα線(波長1.5418×10-10m)
・2θ−θ反射法、連続スキャン(2.0°/分)
・サンプリング間隔:0.02°
・スリットDS(発散スリット)、SS(散乱スリット)、RS(受光スリット):1mm
In addition, the measurement conditions of XRD are as follows.
-Device: Smartlab (manufactured by Rigaku Corporation)
・ X-ray: Cu-Kα ray (wavelength 1.5418 × 10 -10 m)
・ 2θ-θ reflection method, continuous scan (2.0 ° / min)
Sampling interval: 0.02 °
Slit DS (divergent slit), SS (scattering slit), RS (receiving slit): 1 mm

(3)格子定数
得られたXRDパターンを、JADE6を用いて全パターンフィッティング(WPF)解析し、XRDパターンに含まれる各結晶成分を特定し、得られた酸化物焼結体中のIn23結晶構造の格子定数を算出した。
(3) Lattice constant The obtained XRD pattern is subjected to full pattern fitting (WPF) analysis using JADE 6, and each crystal component contained in the XRD pattern is identified, and In 2 O in the obtained oxide sintered body The lattice constants of the three crystal structures were calculated.

(4)相対密度
相対密度は、製造した酸化物焼結体について、ノギスでの測定での体積と質量より実測密度を測定し、当該実測密度を酸化物焼結体の計算密度で除することにより算出した。計算密度は、酸化物焼結体の製造に用いた原料粉末の総質量を、酸化物焼結体の製造に用いた原料粉末の総体積で除することで算出した。
(4) Relative density For relative density, measure the actual density from the volume and mass in the measurement with a caliper for the oxide sintered body produced, and divide the actual density by the calculated density of the oxide sintered body Calculated by The calculated density was calculated by dividing the total mass of the raw material powder used for producing the oxide sintered body by the total volume of the raw material powder used for producing the oxide sintered body.

(5)バルク抵抗
焼結体のバルク抵抗(導電性)を抵抗率計(三菱化学(株)製、ロレスタAX MCP-T370)を使用して四探針法に基づき測定した。
測定箇所は酸化物焼結体の中心および酸化物焼結体の四隅と中心との中間点の4点、計5箇所とし、5箇所の平均値をバルク抵抗値とした。
(5) Bulk Resistance The bulk resistance (conductivity) of the sintered body was measured based on a four-point probe method using a resistivity meter (Loresta AX MCP-T370, manufactured by Mitsubishi Chemical Corporation).
The measurement points were four points at the center of the oxide sintered body and the midpoint between the four corners of the oxide sintered body and the center, for a total of five points, and the average value of the five points was taken as the bulk resistance value.

さらに、得られた焼結体をスパッタリングターゲットに加工して、以下の手順で成膜試験を行った。   Furthermore, the obtained sintered body was processed into a sputtering target, and a film formation test was performed in the following procedure.

<成膜耐久評価>
まず、酸化物焼結体を、研削研磨して、4インチφ×厚さ5mmのスパッタリングターゲットに加工し、インジウムろうを用いて銅製のバッキングプレートにボンディングした。
<Deposition durability evaluation>
First, the oxide sintered body was ground and polished, processed into a sputtering target of 4 inches in diameter x 5 mm in thickness, and bonded to a copper backing plate using indium wax.

次に、バッキングプレートをDCマグネトロンスパッタ装置に取り付け、400WのDCスパッタリングを連続5時間実施した。DCスパッタリング後のターゲット表面の状態、具体的にはクラックの有無と黒色異物(ノジュール)の有無を目視で確認した。
以上の結果を表1に示す。実施例1、実施例2、および比較例3のXRDチャートを図6、図7、および図8に示す。図6、図7、および図8には、所定のピークに対応する結晶構造の角度も示す。
Next, the backing plate was attached to a DC magnetron sputtering apparatus, and 400 W DC sputtering was performed for 5 hours continuously. The state of the target surface after DC sputtering, specifically, the presence or absence of a crack and the presence or absence of a black foreign matter (nodule) were visually confirmed.
The above results are shown in Table 1. The XRD charts of Example 1, Example 2 and Comparative Example 3 are shown in FIG. 6, FIG. 7 and FIG. FIGS. 6, 7 and 8 also show the angle of the crystal structure corresponding to the given peak.

Figure 2019064859
Figure 2019064859

実施例1および実施例2の焼結体では、In23で表されるビックスバイト構造が主成分であり、Sm2Sn27で表されるパイロクロア構造も観察された。実施例1のSm2Sn27の格子定数は、10.50215×10-10mであり、実施例2のSm2Sn27の格子定数は、10.50397×10-10mであった。純物質のSm2Sn27の格子定数比べて、実施例のSm2Sn27の格子定数が小さくなっていることから、元素が密に詰まることにより熱伝導に有利になり、ヘアーラインクラックやチッピング等の割れに対する耐性が向上したものと推察される。In23(ZnO)3で表される六方晶層状構造も僅かに確認された。 In the sintered bodies of Example 1 and Example 2, the bixbite structure represented by In 2 O 3 was the main component, and the pyrochlore structure represented by Sm 2 Sn 2 O 7 was also observed. The lattice constant of Sm 2 Sn 2 O 7 of Example 1 is 10.50215 × 10 −10 m, and the lattice constant of Sm 2 Sn 2 O 7 of Example 2 is 10.50397 × 10 −10 m. there were. Since the lattice constant of Sm 2 Sn 2 O 7 in the example is smaller than the lattice constant of pure substance Sm 2 Sn 2 O 7 , the elements are closely packed, which is advantageous for heat conduction, and the hairline It is presumed that the resistance to cracking such as cracking and chipping is improved. The hexagonal layered structure represented by In 2 O 3 (ZnO) 3 was also slightly confirmed.

比較例1および比較例2では、In23で表されるビックスバイト構造、およびSm2Sn27で表されるパイロクロア構造が確認された。比較例2では、さらにZn2SnO4で表されるスピネル構造も確認された。
比較例3では、In23で表されるビックスバイト構造が主成分であり、Zn2SnOで表されるスピネル構造も観察された。
In Comparative Example 1 and Comparative Example 2, the bixbite structure represented by In 2 O 3 and the pyrochlore structure represented by Sm 2 Sn 2 O 7 were confirmed. In Comparative Example 2, a spinel structure represented by Zn 2 SnO 4 was also confirmed.
In Comparative Example 3, the bixbyite structure represented by In 2 O 3 was the main component, and the spinel structure represented by Zn 2 SnO 4 was also observed.

実施例1および実施例2の焼結体では、In23で表されるビックスバイト構造の格子定数は、純物質のビックスバイト構造の格子定数(10.118×10-10m)より小さかった。そのため、In23で表されるビックスバイト構造に、サマリウム元素は固溶置換していないと考えられた。 In the sintered bodies of Example 1 and Example 2, the lattice constant of the bixbite structure represented by In 2 O 3 is smaller than the lattice constant (10.118 × 10 −10 m) of the bixbite structure of a pure substance. The Therefore, it is considered that the samarium element is not subjected to solid solution substitution in the bixbite structure represented by In 2 O 3 .

さらに、実施例1および実施例2は、式(5)を満たしていた。
相対密度は実施例1、2および比較例1から比較例3で同程度であった。
一方で、実施例1、2は、比較例1から比較例3と比べてバルク抵抗が非常に低かった。
Furthermore, Example 1 and Example 2 satisfied Formula (5).
The relative density was substantially the same in Examples 1 and 2 and Comparative Examples 1 to 3.
On the other hand, in Examples 1 and 2, the bulk resistance was very low compared to Comparative Examples 1 to 3.

実施例1および実施例2は、成膜後のターゲットにクラックやノジュールは見られなかった。比較例1から比較例3は、成膜後のターゲットにクラックやノジュールが観察された。   In Example 1 and Example 2, no crack or nodule was found in the target after film formation. In Comparative Examples 1 to 3, cracks and nodules were observed in the target after film formation.

この結果から、実施例1および実施例2の構成のように、式(1)から式(4)(および式(5))の条件を満たすITZOは、満たさない場合と比べて、焼結体およびスパッタリングターゲットの強度が高いことが分かった。また、バルク抵抗も非常に低いことが分かった。   From this result, as in the configurations of the first embodiment and the second embodiment, the ITZO satisfying the conditions of the formulas (1) to (4) (and the formula (5)) as compared with the case of not satisfying And the strength of the sputtering target was found to be high. Moreover, it turned out that bulk resistance is also very low.

<半導体薄膜の評価試験>
次に、実施例1、実施例2、および比較例3のスパッタリングターゲットを用いて、以下の条件で半導体薄膜を製造し、特性を評価した。具体的な手順は以下の通りである。
なお、半導体薄膜の製造は、スパッタリングターゲットの成膜耐久評価を行う前に実施した。
<Evaluation test of semiconductor thin film>
Next, using the sputtering targets of Example 1, Example 2, and Comparative Example 3, semiconductor thin films were manufactured under the following conditions, and the characteristics were evaluated. The specific procedure is as follows.
In addition, manufacture of a semiconductor thin film was implemented before performing film-forming durability evaluation of a sputtering target.

(1)成膜工程
実施例1および実施例2の酸化物焼結体を研削研磨して、4インチφ×5mmtのスパッタリングターゲットを製造した。作製したスパッタリングターゲットを用いて、DCマグネトロンスパッタリングによって、図9(A)に示すように、ガラス基板81(日本電気硝子株式会社製ABC−G)上に、膜厚50nmの酸化物半導体薄膜83のみを成膜したサンプルを製造した。
成膜条件は以下の通りである。
雰囲気ガス:ArおよびO2
成膜前の背圧:5×10-4Pa
成膜時のスパッタ圧:0.5Pa
成膜時の酸素分圧:1%
(1) Film Forming Step The oxide sintered bodies of Example 1 and Example 2 were ground and polished to produce a sputtering target of 4 inches φ × 5 mmt. Only the oxide semiconductor thin film 83 having a film thickness of 50 nm is formed on a glass substrate 81 (ABC-G manufactured by Nippon Electric Glass Co., Ltd.) by DC magnetron sputtering using the produced sputtering target as shown in FIG. The sample which formed the film was manufactured.
The film formation conditions are as follows.
Atmosphere gas: Ar and O 2
Back pressure before film formation: 5 × 10 -4 Pa
Sputtering pressure during film formation: 0.5 Pa
Oxygen partial pressure during film formation: 1%

(2)熱処理工程
次に、得られたサンプルを大気中にて350℃で、昇温速度10℃/分で30分間加熱処理した。
(2) Heat Treatment Step Next, the obtained sample was heated in the air at 350 ° C. for 30 minutes at a temperature rising rate of 10 ° C./minute.

次に、製造した半導体薄膜について下記評価を行った。
<ホール効果測定>
まず、ガラス基板81および酸化物半導体薄膜83からなるサンプルから、平面形状が1cm角の正方形となるように試料を切り出した。次に、切り出した試料の4隅に金(Au)を、2mm×2mm以下の大きさ位になるように、メタルマスクを用いてイオンコーターで成膜した。次にAu金属上にインジウムはんだを乗せて、接触を良くしてホール効果測定用サンプルとした。
Next, the following evaluation was performed about the manufactured semiconductor thin film.
<Hall effect measurement>
First, from the sample consisting of the glass substrate 81 and the oxide semiconductor thin film 83, the sample was cut out so that the planar shape became a square of 1 cm square. Next, gold (Au) was formed in four corners of the cut-out sample by an ion coater using a metal mask so as to have a size of 2 mm × 2 mm or less. Next, indium solder was placed on Au metal to improve the contact and to prepare a Hall effect measurement sample.

ホール効果測定用サンプルをホール効果・比抵抗測定装置(ResiTest8300型、東陽テクニカ社製)にセットし、室温においてホール効果を評価し、キャリヤ密度および移動度を求めた。
また、得られたサンプルの酸化物半導体層について、誘導プラズマ発光分析装置(ICP−AES、島津製作所社製)で分析した結果、得られた酸化物半導体薄膜の原子比が、酸化物半導体薄膜の製造に用いた焼結体の原子比と同じであることを確認した。
また、誘導プラズマ発光分析装置で測定した金属元素の原子比が既知の標準酸化物薄膜の上面に、ソース・ドレイン電極をTFT素子と同様の材料を、チャネル長で形成したものを標準材料とし、セクタ型ダイナミック二次イオン質量分析計SIMS(IMS 7f−Auto、AMETEK社製)により、酸化物半導体層の分析により各元素の質量スペクトル強度を得、既知の元素濃度と質量スペクトル強度の検量線を作製した。次に、実TFT素子の酸化物半導体膜部分を、セクタ型ダイナミック二次イオン質量分析計SIMS分析によるスペクトル強度から、前述の検量線を用いて、原子比を算出した。算出された原子比は、別途薄膜蛍光X線分析装置XRF(AZX400、リガク社製)または、誘導プラズマ発光分析装置で測定された酸化物半導体膜の原子比の2原子%以内であり、セクタ型ダイナミック二次イオン質量分析計SIMS分析で、薄膜XRF、または、誘導プラズマ発光分析と同等の精度で分析できることを確認した。
A sample for Hall effect measurement was set in a Hall effect / specific resistance measurement apparatus (ResiTest Model 8300, manufactured by Toyo Technica Co., Ltd.), the Hall effect was evaluated at room temperature, and the carrier density and mobility were determined.
Further, as a result of analyzing the oxide semiconductor layer of the obtained sample with an inductive plasma emission analyzer (ICP-AES, manufactured by Shimadzu Corp.), the atomic ratio of the obtained oxide semiconductor thin film is the oxide semiconductor thin film. It confirmed that it was the same as the atomic ratio of the sintered compact used for manufacture.
In addition, on the top surface of a standard oxide thin film of which the atomic ratio of metal elements is measured by an inductive plasma emission analyzer, the source / drain electrode is formed of the same material as the TFT element with a channel length as a standard material. Mass spectral intensities of each element are obtained by analysis of the oxide semiconductor layer by a sector type dynamic secondary ion mass spectrometer SIMS (IMS 7f-Auto, manufactured by AMETEK), and calibration curves of known element concentrations and mass spectral intensities are obtained. Made. Next, the atomic ratio of the oxide semiconductor film portion of the actual TFT element was calculated from the spectrum intensity by the sector type dynamic secondary ion mass spectrometer SIMS analysis using the above-mentioned calibration curve. The calculated atomic ratio is within 2 atomic% of the atomic ratio of the oxide semiconductor film measured with a thin film fluorescent X-ray analyzer XRF (AZX400, manufactured by Rigaku Corporation) or inductive plasma emission analyzer separately, and the sector type Dynamic secondary ion mass spectrometry SIMS analysis confirmed that thin film XRF or inductive plasma emission analysis can be performed with the same accuracy.

上記ホール効果測定用サンプルの酸化物半導体薄膜83上にさらに、CVD装置により基板温度250℃で、図9(B)に示すようにSiO2膜85を成膜したのち、上記と同じホール測定を実施した。また、SiO2膜を成膜したサンプルをさらに、基板温度350℃で、30分間、大気雰囲気にて加熱処理し、得られたサンプルの半導体薄膜について上記と同じホール測定を行った。この際、SiO2膜に測定用針を金の層まで突き刺し、コンタクトを取った。 After a SiO 2 film 85 is further formed on the oxide semiconductor thin film 83 of the above sample for Hall effect measurement at a substrate temperature of 250 ° C. by a CVD apparatus as shown in FIG. Carried out. Further, the sample on which the SiO 2 film was formed was further heat-treated in the air atmosphere at a substrate temperature of 350 ° C. for 30 minutes, and the same hole measurement as described above was performed on the obtained semiconductor thin film of the sample. At this time, the measuring needle was pierced to the SiO 2 film to the gold layer to make contact.

<半導体薄膜の結晶特性>
ガラス基板および酸化物半導体層からなるサンプルについて、スパッタ後(膜堆積直後)の加熱していない膜、および表2の成膜後の加熱処理をした後の膜の結晶性をX線回折(XRD)測定によって評価した。
非晶質であるか否かは、XRDで、2θで30〜40°にピークが現れるか否かで判断した。
その結果、加熱前は非晶質であり、加熱後も非晶質であった。
<Crystal characteristics of semiconductor thin film>
X-ray diffraction (XRD) of the crystallinity of the unheated film after sputtering (immediately after film deposition) and the heat treatment after film formation shown in Table 2 for the sample consisting of the glass substrate and the oxide semiconductor layer ) Evaluated by measurement.
Whether it is amorphous or not was judged by whether or not a peak appeared at 30 to 40 ° at 2θ in XRD.
As a result, it was amorphous before heating and was amorphous after heating.

<薄膜トランジスタの製造>
さらに、半導体薄膜を用いた、図3に示す薄膜トランジスタを以下の手順で製造した。
(1)成膜工程
熱酸化膜(ゲート絶縁膜30)付きのゲート電極としてのシリコンウェハ20上に、メタルマスクを介して50nmの酸化物半導体薄膜40を形成した。その他の条件は、ガラス基板上に半導体薄膜を形成した場合と同様とした。
<Production of thin film transistor>
Furthermore, the thin film transistor shown in FIG. 3 using the semiconductor thin film was manufactured in the following procedure.
(1) Film Forming Step An oxide semiconductor thin film 40 of 50 nm was formed via a metal mask on a silicon wafer 20 as a gate electrode with a thermal oxide film (gate insulating film 30). The other conditions were the same as in the case where the semiconductor thin film was formed on the glass substrate.

(2)ソース・ドレイン電極の形成
次に、ソース・ドレインのコンタクトホール形状のメタルマスクを用いて、チタン金属をスパッタリングし、ソース電極50およびドレイン電極60としてチタン電極を成膜した。得られた積層体を大気中にて350℃で30分間加熱処理し、保護絶縁膜形成前の薄膜トランジスタを製造した。
(2) Formation of Source / Drain Electrode Next, titanium metal was sputtered using a metal mask in the shape of contact holes of source / drain to form titanium electrodes as source electrode 50 and drain electrode 60. The obtained laminate was heat-treated at 350 ° C. for 30 minutes in the air to manufacture a thin film transistor before forming a protective insulating film.

(3)保護絶縁膜の形成
(2)で得られた保護絶縁膜形成前の薄膜トランジスタの半導体薄膜の上に、基板温度300℃で化学蒸着法(CVD)により、SiO2膜(保護絶縁膜;層間絶縁膜70B)を形成した。SiO2膜形成後、大気中にて350℃で1時間加熱処理し、保護絶縁膜を備える薄膜トランジスタを製造した。その後、ソース・ドレイン部に、装置のプローブピンにてコンタクトホールを形成してコンタクトを取り、薄膜トランジスタを製造した。
(3) Formation of Protective Insulating Film On the semiconductor thin film of the thin film transistor before forming the protective insulating film obtained in (2), a SiO 2 film (protective insulating film; chemical vapor deposition (CVD) at a substrate temperature of 300 ° C. An interlayer insulating film 70B was formed. After forming the SiO 2 film, heat treatment was performed at 350 ° C. for 1 hour in the air to manufacture a thin film transistor provided with a protective insulating film. After that, contact holes were formed at the source and drain portions with the probe pins of the device to make contacts, thereby manufacturing thin film transistors.

<薄膜トランジスタの評価>
製造した薄膜トランジスタについて、絶縁保護膜(SiO2膜)形成前の薄膜トランジスタ、および絶縁保護膜(SiO2膜)を形成し加熱処理した後の薄膜トランジスタの特性について、SiO2膜に測定用針を、ソース・ドレイン電極の金属チタンの層まで突き刺し、評価を行った。
<Evaluation of thin film transistor>
The thin film transistor produced, the insulating protective film (SiO 2 film) formed before the thin film transistor, and the characteristics of the thin film transistor after formation by heating the insulating protective film (SiO 2 film), a measuring needle into the SiO 2 film, a source Evaluation was carried out by sticking to the metal titanium layer of the drain electrode.

<飽和移動度>
飽和移動度は、ドレイン電圧に20V印加した場合の伝達特性から求めた。具体的に、伝達特性Id−Vgのグラフを作成し、各Vgのトランスコンダクタンス(Gm)を算出し、飽和領域の式により飽和移動度を導いた。なお、Gmは∂(Id)/∂(Vg)によって表され、Vgは−15Vから25Vまで印加し、その範囲での最大移動度を飽和移動度と定義した。本発明において特に断らない限り、飽和移動度はこの方法で評価した。上記Idはソース・ドレイン電極間の電流、Vgはソース・ドレイン電極間に電圧Vdを印加したときのゲート電圧である。
<Saturated mobility>
The saturation mobility was determined from the transfer characteristics when 20 V was applied to the drain voltage. Specifically, a graph of the transfer characteristic Id-Vg was created, the transconductance (Gm) of each Vg was calculated, and the saturation mobility was derived from the equation of the saturation region. Gm is represented by 表 (Id) / ∂ (Vg), and Vg is applied from −15 V to 25 V, and the maximum mobility in that range is defined as the saturation mobility. The saturation mobility was evaluated by this method unless otherwise specified in the present invention. The above Id is the current between the source and drain electrodes, and Vg is the gate voltage when the voltage Vd is applied between the source and drain electrodes.

<閾値電圧(Vth)>
閾値電圧(Vth)は、伝達特性のグラフよりId=10-9AでのVgと定義した。
<Threshold voltage (Vth)>
The threshold voltage (Vth) was defined as Vg at Id = 10 −9 A from the graph of transfer characteristics.

<on−off比、Off電流>
on−off比は、Vg=−10VのIdの値をOff電流値とし、Vg=20VのIdの値をOn電流値として比[On/Off]を決めた。
以上の結果を表2に示す。
<On-off ratio, Off current>
The on-off ratio was determined using the value of Id of Vg = −10 V as the Off current value and the value of Id of Vg = 20 V as the On current value [On / Off].
The above results are shown in Table 2.

Figure 2019064859
Figure 2019064859

表2に示すように、実施例Aおよび実施例Bでは、半導体薄膜、薄膜トランジスタのいずれも、半導体としての特性が得られていた。特に、薄膜トランジスタ(TFT)では、SiO2成膜後に熱処理を行うと、SiO2成膜前(加熱処理後)よりも飽和移動度が向上していた。
比較例Aは薄膜、薄膜トランジスタ(TFT)のいずれも、薄膜が導電体になってしまい、半導体としての特性が得られなかった。
以上の結果から、本実施形態に係る組成範囲の酸化物焼結体を用いて成膜した酸化物半導体薄膜は、従来は導体化するインジウム、スズ、亜鉛の組成範囲であっても、軽希土類元素を添加することにより、半導体化することが分かった。さらに、オフ電流が小さく、SiO2成膜後に熱処理を行っても飽和移動度が向上するため、CVDプロセスで形成する際の加熱等で半導体特性が劣化しないことが分かった。
As shown in Table 2, in each of the example A and the example B, the semiconductor thin film and the thin film transistor both had characteristics as a semiconductor. In particular, in a thin film transistor (TFT), when performing the heat treatment after the SiO 2 film formation, saturation mobility than SiO 2 deposited before (after heat treatment) was improved.
In Comparative Example A, the thin film became a conductor in any of the thin film and the thin film transistor (TFT), and the characteristics as a semiconductor were not obtained.
From the above results, the oxide semiconductor thin film formed by using the oxide sintered body having the composition range according to the present embodiment is a light rare earth, even if the composition range of indium, tin, and zinc is conventionally made conductive. It was found that the addition of the element made it semiconductive. Furthermore, it was found that the semiconductor characteristics are not deteriorated by heating or the like at the time of formation by a CVD process because the off-state current is small and the saturation mobility is improved even if heat treatment is performed after SiO 2 film formation.

20…シリコンウェハ(ゲート電極)、30…ゲート絶縁膜、40…酸化物半導体薄膜、50…ソース電極、60…ドレイン電極、70…層間絶縁膜、70A…層間絶縁膜、70B…層間絶縁膜、81…ガラス基板、83…酸化物半導体薄膜、85…SiO2膜、100…薄膜トランジスタ、100A…薄膜トランジスタ。 Reference Signs List 20 silicon wafer (gate electrode) 30 gate insulating film 40 oxide semiconductor thin film 50 source electrode 60 drain electrode 70 interlayer insulating film 70 A interlayer insulating film 70 B interlayer insulating film 81: Glass substrate, 83: Oxide semiconductor thin film, 85: SiO 2 film, 100: Thin film transistor, 100A: Thin film transistor.

Claims (10)

In元素、Zn元素、Sn元素および軽希土類元素(LREE:light rare earth element:Xと記載する)の原子比が下記の式(1)から(4)を満たし、In23で表されるビックスバイト構造を主成分としてなることを特徴とする酸化物焼結体。
0.55≦In/(In+Sn+Zn)≦0.90 ・・・(1)
0.05≦Sn/(In+Sn+Zn)≦0.25 ・・・(2)
0.05≦Zn/(In+Sn+Zn)≦0.20 ・・・(3)
0.05≦X/(In+Sn+Zn+X)≦0.25 ・・・(4)
ただし、前記軽希土類元素は、La、Nd、Sm、およびEuから選ばれる1種以上の元素である。
The atomic ratio of In element, Zn element, Sn element and light rare earth element (described as LREE: light rare earth element: X) satisfies the following formulas (1) to (4) and is represented by In 2 O 3 An oxide sintered body comprising a bixbite structure as a main component.
0.55 ≦ In / (In + Sn + Zn) ≦ 0.90 (1)
0.05 ≦ Sn / (In + Sn + Zn) ≦ 0.25 (2)
0.05 ≦ Zn / (In + Sn + Zn) ≦ 0.20 (3)
0.05 ≦ X / (In + Sn + Zn + X) ≦ 0.25 (4)
However, the light rare earth element is one or more elements selected from La, Nd, Sm, and Eu.
Sn元素の全金属に対する含有量と軽希土類元素の全金属元素に対する含有量の比が、下記式(5)を満たすことを特徴とする請求項1に記載の酸化物焼結体。
1.2≦(Sn/全金属元素)/(X/全金属元素)≦3.5 ・・・(5)
The oxide sintered body according to claim 1, wherein the ratio of the content of Sn element to the total metal and the content of the light rare earth element to the total metal element satisfies the following formula (5).
1.2 ≦ (Sn / all metal elements) / (X / all metal elements) ≦ 3.5 (5)
In23で表されるビックスバイト構造を主成分とし、さらにパイロクロア構造を含むことを特徴とする請求項1または請求項2に記載の酸化物焼結体。 The oxide sintered body according to claim 1 or 2, which has a bixbite structure represented by In 2 O 3 as a main component and further contains a pyrochlore structure. 前記パイロクロア構造がX2Sn27で表されるパイロクロア構造であることを特徴とする、請求項3に記載の酸化物焼結体。 The oxide sintered body according to claim 3, wherein the pyrochlore structure is a pyrochlore structure represented by X 2 Sn 2 O 7 . In元素、Zn元素、Sn元素および軽希土類元素を含み、残部が酸素と不可避不純物からなることを特徴とする、請求項1から請求項4のいずれか一項に記載の酸化物焼結体。   The oxide sintered body according to any one of claims 1 to 4, wherein the oxide sintered body contains an In element, a Zn element, a Sn element and a light rare earth element, and the balance is made of oxygen and an unavoidable impurity. バルク抵抗値が1.4mΩcm以下であることを特徴とする請求項1から請求項5までのいずれか一項に記載の酸化物焼結体。   The oxide sintered body according to any one of claims 1 to 5, having a bulk resistance value of 1.4 mΩcm or less. 請求項1から請求項6までのいずれか一項に記載の焼結体を備えることを特徴とするスパッタリングターゲット。   A sputtering target comprising the sintered body according to any one of claims 1 to 6. In元素、Zn元素、Sn元素および軽希土類元素(LREE:light rare earth element:Xと略す)の原子比が下記式(6)から(10)を満たす範囲であることを特徴とする非晶質酸化物半導体薄膜。
0.55≦In/(In+Sn+Zn)≦0.90 ・・・(6)
0.05≦Sn/(In+Sn+Zn)≦0.25 ・・・(7)
0.05≦Zn/(In+Sn+Zn)≦0.20 ・・・(8)
0.05≦X/(In+Sn+Zn+X)≦0.25 ・・・(9)
1.2≦(Sn/全金属元素)/(X/全金属元素)≦3.5 ・・・(10)
ただし、前記軽希土類元素は、La、Nd、Sm、およびEuから選ばれる1種以上の元素である。
Amorphous characterized in that the atomic ratio of In element, Zn element, Sn element and light rare earth element (abbreviated as LREE: light rare earth element: X) is a range satisfying the following formulas (6) to (10) Oxide semiconductor thin film.
0.55 ≦ In / (In + Sn + Zn) ≦ 0.90 (6)
0.05 ≦ Sn / (In + Sn + Zn) ≦ 0.25 (7)
0.05 ≦ Zn / (In + Sn + Zn) ≦ 0.20 (8)
0.05 ≦ X / (In + Sn + Zn + X) ≦ 0.25 (9)
1.2 ≦ (Sn / all metal elements) / (X / all metal elements) ≦ 3.5 (10)
However, the light rare earth element is one or more elements selected from La, Nd, Sm, and Eu.
In元素、Zn元素、Sn元素および軽希土類元素を含み、残部が酸素と不可避不純物からなることを特徴とする、請求項8に記載の非晶質酸化物半導体薄膜。   9. The amorphous oxide semiconductor thin film according to claim 8, comprising In, Zn, Sn and a light rare earth element, with the balance being oxygen and unavoidable impurities. 請求項9記載の非晶質酸化物半導体薄膜を備える薄膜トランジスタ。   A thin film transistor comprising the amorphous oxide semiconductor thin film according to claim 9.
JP2017191183A 2017-09-29 2017-09-29 Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor Active JP6858107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017191183A JP6858107B2 (en) 2017-09-29 2017-09-29 Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017191183A JP6858107B2 (en) 2017-09-29 2017-09-29 Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor

Publications (2)

Publication Number Publication Date
JP2019064859A true JP2019064859A (en) 2019-04-25
JP6858107B2 JP6858107B2 (en) 2021-04-14

Family

ID=66337707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017191183A Active JP6858107B2 (en) 2017-09-29 2017-09-29 Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor

Country Status (1)

Country Link
JP (1) JP6858107B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111662081A (en) * 2020-05-20 2020-09-15 深圳市科思飞科技有限公司 Ceramic powder and application thereof
KR20210105821A (en) * 2020-02-18 2021-08-27 한양대학교 산학협력단 Thin film transistor including crystalline izto oxide semiconductor and fabrication method for the same
CN114649408A (en) * 2020-12-18 2022-06-21 京东方科技集团股份有限公司 Metal oxide semiconductor material, target material and preparation method thereof, thin film transistor and preparation method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008038234A (en) * 2006-08-10 2008-02-21 Idemitsu Kosan Co Ltd Lanthanum oxide-containing oxide target
JP2012114367A (en) * 2010-11-26 2012-06-14 Idemitsu Kosan Co Ltd Amorphous oxide thin film including tin and thin film transistor
WO2012153507A1 (en) * 2011-05-10 2012-11-15 出光興産株式会社 In2O3-SnO2-ZnO SPUTTERING TARGET
JP2014109071A (en) * 2012-12-03 2014-06-12 Solar Applied Materials Technology Corp Sputtering target
JP2015214436A (en) * 2014-05-08 2015-12-03 出光興産株式会社 Oxide sintered boyd and sputtering target
JP2016058744A (en) * 2010-08-25 2016-04-21 株式会社半導体エネルギー研究所 Electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008038234A (en) * 2006-08-10 2008-02-21 Idemitsu Kosan Co Ltd Lanthanum oxide-containing oxide target
JP2016058744A (en) * 2010-08-25 2016-04-21 株式会社半導体エネルギー研究所 Electronic device
JP2012114367A (en) * 2010-11-26 2012-06-14 Idemitsu Kosan Co Ltd Amorphous oxide thin film including tin and thin film transistor
WO2012153507A1 (en) * 2011-05-10 2012-11-15 出光興産株式会社 In2O3-SnO2-ZnO SPUTTERING TARGET
JP2014109071A (en) * 2012-12-03 2014-06-12 Solar Applied Materials Technology Corp Sputtering target
JP2015214436A (en) * 2014-05-08 2015-12-03 出光興産株式会社 Oxide sintered boyd and sputtering target

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210105821A (en) * 2020-02-18 2021-08-27 한양대학교 산학협력단 Thin film transistor including crystalline izto oxide semiconductor and fabrication method for the same
KR102524882B1 (en) * 2020-02-18 2023-04-25 한양대학교 산학협력단 Thin film transistor including crystalline izto oxide semiconductor and fabrication method for the same
CN111662081A (en) * 2020-05-20 2020-09-15 深圳市科思飞科技有限公司 Ceramic powder and application thereof
CN111662081B (en) * 2020-05-20 2022-05-10 深圳市科思飞科技有限公司 Ceramic powder and its use
CN114649408A (en) * 2020-12-18 2022-06-21 京东方科技集团股份有限公司 Metal oxide semiconductor material, target material and preparation method thereof, thin film transistor and preparation method thereof

Also Published As

Publication number Publication date
JP6858107B2 (en) 2021-04-14

Similar Documents

Publication Publication Date Title
TWI760539B (en) Sputtering targets, oxide semiconductor thin films, thin film transistors and electronic equipment
CN110447093B (en) Oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target
JP2021038143A (en) Oxide sintered body, sputtering target, oxide semiconductor film and thin film transistor
JP7082947B2 (en) Manufacturing method of amorphous oxide semiconductor film, oxide sintered body, thin film transistor, sputtering target, electronic device and amorphous oxide semiconductor film
JP6858107B2 (en) Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor
JP6869157B2 (en) Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor
JP2019064887A (en) Oxide sinter, sputtering target, oxide semiconductor thin film, and thin film transistor
CN110234789B (en) Oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target
JP6326560B1 (en) Oxide sintered body and sputtering target
JP2019077599A (en) Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor
JP2019077594A (en) Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor
CN118922581A (en) Sputtering target, method for producing sputtering target, oxide thin film, thin film transistor, and electronic device
JP2017222526A (en) Oxide sintered body

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210323

R150 Certificate of patent or registration of utility model

Ref document number: 6858107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150