JP2019077594A - Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor - Google Patents
Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor Download PDFInfo
- Publication number
- JP2019077594A JP2019077594A JP2017206629A JP2017206629A JP2019077594A JP 2019077594 A JP2019077594 A JP 2019077594A JP 2017206629 A JP2017206629 A JP 2017206629A JP 2017206629 A JP2017206629 A JP 2017206629A JP 2019077594 A JP2019077594 A JP 2019077594A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide
- sintered body
- semiconductor thin
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】酸化インジウムにY(イットリウム)を添加した組成であっても、ターゲットの強度を確保できる酸化物焼結体およびスパッタリングターゲットの提供。【解決手段】In元素、Zn元素、Sn元素およびY元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Y元素の原子組成比が下記式(1)を満たす範囲であることを特徴とする酸化物焼結体。0.03≦Y/(In+Sn+Zn+Y)≦0.08 ・・・(1)【選択図】なしPROBLEM TO BE SOLVED: To provide an oxide sintered body and a sputtering target capable of ensuring the strength of a target even with a composition in which Y (yttrium) is added to indium oxide. SOLUTION: The atomic composition ratio of the Y element is the following formula (1), which contains an In element, a Zn element, a Sn element and a Y element, and contains a big bite structure represented by In2O3 and a pyrochlor structure represented by Y2Sn2O7. An oxide sintered body characterized by satisfying the above range. 0.03 ≤ Y / (In + Sn + Zn + Y) ≤ 0.08 ... (1) [Selection diagram] None
Description
本発明は、酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタに関する。 The present invention relates to an oxide sintered body, a sputtering target, an oxide semiconductor thin film, and a thin film transistor.
薄膜トランジスタ(Tin Film Transistor、以下TFTとも略す)に用いられる非晶質酸化物半導体は、汎用の非晶質シリコン(a−Si)に比べて高いキャリヤ移動度を有し、光学バンドギャップが大きく、低温で成膜できる。そのため大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。 An amorphous oxide semiconductor used for a thin film transistor (Tin Film Transistor, hereinafter abbreviated as TFT) has high carrier mobility and a large optical band gap as compared with general-purpose amorphous silicon (a-Si), It is possible to form a film at a low temperature. Therefore, the application to the next-generation display in which large size, high resolution, and high speed driving are required, resin substrate with low heat resistance, etc. is expected.
酸化物半導体薄膜の形成には、スパッタリング法が好適に用いられる。これは、スパッタリング法で形成された薄膜は、イオンプレーティング法、真空蒸着法、または電子ビーム蒸着法で形成された薄膜に比べ、組成、膜厚等の均一性に優れるからである。また、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。 Sputtering is preferably used to form the oxide semiconductor thin film. This is because the thin film formed by the sputtering method is superior to the thin film formed by the ion plating method, the vacuum evaporation method, or the electron beam evaporation method in uniformity of the composition, film thickness and the like. Moreover, it is because the thin film of the component composition same as a sputtering target can be formed.
特許文献1には、In、YおよびOからなり、Y/(Y+In)が2.0原子%以上、40原子%以下であって、体積抵抗率が5×10-2Ωcm以下である酸化物焼結体をターゲットとして用いることが記載されている。Sn元素の含有量は、Sn/(In+Sn+他の全金属原子)が2.8原子%以上、20原子%以下であるとの記載がある。 In Patent Document 1, an oxide consisting of In, Y and O, wherein Y / (Y + In) is 2.0 atomic% or more and 40 atomic% or less, and volume resistivity is 5 × 10 −2 Ωcm or less The use of a sintered body as a target is described. The content of Sn element is described as Sn / (In + Sn + all other metal atoms) of 2.8 atomic% or more and 20 atomic% or less.
特許文献2には、In、Sn、YおよびOからなり、Y/(In+Sn+Y)が0.1以上、2.0原子%以下である酸化物焼結体、これを用いたスパッタリングターゲットが記載されている。このターゲットから得られる薄膜は、フラットパネルディスプレイ、タッチパネル等の機器を構成することが記載されている。
特許文献3には、YInO3とIn2O3の格子定数の中間の格子定数を有する焼結体、およびこれをスパッタリングターゲットとして用いることが記載されている。また、酸化インジウム、酸化イットリウムおよび酸化スズからなる組成で、In2O3とY2Sn2O7を含む焼結体が記載されている。また、酸化イットリウム、酸化スズ、酸化亜鉛からなり、Y2Sn2O7とZnOまたはZn2SnO4を含む焼結体が記載されている。
特許文献4には、In、SnおよびZnに、Mg、Si、Al、Sc、Ti、Y、Zr、Hf、Ta、La、NdおよびSmからなる群より選択される1以上の元素を含有する酸化物焼結体、およびこれをスパッタリングターゲットとして用いることが記載されている。この焼結体はIn2O3とZn2SnO4を含む焼結体である。 Patent Document 4 contains one or more elements selected from the group consisting of Mg, Si, Al, Sc, Ti, Y, Zr, Hf, Ta, La, Nd and Sm in In, Sn and Zn. An oxide sintered body and its use as a sputtering target are described. This sintered body is a sintered body containing In 2 O 3 and Zn 2 SnO 4 .
特許文献5には、In、Sn、Znに、Mg、Al、Ga、Si、Ti、Y、Zr、Hf、Ta、La、NdおよびSmから選択される元素が添加され、ビックスバイト構造とスピネル構造を含むスパッタリングターゲットが記載されている。 In Patent Document 5, an element selected from Mg, Al, Ga, Si, Ti, Y, Zr, Hf, Ta, La, Nd, and Sm is added to In, Sn, and Zn to form a bixbyite structure and spinel. Sputtering targets that include structures are described.
特許文献6には、In、Sn、Znに、Hf、Zr、Ti、Y、Nb、Ta、W、MoおよびSmから選択される元素が添加され、In2O3構造、スピネル構造、X2Sn2O7構造(パイロクロア構造)およびZnX2O6から選択される1以上の構造を含む焼結体が記載されている。 In Patent Document 6, an element selected from Hf, Zr, Ti, Y, Nb, Ta, W, Mo, and Sm is added to In, Sn, and Zn, and an In 2 O 3 structure, a spinel structure, X 2 A sintered body is described which comprises one or more structures selected from the Sn 2 O 7 structure (pyrochlore structure) and ZnX 2 O 6 .
しかしながら、特許文献1から特許文献6に記載の技術には以下のような問題があった。
特許文献1および特許文献2に記載のターゲットは、透明導電膜を得るためのターゲットであり、この組成では半導体膜が得られないという問題があった。
特許文献3から特許文献6に記載のターゲットは、半導体膜を得ることができるものの、酸化インジウムをベースとするターゲット材に、イットリウムの様な原子半径の大きな元素を添加すると、焼結密度が上がらずターゲット材の強度が低下したり、大パワーでのスパッタリング中に熱応力によりマイクロクラックが発生したり、チッピングを起こして異常放電が発生したりする場合がある。これら現象は、薄膜に欠陥を発生させ、TFT性能の劣化を引き起こすという問題があった。また、イットリウムを添加すると半導体膜の移動度が下がるという問題があった。
However, the techniques described in Patent Document 1 to Patent Document 6 have the following problems.
The targets described in Patent Document 1 and
Although the targets described in
本発明は上記課題に鑑みてなされたものであり、酸化インジウムにイットリウムを添加した組成であっても、ターゲットの強度を確保できる酸化物焼結体およびスパッタリングターゲットの提供を目的とする。
薄膜トランジスタに用いたときに優れた特性、特に高い移動度を有する非晶質酸化物半導体薄膜、および当該薄膜を備える薄膜トランジスタを提供することも目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an oxide sintered body and a sputtering target which can ensure the strength of the target even with a composition in which yttrium is added to indium oxide.
Another object of the present invention is to provide an amorphous oxide semiconductor thin film having excellent characteristics, particularly, high mobility when used for a thin film transistor, and a thin film transistor including the thin film.
本発明によれば、以下の酸化物焼結体が提供される。
[1]In元素、Sn元素、Zn元素、およびY元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Y元素の原子組成比が下記式(1)を満たす範囲であることを特徴とする酸化物焼結体。
0.03≦Y/(In+Sn+Zn+Y)≦0.08 ・・・(1)
[2]In元素、Sn元素、Zn元素、およびY元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Zn2SnO4で表されるスピネル構造、および、In2O3(ZnO)m(ここで、mは1から20の整数)で表される六方晶層状構造を含まず、Y元素の原子組成比が下記式(2)を満たす範囲であることを特徴とする酸化物焼結体。
0.03≦Y/(In+Sn+Zn+Y)≦0.08 ・・・(2)
[3]Y元素とSn元素の原子組成比が下記式(3)を満たす範囲であることを特徴とする、[1]または[2]に記載の酸化物焼結体。
0.2≦Y/Sn≦0.5 ・・・(3)
[4]In元素、Sn元素およびZn元素の原子組成比が下記式(4)から(6)を満たす範囲であることを特徴とする[1]から[3]のいずれか一つに記載の酸化物焼結体。
0.50≦In/(In+Sn+Zn+Y)≦0.93・・・(4)
0.03≦Sn/(In+Sn+Zn+Y)≦0.30・・・(5)
0.01≦Zn/(In+Sn+Zn+Y)≦0.15・・・(6)
According to the present invention, the following oxide sintered body is provided.
[1] A bixbyite structure represented by In 2 O 3 containing an In element, a Sn element, a Zn element and a Y element, and a pyrochlore structure represented by Y 2 Sn 2 O 7 The oxide sintered body characterized in that the composition ratio is a range satisfying the following formula (1).
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (1)
[2] A bixbyite structure represented by In 2 O 3 containing an In element, a Sn element, a Zn element, and a Y element, and a pyrochlore structure represented by Y 2 Sn 2 O 7 , Zn 2 SnO 4 And the hexagonal layer structure represented by In 2 O 3 (ZnO) m (where m is an integer of 1 to 20), and the atomic composition ratio of Y element is represented by the following formula An oxide sintered body characterized in that it is a range satisfying (2).
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (2)
[3] The oxide sintered body according to [1] or [2], wherein the atomic composition ratio of Y element to Sn element is a range satisfying the following formula (3).
0.2 ≦ Y / Sn ≦ 0.5 (3)
[4] The atomic composition ratio of the In element, the Sn element, and the Zn element is in a range satisfying the following formulas (4) to (6), described in any one of [1] to [3] Oxide sintered body.
0.50 ≦ In / (In + Sn + Zn + Y) ≦ 0.93 (4)
0.03 ≦ Sn / (In + Sn + Zn + Y) ≦ 0.30 (5)
0.01 ≦ Zn / (In + Sn + Zn + Y) ≦ 0.15 (6)
本発明によれば、以下のスパッタリングターゲットが提供される。
[5][1]から[4]のいずれか一つに記載の酸化物焼結体を含むことを特徴とするスパッタリングターゲット。
According to the present invention, the following sputtering target is provided.
[5] A sputtering target comprising the oxide sintered body according to any one of [1] to [4].
本発明によれば、以下の酸化物半導体薄膜が提供される。
[6]In元素、Sn元素、Zn元素、およびY元素を含み、原子組成比が下記式(7)から(10)を満たす範囲であることを特徴とする酸化物半導体薄膜。
0.50≦In/(In+Sn+Zn+Y)≦0.93・・・(7)
0.03≦Sn/(In+Sn+Zn+Y)≦0.30・・・(8)
0.01≦Zn/(In+Sn+Zn+Y)≦0.15・・・(9)
0.03≦Y /(In+Sn+Zn+Y)≦0.08・・・(10)
[7]Y元素とSn元素の原子組成比が下記式(11)を満たす範囲であることを特徴とする、[6]に記載の酸化物半導体薄膜。
0.2≦Y/Sn≦0.5 ・・・(11)
[8]非晶質であることを特徴とする[6]または[7]に記載の酸化物半導体薄膜。
According to the present invention, the following oxide semiconductor thin film is provided.
[6] An oxide semiconductor thin film comprising an In element, a Sn element, a Zn element, and a Y element, and having an atomic composition ratio satisfying the following formulas (7) to (10).
0.50 ≦ In / (In + Sn + Zn + Y) ≦ 0.93 (7)
0.03 ≦ Sn / (In + Sn + Zn + Y) ≦ 0.30 (8)
0.01 ≦ Zn / (In + Sn + Zn + Y) ≦ 0.15 (9)
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (10)
[7] The oxide semiconductor thin film according to [6], wherein the atomic composition ratio of Y element to Sn element is a range satisfying the following formula (11).
0.2 ≦ Y / Sn ≦ 0.5 (11)
[8] The oxide semiconductor thin film according to [6] or [7], which is amorphous.
本発明によれば、以下の薄膜トランジスタが提供される。
[9][6]から[8]のいずれか一つに記載の酸化物半導体薄膜を含むことを特徴とする薄膜トランジスタ。
According to the present invention, the following thin film transistor is provided.
[9] A thin film transistor comprising the oxide semiconductor thin film according to any one of [6] to [8].
本発明によれば、以下の電子機器が提供される。
[10][9]に記載の薄膜トランジスタを含む、電子機器。
According to the present invention, the following electronic device is provided.
[10] An electronic device comprising the thin film transistor according to [9].
本発明によれば、以下の酸化物焼結体が提供される。
[11]In元素、Sn元素、Zn元素、Y元素及びAl元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Y元素の原子組成比が下記式(12)を満たす範囲であることを特徴とする酸化物焼結体。
0.03≦Y/(In+Sn+Zn+Y+Al)≦0.20 ・・・・・・・(12)
[12]In元素、Sn元素、Zn元素、Y元素、及びAl元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Zn2SnO4で表されるスピネル構造、および、In2O3(ZnO)m(ここで、mは1から20の整数)で表される六方晶層状構造を含まず、Y元素の原子組成比が下記式(13)を満たす範囲であることを特徴とする酸化物焼結体。
0.03≦Y/(In+Sn+Zn+Y+Al)≦0.20 ・・・(13)
[13]Al元素の原子比が下記式(14)を満たす範囲である、[11]または[12]に記載の酸化物焼結体。
0.005≦Al/(In+Sn+Zn+Y+Al)≦0.10 ・・・(14)
[14]Y元素とSn元素の原子組成比が下記式(15)を満たす範囲であることを特徴とする、[11]から[13]のいずれか一つに記載の酸化物焼結体。
0.2≦Y/Sn≦0.5 ・・・(15)
[15]In元素、Sn元素、およびZn元素の原子組成比が下記式(16)から(18)を満たす範囲であることを特徴とする[10]から[14]のいずれか一つに記載の酸化物焼結体。
0.50≦In/(In+Sn+Zn+Y+Al)≦0.93・・・(16)
0.03≦Sn/(In+Sn+Zn+Y+Al)≦0.30・・・(17)
0.01≦Zn/(In+Sn+Zn+Y+Al)≦0.15・・・(18)
According to the present invention, the following oxide sintered body is provided.
[11] A bixbyite structure represented by In 2 O 3 containing an In element, Sn element, Zn element, Y element and Al element, and a pyrochlore structure represented by Y 2 Sn 2 O 7 An oxide sintered body characterized in that the atomic composition ratio of is a range satisfying the following formula (12).
0.03 ≦ Y / (In + Sn + Zn + Y + Al) ≦ 0.20 (12)
[12] A bixbyite structure represented by In 2 O 3 containing an In element, a Sn element, a Zn element, a Y element, and an Al element, and a pyrochlore structure represented by Y 2 Sn 2 O 7 The spinel structure represented by 2 SnO 4 and the hexagonal layer structure represented by In 2 O 3 (ZnO) m (where m is an integer of 1 to 20) are not included, and the atomic composition ratio of Y element The range is such that the following formula (13) is satisfied.
0.03 ≦ Y / (In + Sn + Zn + Y + Al) ≦ 0.20 (13)
[13] The oxide sintered body according to [11] or [12], which is a range in which the atomic ratio of Al element satisfies the following formula (14).
0.005 ≦ Al / (In + Sn + Zn + Y + Al) ≦ 0.10 (14)
[14] The oxide sintered body according to any one of [11] to [13], wherein the atomic composition ratio of the Y element and the Sn element satisfies the following formula (15).
0.2 ≦ Y / Sn ≦ 0.5 (15)
[15] The atomic composition ratio of the In element, the Sn element, and the Zn element is a range satisfying the following formulas (16) to (18): described in any one of [10] to [14] Oxide sintered body.
0.50 ≦ In / (In + Sn + Zn + Y + Al) ≦ 0.93 (16)
0.03 ≦ Sn / (In + Sn + Zn + Y + Al) ≦ 0.30 (17)
0.01 ≦ Zn / (In + Sn + Zn + Y + Al) ≦ 0.15 (18)
本発明によれば、以下のスパッタリングターゲットが提供される。
[16][11]から[15]のいずれか一つに記載の酸化物焼結体を含むことを特徴とするスパッタリングターゲット。
According to the present invention, the following sputtering target is provided.
[16] A sputtering target comprising the oxide sintered body according to any one of [11] to [15].
本発明によれば、以下の酸化物半導体薄膜が提供される。
[17]In元素、Sn元素、Zn元素、Y元素、及びAl元素を含み、原子組成比が下記式(19)から(23)を満たす範囲であることを特徴とする酸化物半導体薄膜。
0.50≦In/(In+Sn+Zn+Y+Al)≦0.93 ・・・(19)
0.03≦Sn/(In+Sn+Zn+Y+Al)≦0.30 ・・・(20)
0.01≦Zn/(In+Sn+Zn+Y+Al)≦0.15 ・・・(21)
0.03≦Y /(In+Sn+Zn+Y+Al)≦0.20 ・・・(22)
0.005≦Al/(In+Sn+Zn+Y+Al)≦0.10 ・・・(23)
[18]Y元素とSn元素の原子組成比が下記式(24)を満たす範囲であることを特徴とする、[17]に記載の酸化物半導体薄膜。
0.2≦Y/Sn≦0.5 ・・・(24)
[19]非晶質であることを特徴とする[17]または[18]に記載の酸化物半導体薄膜。
According to the present invention, the following oxide semiconductor thin film is provided.
[17] An oxide semiconductor thin film containing an In element, a Sn element, a Zn element, a Y element, and an Al element, and having an atomic composition ratio satisfying the following formulas (19) to (23).
0.50 ≦ In / (In + Sn + Zn + Y + Al) ≦ 0.93 (19)
0.03 ≦ Sn / (In + Sn + Zn + Y + Al) ≦ 0.30 (20)
0.01 ≦ Zn / (In + Sn + Zn + Y + Al) ≦ 0.15 (21)
0.03 ≦
0.005 ≦ Al / (In + Sn + Zn + Y + Al) ≦ 0.10 (23)
[18] The oxide semiconductor thin film according to [17], wherein the atomic composition ratio of Y element to Sn element is a range satisfying the following formula (24).
0.2 ≦ Y / Sn ≦ 0.5 (24)
[19] The oxide semiconductor thin film according to [17] or [18], which is amorphous.
本発明によれば、以下の薄膜トランジスタが提供される。
[20][17]から[19]のいずれか一つに記載の酸化物半導体薄膜を含むことを特徴とする薄膜トランジスタ。
According to the present invention, the following thin film transistor is provided.
[20] A thin film transistor comprising the oxide semiconductor thin film according to any one of [17] to [19].
本発明によれば、以下の電子機器が提供される。
[21][20]に記載の薄膜トランジスタを含む、電子機器。
According to the present invention, the following electronic device is provided.
[21] An electronic device comprising the thin film transistor according to [20].
<本発明の背景>
まず、本発明の背景を簡単に説明する。
酸化インジウムをベースとするターゲット材に、イットリウムの様な原子半径の大きな元素を添加すると、ターゲットの強度が低下すること、および当該ターゲットを用いて製造された半導体薄膜の移動度を高くし難いことは公知である。
本発明者らは、この問題を解決するために、インジウム(In)、スズ(Sn)、亜鉛(Zn)、および酸素(O)を含む酸化物半導体(In−Sn−Zn−O、以下「ITZO」と略記)にイットリウム(Y)を添加した組成とすれば、ターゲット強度や半導体薄膜の移動度を改善できるのではないかと考えた。
これは、ITZOは、酸化物半導体の原料としては安価なSnおよびZnを用いて、比較的高いキャリヤ移動度とエッチングレートを実現できるためである。また、ITZO自体は導電体になりやすいが、Yを添加すれば、半導体化が容易になると考えたためである。
そこで、本発明者らはITZOにYを微量添加したところ、焼結体の強度が向上した。半導体特性は悪化せず、移動度が向上することも確認した。一方で、Yの添加量がある程度少ないほうが、このような効果が強く表れることも確認したため、本発明を創出するに至った。
以上が本発明の背景である。
<Background of the Invention>
First, the background of the present invention will be briefly described.
When an element having a large atomic radius such as yttrium is added to a target material based on indium oxide, the strength of the target decreases and it is difficult to increase the mobility of a semiconductor thin film manufactured using the target. Is known.
In order to solve this problem, the inventors of the present invention are oxide semiconductors containing indium (In), tin (Sn), zinc (Zn), and oxygen (O) (In-Sn-Zn-O, hereinafter “ It was thought that if the composition was obtained by adding yttrium (Y) to “ITZO” (abbreviated as “ITZO”), the target strength and the mobility of the semiconductor thin film could be improved.
This is because ITZO can realize relatively high carrier mobility and etching rate by using inexpensive Sn and Zn as a raw material of an oxide semiconductor. In addition, ITZO itself tends to be a conductor, but it is thought that addition of Y makes it easy to make a semiconductor.
Then, when the inventors added a small amount of Y to ITZO, the strength of the sintered body was improved. It was also confirmed that the semiconductor characteristics did not deteriorate and the mobility improved. On the other hand, since it was also confirmed that such an effect appears strongly when the addition amount of Y is small to some extent, the present invention has been made.
The above is the background of the present invention.
<酸化物焼結体の構造>
次に、本実施形態に係る酸化物焼結体の構造について説明する。
本実施形態の第1の態様に係る酸化物焼結体は、In元素、Sn元素、Zn元素、およびY元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Y元素の原子組成比が下記式(1)を満たす範囲である。
0.03≦Y/(In+Sn+Zn+Y)≦0.08 ・・・(1)
<Structure of oxide sinter>
Next, the structure of the oxide sintered body according to the present embodiment will be described.
The oxide sintered body according to the first aspect of the present embodiment includes an In element, an Sn element, a Zn element, and a Y element, and has a bixbye structure represented by In 2 O 3 , and Y 2 Sn 2 O It is a range including the pyrochlore structure represented by 7 , and in which the atomic composition ratio of Y element satisfies the following formula (1).
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (1)
式(1)において、Y元素が0.03以上とすることにより、焼結体から製造されたスパッタリングターゲットで成膜した薄膜が半導体化し、半導体としての特性も安定する。Y元素が0.08以下とすることにより、薄膜が絶縁体化するのを防止できる。移動度の向上効果も強く発現し、六方晶層状構造の生成も防止できる。
式(1)において、Yは、好ましくは0.03以上、0.07以下である。
In Formula (1), when the Y element is 0.03 or more, the thin film formed by the sputtering target manufactured from the sintered body becomes a semiconductor, and the characteristics as a semiconductor are also stabilized. By setting the Y element to 0.08 or less, it is possible to prevent the thin film from becoming an insulator. The effect of improving mobility is also strongly exhibited, and the formation of a hexagonal layered structure can also be prevented.
In formula (1), Y is preferably 0.03 or more and 0.07 or less.
酸化物焼結体の各金属元素の含有量(原子比)は、ICP(Inductive Coupled Plasma)測定により、各元素の存在量を測定することで求めることができる。ICP測定は誘導プラズマ発光分析装置を用いることができる。 The content (atomic ratio) of each metal element of the oxide sintered body can be determined by measuring the abundance of each element by ICP (Inductive Coupled Plasma) measurement. The ICP measurement can use an inductive plasma emission analyzer.
酸化物焼結体がIn2O3で表されるビックスバイト構造を含むことにより、バルク抵抗が低下し、酸化物焼結体を好適にスパッタリングターゲットに使用できる。このスパッタリングターゲットで成膜した薄膜の移動度も向上させやすくなる。
酸化物焼結体がY2Sn2O7で表されるパイロクロア構造を含むことにより、熱伝導性が良くなり、酸化物焼結体および酸化物焼結体を用いたスパッタリングターゲットが、スパッタリング時に割れにくくなる。
酸化物焼結体がビックスバイト構造またはパイロクロア構造を含むか否かは、X線回折装置(XRD)により結晶構造を調べることで確認できる。
When the oxide sintered body contains a bixbite structure represented by In 2 O 3 , the bulk resistance is reduced, and the oxide sintered body can be suitably used as a sputtering target. The mobility of the thin film formed by the sputtering target can be easily improved.
By including the pyrochlore structure in which the oxide sintered body is represented by Y 2 Sn 2 O 7 , the thermal conductivity is improved, and the sputtering target using the oxide sintered body and the oxide sintered body is at the time of sputtering. It becomes hard to break.
Whether or not the oxide sintered body contains a bixbite structure or a pyrochlore structure can be confirmed by examining the crystal structure with an X-ray diffractometer (XRD).
本実施形態の第2の態様に係る酸化物焼結体は、In元素、Sn元素、Zn元素およびY元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Zn2SnO4で表されるスピネル構造、および、In2O3(ZnO)m(ここで、mは1から20の整数)で表される六方晶層状構造を含まず、Y元素の原子比が下記式(2)を満たす範囲である。
0.03≦Y/(In+Sn+Zn+Y)≦0.08 ・・・(2)
式(2)を満たす効果は式(1)と同様である。好ましい範囲も同様である。
スピネル構造および六方晶層状構造を「含まない」とは、X線回折測定装置(XRD)により結晶構造を調べることで、その存在が確認できないことを意味する。
ビックスバイト構造およびパイロクロア構造を含む効果も第1の態様と同様である。
The oxide sintered body according to the second aspect of the present embodiment includes an In element, a Sn element, a Zn element and a Y element, and has a bixbye structure represented by In 2 O 3 and Y 2 Sn 2 O 7. And a spinel structure represented by Zn 2 SnO 4 , and a hexagonal layered structure represented by In 2 O 3 (ZnO) m (wherein m is an integer of 1 to 20). And the atomic ratio of Y element is a range satisfying the following formula (2).
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (2)
The effect of satisfying the equation (2) is the same as that of the equation (1). Preferred ranges are also the same.
The term "does not contain" the spinel structure and the hexagonal layered structure means that the existence of the crystal structure can not be confirmed by examining the crystal structure with an X-ray diffractometer (XRD).
The effects including the bixbite structure and the pyrochlore structure are also the same as in the first aspect.
スピネル構造および六方晶層状構造を含まないことにより、焼結体の強度を向上できる。これは、以下の理由によるものである。
スピネル構造および六方晶層状構造は、それぞれ、異方性を持つ結晶構造を有しており、その結晶の異方性の方向で膨張係数が異なることがある。この膨張係数の相違により、酸化物焼結体の昇温中、降温中、または焼結中に、ターゲットの収縮方向に異方性が生じ、酸化物焼結体に割れが生じたり、スパッタリング中の熱応力によりクラックが入ったりする場合がある。一方で、ビックスバイト構造、およびパイロクロア構造は、立方晶であり、結晶の異方性がないことから、酸化物焼結体の製造中の割れや、大パワーでのスパッタリング中のヘアーラインクラックの発生は抑えられ、歩留まりの良いターゲットが製造できたり、大パワーでも安定したスパッタリングができたりするようになる。
By not including the spinel structure and the hexagonal layered structure, the strength of the sintered body can be improved. This is due to the following reasons.
The spinel structure and the hexagonal layered structure each have a crystal structure having anisotropy, and the expansion coefficients may differ in the direction of the anisotropy of the crystals. Due to the difference in the expansion coefficient, anisotropy occurs in the shrinkage direction of the target during temperature rise, temperature decrease or sintering of the oxide sintered body, and the oxide sintered body is cracked or sputtered. The thermal stress may cause cracks. On the other hand, the bixbite structure and the pyrochlore structure are cubic crystals and there is no anisotropy of the crystal, so cracking during the production of the oxide sintered body and occurrence of hairline cracks during sputtering at high power As a result, a target with high yield can be manufactured, and stable sputtering can be performed even at high power.
本実施形態の酸化物焼結体は、ビックスバイト構造が主成分であることが好ましい。「ビックスバイト構造が主成分である」とは、ビックスバイト構造の存在比率が、酸化物焼結体中、50質量%以上であることを意味する。
ビックスバイト構造が主成分であることにより、焼結体のバルク抵抗が低減され、焼結体を好適にスパッタリングターゲットに使用できるようになる。また、このスパッタリングターゲットから得られる半導体薄膜の移動度を向上させやすくなる。
さらに、ビックスバイト構造を主成分とする焼結体中にパイロクロア構造が分散するため、希土類元素をドーピングする等により、ターゲット素材以外の蛍光材料等への応用も期待できる。
ビックスバイト構造の存在比率は、酸化物焼結体中、50質量%以上、95質量%以下であることが好ましく、60質量%以上、95質量%以下であることがより好ましい。
The oxide sintered body of the present embodiment preferably has a bixbyite structure as a main component. “The bixbite structure is the main component” means that the abundance ratio of the bixbite structure is 50% by mass or more in the oxide sintered body.
By having the bixbite structure as the main component, the bulk resistance of the sintered body is reduced, and the sintered body can be suitably used as a sputtering target. In addition, the mobility of the semiconductor thin film obtained from the sputtering target can be easily improved.
Furthermore, since the pyrochlore structure is dispersed in a sintered body having a bixbite structure as a main component, application to a fluorescent material other than the target material can be expected by doping a rare earth element or the like.
The abundance ratio of the bixbite structure in the oxide sintered body is preferably 50% by mass or more and 95% by mass or less, and more preferably 60% by mass or more and 95% by mass or less.
In2O3で表されるビックスバイト構造には、Y元素およびZn元素のいずれか1以上が侵入型固溶、及び又は、置換型固溶していると好ましい。
In2O3で表されるビックスバイト構造にZn元素が侵入型固溶していることは、焼結体中の酸化インジウムのビックスバイト構造の格子定数が、酸化インジウムのみの格子定数より小さくなっていることにより確認できる。また、In2O3で表されるビックスバイト構造にY元素が置換型固溶していることは、焼結体中の酸化インジウムのビックスバイト構造の格子定数が、酸化インジウムのみの格子定数より大きくなっていることにより確認できる。
Zn元素とY元素の侵入型固溶、及び又は、置換型固溶は、焼結体の製造に用いる酸化イットリウムの添加量により調整できる。酸化イットリウムの添加量を少量にすることで、Zn元素が侵入型固溶したビックスバイト構造の酸化インジウムを生成でき、酸化イットリウムの添加量を多くすることで、Y元素が置換型固溶したビックスバイト構造の酸化インジウムを生成できる。この場合、侵入型固溶していたZn元素は、酸化インジウム結晶体から分離され、更に、酸化インジウムと反応することにより、In((Zn3In)O6)で表される六方晶層状化合物などを生成する様になる。
ここで、「格子定数」とは、単位格子の格子軸の長さと定義され、X線回折法によって決定することができる。純物質のビックスバイト構造の格子定数は、10.118×10-10mである。ここでいう純物質とは、ICDD(International Centre for Diffraction Data)に収録された標準物質を意味する。
In the bixbite structure represented by In 2 O 3 , it is preferable that any one or more of Y element and Zn element is in interstitial solid solution or / and substitutional solid solution.
The interstitial solid solution of Zn in the bixbite structure represented by In 2 O 3 means that the lattice constant of the bixbyte structure of indium oxide in the sintered body is smaller than the lattice constant of only indium oxide It can be confirmed by In addition, the substitutional solid solution of Y element in the bixbyite structure represented by In 2 O 3 means that the lattice constant of the bixbye structure of indium oxide in the sintered body is more than the lattice constant of only indium oxide It can confirm by having become large.
The interstitial solid solution and / or the substitutional solid solution of the Zn element and the Y element can be adjusted by the addition amount of yttrium oxide used in the production of the sintered body. By making the addition amount of yttrium oxide small, it is possible to generate indium oxide of the bixbite structure in which Zn element is interstitial solid solution, and by increasing the addition amount of yttrium oxide, the substitution type solid solution of Y element is formed. It can produce indium oxide having a bite structure. In this case, the interstitial Zn solid element is separated from the indium oxide crystal, and further reacts with the indium oxide to form a hexagonal layered compound represented by In ((Zn 3 In) O 6 ). And so on.
Here, the "lattice constant" is defined as the length of the lattice axis of the unit cell and can be determined by X-ray diffraction. The lattice constant of the pure substance bixbite structure is 10.118 × 10 -10 m. The pure substance mentioned here means a standard substance recorded in ICDD (International Center for Diffraction Data).
第1の態様、第2の態様及び後述する第3の態様の酸化物焼結体は、いずれもY元素とSn元素の原子比が下記式(3)を満たす範囲であることが好ましい。
0.2≦Y/Sn≦0.5 ・・・(3)
式(3)を満たすことにより、Yを含有させることによる、半導体膜の安定化や移動度の向上効果が強く発現する。
式(3)において、Y/Snは、0.26以上、0.41以下が好ましい。
In all of the oxide sintered bodies of the first aspect, the second aspect and the third aspect to be described later, the atomic ratio of the Y element to the Sn element is preferably in the range satisfying the following formula (3).
0.2 ≦ Y / Sn ≦ 0.5 (3)
By satisfying the formula (3), the effect of improving the stability and mobility of the semiconductor film can be strongly expressed by containing Y.
In Formula (3), Y / Sn is preferably 0.26 or more and 0.41 or less.
第1の態様および第2の態様は、In元素、Sn元素、Zn元素、およびY元素の原子比が下記式(4)から式(6)を満たす範囲であることが好ましい。
0.50≦In/(In+Sn+Zn+Y)≦0.93・・・(4)
0.03≦Sn/(In+Sn+Zn+Y)≦0.30・・・(5)
0.01≦Zn/(In+Sn+Zn+Y)≦0.15・・・(6)
In the first aspect and the second aspect, the atomic ratio of the In element, the Sn element, the Zn element, and the Y element is preferably in a range satisfying the following formulas (4) to (6).
0.50 ≦ In / (In + Sn + Zn + Y) ≦ 0.93 (4)
0.03 ≦ Sn / (In + Sn + Zn + Y) ≦ 0.30 (5)
0.01 ≦ Zn / (In + Sn + Zn + Y) ≦ 0.15 (6)
式(4)において、Inが0.50以上であることにより、焼結体のバルク抵抗を低くでき、スパッタ時の異常放電を防止できる。また、In添加による酸化物半導体の高移動度化の効果が得られる。0.93以下とすることにより、薄膜が導電体になるのを防止できる。
式(4)において、Inは0.50以上、0.87以下がより好ましい。
In Formula (4), when In is 0.50 or more, the bulk resistance of a sintered compact can be made low and the abnormal discharge at the time of sputter | spatter can be prevented. In addition, the effect of increasing the mobility of the oxide semiconductor can be obtained by the addition of In. By setting the thickness to 0.93 or less, the thin film can be prevented from becoming a conductor.
In Formula (4), In is more preferably 0.50 or more and 0.87 or less.
式(5)において、Snが0.03以上であることにより、ターゲットのバルク抵抗を低下させることができる。さらに、Snが0.03以上であることにより、焼結体の密度を向上させることもでき、強度や線膨張係数、熱伝導性も好適にできる。
また、Snが0.03以上であることにより、焼結体を用いたターゲットでTFTの半導体薄膜を成膜した際に、配線金属のエッチング液であるリン酸、硝酸、および酢酸からなる混酸に半導体薄固溶膜が溶解しなくなり、バックチャンネルTFTを形成できる。
式(5)において、Snが0.30以下であることにより、焼結体密度の低下を防止できる。焼結体から製造されたスパッタリングターゲットを用いて、薄膜トランジスタの半導体層を形成した場合、蓚酸等の有機酸で半導体層をエッチングでき、TFTを形成しやすくなる。
式(5)において、Snは0.05以上、0.15以下がより好ましく、0.08以上、0.15以下がさらに好ましく、0.10以上、0.15以下が、よりさらに好ましい。
In Formula (5), the bulk resistance of a target can be reduced by Sn being 0.03 or more. Furthermore, when Sn is 0.03 or more, the density of the sintered body can also be improved, and the strength, the linear expansion coefficient, and the thermal conductivity can also be made suitable.
In addition, when the semiconductor thin film of the TFT is formed with a target using a sintered body because Sn is 0.03 or more, the mixed acid consisting of phosphoric acid, nitric acid, and acetic acid, which is an etching solution for wiring metal, is used. The semiconductor thin solid solution film does not dissolve, and a back channel TFT can be formed.
In Formula (5), when Sn is 0.30 or less, the fall of a sintered compact density can be prevented. When a semiconductor layer of a thin film transistor is formed using a sputtering target manufactured from a sintered body, the semiconductor layer can be etched with an organic acid such as boric acid, which facilitates formation of a TFT.
In the formula (5), Sn is more preferably 0.05 or more and 0.15 or less, still more preferably 0.08 or more and 0.15 or less, and still more preferably 0.10 or more and 0.15 or less.
式(6)において、Znが0.01以上であることにより、高密度な焼結体が得られる。また、Znが0.01以上であることにより、焼結体を用いたターゲットでTFTの半導体薄膜を成膜した際に、得られた酸化物半導体薄膜を安定に非晶質に保つ効果が有り、蓚酸等の有機酸でのエッチングが可能となる。式(6)において、Znが0.15以下であることにより、Zn元素が酸化亜鉛として析出したり、六方晶層状構造として析出したりすることを防止できる。また、Znが0.15以下であることにより、焼結体を用いたターゲットでTFTの半導体薄膜を成膜した際に、リン酸・酢酸・硝酸などの混酸への耐性が保たれ、薄膜トランジスタを容易に形成できるようになる。
式(6)において、Znは0.03以上、0.15以下がより好ましく、0.05以上、0.15以下がさらに好ましく、0.08以上、0.15以下が、よりさらに好ましい。
In the formula (6), when Zn is 0.01 or more, a high density sintered body can be obtained. Moreover, when Zn is 0.01 or more, when forming a semiconductor thin film of TFT with a target using a sintered body, there is an effect that the obtained oxide semiconductor thin film is stably kept amorphous. And etching with an organic acid such as boric acid. In Formula (6), when Zn is 0.15 or less, it is possible to prevent the Zn element from being precipitated as zinc oxide or precipitated as a hexagonal layered structure. Moreover, when Zn is 0.15 or less, when forming a semiconductor thin film of TFT with a target using a sintered body, resistance to mixed acid such as phosphoric acid, acetic acid, nitric acid is maintained, and thin film transistors It can be easily formed.
In the formula (6), Zn is more preferably 0.03 or more and 0.15 or less, still more preferably 0.05 or more and 0.15 or less, and still more preferably 0.08 or more and 0.15 or less.
本実施形態の第3の態様に係る酸化物焼結体は、In元素、Sn元素、Zn元素、およびY元素を含み、原子組成比が下記式(7)から(10)を満たす範囲である。
0.50≦In/(In+Sn+Zn+Y)≦0.93・・・(7)
0.03≦Sn/(In+Sn+Zn+Y)≦0.30・・・(8)
0.01≦Zn/(In+Sn+Zn+Y)≦0.15・・・(9)
0.03≦Y /(In+Sn+Zn+Y)≦0.08・・・(10)
式(7)から式(10)を満たす効果は式(4)から式(6)および式(1)と同様である。好ましい範囲も同様である。
The oxide sintered body according to the third aspect of the present embodiment is a range in which the atomic composition ratio satisfies the following formulas (7) to (10), including In, Sn, Zn and Y elements. .
0.50 ≦ In / (In + Sn + Zn + Y) ≦ 0.93 (7)
0.03 ≦ Sn / (In + Sn + Zn + Y) ≦ 0.30 (8)
0.01 ≦ Zn / (In + Sn + Zn + Y) ≦ 0.15 (9)
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (10)
The effects of satisfying the expressions (7) to (10) are the same as those of the expressions (4) to (6) and the expression (1). Preferred ranges are also the same.
本実施形態の第4の態様に係る酸化物焼結体は、In元素、Sn元素、Zn元素、Y元素及びAl元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Y元素の原子組成比が下記式(12)を満たす範囲である。
0.03≦Y/(In+Sn+Zn+Y+Al)≦0.20 ・・・・・・・(12)
式(12)において、Y元素が0.03以上とすることにより、焼結体から製造されたスパッタリングターゲットで成膜した薄膜が半導体化し、半導体としての特性も安定する。Y元素が0.20以下とすることにより、薄膜が絶縁体化するのを防止できる。
The oxide sintered body according to the fourth aspect of the present embodiment includes an In element, a Sn element, a Zn element, a Y element and an Al element, and has a bixbye structure represented by In 2 O 3 and Y 2 Sn. The atomic composition ratio of the Y element is a range that satisfies the following formula (12), including a pyrochlore structure represented by 2 O 7 .
0.03 ≦ Y / (In + Sn + Zn + Y + Al) ≦ 0.20 (12)
In Formula (12), when the Y element is 0.03 or more, the thin film formed by the sputtering target manufactured from the sintered body becomes a semiconductor, and the characteristics as a semiconductor are also stabilized. When the Y element is 0.20 or less, the thin film can be prevented from becoming insulator.
本実施形態の第5の態様に係る酸化物焼結体は、In元素、Sn元素、Zn元素、Y元素、及びAl元素を含み、In2O3で表されるビックスバイト構造と、Y2Sn2O7で表されるパイロクロア構造を含み、Zn2SnO4で表されるスピネル構造、および、In2O3(ZnO)m(ここで、mは1から20の整数)で表される六方晶層状構造を含まず、Y元素の原子組成比が下記式(13)を満たす範囲である。
0.03≦Y/(In+Sn+Zn+Y+Al)≦0.20 ・・・(13)
式(13)を満たす効果は式(12)と同様である。
第4の態様および第5の態様の酸化物焼結体は、Al元素の原子比が下記式(14)を満たす範囲であるのが好ましい。
0.005≦Al/(In+Sn+Zn+Y+Al)≦0.10 ・・・(14)
式(14)において、Alが0.005以上であることにより、オフ電流を10-12A以下にすることできる。Alが0.10以下であることにより、TFTの飽和移動度を10cm2/V・s以上に保つことができる。Alは0.01以上、0.08以下がより好ましい。
第4の態様及び第5の態様の酸化物焼結体は、いずれもY元素とSn元素の原子比が下記式(15)を満たす範囲であることが好ましい。
0.2≦Y/Sn≦0.5 ・・・(15)
式(15)を満たす効果は式(3)と同様である。好ましい範囲も同様である。
第4の態様および第5の態様の酸化物焼結体は、In元素、Sn元素、Zn元素、Y元素、およびAl元素の原子比が下記式(16)から式(18)を満たす範囲であることが好ましい。
0.50≦In/(In+Sn+Zn+Y+Al)≦0.93・・・(16)
0.03≦Sn/(In+Sn+Zn+Y+Al)≦0.30・・・(17)
0.01≦Zn/(In+Sn+Zn+Y+Al)≦0.15・・・(18)
式(16)から式(18)を満たす効果は式(4)から式(6)と同様である。好ましい範囲の値も同様である。
The oxide sintered body according to the fifth aspect of the present embodiment includes an In element, a Sn element, a Zn element, a Y element, and an Al element, and has a bixbye structure represented by In 2 O 3 and Y 2 It includes a pyrochlore structure represented by Sn 2 O 7 and a spinel structure represented by Zn 2 SnO 4 and is represented by In 2 O 3 (ZnO) m (where m is an integer of 1 to 20) It is a range which does not contain a hexagonal layered structure, and the atomic composition ratio of Y element satisfy | fills following formula (13).
0.03 ≦ Y / (In + Sn + Zn + Y + Al) ≦ 0.20 (13)
The effect of satisfying the equation (13) is the same as that of the equation (12).
In the oxide sintered bodies of the fourth and fifth aspects, the atomic ratio of the Al element is preferably in the range satisfying the following formula (14).
0.005 ≦ Al / (In + Sn + Zn + Y + Al) ≦ 0.10 (14)
In Formula (14), when Al is 0.005 or more, the off current can be 10 −12 A or less. When Al is 0.10 or less, the saturation mobility of the TFT can be maintained at 10 cm 2 / V · s or more. Al is more preferably 0.01 or more and 0.08 or less.
In all of the oxide sintered bodies of the fourth and fifth aspects, the atomic ratio of the Y element to the Sn element is preferably in the range satisfying the following formula (15).
0.2 ≦ Y / Sn ≦ 0.5 (15)
The effect of satisfying the equation (15) is the same as that of the equation (3). Preferred ranges are also the same.
In the oxide sintered bodies of the fourth and fifth aspects, the atomic ratio of In element, Sn element, Zn element, Y element, and Al element satisfies the following formulas (16) to (18): Is preferred.
0.50 ≦ In / (In + Sn + Zn + Y + Al) ≦ 0.93 (16)
0.03 ≦ Sn / (In + Sn + Zn + Y + Al) ≦ 0.30 (17)
0.01 ≦ Zn / (In + Sn + Zn + Y + Al) ≦ 0.15 (18)
The effects of satisfying the expressions (16) to (18) are the same as those of the expressions (4) to (6). The values in the preferred range are also the same.
第1の態様から第5の態様の酸化物焼結体は、In元素、Sn元素、Zn元素、Y元素、および必要に応じてAl元素を含めばよく、実質的にIn元素、Sn元素、Zn元素、Y元素(およびAl元素)からなってもよい。
「実質的」とは、酸化物焼結体中に含まれる金属元素に占めるIn元素、Sn元素、Zn元素、Y元素(およびAl元素)の含有割合が、90atm%以上であることを意味する。95atm%以上が好ましく、98atm%以上がより好ましく、99atm%以上がさらに好ましく、100atm%がよりさらに好ましい。
In the oxide sintered bodies according to the first to fifth aspects, the In element, the Sn element, the Zn element, the Y element, and, if necessary, the Al element may be included, substantially the In element, the Sn element, It may be made of Zn element and Y element (and Al element).
"Substantial" means that the content ratio of In element, Sn element, Zn element, Y element (and Al element) to metal elements contained in the oxide sintered body is 90 atm% or more. . 95 atm% or more is preferable, 98 atm% or more is more preferable, 99 atm% or more is more preferable, and 100 atm% is even more preferable.
ただし、In元素、Sn元素、Zn元素、Y元素(およびAl元素)を含有し、残部(In元素、Sn元素、Zn元素、Y元素(およびAl元素)以外の元素)が酸素と不可避不純物のみからなる組成が好ましい。残部が酸素と不可避不純物であることにより、In元素、Sn元素、Zn元素、Y元素(およびAl元素)以外の元素が酸化物焼結体や、当該酸化物焼結体を用いて製造された半導体薄膜の特性に与える影響を最小限にできる。
不可避不純物とは、意図的に添加しない元素であって、原料や製造工程で混入する元素を意味する。以下の説明でも同様である。
However, it contains In element, Sn element, Zn element, Y element (and Al element), and the balance (elements other than In element, Sn element, Zn element, Y element (and Al element)) is only oxygen and unavoidable impurities The composition consisting of Elements other than In element, Sn element, Zn element, Y element (and Al element) were manufactured using oxide sinter or oxide sinter as the balance is oxygen and unavoidable impurities The influence on the characteristics of the semiconductor thin film can be minimized.
An unavoidable impurity is an element which is not intentionally added, and means an element which is mixed in the raw material or the manufacturing process. The same applies to the following description.
<酸化物焼結体の物性>
第1の態様から第5の態様の酸化物焼結体は、相対密度が95%以上であることが好ましい。
相対密度が95%以上であることにより、成膜時のクラック発生やノジュール生成を抑制でき、得られる薄膜トランジスタの性能の低下や、歩留の低下、膜密度の低下を防ぐことができる。また、CVD装置での成膜温度を上げることができる。相対密度は、好ましくは、96%以上であり、より好ましくは、97%以上である。
相対密度は、例えば、アルキメデス法で測定した酸化物焼結体の実測密度を、酸化物焼結体の理論密度で除した値を、百分率にして、算出することができる。
例えば、酸化物焼結体の原料粉末として酸化物A、酸化物B、酸化物C、および酸化物Dを用いた場合において、酸化物A、酸化物B、酸化物C、および酸化物Dの使用量(仕込量)をそれぞれa(g)、b(g)、c(g)、およびd(g)とすると、理論密度は、以下のように当てはめることで算出できる。
理論密度=(a+b+c+d)/((a/酸化物Aの密度)+(b/酸化物Bの密度)+(c/酸化物Cの密度)+(d/酸化物Dの密度))
なお、各酸化物の密度は、密度と比重はほぼ同等であることから、化学便覧 基礎編I日本化学編 改定2版(丸善株式会社)に記載されている酸化物の比重の値を用いるとよい。なお、理論密度は、各酸化物の質量比を用いて以下のように算出することもできる。
理論密度=1/((酸化物Aの質量比/酸化物Aの密度)+(酸化物Bの質量比/酸化物Bの密度)+(酸化物Cの質量比/酸化物Cの密度)+(酸化物Dの質量比/酸化物Dの密度))
<Physical properties of oxide sinter>
The sintered oxide bodies of the first to fifth aspects preferably have a relative density of 95% or more.
When the relative density is 95% or more, it is possible to suppress the generation of cracks and nodules at the time of film formation, and it is possible to prevent the deterioration of the performance of the obtained thin film transistor, the decrease of yield, and the decrease of film density. Further, the film formation temperature in the CVD apparatus can be raised. The relative density is preferably 96% or more, more preferably 97% or more.
The relative density can be calculated, for example, by dividing the measured density of the oxide sintered body measured by the Archimedes method by the theoretical density of the oxide sintered body as a percentage.
For example, when oxide A, oxide B, oxide C and oxide D are used as raw material powders of oxide sintered body, oxide A, oxide B, oxide C and oxide D are used. The theoretical density can be calculated by applying as follows if the amounts used (amounts charged) are a (g), b (g), c (g) and d (g), respectively.
Theoretical density = (a + b + c + d) / ((a / density of oxide A) + (b / density of oxide B) + (c / density of oxide C) + (d / density of oxide D))
In addition, since the density and specific gravity of each oxide are almost the same, using the specific gravity value of the oxide described in the Chemical Handbook, Basic Edition I, Nippon Chemical Edited Second Edition (Maruzen Co., Ltd.) Good. The theoretical density can also be calculated as follows using the mass ratio of each oxide.
Theoretical density = 1 / ((mass ratio of oxide A / density of oxide A) + (mass ratio of oxide B / density of oxide B) + (mass ratio of oxide C / density of oxide C) + (Mass ratio of oxide D / density of oxide D))
第1の態様から第5の態様の酸化物焼結体は、バルク抵抗が10mΩcm以下であると好ましく、8mΩcm以下であるとより好ましく、5mΩcm以下であるとさらに好ましくい。
バルク抵抗が10mΩcm以下であることにより、大パワーでの成膜時に、ターゲットが帯電し、異常放電を起こしたり、プラズマ状態が安定せず、スパークが発生したりするのを防止できる。
バルク抵抗の下限は特に規定しないが、例えば1mΩcm以上である。
In the oxide sintered bodies of the first to fifth aspects, the bulk resistance is preferably 10 mΩcm or less, more preferably 8 mΩcm or less, and still more preferably 5 mΩcm or less.
By setting the bulk resistance to 10 mΩcm or less, it is possible to prevent the target from being charged and causing abnormal discharge or unstable plasma state and generation of spark during film formation with high power.
The lower limit of the bulk resistance is not particularly specified, but is, for example, 1 mΩcm or more.
バルク抵抗値は、公知の抵抗率計を使用して四探針法(JIS R 1637)に基づき測定できる。測定箇所は5箇所程度であり、平均値をバルク抵抗値とするのが好ましい。
測定箇所は、酸化物焼結体の平面形状が四角形の場合には、中心及び四隅と中心の中間点の4点の計5箇所とするのが好ましい。
なお、酸化物焼結体の平面形状が円形の場合は、円に内接する正方形の中心及び正方形の四隅と中心の中間点の4点の計5箇所とするのが好ましい。
The bulk resistance value can be measured based on the four-probe method (JIS R 1637) using a known resistivity meter. There are about five measurement points, and the average value is preferably taken as the bulk resistance value.
When the planar shape of the oxide sintered body is a square, it is preferable that the number of measurement points be five points in total: four points at the center and four points between the four corners and the center.
In the case where the oxide sintered body has a circular planar shape, it is preferable to set a total of five points: a center of a square inscribed in the circle and four points at four corners of the square and a midpoint between the centers.
第1の態様から第5の態様の酸化物焼結体は、3点曲げ強度が、120MPa以上であると好ましく、140MPa以上であるとより好ましく、150MPa以上であるとさらに好ましい。
3点曲げ強度が120MPa以上であると、大パワーでスパッタ成膜した場合、ターゲットが割れたり、チッピングを起こして、固体がターゲット上に飛散し、異常放電の原因となる恐れが少なくなる。
3点曲げ強度は、JIS R 1601「ファインセラミックスの室温曲げ強さ試験」に準じて評価できる。具体的には、まず、一定距離(30mm)に配置された2つの支点上に、幅4mm、厚さ3mm、長さ40mmの標準試験片を置く。次に、支点間の中央からクロスヘッド速度0.5mm/min荷重を加え、標準試験片が破壊した時の最大荷重より、曲げ強さを算出する。
The oxide sintered bodies of the first to fifth aspects preferably have a 3-point bending strength of 120 MPa or more, more preferably 140 MPa or more, and still more preferably 150 MPa or more.
When sputtering deposition is performed with high power if the three-point bending strength is 120 MPa or more, the target may be cracked or chipped, and the solid may be scattered on the target to reduce the possibility of causing an abnormal discharge.
The three-point bending strength can be evaluated according to JIS R 1601 "room temperature bending strength test of fine ceramics". Specifically, first, a standard test piece having a width of 4 mm, a thickness of 3 mm, and a length of 40 mm is placed on two supporting points arranged at a constant distance (30 mm). Next, a crosshead speed of 0.5 mm / min is applied from the center between the fulcrums, and the bending strength is calculated from the maximum load when the standard test piece breaks.
第1の態様から第5の態様の酸化物焼結体は、線膨張係数が8.0×10-6(K-1)以下であると好ましく、7.5×10-6(K-1)以下であるとより好ましく、7.0×10-6(K-1)以下であるとさらに好ましい。
線膨張係数が8.0×10-6(K-1)以下であると、大パワーでスパッタリング中に加熱され、ターゲットが膨張し、ボンディングされている銅版との間で変形が起こり、応力によりターゲットにマイクロクラックが入ったり、割れやチッピングにより、異常放電の原因となるおそれが小さい。
線膨張係数は、例えば幅5mm、厚さ5mm、長さ10mmの標準試験片を用いて、昇温速度を5℃/分にセットし、300℃に到達した時の熱膨張による変位を位置検出機を用いることにより評価できる。
The oxide sintered bodies according to the first to fifth aspects preferably have a linear expansion coefficient of 8.0 × 10 −6 (K −1 ) or less, and 7.5 × 10 −6 (K −1) Or less), and more preferably 7.0 × 10 −6 (K −1 ) or less.
If the linear expansion coefficient is 8.0 × 10 -6 (K -1 ) or less, it is heated during sputtering with high power, the target expands, and deformation occurs with the bonded copper plate, causing stress There is little risk of causing an abnormal discharge due to micro cracks in the target, cracking or chipping.
The linear expansion coefficient is set, for example, at a heating rate of 5 ° C./min using a standard test piece of 5 mm in width, 5 mm in thickness and 10 mm in length, and displacement detection due to thermal expansion when reaching 300 ° C. It can be evaluated by using a machine.
第1の態様から第5の態様の酸化物焼結体は、熱伝導率が5.0(W・m-1・K-1)以上であると好ましく、5.5(W・m-1・K-1)以上であるとより好ましく、6.0(W・m-1・K-1)以上であるとさらに好ましく、6.5(W・m-1・K-1)以上であると最も好ましい。
熱伝導率が5.0(W・m-1・K-1)以上であると、大パワーでスパッタリング成膜した場合に、スパッタ面の温度とボンディングされた面の温度が異なり、内部応力によりターゲットにマイクロクラックや割れ、チッピングが発生するおそれが小さい。
熱伝導率は、例えば直径10mm、厚さ1mmの標準試験片を用いて、レーザーフラッシュ法により比熱容量と熱拡散率を求め、これに試験片の密度を乗算することにより算出できる。
以上が、本実施形態に係る酸化物焼結体の説明である。
The oxide sintered bodies of the first to fifth aspects preferably have a thermal conductivity of 5.0 (W · m −1 · K −1 ) or more, and 5.5 (W · m −1) -It is more preferable that it is K- 1 ) or more, It is further more preferable that it is 6.0 (W * m- 1 * K- 1 ) or more, It is 6.5 (W * m- 1 * K- 1 ) or more And most preferred.
If the thermal conductivity is 5.0 (W · m −1 · K −1 ) or more, the temperature of the sputtered surface and the temperature of the bonded surface differ when sputtering film formation is performed with high power, and the internal stress is There is little risk of micro cracks, cracks and chipping in the target.
The thermal conductivity can be calculated, for example, by using a standard test piece with a diameter of 10 mm and a thickness of 1 mm to determine the specific heat capacity and the thermal diffusivity by the laser flash method, and multiplying this by the density of the test piece.
The above is the description of the oxide sintered body according to the present embodiment.
次に、本実施形態に係る酸化物焼結体の製造方法について説明する。
本実施形態に係る酸化物焼結体が製造できるものであれば、製造方法は特に限定しないが、以下の(a)から(c)の工程を含む製法を例示できる。
(a)原料化合物粉末を混合して混合物を調製する工程。
(b)混合物を成型して成型体を調製する工程。
(c)成型体を焼結する工程。
Next, the manufacturing method of the oxide sinter which concerns on this embodiment is demonstrated.
Although the manufacturing method is not particularly limited as long as the oxide sintered body according to the present embodiment can be manufactured, a manufacturing method including the following steps (a) to (c) can be exemplified.
(A) A step of mixing the raw material compound powders to prepare a mixture.
(B) molding the mixture to prepare a molded body.
(C) a step of sintering the molded body.
(1)工程(a):配合工程
配合工程は、酸化物焼結体の原料を混合する工程である。
原料としては、In化合物の粉末、Sn化合物の粉末、Zn化合物の粉末、およびY化合物の粉末を用いる。Alを添加する場合はAl化合物の粉末も用いる。In、SnおよびZnの化合物としては、例えば、酸化物、および水酸化物が挙げられる。YおよびAlの化合物としては、酸化物が挙げられる。焼結のしやすさ、副生成物の残存のし難さから、いずれも酸化物が好ましい。
(1) Step (a): Compounding Step The compounding step is a step of mixing the raw materials of the oxide sintered body.
As a raw material, powder of In compound, powder of Sn compound, powder of Zn compound, and powder of Y compound are used. When adding Al, a powder of an Al compound is also used. The compounds of In, Sn and Zn include, for example, oxides and hydroxides. The compounds of Y and Al include oxides. The oxide is preferable in terms of the easiness of sintering and the difficulty of remaining by-products.
原料の純度は、通常2N(99質量%)以上、好ましくは3N(99.9質量%)以上、特に好ましくは4N(99.99質量%)以上である。純度が2N以上であることにより、酸化物焼結体の耐久性が確保でき、液晶ディスプレイに用いた際に液晶側に不純物が入り、焼き付けが起こる可能性を低減できる。
原料粉末の平均粒径は、好ましくは0.1μm以上、2μm以下であり、より好ましくは0.5μm以上、1.5μm以下である。原料粉末の平均粒径はレーザー回折式粒度分布装置等で測定することができる。
The purity of the raw material is usually 2N (99% by mass) or more, preferably 3N (99.9% by mass) or more, particularly preferably 4N (99.99% by mass) or more. When the purity is 2N or more, the durability of the oxide sintered body can be ensured, and when used in a liquid crystal display, the possibility of the occurrence of baking due to the entry of impurities on the liquid crystal side can be reduced.
The average particle diameter of the raw material powder is preferably 0.1 μm or more and 2 μm or less, more preferably 0.5 μm or more and 1.5 μm or less. The average particle size of the raw material powder can be measured by a laser diffraction type particle size distribution apparatus or the like.
原料の混合、成型方法は特に限定されず、公知の方法を用いて行うことができる。また、混合する際にはバインダーを原料混合物に添加してもよい。
原料の混合は、例えば、ボールミル、ビーズミル、ジェットミルまたは超音波装置等の公知の装置を用いて行うことができる。粉砕時間等の条件は、適宜調整すればよいが、6時間以上、100時間以下が好ましい。
There are no particular limitations on the method of mixing and molding the raw materials, and it can be carried out using known methods. In addition, when mixing, a binder may be added to the raw material mixture.
The mixing of the raw materials can be performed using a known apparatus such as, for example, a ball mill, a bead mill, a jet mill or an ultrasonic device. The conditions such as the grinding time may be appropriately adjusted, but are preferably 6 hours or more and 100 hours or less.
(2)工程(b):成型工程
成型工程は、原料混合物(上記仮焼工程を設けた場合には仮焼物)を加圧成型して成型体とする工程である。この工程により、ターゲットとして好適な形状に成型する。仮焼工程を設けた場合には、得られた仮焼物の微粉末を造粒した後、プレス成型により所望の形状に成型することができる。
(2) Step (b): Forming Step The forming step is a step of pressing and forming the raw material mixture (in the case where the above-mentioned calcination step is provided, the calcined material) to form a formed body. By this process, it is molded into a shape suitable as a target. When the calcining step is provided, the obtained fine powder of the calcined product is granulated, and then can be molded into a desired shape by press molding.
成型体の平均厚みは5.5mm以上が好ましく、6mm以上がより好ましく、8mm以上がさらに好ましく、12mm以上が特に好ましい。5.5mm以上だと、成型体の厚さ方向の温度勾配が減少し、表面と深部の結晶型の組合せの変動が生じにくくなることが期待できる。 5.5 mm or more is preferable, as for the average thickness of a molded object, 6 mm or more is more preferable, 8 mm or more is more preferable, and 12 mm or more is especially preferable. If it is 5.5 mm or more, it can be expected that the temperature gradient in the thickness direction of the molded body is reduced, and the variation of the combination of the surface and deep crystal types is unlikely to occur.
本工程で用いることができる成型処理としては、例えば、プレス成型(一軸プレス)、金型成型、鋳込み成型、および射出成型等も挙げられる。焼結密度の高い焼結体(ターゲット)を得るためには、冷間静水圧(CIP)等で成型するのが好ましい。 As a shaping | molding process which can be used at this process, press molding (uniaxial press), metal mold | die molding, cast molding, injection molding etc. are mentioned, for example. In order to obtain a sintered body (target) having a high sintered density, it is preferable to perform molding by cold isostatic pressure (CIP) or the like.
また、プレス成型(一軸プレス)後に、冷間静水圧(CIP)、または熱間静水圧(HIP)等で成型するように、2段階以上の成型工程を設けてもよい。
冷間静水圧、または静水圧加圧装置を用いる場合、面圧78.5MPa(800kgf/cm2をSI単位に換算)以上、392.4MPa(4000kgf/cm2をSI単位に換算)で0.5分以上、60分以下保持することが好ましい。面圧196.2MPa以上、294.3MPa以下で、2分以上、30分以下保持することがより好ましい。前記範囲内であると、成型体内部の組成むら等が減り、均一化されることが期待される。面圧を78.5MPa以上とすることによりで、焼結後の密度が低くなり、抵抗も低くなる。面圧392.4MPa以下とすることにより、装置を大型化せずに成型できる。保持時間が0.5分以上であると、焼結後の密度と抵抗が高くなるのを防止できる。60分以下であると時間が掛かりすぎ不経済となるのを防げる。
成型処理では、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成型助剤を用いてもよい。
In addition, after press molding (uniaxial press), two or more stages of forming processes may be provided so as to form by cold isostatic pressure (CIP), hot isostatic pressure (HIP) or the like.
When using a cold hydrostatic pressure or hydrostatic pressure device, the surface pressure is 78.5 MPa (800 kgf / cm 2 converted to SI unit) or more, and 392.4 MPa (4000 kgf / cm 2 converted to SI unit) is 0. It is preferable to hold for 5 minutes or more and 60 minutes or less. It is more preferable to hold | maintain 2 minutes or more and 30 minutes or less by surface pressure 196.2 Mpa or more and 294.3 Mpa or less. It is expected that the composition nonuniformity etc. inside a molded object will reduce and be uniform as it is in the said range. By setting the surface pressure to 78.5 MPa or more, the density after sintering decreases and the resistance also decreases. By setting the surface pressure to 392.4 MPa or less, molding can be performed without increasing the size of the apparatus. It can prevent that the density and resistance after sintering become high as holding time is 0.5 minutes or more. If it takes less than 60 minutes, it will take too long to prevent it from becoming uneconomical.
In the molding process, a molding auxiliary such as polyvinyl alcohol, methyl cellulose, poly wax, oleic acid, etc. may be used.
(3)工程(c):焼結工程
焼結工程は、上記成型工程で得られた成型体を焼成する必須の工程である。
焼結温度は好ましくは1200℃以上、1650℃以下、より好ましくは1350℃以上、1600℃以下、さらに好ましくは1400℃以上、1600℃以下、よりさらに好ましくは1450℃以上、1600℃以下である。
焼結時間は好ましくは10時間以上、50時間以下、より好ましくは12時間以上、40時間以下、さらに好ましくは13時間以上、30時間以下である。
焼結温度が1200℃以上、焼結時間が10時間以上であると、焼結が十分進行し、ターゲットの電気抵抗が十分下がり、異常放電が生じ難くなる。焼成温度が1650℃以下、焼成時間が50時間以下であると、著しい結晶粒成長により平均結晶粒径の増大や、粗大空孔の発生を防ぐことができ、焼結体強度の低下や異常放電が生じ難くなる。
(3) Step (c): Sintering Step The sintering step is an essential step of firing the molded body obtained in the above-mentioned forming step.
The sintering temperature is preferably 1200 ° C. or more and 1650 ° C. or less, more preferably 1350 ° C. or more and 1600 ° C. or less, still more preferably 1400 ° C. or more and 1600 ° C. or less, and still more preferably 1450 ° C. or more and 1600 ° C. or less.
The sintering time is preferably 10 hours to 50 hours, more preferably 12 hours to 40 hours, and further preferably 13 hours to 30 hours.
If the sintering temperature is 1200 ° C. or more and the sintering time is 10 hours or more, sintering proceeds sufficiently, the electrical resistance of the target is sufficiently lowered, and abnormal discharge hardly occurs. If the firing temperature is 1650 ° C. or less and the firing time is 50 hours or less, significant grain growth can prevent the increase in average grain size and the generation of coarse pores, and the strength of the sintered body can be reduced and abnormal discharge Is less likely to occur.
常圧焼結法では、成型体を大気雰囲気、または酸素ガス雰囲気にて焼結する。酸素ガス雰囲気は、酸素濃度が、例えば10体積%以上、50体積%以下の雰囲気であることが好ましい。昇温過程を大気雰囲気下とすることで、焼結体密度を高くすることができる。 In the pressureless sintering method, the molded body is sintered in an air atmosphere or an oxygen gas atmosphere. The oxygen gas atmosphere is preferably an atmosphere having an oxygen concentration of, for example, 10% by volume or more and 50% by volume or less. The sintered body density can be increased by setting the temperature raising process under the atmosphere.
さらに、焼結に際しての昇温速度は、800℃から焼結温度までを0.1℃/分以上、2℃/分以下とすることが好ましい。
本実施形態にかかる焼結体において800℃から上の温度範囲は、焼結が最も進行する範囲である。この温度範囲での昇温速度が0.1℃/分以上であると、過度な結晶粒成長を抑制でき、高密度化を達成できる。昇温速度が2℃/分以下であることにより、成型体に温度分布が生じ、焼結体が反ったり割れたりするのを抑制できる。
800℃から焼結温度における昇温速度は、好ましくは0.5℃/分以上、2.0℃/分以下、より好ましくは1.0℃/分以上、1.8℃/分以下である。
Furthermore, as for the temperature rising rate at the time of sintering, it is preferable to be from 0.1 ° C./min to 2 ° C./min from 800 ° C. to the sintering temperature.
In the sintered body according to the present embodiment, the temperature range above 800 ° C. is the range in which sintering progresses most. Excessive crystal grain growth can be suppressed as the temperature rising rate in this temperature range is 0.1 ° C./min or more, and high densification can be achieved. When the temperature rise rate is 2 ° C./min or less, temperature distribution occurs in the molded body, and it is possible to suppress that the sintered body is warped or broken.
The temperature raising rate at a sintering temperature from 800 ° C. is preferably 0.5 ° C./min or more and 2.0 ° C./min or less, more preferably 1.0 ° C./min or more and 1.8 ° C./min or less .
<スパッタリングターゲット>
次に、本実施形態に係るスパッタリングターゲットについて、図1を参照して説明する。
本実施形態に係るスパッタリングターゲットは、本実施形態に係る酸化物焼結体を備える。
<Sputtering target>
Next, the sputtering target according to the present embodiment will be described with reference to FIG.
The sputtering target according to the present embodiment includes the oxide sintered body according to the present embodiment.
具体的には、スパッタリングターゲットは、酸化物焼結体と、必要に応じて酸化物焼結体に設けられる、バッキングプレート等の冷却および保持用の部材を備える。 Specifically, the sputtering target includes an oxide sintered body, and a cooling and holding member such as a backing plate provided on the oxide sintered body as necessary.
酸化物焼結体は、スパッタリングで成膜する膜原料である。形状は特に限定されないが、図1(A)の符号1に示すような板状でもよく、図1(B)の符号1Aに示すような円筒状でもよい。板状の場合、平面形状は、図1(A)の符号1に示すような矩形でもよく、図1(C)の符号1Bに示すように円形でもよい。酸化物焼結体は一体成型でもよく、図1(D)に示すように、複数に分割した酸化物焼結体(符号1C)をバッキングプレート3に各々固定した多分割式でもよい。
バッキングプレート3は、酸化物焼結体の保持や冷却用の部材である。材料は銅等の熱伝導性に優れた材料が好ましい。
The oxide sintered body is a film material to be deposited by sputtering. The shape is not particularly limited, but may be plate-like as shown by symbol 1 in FIG. 1 (A) or cylindrical as shown by
The
スパッタリングターゲットは、例えば以下の工程で製造される。
(d)酸化物焼結体の表面を研削する工程。
(e)酸化物焼結体をバッキングプレートにボンディングする工程。
以下、各工程を具体的に説明する。
The sputtering target is manufactured, for example, by the following process.
(D) grinding the surface of the oxide sintered body.
(E) bonding the oxide sintered body to the backing plate.
Each step is specifically described below.
(4)工程(d):研削工程
研削(加工)工程は、焼結体を、スパッタリング装置への装着に適した形状に切削加工する工程である。
焼結体表面は、高酸化状態の焼結部が存在したり、面が凸凹であることが多く、また、所定の寸法に切断加工する必要がある。
焼結体の表面は0.3mm以上研削するのが好ましい。研削する深さは、0.5mm以上研削するのが好ましく、2mm以上が特に好ましい。0.3mm以上研削することにより、表面付近の結晶構造の変動部分を除去できる。
(4) Step (d): Grinding Step The grinding (processing) step is a step of cutting the sintered body into a shape suitable for mounting on a sputtering apparatus.
The sintered body surface often has a sintered part in a highly oxidized state, and the surface is often uneven, and it is necessary to cut it into a predetermined size.
The surface of the sintered body is preferably ground by 0.3 mm or more. The grinding depth is preferably 0.5 mm or more, and particularly preferably 2 mm or more. By grinding 0.3 mm or more, it is possible to remove the fluctuating part of the crystal structure near the surface.
酸化物焼結体を例えば、平面研削盤で研削して平均表面粗さRaが5μm以下の素材とするのが好ましい。さらにスパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さRaが1000×10-10m以下としてもよい。鏡面加工(研磨)は、機械的な研磨、化学研磨、およびメカノケミカル研磨(機械的な研磨と化学研磨の併用)等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー(ポリッシュ液は水)で#2000番以上にポリッシングしてもよく、遊離砥粒ラップ(研磨材はSiCペースト等)にてラッピング後、研磨材をダイヤモンドペーストに換えて、ラッピングしてもよい。研磨方法はこれらの方法に限定されない。研磨材は、#200番、もしくは#400番、さらには#800番のものが挙げられる。 For example, it is preferable to grind the oxide sintered body with a surface grinder to obtain a material having an average surface roughness Ra of 5 μm or less. Further, the sputtering surface of the sputtering target may be mirror-polished to have an average surface roughness Ra of 1000 × 10 −10 m or less. For mirror surface processing (polishing), known polishing techniques such as mechanical polishing, chemical polishing, and mechanochemical polishing (combination of mechanical polishing and chemical polishing) can be used. For example, polishing may be performed using a fixed abrasive polisher (water is used as the polishing liquid) to # 2000 or more, and after lapping with a free abrasive wrap (an abrasive material such as SiC paste), the abrasive material is changed to diamond paste, You may wrap it. The polishing method is not limited to these methods. The abrasives include # 200, # 400, and even # 800.
研削工程後の酸化物焼結体は、エアーブローや流水洗浄等で清浄するのが好ましい。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。なお、エアーブローや流水洗浄では清浄力に限界があるので、さらに超音波洗浄等を行なうこともできる。超音波洗浄は、周波数が25kHz以上、300kHz以下の間で、多重発振させて行なう方法が有効である。例えば周波数が25kHz以上、300kHzの間で、25kHz刻みに12種類の周波数を多重発振させて、超音波洗浄を行なうのが良い。 It is preferable to clean the oxide sintered body after the grinding process by air blowing, running water washing or the like. When foreign matter is removed by air blowing, it can be more effectively removed by suctioning air from the side opposite to the nozzle with a dust collector. In addition, since there is a limit in cleanliness in air blow or running water cleaning, ultrasonic cleaning can also be performed. The ultrasonic cleaning is preferably performed by performing multiple oscillation at a frequency of 25 kHz or more and 300 kHz or less. For example, ultrasonic cleaning may be performed by performing multi-oscillation of 12 kinds of frequencies in 25 kHz steps at a frequency of 25 kHz or more and 300 kHz.
(5)工程(e):ボンディング工程
工程(e)は、研削後の焼結体を、金属インジウムなどの低融点金属で、バッキングプレートにボンディングする工程である。
以上がスパッタリングターゲットの説明である。
(5) Step (e): Bonding Step Step (e) is a step of bonding the sintered body after grinding to a backing plate with a low melting point metal such as metallic indium.
The above is the description of the sputtering target.
<酸化物半導体薄膜>
次に、本実施形態に係る非晶質酸化物半導体薄膜について、説明する。
本実施形態の第1の態様に係る酸化物半導体薄膜は、In元素、Sn元素、Zn元素、およびY元素を含み、原子組成比が下記式(7)から式(10)を満たす範囲である。
0.50≦In/(In+Sn+Zn+Y)≦0.93・・・(7)
0.03≦Sn/(In+Sn+Zn+Y)≦0.30・・・(8)
0.01≦Zn/(In+Sn+Zn+Y)≦0.15・・・(9)
0.03≦Y /(In+Sn+Zn+Y)≦0.08・・・(10)
<Oxide semiconductor thin film>
Next, the amorphous oxide semiconductor thin film according to the present embodiment will be described.
The oxide semiconductor thin film according to the first aspect of the present embodiment includes the In element, the Sn element, the Zn element, and the Y element, and the atomic composition ratio is a range satisfying the following formulas (7) to (10). .
0.50 ≦ In / (In + Sn + Zn + Y) ≦ 0.93 (7)
0.03 ≦ Sn / (In + Sn + Zn + Y) ≦ 0.30 (8)
0.01 ≦ Zn / (In + Sn + Zn + Y) ≦ 0.15 (9)
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (10)
式(7)から式(10)に示す組成範囲外では、薄膜トランジスタを形成する工程で使用されるCVD成膜装置での処理の際に、薄膜トランジスタの半導体部分のキャリヤ濃度が上昇し、その後のアニール処理によってもキャリヤ濃度が低下しない場合がある。この場合、トランジスタとして作動しない可能性がある。その場合、CVD装置の成膜温度を低下させて、キャリヤ濃度の上昇を抑え、TFT特性の発現を行っていたが、CVD装置の成膜温度を低減させたことにより、耐久性の乏しいTFT特性しか得られない場合がある。 Outside the composition range shown in Formula (7) to Formula (10), the carrier concentration of the semiconductor portion of the thin film transistor increases during processing in the CVD film forming apparatus used in the step of forming the thin film transistor, and the annealing thereafter occurs. The treatment may not lower the carrier concentration. In this case, it may not operate as a transistor. In that case, the film formation temperature of the CVD apparatus was lowered to suppress the rise of the carrier concentration, and the TFT characteristics were expressed. However, by reducing the film formation temperature of the CVD apparatus, the TFT characteristics having poor durability There are cases where you can only get.
式(7)から式(10)の上下限の具体的な根拠、および、より好ましい範囲は、式(1)から式(6)の上下限の具体的な根拠、および、より好ましい範囲と同じである。 Specific grounds of upper and lower limits of Formula (7) to Formula (10) and more preferable ranges are the same as specific bases of upper and lower limits of Formula (1) to Formula (6) and more preferable range It is.
本実施形態の第2の態様に係る酸化物半導体薄膜は、In元素、Sn元素、Zn元素、Y元素、及びAl元素を含み、原子組成比が下記式(19)から(23)を満たす範囲である。
0.50≦In/(In+Sn+Zn+Y+Al)≦0.93 ・・・(19)
0.03≦Sn/(In+Sn+Zn+Y+Al)≦0.30 ・・・(20)
0.01≦Zn/(In+Sn+Zn+Y+Al)≦0.15 ・・・(21)
0.03≦Y /(In+Sn+Zn+Y+Al)≦0.20 ・・・(22)
0.005≦Al/(In+Sn+Zn+Y+Al)≦0.10 ・・・(23)
式(19)から式(23)の上下限の具体的な根拠、および、より好ましい範囲は、式(14)から式(18)の上下限の具体的な根拠、および、より好ましい範囲と同じである。
A range in which the oxide semiconductor thin film according to the second aspect of the present embodiment includes In element, Sn element, Zn element, Y element, and Al element, and the atomic composition ratio satisfies the following formulas (19) to (23): It is.
0.50 ≦ In / (In + Sn + Zn + Y + Al) ≦ 0.93 (19)
0.03 ≦ Sn / (In + Sn + Zn + Y + Al) ≦ 0.30 (20)
0.01 ≦ Zn / (In + Sn + Zn + Y + Al) ≦ 0.15 (21)
0.03 ≦
0.005 ≦ Al / (In + Sn + Zn + Y + Al) ≦ 0.10 (23)
Specific grounds of upper and lower limits of Formula (19) to Formula (23), and more preferable ranges are the same as specific bases of upper and lower limits of Formula (14) to Formula (18), and more preferable range It is.
本実施形態の第1の態様および第2の態様に係る酸化物半導体薄膜は、Y元素とSn元素の原子比が下記式(24)を満たす範囲であることが好ましい。
0.2≦Y/Sn≦0.5 ・・・(24)
式(24)の上下限の具体的な根拠、および、より好ましい範囲は、式(3)の上下限の具体的な根拠、および、より好ましい範囲と同じである。
In the oxide semiconductor thin film according to the first aspect and the second aspect of the present embodiment, the atomic ratio of Y element to Sn element is preferably in the range satisfying the following formula (24).
0.2 ≦ Y / Sn ≦ 0.5 (24)
The specific basis and the more preferable range of the upper and lower limits of Formula (24) are the same as the specific basis and the more preferable range of the upper and lower limits of Formula (3).
酸化物半導体薄膜中の各金属元素の含有量(原子比)は、ICP(Inductive Coupled Plasma)測定またはXRF(X−rayFluorescence)測定により、各元素の存在量を測定することで求めることができる。ICP測定は誘導プラズマ発光分析装置を用いることができる。XRF測定は薄膜蛍光X線分析装置(AZX400、リガク社製)を用いることができる。
また、セクタ型ダイナミック二次イオン質量分析計SIMS分析を用いても誘導プラズマ発光分析と同等の精度で酸化物半導体薄膜中の各金属元素の含有量(原子比)を分析できる。誘導プラズマ発光分析装置または薄膜蛍光X線分析装置で測定した金属元素の原子比が既知の標準酸化物薄膜の上面に、ソース・ドレイン電極をTFT素子と同様の材料をチャネル長で形成したものを標準材料とし、セクタ型ダイナミック二次イオン質量分析計SIMS(IMS 7f−Auto、AMETEK社製)により酸化物半導体層の分析に行い各元素の質量スペクトル強度を得、既知の元素濃度と質量スペクトル強度の検量線を作製する。次に、実TFT素子の酸化物半導体膜部分を、セクタ型ダイナミック二次イオン質量分析計SIMS分析によるスペクトル強度から、前述の検量線を用いて、原子比を算出すると、算出された原子比は、別途薄膜蛍光X線分析装置または誘導プラズマ発光分析装置で測定された酸化物半導体膜の原子比の2原子%以内であることが確認できる。
The content (atomic ratio) of each metal element in the oxide semiconductor thin film can be determined by measuring the abundance of each element by ICP (Inductive Coupled Plasma) measurement or XRF (X-ray Fluorescence) measurement. The ICP measurement can use an inductive plasma emission analyzer. A thin film fluorescent X-ray analyzer (AZX400, manufactured by Rigaku Corporation) can be used for XRF measurement.
In addition, the content (atomic ratio) of each metal element in the oxide semiconductor thin film can be analyzed with the same accuracy as inductive plasma emission analysis even by using a sector type dynamic secondary ion mass spectrometer SIMS analysis. The source / drain electrode is formed of the same material as the TFT element with a channel length on the top surface of a standard oxide thin film whose atomic ratio of metal elements is known by inductive plasma emission analysis or thin film fluorescent X-ray analysis. As a standard material, analysis of the oxide semiconductor layer is performed with a sector type dynamic secondary ion mass spectrometer SIMS (IMS 7f-Auto, manufactured by AMETEK) to obtain mass spectral intensities of each element, known element concentrations and mass spectral intensities Prepare a standard curve of Next, when the atomic ratio is calculated from the spectral intensity of the oxide semiconductor film portion of the actual TFT element by the sector type dynamic secondary ion mass spectrometer SIMS analysis using the above-mentioned calibration curve, the calculated atomic ratio is It can be confirmed that it is within 2 atomic% of the atomic ratio of the oxide semiconductor film which is separately measured by a thin film fluorescent X-ray analyzer or inductive plasma emission analyzer.
第1の態様および第2の態様に係る酸化物半導体薄膜は、非晶質であるのが好ましい。非晶質にすることにより、Snを添加する効果が強くなり過ぎるのを防ぐことができ、薄膜が導体化するのを防止できる。 The oxide semiconductor thin film according to the first aspect and the second aspect is preferably amorphous. By making amorphous, it is possible to prevent the effect of adding Sn from becoming too strong, and to prevent the thin film from becoming conductive.
第1の態様および第2の態様に係る酸化物半導体薄膜は、バンドギャップが3.0eV以上であることが好ましい。バンドギャップが3.0eV以上の場合、酸化物半導体薄膜は、波長が420nm付近から長波長側の光を吸収しなくなる。これにより、酸化物半導体薄膜は、有機ELやTFT−LCDの光源からの光を光吸収することがなく、TFTのチャネル層として用いた際に、TFTの光による誤作動等がなく、光安定性を向上させることができる。酸化物半導体薄膜のバンドギャップは、好ましくは3.1eV以上、より好ましくは3.3eV以上である。
バンドギャップは、試料の透過スペクトルを測定し、吸収が立ち上がる部分にフィッティングし、スペクトルがベースラインと交わるところのエネルギー(eV)値を、バンドギャップとすることで、求められる。
The oxide semiconductor thin film according to the first aspect and the second aspect preferably has a band gap of 3.0 eV or more. When the band gap is 3.0 eV or more, the oxide semiconductor thin film does not absorb light at a wavelength of around 420 nm to the long wavelength side. As a result, the oxide semiconductor thin film does not absorb light from the light source of the organic EL or TFT-LCD, and when used as a channel layer of the TFT, there is no malfunction due to the light of the TFT, etc. It is possible to improve the quality. The band gap of the oxide semiconductor thin film is preferably 3.1 eV or more, more preferably 3.3 eV or more.
The band gap is determined by measuring the transmission spectrum of the sample, fitting it to the portion where the absorption rises, and using the energy (eV) value at which the spectrum crosses the baseline as the band gap.
第1の態様および第2の態様に係る酸化物半導体薄膜のキャリヤ密度は、通常1×1018(cm-3)以下が好ましく、好ましくは1×1012(cm-3)以上、さらに好ましくは1×1017(cm-3)以下であり、さらに好ましくは1×1013(cm-3)以上である。 In general, the carrier density of the oxide semiconductor thin film according to the first aspect and the second aspect is preferably 1 × 10 18 (cm −3 ) or less, preferably 1 × 10 12 (cm −3 ) or more, and more preferably It is 1 × 10 17 (cm −3 ) or less, more preferably 1 × 10 13 (cm −3 ) or more.
酸化物半導体薄膜のキャリヤ密度が1×1018(cm-3)以下であると、薄膜トランジスタ等の素子を構成した際の漏れ電流、ノーマリーオンや、on−off比の低下を防ぐことができ、良好なトランジスタ性能が発揮できる。キャリヤ濃度が1×1012(cm-3)以上であると、トランジスタとして問題なく駆動する。キャリヤ密度を1×1016(cm-3)以下にするとオフ電流を10-12A以下にでき、オンオフ比を108以上にできる。これにより、CMOSイメージセンサーの転送トランジスタやリセットトランジスタを駆動できる。
酸化物半導体薄膜のキャリヤ密度は、ホール効果測定方法により測定することができる。
When the carrier density of the oxide semiconductor thin film is 1 × 10 18 (cm −3 ) or less, leakage current, normally on, and reduction in on-off ratio can be prevented when a device such as a thin film transistor is formed. , Good transistor performance can be exhibited. If the carrier concentration is 1 × 10 12 (cm −3 ) or more, the transistor can be driven without problems. When the carrier density is 1 × 10 16 (cm −3 ) or less, the off current can be 10 −12 A or less, and the on / off ratio can be 10 8 or more. Thereby, the transfer transistor and the reset transistor of the CMOS image sensor can be driven.
The carrier density of the oxide semiconductor thin film can be measured by the Hall effect measurement method.
第1の態様および第2の態様に係る酸化物半導体薄膜の移動度は1.0cm2/V・s以上、50.0cm2/V・s以下が好ましい。1.0cm2/V・s以上とすることにより、液晶ディスプレイを駆動できる。
移動度はホール効果・比抵抗測定装置で求められる。
第1の態様および第2の態様に係る酸化物半導体薄膜はアモルファス構造であることが好ましい。アモルファス構造であるか否かは、XRDのピーク、特に2θで30〜40°にピークが現れるか否かで判断できる。アモルファス構造であるか否かは、XRDのピーク、特に2θで30〜40°にピークが現れるか否かで判断できる。
The mobility of the oxide semiconductor thin film according to the first aspect and the second aspect is 1.0 cm 2 / V · s or more, preferably not more than 50.0cm 2 / V · s. A liquid crystal display can be driven by setting it as 1.0 cm < 2 > / V * s or more.
The mobility is determined by a Hall effect / resistivity measuring device.
The oxide semiconductor thin film according to the first aspect and the second aspect preferably has an amorphous structure. Whether or not it has an amorphous structure can be judged by whether or not a peak appears at an XRD peak, particularly at 30 to 40 ° at 2θ. Whether or not it has an amorphous structure can be judged by whether or not a peak appears at an XRD peak, particularly at 30 to 40 ° at 2θ.
<酸化物半導体薄膜の製造方法>
次に、本実施形態に係る酸化物半導体薄膜の製造方法について、説明する。
本実施形態に係る酸化物半導体薄膜が製造できるのであれば、製造方法は、特に限定しない。具体的には以下の製造方法を例示できる。
<Method of manufacturing oxide semiconductor thin film>
Next, the manufacturing method of the oxide semiconductor thin film which concerns on this embodiment is demonstrated.
The manufacturing method is not particularly limited as long as the oxide semiconductor thin film according to the present embodiment can be manufactured. Specifically, the following manufacturing method can be exemplified.
酸化物半導体薄膜の形成には、スパッタリング法が好適に用いられる。これは、イオンプレーティング法、真空蒸着法、または電子ビーム蒸着法で形成された薄膜に比べ、組成、および膜厚等の均一性に優れるからである。また、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。 Sputtering is preferably used to form the oxide semiconductor thin film. This is because the uniformity of the composition, the film thickness and the like is excellent as compared with the thin film formed by the ion plating method, the vacuum evaporation method, or the electron beam evaporation method. Moreover, it is because the thin film of the component composition same as a sputtering target can be formed.
スパッタリング法のなかでも、大面積の成膜が可能で、成膜速度が速いDCスパッタリング法が好ましい。RFスパッタリング法、パルスDCスパッタリング法等の、他のスパッタリング法でもよい。
スパッタリングターゲットとして、本実施形態に係るスパッタリングターゲットを用いることにより、式(7)から式(10)に示す条件を満たすか、または式(19)から(23)に示す条件を満たす酸化物半導体薄膜が得られる。
Among sputtering methods, a DC sputtering method which can form a large-area film and has a high film formation rate is preferable. Other sputtering methods such as RF sputtering and pulsed DC sputtering may be used.
An oxide semiconductor thin film satisfying the conditions represented by the equations (7) to (10) or the conditions represented by the equations (19) to (23) by using the sputtering target according to the present embodiment as the sputtering target Is obtained.
スパッタリングの雰囲気は、酸化性雰囲気が好ましい。酸化性雰囲気でスパッタリングすることにより、酸化性ガスが半導体薄膜中の酸素欠損を減少させるため、キャリヤ濃度を調整できるためである。酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、O2、H2O、などの酸素原子含有ガスを意味する。酸化性ガスの濃度は装置、基板温度、およびスパッタリング圧力などの使用する条件で、最適化する。 The atmosphere of sputtering is preferably an oxidative atmosphere. By sputtering in an oxidizing atmosphere, the oxidizing gas reduces oxygen vacancies in the semiconductor thin film, so that the carrier concentration can be adjusted. The oxidizing atmosphere is an atmosphere containing an oxidizing gas. The oxidizing gas means an oxygen atom-containing gas such as O 2 or H 2 O. The concentration of oxidizing gas is optimized at the conditions used, such as equipment, substrate temperature, and sputtering pressure.
本実施形態に係るスパッタリングターゲットを用いた成膜では、成膜時の酸素分圧は1%程度でもよい。これは、Yが、酸素欠損の発生を抑える効果が高いため、成膜時に酸素を付加する必要性が低いためである。酸化性ガスの酸素分圧が低いほど、スパッタリング時のノジュール等の発生が抑制されるため、この点でも、本実施形態に係るスパッタリングターゲットは有用である。 In the film formation using the sputtering target according to the present embodiment, the oxygen partial pressure at the time of film formation may be about 1%. This is because Y has a high effect of suppressing the generation of oxygen vacancies, so that the necessity of adding oxygen at the time of film formation is low. Since the generation of nodules and the like during sputtering is suppressed as the oxygen partial pressure of the oxidizing gas is lower, the sputtering target according to the present embodiment is also useful in this respect.
スパッタリング時の電力密度(投入電力をターゲットの面の面積で割った値)は、1.0W/cm2以上、5.0W/cm2以下であることが好ましい。電力密度を1.0W/cm2以上とすることにより、放電が安定し、所望のスパッタレートも得られる。電力密度を5.0W/cm2以下とすることにより、スパッタリング時に発生した熱でターゲットが割れるのを防ぐことができる。
気体雰囲気の圧力(スパッタ圧力)は、プラズマが安定して放電できる範囲であれば特に限定されないが、0.05Pa以上、5Pa以下が好ましい。
Power density during sputtering (divided by the area of the surface of the input power target), 1.0 W / cm 2 or more, is preferably 5.0 W / cm 2 or less. By setting the power density to 1.0 W / cm 2 or more, the discharge is stabilized and a desired sputter rate can be obtained. By setting the power density to 5.0 W / cm 2 or less, it is possible to prevent the target from being broken by the heat generated at the time of sputtering.
The pressure (sputtering pressure) of the gas atmosphere is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.05 Pa or more and 5 Pa or less.
成膜される基体としては、シリコンウエハ、ガラス、セラミックス、プラスチックス、および金属などが挙げられる。成膜中の基体温度は、特に制約されないが、非晶質膜を得られやすいという点で、300℃以下であることが好ましい。また、基体温度は、特に意図的な加熱をしない場合は室温程度でもよい。 The substrate to be film-formed includes silicon wafer, glass, ceramics, plastics, metal and the like. The substrate temperature during film formation is not particularly limited, but is preferably 300 ° C. or less in that an amorphous film can be easily obtained. In addition, the substrate temperature may be around room temperature, in particular, when intentional heating is not performed.
成膜後、基体を後加熱(熱処理)することもできる。熱処理により、膜が緻密化し、抵抗値が低くなる。
熱処理は、大気中で60℃以上、400℃以下で行うことが好ましい。熱処理を行う温度を60℃以上とすることにより、熱処理による効果が発現する。熱処理を行う温度を400℃以下とすることにより、逆に抵抗値が高くなるのを防止できる。
以上が酸化物半導体薄膜の製造方法の説明である。
After film formation, the substrate can be post-heated (heat treatment). The heat treatment densifies the film and lowers the resistance value.
The heat treatment is preferably performed at 60 ° C. or more and 400 ° C. or less in the air. By setting the temperature for heat treatment to 60 ° C. or higher, the effect of the heat treatment is exhibited. By setting the temperature for heat treatment to 400 ° C. or less, it is possible to prevent the resistance value from increasing.
The above is the description of the method for manufacturing the oxide semiconductor thin film.
<薄膜トランジスタ>
次に、本実施形態に係る薄膜トランジスタの構造について説明する。
本実施形態に係る薄膜トランジスタは、本実施形態に係る酸化物半導体薄膜を備え、トランジスタとして機能するものであれば、特に構造は限定しない。
具体的な薄膜トランジスタの形状としては、バックチャンネルエッチ型トランジスタ、エッチストッパー型トランジスタ、およびトップゲート型トランジスタなどが挙げられる。
<Thin film transistor>
Next, the structure of the thin film transistor according to the present embodiment will be described.
The thin film transistor according to the present embodiment includes the oxide semiconductor thin film according to the present embodiment, and the structure is not particularly limited as long as it functions as a transistor.
Specific examples of the thin film transistor include a back channel etch type transistor, an etch stopper type transistor, and a top gate type transistor.
具体的な薄膜トランジスタの例を図2および図3に示す。
図2に示すように、薄膜トランジスタ100は、シリコンウエハ20、ゲート絶縁膜30、酸化物半導体薄膜40、ソース電極50、ドレイン電極60、および層間絶縁膜70、70Aを備える。
Specific examples of thin film transistors are shown in FIGS. 2 and 3.
As shown in FIG. 2, the
シリコンウエハ20はゲート電極である。ゲート絶縁膜30はゲート電極と酸化物半導体薄膜40の導通を遮断する絶縁膜であり、シリコンウエハ20上に設けられる。
酸化物半導体薄膜40はチャネル層であり、ゲート絶縁膜30上に設けられる。酸化物半導体薄膜40は本実施形態に係る酸化物半導体薄膜が用いられる。
The
The oxide semiconductor
ソース電極50およびドレイン電極60は、ソース電流およびドレイン電流を酸化物半導体薄膜40に流すための導電端子であり、酸化物半導体薄膜40の両端近傍に接触するように、各々設けられる。
層間絶縁膜70は、ソース電極50およびドレイン電極60と、酸化物半導体薄膜40の間の接触部分以外の導通を遮断する絶縁膜である。
層間絶縁膜70Aは、ソース電極50およびドレイン電極60と、酸化物半導体薄膜40の間の接触部分以外の導通を遮断する絶縁膜である。層間絶縁膜70Aは、ソース電極50とドレイン電極60の間の導通を遮断する絶縁膜でもある。層間絶縁膜70Aは、チャネル層保護層でもある。
The
The
The
図3に示すように、薄膜トランジスタ100Aの構造は、薄膜トランジスタ100と同様であるが、ソース電極50およびドレイン電極60を、ゲート絶縁膜30と酸化物半導体薄膜40の両方に接触するように設けている点が異なる。ゲート絶縁膜30、酸化物半導体薄膜40、ソース電極50、およびドレイン電極60を覆うように、層間絶縁膜70Bが一体に設けられている点も異なる。
As shown in FIG. 3, the structure of the
ドレイン電極60、ソース電極50およびゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。図2および図3で挙げた例では、シリコンウエハを基板として用いており、シリコンウエハが電極としても作用するが、電極材料はシリコンに限定されない。
例えば、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、ZnO、およびSnO2等の透明電極や、Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、およびTa等の金属電極、またはこれらを含む合金の金属電極や積層電極を用いることができる。
また、図2および図3において、ガラス等の基板上にゲート電極を形成してもよい。
There are no particular limitations on the materials for forming the
For example, transparent electrodes such as indium tin oxide (ITO), indium zinc oxide (IZO), ZnO, and SnO 2 , metal electrodes such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, and Ta, Alternatively, metal electrodes or laminated electrodes of alloys containing these can be used.
Further, in FIGS. 2 and 3, the gate electrode may be formed on a substrate such as glass.
層間絶縁膜70、70A、70Bを形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。層間絶縁膜70、70A、70Bを形成する材料として、具体的には、例えば、SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、SrTiO3、Sm2O3、およびAlN等の化合物を用いることができる。
The material for forming the interlayer insulating
本実施形態に係る薄膜トランジスタがバックチャネルエッチ型(ボトムゲート型)の場合、ドレイン電極、ソース電極およびチャネル層上に保護膜を設けることが好ましい。保護膜を設けることにより、TFTの長時間駆動した場合でも耐久性が向上しやすくなる。なお、トップゲート型のTFTの場合、例えばチャネル層上にゲート絶縁膜を形成した構造となる。 When the thin film transistor according to this embodiment is a back channel etch type (bottom gate type), it is preferable to provide a protective film on the drain electrode, the source electrode, and the channel layer. By providing the protective film, the durability can be easily improved even when the TFT is driven for a long time. In the case of a top gate TFT, for example, a gate insulating film is formed on a channel layer.
保護膜または絶縁膜は、例えばCVDにより形成することができるが、その際に高温度によるプロセスになる場合がある。また、保護膜または絶縁膜は、成膜直後は不純物ガスを含有していることが多く、加熱処理(アニール処理)を行うことが好ましい。加熱処理で不純物ガスを取り除くことにより、安定した保護膜または絶縁膜となり、耐久性の高いTFT素子を形成しやすくなる。 The protective film or the insulating film can be formed by, for example, CVD, but it may result in a process due to high temperature. Further, the protective film or the insulating film often contains an impurity gas immediately after deposition, and it is preferable to perform heat treatment (annealing treatment). By removing the impurity gas by heat treatment, a stable protective film or insulating film can be obtained, and a highly durable TFT element can be easily formed.
本実施形態に係る酸化物半導体薄膜を用いることにより、CVDプロセスにおける温度の影響、およびその後の加熱処理による影響を受けにくくなるため、保護膜または絶縁膜を形成した場合であっても、TFT特性の安定性を向上させることができる。 By using the oxide semiconductor thin film according to the present embodiment, the TFT characteristics are hardly affected by the influence of the temperature in the CVD process and the heat treatment thereafter, so that the TFT characteristics can be obtained even when the protective film or the insulating film is formed. Stability can be improved.
薄膜トランジスタは、以下の特性を有するのが好ましい。
薄膜トランジスタの移動度は1.0cm2/V・s以上、50.0cm2/V・s以下が好ましい。1.0cm2/V・s以上とすることにより、液晶ディスプレイを駆動できる。
The thin film transistor preferably has the following characteristics.
Mobility of the thin film transistor is 1.0cm 2 / V · s or more, preferably not more than 50.0cm 2 / V · s. A liquid crystal display can be driven by setting it as 1.0 cm < 2 > / V * s or more.
飽和移動度は、ドレイン電圧を20V印加した場合の伝達特性から求められる。具体的に、伝達特性Id−Vgのグラフを作成し、各Vgのトランスコンダクタンス(Gm)を算出し、飽和領域の式により飽和移動度を求めることにより、算出できる。Idはソース・ドレイン電極間の電流、Vgはソース・ドレイン電極間に電圧Vdを印加したときのゲート電圧である。 The saturation mobility is obtained from the transfer characteristics when a drain voltage of 20 V is applied. Specifically, a graph of the transfer characteristic Id-Vg is created, the transconductance (Gm) of each Vg is calculated, and the saturation mobility can be calculated by the equation of the saturation region. Id is a current between the source and drain electrodes, and Vg is a gate voltage when a voltage Vd is applied between the source and drain electrodes.
閾値電圧(Vth)は、−3.0V以上、3.0V以下が好ましく、−2.0V以上、2.0V以下がより好ましく、−1.0V以上、1.0V以下がさらに好ましい。閾値電圧(Vth)が−3.0V以上であると、高移動度の薄膜トランジスタができる。閾値電圧(Vth)が3.0V以下であると、オフ電流が小さく、オンオフ比の大きな薄膜トランジスタができる。 The threshold voltage (Vth) is preferably -3.0 V or more and 3.0 V or less, more preferably -2.0 V or more and 2.0 V or less, and still more preferably -1.0 V or more and 1.0 V or less. When the threshold voltage (Vth) is -3.0 V or more, a thin film transistor with high mobility can be obtained. When the threshold voltage (Vth) is 3.0 V or less, a thin film transistor having a small off current and a large on / off ratio can be obtained.
閾値電圧(Vth)は、伝達特性のグラフよりId=10-9AでのVgで定義できる。
on−off比は106以上、1012以下が好ましく、107以上、1011以下がより好ましく、108以上、1010以下がさらに好ましい。on−off比が106以上であると、液晶ディスプレイの駆動ができる。on−off比が1012以下であると、コントラストの大きな有機ELの駆動ができる。また、オフ電流を10-12A以下にでき、CMOSイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
The threshold voltage (Vth) can be defined as Vg at Id = 10 −9 A from the graph of transfer characteristics.
The on-off ratio is preferably 10 6 or more and 10 12 or less, more preferably 10 7 or more and 10 11 or less, and still more preferably 10 8 or more and 10 10 or less. When the on-off ratio is 10 6 or more, the liquid crystal display can be driven. When the on-off ratio is 10 12 or less, driving of the organic EL with large contrast can be performed. In addition, the off current can be reduced to 10 −12 A or less, and when it is used for a transfer transistor or a reset transistor of a CMOS image sensor, the image retention time can be extended or the sensitivity can be improved.
on−off比は、Vg=−10VのIdの値をOff電流値とし、Vg=20VのIdの値をOn電流値として、比[On電流値/Off電流値]を決めることにより、求められる。
Off電流値は、10-10A以下が好ましく、10-11A以下がより好ましく、10-12A以下がさらに好ましい。Off電流値が10-10A以下であると、コントラストの大きな有機ELの駆動ができる。また、CMOSイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
薄膜トランジスタの半導体層に用いられる、本実施形態に係る非晶質酸化物半導体薄膜の欠陥密度が、5.0×1016cm-3以下が好ましく、1.0×1016cm-3以下がより好ましい。欠陥密度の減少により、薄膜トランジスタの移動度がさらに高くなり、光照射時の安定性、熱に対する安定性が高くなり、TFTが安定して作動するようになる。
The on-off ratio can be obtained by setting the ratio [On current value / Off current value] with the value of Id of Vg = −10 V as the Off current value and the value of Id of Vg = 20 V as the On current value. .
The off current value is preferably 10 -10 A or less, more preferably 10 -11 A or less, and still more preferably 10 -12 A or less. When the Off current value is 10 -10 A or less, driving of the organic EL with large contrast can be performed. In addition, when used as a transfer transistor or a reset transistor of a CMOS image sensor, the image holding time can be extended or the sensitivity can be improved.
The defect density of the amorphous oxide semiconductor thin film according to this embodiment, which is used for the semiconductor layer of the thin film transistor, is preferably 5.0 × 10 16 cm −3 or less, and more preferably 1.0 × 10 16 cm −3 or less preferable. Due to the decrease in defect density, the mobility of the thin film transistor is further enhanced, the stability upon light irradiation and the stability to heat are enhanced, and the TFT operates stably.
<薄膜トランジスタの用途>
本実施形態に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、および差動増幅回路等の各種の集積回路にも適用でき、それらを電子機器等に適用することができる。さらに、本実施形態に係る薄膜トランジスタは、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、および抵抗素子にも適応できる。
本実施形態に係る薄膜トランジスタは、表示装置及び固体撮像素子等に好適に用いることができる。
以下、本実施形態に係る薄膜トランジスタを表示装置および固体撮像素子に用いる場合について、説明する。
<Use of thin film transistor>
The thin film transistor according to the present embodiment can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit, and can be applied to electronic devices and the like. Furthermore, the thin film transistor according to the present embodiment can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistor in addition to the field effect transistor.
The thin film transistor according to the present embodiment can be suitably used for a display device, a solid-state imaging device, and the like.
Hereinafter, the case where the thin film transistor according to the present embodiment is used for a display device and a solid-state imaging device will be described.
まず、本実施形態に係る薄膜トランジスタを表示装置に用いる場合について、図4を参照して説明する。
図4(A)は、本発明の一態様の表示装置の上面図である。図4(B)は、本発明の一態様の表示装置の画素部に、液晶素子を適用する場合の画素部の回路を説明するための回路図である。また、図4(C)は、本発明の一態様の表示装置の画素部に、有機EL素子を適用する場合の画素部の回路を説明するための回路図である。
First, the case where the thin film transistor according to the present embodiment is used for a display device will be described with reference to FIG.
FIG. 4A is a top view of a display device of one embodiment of the present invention. FIG. 4B is a circuit diagram for describing a circuit of a pixel portion in the case where a liquid crystal element is applied to the pixel portion of the display device of one embodiment of the present invention. FIG. 4C is a circuit diagram for describing a circuit of a pixel portion in the case of applying an organic EL element to the pixel portion of the display device of one embodiment of the present invention.
画素部に配置するトランジスタは、本実施形態に係る薄膜トランジスタを用いることができる。本実施形態に係る薄膜トランジスタはnチャネル型とすることが容易なので、nチャネル型トランジスタで構成できる駆動回路の一部を、画素部のトランジスタと同一基板上に形成する。画素部や駆動回路に本実施の形態に示す薄膜トランジスタを用いることにより、信頼性の高い表示装置を提供できる。 The thin film transistor according to this embodiment can be used as the transistor provided in the pixel portion. Since the thin film transistor according to this embodiment can easily be an n-channel transistor, part of a driver circuit that can be formed using an n-channel transistor is formed over the same substrate as the transistor in the pixel portion. By using the thin film transistor described in this embodiment for the pixel portion and the driver circuit, a highly reliable display device can be provided.
アクティブマトリクス型表示装置の上面図の一例を図4(A)に示す。表示装置の基板300上には、画素部301、第1の走査線駆動回路302、第2の走査線駆動回路303、信号線駆動回路304が形成される。画素部301には、複数の信号線が信号線駆動回路304から延伸して配置され、複数の走査線が第1の走査線駆動回路302、および第2の走査線駆動回路303から延伸して配置される。走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられる。表示装置の基板300は、FPC(Flexible Printed Circuit)等の接続部を介して、タイミング制御回路(コントローラ、制御ICともいう)に接続される。 An example of a top view of the active matrix display device is illustrated in FIG. A pixel portion 301, a first scan line driver circuit 302, a second scan line driver circuit 303, and a signal line driver circuit 304 are formed over a substrate 300 of a display device. In the pixel portion 301, a plurality of signal lines are extended from the signal line driver circuit 304, and a plurality of scan lines are extended from the first scan line driver circuit 302 and the second scan line driver circuit 303. Be placed. Pixels each having a display element are provided in a matrix at intersections of the scan lines and the signal lines. The substrate 300 of the display device is connected to a timing control circuit (also referred to as a controller or a control IC) through a connection portion such as a flexible printed circuit (FPC).
図4(A)では、第1の走査線駆動回路302、第2の走査線駆動回路303、信号線駆動回路304は、画素部301と同じ基板300上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板300外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板300上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。 In FIG. 4A, the first scan line driver circuit 302, the second scan line driver circuit 303, and the signal line driver circuit 304 are formed over the same substrate 300 as the pixel portion 301. Therefore, the number of parts such as a drive circuit provided outside is reduced, so that cost can be reduced. Further, in the case where a driver circuit is provided outside the substrate 300, it is necessary to extend the wiring, which increases the number of connections between the wirings. In the case where the driver circuit is provided over the same substrate 300, the number of connections between the wirings can be reduced, which can improve the reliability or the yield.
また、画素の回路構成の一例を図4(B)に示す。ここでは、VA型液晶表示装置の画素部に適用することができる画素部の回路を示す。 In addition, an example of a circuit configuration of a pixel is illustrated in FIG. Here, a circuit of a pixel portion which can be applied to a pixel portion of a VA liquid crystal display device is shown.
この画素部の回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。 The circuit of this pixel portion can be applied to a configuration having a plurality of pixel electrodes in one pixel. Each pixel electrode is connected to a different transistor, and each transistor is configured to be driven by different gate signals. Thus, signals applied to individual pixel electrodes of multi-domain designed pixels can be controlled independently.
トランジスタ316のゲート配線312と、トランジスタ317のゲート配線313には、異なるゲート信号を与えられるように分離されている。一方、データ線として機能するソース電極またはドレイン電極314は、トランジスタ316とトランジスタ317で共通に用いられる。トランジスタ316とトランジスタ317は、本実施形態に係るトランジスタを用いることができる。これにより、信頼性の高い液晶表示装置を提供できる。 The gate wiring 312 of the transistor 316 and the gate wiring 313 of the transistor 317 are separated so as to be supplied with different gate signals. On the other hand, the source electrode or drain electrode 314 which functions as a data line is used in common by the transistor 316 and the transistor 317. The transistor according to this embodiment can be used as the transistor 316 and the transistor 317. Thus, a highly reliable liquid crystal display device can be provided.
トランジスタ316には、第1の画素電極が電気的に接続され、トランジスタ317には、第2の画素電極が電気的に接続される。第1の画素電極と第2の画素電極とは分離されている。第1の画素電極と第2の画素電極の形状は、特に限定しない。例えば、第1の画素電極は、V字状とすればよい。 A first pixel electrode is electrically connected to the transistor 316, and a second pixel electrode is electrically connected to the transistor 317. The first pixel electrode and the second pixel electrode are separated. The shapes of the first pixel electrode and the second pixel electrode are not particularly limited. For example, the first pixel electrode may be V-shaped.
トランジスタ316のゲート電極はゲート配線312と接続され、トランジスタ317のゲート電極はゲート配線313と接続されている。ゲート配線312とゲート配線313に異なるゲート信号を与えて、トランジスタ316とトランジスタ317の動作タイミングを異ならせ、液晶の配向を制御できる。 The gate electrode of the transistor 316 is connected to the gate wiring 312, and the gate electrode of the transistor 317 is connected to the gate wiring 313. Different gate signals can be supplied to the gate wiring 312 and the gate wiring 313, operation timings of the transistor 316 and the transistor 317 can be different, and alignment of liquid crystals can be controlled.
また、容量配線310と、誘電体として機能するゲート絶縁膜と、第1の画素電極または第2の画素電極と電気的に接続する容量電極とで、保持容量を形成してもよい。 In addition, a storage capacitor may be formed of the capacitor wiring 310, a gate insulating film functioning as a dielectric, and a capacitor electrode electrically connected to the first pixel electrode or the second pixel electrode.
マルチドメイン構造は、一画素に第1の液晶素子318と第2の液晶素子319を備える。第1の液晶素子318は第1の画素電極と対向電極とその間の液晶層とで構成され、第2の液晶素子319は第2の画素電極と対向電極とその間の液晶層とで構成される。 The multi-domain structure includes a first liquid crystal element 318 and a second liquid crystal element 319 in one pixel. The first liquid crystal element 318 is composed of a first pixel electrode, a counter electrode, and a liquid crystal layer in between, and the second liquid crystal element 319 is composed of a second pixel electrode, a counter electrode, and a liquid crystal layer in between .
画素部は、図4(B)に示す構成に限定されない。図4(B)に示す画素部にスイッチ、抵抗素子、容量素子、トランジスタ、センサー、または論理回路を追加してもよい。 The pixel portion is not limited to the configuration shown in FIG. A switch, a resistor, a capacitor, a transistor, a sensor, or a logic circuit may be added to the pixel portion illustrated in FIG. 4B.
画素の回路構成の他の一例を図4(C)に示す。ここでは、有機EL素子を用いた表示装置の画素部の構造を示す。 Another example of the circuit configuration of the pixel is shown in FIG. Here, a structure of a pixel portion of a display device using an organic EL element is shown.
図4(C)は、適用可能な画素部320の回路の一例を示す図である。ここではnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。本実施形態の酸化物半導体膜は、nチャネル型のトランジスタのチャネル形成領域に用いることができる。当該画素部の回路は、デジタル時間階調駆動を適用できる。 FIG. 4C is a diagram illustrating an example of a circuit of the applicable pixel portion 320. Here, an example in which two n-channel transistors are used in one pixel is shown. The oxide semiconductor film of this embodiment can be used for a channel formation region of an n-channel transistor. Digital time grayscale driving can be applied to the circuit of the pixel portion.
スイッチング用トランジスタ321および駆動用トランジスタ322は、本実施形態に係る薄膜トランジスタを用いることができる。これにより、信頼性の高い有機EL表示装置を提供することができる。 The thin film transistor according to this embodiment can be used as the switching transistor 321 and the driving transistor 322. Thereby, a highly reliable organic EL display device can be provided.
画素部の回路の構成は、図4(C)に示す構成に限定されない。図4(C)に示す画素部の回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路を追加してもよい。
以上が本実施形態に係る薄膜トランジスタを表示装置に用いる場合の説明である。
The configuration of the circuit of the pixel portion is not limited to the configuration shown in FIG. A switch, a resistor, a capacitor, a sensor, a transistor, or a logic circuit may be added to the circuit in the pixel portion illustrated in FIG.
The above is the description in the case where the thin film transistor according to the present embodiment is used for a display device.
次に、本実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合について、図5を参照して説明する。 Next, the case where the thin film transistor according to the present embodiment is used for a solid-state imaging device will be described with reference to FIG.
CMOS(Complementary Metal Oxide Semiconductor)イメージセンサーは、信号電荷蓄積部に電位を保持し、その電位を増幅トランジスタを介して、垂直出力線に出力する固体撮像素子である。CMOSイメージセンサーに含まれるリセットトランジスタ、および/または転送トランジスタにリーク電流があると、そのリーク電流によって充電または放電が起こり、信号電荷蓄積部の電位が変化する。信号電荷蓄積部の電位が変化すると、増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまう。 A CMOS (Complementary Metal Oxide Semiconductor) image sensor is a solid-state imaging device that holds a potential in a signal charge storage unit and outputs the potential to a vertical output line through an amplification transistor. If there is a leakage current in the reset transistor and / or the transfer transistor included in the CMOS image sensor, the leakage current causes charging or discharging, and the potential of the signal charge storage portion changes. When the potential of the signal charge storage portion changes, the potential of the amplification transistor also changes, resulting in a value deviated from the original potential, and the captured image is degraded.
本実施形態に係る薄膜トランジスタをCMOSイメージセンサのリセットトランジスタ、および転送トランジスタに適用した場合の動作の効果を説明する。増幅トランジスタは、薄膜トランジスタまたはバルクトランジスタのどちらを適用しても良い。 The effect of the operation when the thin film transistor according to the present embodiment is applied to the reset transistor and the transfer transistor of the CMOS image sensor will be described. The amplification transistor may be either a thin film transistor or a bulk transistor.
図5は、CMOSイメージセンサーの画素構成の一例を示す図である。画素は光電変換素子であるフォトダイオード3002、転送トランジスタ3004、リセットトランジスタ3006、増幅トランジスタ3008および各種配線で構成されており、マトリクス状に複数が配置されてセンサーを構成する。増幅トランジスタ3008と電気的に接続される選択トランジスタを設けても良い。トランジスタ記号に記してある「OS」は酸化物半導体(Oxide Semiconductor)を、「Si」はシリコンを示しており、それぞれのトランジスタに適用すると好ましい材料を表している。以降の図面についても同様である。
FIG. 5 is a view showing an example of a pixel configuration of a CMOS image sensor. A pixel is composed of a
フォトダイオード3002は、転送トランジスタ3004のソース側に接続されており、転送トランジスタ3004のドレイン側には信号電荷蓄積部3010(FD:フローティングディフュージョンとも呼ぶ)が形成される。信号電荷蓄積部3010にはリセットトランジスタ3006のソース、および増幅トランジスタ3008のゲートが接続されている。別の構成として、リセット電源線3110を削除することもできる。例えば、リセットトランジスタ3006のドレインをリセット電源線3110ではなく、電源線3100または垂直出力線3120につなぐ方法がある。
以上が、本実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合の説明である。
The
The above is the description in the case where the thin film transistor according to the present embodiment is used for a solid-state imaging device.
このように、本実施形態の酸化物焼結体は、薄膜トランジスタに用いたときに優れた特性を有する酸化物半導体薄膜を形成でき、かつ成膜時の割れやノジュールの生成を抑制できる。 As described above, the oxide sintered body of the present embodiment can form an oxide semiconductor thin film having excellent characteristics when used in a thin film transistor, and can suppress generation of cracks and nodules during film formation.
以下、実施例に基づき、本発明に好適な実施形態を、より詳細に説明するが、本発明は実施例には限定されない。 Hereinafter, preferred embodiments of the present invention will be described in more detail based on examples, but the present invention is not limited to the examples.
<焼結体およびターゲットの強度試験>
まず、本実施形態の条件を満たす酸化物焼結体を製造してターゲットに加工し、スパッタリング成膜の際の割れやノジュール発生の有無を試験した。具体的な手順は以下の通りである。
<Strength test of sintered body and target>
First, an oxide sintered body satisfying the conditions of the present embodiment was manufactured and processed into a target, and the presence or absence of cracking and generation of nodules during sputtering film formation was tested. The specific procedure is as follows.
まず、実施例1から実施例3として、In、Sn、Zn、およびYを含む組成の試料を用意した。実施例4から実施例6として、In、Sn、Zn、Y、およびAlを含む組成の試料を用意した。
比較例1および比較例2として、In、Sn、Yを含むが、Zn、Alを含まず、Yが式(1)の上限外れの試料を用意した。比較例3および比較例4として、In、Sn、Zn、Yを含むが、Alを含まず、Yが式(1)の上限外れの試料も用意した。
First, samples of compositions containing In, Sn, Zn, and Y were prepared as Example 1 to Example 3. As Example 4 to Example 6, samples of compositions containing In, Sn, Zn, Y, and Al were prepared.
As Comparative Example 1 and Comparative Example 2, although In, Sn, and Y were contained, Zn and Al were not contained, and Y prepared the sample out of the upper limit of Formula (1). As Comparative Example 3 and Comparative Example 4, a sample containing In, Sn, Zn, and Y but not containing Al, and Y being out of the upper limit of Formula (1) was also prepared.
各元素の原料は、以下の組成を有し、純度99.99質量%の酸化物粉末を用いた。
インジウム:In2O3
スズ:SnO2
亜鉛:ZnO
イットリウム:Y2O3
アルミニウム:Al2O3
The raw material of each element had the following composition, and used the oxide powder of purity 99.99 mass%.
Indium: In 2 O 3
Tin: SnO 2
Zinc: ZnO
Yttrium: Y 2 O 3
Aluminum: Al 2 O 3
各元素の質量比は以下のように求めた。
インジウム質量比 :In2O3/(In2O3+ZnO+SnO2+Y2O3+Al2O3)
スズ質量比 :SnO2/(In2O3+ZnO+SnO2+Y2O3+Al2O3)
亜鉛質量比 :ZnO/(In2O3+ZnO+SnO2+Y2O3+Al2O3)
イットリウム質量比 :Y2O3/(In2O3+ZnO+SnO2+Y2O3+Al2O3)
アルミニウム質量比 :Al2O3/(In2O3+ZnO+SnO2+Y2O3+Al2O3)
The mass ratio of each element was determined as follows.
Indium mass ratio: In 2 O 3 / (In 2 O 3 + ZnO + SnO 2 + Y 2 O 3 + Al 2 O 3 )
Tin mass ratio: SnO 2 / (In 2 O 3 + ZnO + SnO 2 + Y 2 O 3 + Al 2 O 3 )
Zinc mass ratio: ZnO / (In 2 O 3 + ZnO + SnO 2 + Y 2 O 3 + Al 2 O 3 )
Yttrium mass ratio: Y 2 O 3 / (In 2 O 3 + ZnO + SnO 2 + Y 2 O 3 + Al 2 O 3 )
Aluminum mass ratio: Al 2 O 3 / (In 2 O 3 + ZnO + SnO 2 + Y 2 O 3 + Al 2 O 3 )
次に、原料粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより72時間混合粉砕し、混合粉末を作製した。
この混合粉末を金型に入れ、49MPa(500kg/cm2を換算)の圧力でプレス成型体とした。この成型体を196MPa(2000kg/cm2を換算)の圧力でCIP(Cold Isostatic Pressing)により緻密化を行った。次に、この成型体を常圧焼成炉に設置して、大気雰囲気下で、350℃で3時間保持した後に、100℃/時間にて昇温し、1450℃にて、20時間焼結し、その後、放置して冷却した。
Next, the raw material powder was weighed, placed in a polyethylene pot, and mixed and pulverized by a dry ball mill for 72 hours to prepare a mixed powder.
The mixed powder was placed in a mold and made into a press-molded body at a pressure of 49 MPa (converted to 500 kg / cm 2 ). The compact was densified by CIP (Cold Isostatic Pressing) at a pressure of 196 MPa (converted to 2000 kg / cm 2 ). Next, this molded body is placed in a normal pressure baking furnace, held at 350 ° C. for 3 hours in the air atmosphere, then heated at 100 ° C./hour and sintered at 1450 ° C. for 20 hours. Then left to cool.
次に、得られた焼結体の結晶構造、結晶構造の格子定数、原子組成比、相対密度、バルク抵抗、および各結晶層の存在比率を求めた。さらに、得られた焼結体をスパッタリングターゲットとして用いて成膜試験を行った。
具体的な条件は以下の通りである。
Next, the crystal structure of the obtained sintered body, the lattice constant of the crystal structure, the atomic composition ratio, the relative density, the bulk resistance, and the abundance ratio of each crystal layer were determined. Furthermore, a film formation test was performed using the obtained sintered body as a sputtering target.
Specific conditions are as follows.
<結晶構造>
得られた焼結体について、X線回折測定装置Smartlabにより、以下の条件でX線回折(XRD)を測定した。得られたXRDチャートをJADE6により分析し、焼結体の結晶構造を求めた。
装置:Smartlab(株式会社リガク製)
X線:Cu−Kα線(波長1.5418×10-10m、グラファイトモノクロメータにて単色化)
2θ―θ反射法 連続スキャン(2.0°/分)
サンプリング間隔:0.02°
スリットDS(発散スリット)、SS(発散スリット)、RS(受光スリット):1mm
<Crystal structure>
About the obtained sintered compact, X-ray diffraction (XRD) was measured on X-ray-diffraction measuring device Smartlab on condition of the following. The obtained XRD chart was analyzed by JADE 6 to determine the crystal structure of the sintered body.
Device: Smartlab (made by Rigaku Corporation)
X-ray: Cu-Kα ray (wavelength 1.5418 × 10 -10 m, monochromated with graphite monochromator)
2θ-θ reflection method Continuous scan (2.0 ° / min)
Sampling interval: 0.02 °
Slit DS (divergent slit), SS (divergent slit), RS (receiving slit): 1 mm
<格子定数>
得られたXRDパターンを、JADE6(粉末X線回折パターン総合解析ソフト。株式会社リガク製)を用いて全パターンフィッティング(WPF)解析し、XRDパターンに含まれる各結晶成分を特定し、得られた酸化物焼結体中のIn2O3結晶構造の格子定数を算出した。
<Lattice constant>
The obtained XRD pattern was analyzed by full pattern fitting (WPF) using JADE 6 (powder X-ray diffraction pattern general analysis software; manufactured by Rigaku Corporation), and each crystal component contained in the XRD pattern was identified and obtained. The lattice constant of the In 2 O 3 crystal structure in the oxide sintered body was calculated.
<原子組成比>
誘導プラズマ発光分析装置(ICP−AES、島津製作所社製)により、焼結体中の元素組成を測定した。
<Atom composition ratio>
The elemental composition in the sintered body was measured by an inductive plasma emission analyzer (ICP-AES, manufactured by Shimadzu Corporation).
<相対密度>
得られた酸化物焼結体について、アルキメデス法で測定した実測密度を、各構成元素の酸化物の密度および質量比から算出される理論密度で除した値を、百分率にして、相対密度を算出した。なお、各原料粉末の密度は、密度と比重はほぼ同等であることから、化学便覧 基礎編I日本化学編 改定2版(丸善株式会社)に記載されている酸化物の比重の値を用いた。
<Relative density>
The relative density is calculated using the value obtained by dividing the actual density measured by the Archimedes method for the obtained oxide sintered body by the theoretical density calculated from the density and mass ratio of the oxides of the constituent elements as a percentage. did. In addition, since the density and specific gravity of each raw material powder are almost the same, the value of the specific gravity of the oxide described in the Chemical Handbook, Basic Edition I, Nippon Chemical Edition, Rev. 2 (Maruzen Co., Ltd.) was used. .
<バルク抵抗>
得られた酸化物焼結体のバルク抵抗(mΩcm)を、抵抗率計ロレスタ(三菱化学株式会社製、ロレスタAX MCP-T370)を使用して、四探針法(JIS R 1637)に基づき測定した。
測定箇所は酸化物焼結体の中心および酸化物焼結体の四隅と中心との中間点の4点、計5箇所とし、5箇所の平均値をバルク抵抗値とした。
<Bulk resistance>
The bulk resistance (mΩcm) of the obtained oxide sintered body was measured based on the four-point probe method (JIS R 1637) using a resistivity meter Loresta (Loresta AX MCP-T370 manufactured by Mitsubishi Chemical Corporation) did.
The measurement points were four points at the center of the oxide sintered body and the midpoint between the four corners of the oxide sintered body and the center, for a total of five points, and the average value of the five points was taken as the bulk resistance value.
<結晶層の存在比率>
得られたXRDパターンから、全パターンフィッティング(WPF)法により、存在比(単位は、質量%)として求めた。
<Abundance ratio of crystal layer>
From the obtained XRD pattern, it calculated | required as an abundance ratio (a unit is mass%) by the all pattern fitting (WPF) method.
<成膜耐久評価試験>
まず、酸化物焼結体を、研削研磨して、4インチφ×厚さ5mmのスパッタリングターゲットに加工し、インジウムろうを用いて銅製のバッキングプレートにボンディングした。
次に、バッキングプレートをDCマグネトロンスパッタ装置に取り付け、400WのDCスパッタリングを連続10時間実施した。DCスパッタリング後のターゲット表面の状態、具体的にはクラックの有無と黒色異物(ノジュール)の有無を目視で確認した。なお、比較例2から比較例4は、DCマグネトロンスパッタに用いるには、焼結体のバルク抵抗が高すぎたので、成膜耐久評価試験は行わなかった。
<Deposition durability evaluation test>
First, the oxide sintered body was ground and polished, processed into a sputtering target of 4 inches in diameter x 5 mm in thickness, and bonded to a copper backing plate using indium wax.
Next, the backing plate was attached to a DC magnetron sputtering apparatus, and 400 W DC sputtering was performed continuously for 10 hours. The state of the target surface after DC sputtering, specifically, the presence or absence of a crack and the presence or absence of a black foreign matter (nodule) were visually confirmed. In Comparative Examples 2 to 4, since the bulk resistance of the sintered body was too high to be used for DC magnetron sputtering, the film formation durability evaluation test was not conducted.
以上の結果を表1に示す。得られたXRDチャートのうち、実施例1から実施例6、および比較例1から比較例2のものを図6から図13に示す。図6から図13には、所定のピークに対応する結晶構造の角度も示す。 The above results are shown in Table 1. Among the obtained XRD charts, those of Examples 1 to 6 and Comparative Examples 1 to 2 are shown in FIG. 6 to FIG. 6 to 13 also show the angle of the crystal structure corresponding to the predetermined peak.
表1および図6から図13に示すように、実施例1から実施例6、および比較例1から比較例4は、In2O3で表されるビックスバイト構造が主成分であり、Y2Sn2O7で表されるパイロクロア構造を含んでいた。実施例1から実施例6については、スピネル構造、および、六方晶層状構造は測定されなかった。
なお、実施例1から実施例6、および比較例3、4においては、In2O3で表されるビックスバイト構造の格子定数が純物質の格子定数(10.118×10-10m)よりも小さいことから、In2O3で表されるビックスバイト構造にZn元素が侵入型固溶していることが分かる。
実施例1から実施例6の酸化物焼結体の相対密度はいずれの試料も95%以上、バルク抵抗は20mΩcm以下であった。
As shown in Table 1 and FIGS. 6 to 13, in Examples 1 to 6 and Comparative Examples 1 to 4, the bixbyte structure represented by In 2 O 3 is the main component, and Y 2 It contained a pyrochlore structure represented by Sn 2 O 7 . For Examples 1 to 6, the spinel structure and the hexagonal layered structure were not measured.
In Examples 1 to 6 and Comparative Examples 3 and 4, the lattice constant of the bixbite structure represented by In 2 O 3 is based on the lattice constant of a pure substance (10.118 × 10 −10 m). Since it is also small, it is understood that Zn element is in interstitial solid solution in the bixbite structure represented by In 2 O 3 .
The relative density of the oxide sintered bodies of Examples 1 to 6 was 95% or more for all the samples, and the bulk resistance was 20 mΩcm or less.
実施例1から実施例6は、成膜後のターゲット表面には、エロージョンの発生以外は、大きな変化は見られなかった。一方、比較例1は、成膜後のターゲットの表面にエロージョン部に黒色の異物が多数みられた。また、ヘアーラインクラックが観察された。さらに、マイクロアークカウンターで異常放電の回数を計測したところ、実施例1から実施例6の焼結体を用いたターゲットでは、アークはほぼ計測できなかったが、比較例1の焼結体を用いたターゲットでは、アークが多数頻発していた。 In Examples 1 to 6, no significant change was observed on the surface of the target after film formation, except for the occurrence of erosion. On the other hand, in Comparative Example 1, a large amount of black foreign matter was observed in the erosion portion on the surface of the target after film formation. Also, hairline cracks were observed. Furthermore, when the number of times of abnormal discharge was measured with a micro arc counter, with the targets using the sintered bodies of Example 1 to Example 6, the arc could not be measured substantially, but the sintered body of Comparative Example 1 was used. There were many frequent occurrences of arcs on the target.
この結果から、実施例1から実施例6の構成のように、式(1)、式(2)、式(12)、式(13)を満たす範囲でYを含有するITZOは、式(1)、式(2)、式(12)、式(13)を満たさない場合と比べて、焼結体およびスパッタリングターゲットのスパッタリングに対する強度が高いことが分かった。また、実施例1から実施例6は、いずれも式(3)および式(15)を満たしていた。
なお、大気圧下で焼成すると、HIP、放電プラズマ焼結(SPS)または酸素雰囲気焼成炉を用いた技術よりも、焼結密度が高くなりにくい。しかしながら、表1に示すように、簡便な大気圧焼成であっても、実施例1から実施例6は高密度であることが分かる。
From this result, ITZO containing Y within the range satisfying the formula (1), the formula (2), the formula (12), and the formula (13) is represented by the formula (1) as in the configurations of Example 1 to Example 6. It was found that the strength against sputtering of the sintered body and the sputtering target was higher as compared with the case where the formula (2), the formula (12) and the formula (13) were not satisfied. Moreover, all of Example 1 to Example 6 satisfied the formula (3) and the formula (15).
In addition, when it bakes under atmospheric pressure, a sintering density does not become high easily compared with the technique which used HIP, discharge plasma sintering (SPS), or an oxygen atmosphere calcination furnace. However, as shown in Table 1, even if it is simple atmospheric pressure baking, it turns out that Example 1 to Example 6 are high density.
<半導体薄膜の評価試験>
次に、実施例1から実施例6のスパッタリングターゲットを用いて、以下の条件で半導体薄膜を製造し、特性を評価した。具体的な手順は以下の通りである。
なお、半導体薄膜の製造は、スパッタリングターゲットの成膜耐久評価を行う前に実施した。
<Evaluation test of semiconductor thin film>
Next, using the sputtering targets of Example 1 to Example 6, semiconductor thin films were manufactured under the following conditions, and the characteristics were evaluated. The specific procedure is as follows.
In addition, manufacture of a semiconductor thin film was implemented before performing film-forming durability evaluation of a sputtering target.
(1)成膜工程
実施例1から実施例6で製造した酸化物焼結体を研削研磨して、4インチφ×5mmtのスパッタリングターゲットを製造した。作製したスパッタリングターゲットを用いて、DCマグネトロンスパッタリングによって、図14(A)に示すように、ガラス基板81(日本電気硝子株式会社製ABC−G)上に、膜厚50nmの酸化物半導体薄膜83のみを成膜したサンプルを製造した。
成膜条件は以下の通りである。
雰囲気ガス:高純度Arおよび高純度O21体積%の混合ガス
成膜前の背圧:5×10-4Pa
成膜時のスパッタ圧:0.5Pa
成膜時の基板温度:室温(24℃)
成膜時の酸素分圧:実施例A、Bは20%、実施例C、Fは30%、実施例D、Eは10%
(1) Film Forming Step The oxide sintered bodies produced in Examples 1 to 6 were ground and polished to produce a sputtering target of 4 inches φ × 5 mmt. Only the oxide semiconductor
The film formation conditions are as follows.
Atmosphere gas: mixed gas of high purity Ar and high purity O 2 1% by volume Back pressure before film formation: 5 × 10 -4 Pa
Sputtering pressure during film formation: 0.5 Pa
Substrate temperature during film formation: room temperature (24 ° C.)
Oxygen partial pressure during film formation: Example A, B: 20%, Example C, F: 30%, Example D, E: 10%
(2)熱処理工程
次に、得られたサンプルを大気中にて350℃で、昇温速度10℃/分で60分間加熱処理した。
(2) Heat Treatment Step Next, the obtained sample was heated at 350 ° C. in the air at a temperature rising rate of 10 ° C./minute for 60 minutes.
次に、製造した半導体薄膜について下記評価を行った。
<ホール効果測定>
まず、ガラス基板81および酸化物半導体薄膜83からなるサンプルから、平面形状が1cm角の正方形となるように試料を切り出した。次に、切り出した試料の4隅に金(Au)を、2mm×2mm以下の大きさ位になるように、メタルマスクを用いてイオンコーターで成膜した。次にAu金属上にインジウムはんだを乗せて、接触を良くしてホール効果測定用サンプルとした。
Next, the following evaluation was performed about the manufactured semiconductor thin film.
<Hall effect measurement>
First, from the sample consisting of the
ホール効果測定用サンプルをホール効果・比抵抗測定装置(ResiTest8300型、東陽テクニカ社製)にセットし、室温においてホール効果を評価し、キャリヤ密度および移動度を求めた。
また、得られた酸化物半導体薄膜83について、誘導プラズマ発光分析装置(ICP−AES、島津製作所社製)で分析した結果、得られた酸化物半導体薄膜の原子比が、酸化物半導体薄膜の製造に用いた焼結体の原子比と同じであることを確認した。
A sample for Hall effect measurement was set in a Hall effect / specific resistance measurement apparatus (ResiTest Model 8300, manufactured by Toyo Technica Co., Ltd.), the Hall effect was evaluated at room temperature, and the carrier density and mobility were determined.
In addition, as a result of analyzing the obtained oxide semiconductor
実施例1〜3については、上記ホール効果測定用サンプルの酸化物半導体薄膜83上にさらに、CVD装置により基板温度250℃で、図14(B)に示すようにSiO2膜85を成膜した後、上記と同じホール効果測定を実施した。また、実施例1〜3については、表2に示す条件でSiO2膜を成膜したサンプルをさらに350℃、60分、大気雰囲気下で加熱処理し、得られたサンプルの半導体薄膜について上記と同じホール効果測定を行った。この際、酸化物半導体薄膜83に成膜した金の層に到達するまで測定用針をSiO2膜に突き刺し、コンタクトを取った。
In Examples 1 to 3, a SiO 2 film 85 was further formed on the oxide semiconductor
<半導体薄膜の結晶特性>
ガラス基板および酸化物半導体薄膜83からなるサンプルについて、スパッタ後(膜堆積直後)の加熱していない膜、および表2の成膜後の加熱処理をした後の膜の結晶性をX線回折(XRD)測定によって評価した。その結果、加熱前は非晶質であり、加熱後も非晶質であった。
<Crystal characteristics of semiconductor thin film>
X-ray diffraction (X-ray diffraction) of the crystallinity of the unheated film after sputtering (immediately after film deposition) and the heat treatment after film formation shown in Table 2 for the sample consisting of the glass substrate and the oxide semiconductor
<半導体薄膜のバンドギャップ>
ガラス基板81および酸化物半導体薄膜83からなるサンプルについて、表2に示す加熱処理条件で熱処理したサンプルの透過スペクトルを測定し、横軸の波長をエネルギー(eV)に、縦軸の透過率を以下の式(25)に変換した。
透過率=(αhν)2 ・・・(25)
ここで、α、h、νは以下の通りである。
α:吸収係数
h:プランク定数
ν:振動数
変換したグラフにおいて、吸収が立ち上がる部分にフィッティングし、グラフがベースラインと交わるところのエネルギー値(eV)を、バンドギャップとして算出した。
<Band gap of semiconductor thin film>
The transmission spectrum of the sample heat-treated under the heat treatment conditions shown in Table 2 is measured for the sample consisting of the
Transmittance = (α h 2 ) 2 (25)
Here, α, h and ν are as follows.
α: Absorption coefficient h: Planck constant :: frequency In the converted graph, fitting was performed to a portion where the absorption rises, and an energy value (eV) at which the graph intersects with the baseline was calculated as a band gap.
<薄膜トランジスタの製造>
さらに、半導体薄膜を用いた、図3に示す薄膜トランジスタを以下の手順で製造した。
(1)成膜工程
熱酸化膜(ゲート絶縁膜30)付きのゲート電極としてのシリコンウエハ20上に、メタルマスクを介して厚さ50nmの酸化物半導体薄膜40を形成した。その他の条件は、ガラス基板81上に酸化物半導体薄膜83を形成した場合と同様とした。
<Production of thin film transistor>
Furthermore, the thin film transistor shown in FIG. 3 using the semiconductor thin film was manufactured in the following procedure.
(1) Film Forming Step An oxide semiconductor
(2)ソース・ドレイン電極の形成
次に、ソース・ドレインのコンタクトホール形状のメタルマスクを用いて、チタン金属をスパッタリングし、ソース電極50およびドレイン電極60としてチタン電極を成膜した。得られた積層体を大気中にて350℃で30分間加熱処理し、保護絶縁膜形成前の薄膜トランジスタを製造した。
(2) Formation of Source / Drain Electrode Next, titanium metal was sputtered using a metal mask in the shape of contact holes of source / drain to form titanium electrodes as
(3)保護絶縁膜の形成
実施例1〜3については、(2)で得られた保護絶縁膜形成前の薄膜トランジスタの半導体薄膜の上に、基板温度300℃で化学蒸着法(CVD)により、SiO2膜(保護絶縁膜;層間絶縁膜70B)を形成した。SiO2膜形成後、大気中にて350℃で1時間加熱処理し、保護絶縁膜を備える薄膜トランジスタを製造した。
(3) Formation of Protective Insulating Film Regarding Examples 1 to 3, on the semiconductor thin film of the thin film transistor before forming the protective insulating film obtained in (2), chemical vapor deposition (CVD) at a substrate temperature of 300 ° C. A SiO 2 film (protective insulating film;
<薄膜トランジスタの評価>
製造した薄膜トランジスタについて、保護絶縁膜(SiO2膜)形成前の薄膜トランジスタ、および保護絶縁膜(SiO2膜)を形成し加熱処理した後の薄膜トランジスタの特性について、SiO2膜に測定用針を金属チタンの層まで突き刺し評価を行った。ソース電極50およびドレイン電極60に、カスケードマイクロテック社製EP6プローブバーにてコンタクトを取り、薄膜トランジスタを評価した。
<Evaluation of thin film transistor>
The thin film transistor manufactured, a protective insulating film on the characteristics of the thin film transistor after (SiO 2 film) formed before the thin film transistor, and forming a protective insulating film (SiO 2 film) was heated titanium metal measuring needle into the SiO 2 film Evaluation was done to the layer of. The thin film transistor was evaluated by contacting the
<飽和移動度>
飽和移動度は、ドレイン電圧を20V印加した場合の伝達特性から求めた。具体的に、伝達特性Id−Vgのグラフを作成し、各Vgのトランスコンダクタンス(Gm)を算出し、飽和領域の式により飽和移動度を導いた。なお、Gmは∂(Id)/∂(Vg)によって表され、Vgは−15Vから25Vまで印加し、その範囲での最大移動度を飽和移動度と定義した。実施例において、特に断らない限り、飽和移動度はこの方法で評価した。上記Idはソース・ドレイン電極間の電流、Vgはソース・ドレイン電極間に電圧Vdを印加したときのゲート電圧である。
<Saturated mobility>
The saturation mobility was determined from the transfer characteristics when a drain voltage of 20 V was applied. Specifically, a graph of the transfer characteristic Id-Vg was created, the transconductance (Gm) of each Vg was calculated, and the saturation mobility was derived from the equation of the saturation region. Gm is represented by 表 (Id) / ∂ (Vg), and Vg is applied from −15 V to 25 V, and the maximum mobility in that range is defined as the saturation mobility. In the examples, saturated mobility was evaluated in this way, unless otherwise stated. The above Id is the current between the source and drain electrodes, and Vg is the gate voltage when the voltage Vd is applied between the source and drain electrodes.
<閾値電圧(Vth)>
閾値電圧(Vth)は、伝達特性のグラフよりId=10-9AでのVgと定義した。
<Threshold voltage (Vth)>
The threshold voltage (Vth) was defined as Vg at Id = 10 −9 A from the graph of transfer characteristics.
<on−off比、Off電流値>
on−off比は、Vg=−10VのIdの値をOff電流値とし、Vg=20VのIdの値をOn電流値として比[On/Off]を決めた。
以上の結果を表2に示す。
<On-off ratio, Off current value>
The on-off ratio was determined using the value of Id of Vg = −10 V as the Off current value and the value of Id of Vg = 20 V as the On current value [On / Off].
The above results are shown in Table 2.
表2に示すように、実施例Aから実施例Fでは、薄膜、薄膜トランジスタのいずれも、半導体としての特性が得られていた。特に、薄膜トランジスタの特性として、Vthがマイナス値であるに係わらずオフ電流が10-13A前半の値であり、優れたオフ電流値を示している。これはCMOSイメージセンサー用の転送トランジスタやキャンセルトランジスタ等へ適応した場合、電荷蓄積部の電位変化が小さくなり、光電変換素子からの電圧が微弱でも検出が可能であることを示している。LCDやOLED駆動用の薄膜半導体の保護膜の形成には、プラズマCVDが一般的に使用されるが、CMOSイメージセンサーの場合、薄膜トランジスタ上への保護膜の形成においては、プラズマCVDでなくスパッタリングでSiO2を形成可能である。これにより、プラズマCVDフリーで薄膜半導体を使用できるメリットがあり、加熱処理後のTFT特性をそのまま使うことができる。 As shown in Table 2, in each of Examples A to F, the thin film and the thin film transistor each had characteristics as a semiconductor. In particular, as a characteristic of the thin film transistor, the off current has a value of the first half of 10 −13 A regardless of the negative value of V th and shows an excellent off current value. This shows that, when applied to a transfer transistor or a cancel transistor for a CMOS image sensor, the potential change of the charge storage portion becomes small, and detection is possible even if the voltage from the photoelectric conversion element is weak. Plasma CVD is generally used to form a protective film for thin film semiconductors for driving LCDs and OLEDs, but in the case of a CMOS image sensor, sputtering, not plasma CVD, is used to form a protective film on a thin film transistor. It is possible to form SiO 2 . Thus, there is an advantage that a thin film semiconductor can be used without using plasma CVD, and the TFT characteristics after heat treatment can be used as it is.
以上の結果から、本実施形態に係る組成範囲の酸化物焼結体を用いて成膜した酸化物半導体薄膜は、ターゲットの強度に優れ、かつ半導体薄膜の飽和移動度が高いことが分かった。 From the above results, it was found that the oxide semiconductor thin film formed by using the oxide sintered body having the composition range according to the present embodiment is excellent in the strength of the target, and the saturation mobility of the semiconductor thin film is high.
20…シリコンウエハ(ゲート電極)、30…ゲート絶縁膜、40…酸化物半導体薄膜、50…ソース電極、60…ドレイン電極、70…層間絶縁膜、70A…層間絶縁膜、70B…層間絶縁膜、81…ガラス基板、83…酸化物半導体薄膜、85…SiO2膜、100…薄膜トランジスタ、100A…薄膜トランジスタ。
Claims (21)
0.03≦Y/(In+Sn+Zn+Y)≦0.08 ・・・(1) It contains an In element, a Sn element, a Zn element, and a Y element and includes a bixbite structure represented by In 2 O 3 and a pyrochlore structure represented by Y 2 Sn 2 O 7 , and the atomic composition ratio of the Y element is It is a range which satisfy | fills following formula (1), Oxide sinter characterized by the above-mentioned.
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (1)
0.03≦Y/(In+Sn+Zn+Y)≦0.08 ・・・(2) A bixbite structure containing In, Sn, Zn and Y and represented by In 2 O 3 and a pyrochlore structure represented by Y 2 Sn 2 O 7 and represented by Zn 2 SnO 4 Spinel structure and a hexagonal layered structure represented by In 2 O 3 (ZnO) m (where m is an integer of 1 to 20), and the atomic composition ratio of Y element is represented by the following formula (2) And an oxide sintered body characterized by satisfying the following conditions.
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (2)
0.2≦Y/Sn≦0.5 ・・・(3) The oxide sintered body according to claim 1 or 2, wherein the atomic composition ratio of Y element and Sn element is a range satisfying the following formula (3).
0.2 ≦ Y / Sn ≦ 0.5 (3)
0.50≦In/(In+Sn+Zn+Y)≦0.93・・・(4)
0.03≦Sn/(In+Sn+Zn+Y)≦0.30・・・(5)
0.01≦Zn/(In+Sn+Zn+Y)≦0.15・・・(6) The oxide according to any one of claims 1 to 3, wherein the atomic composition ratio of In element, Sn element, and Zn element is in a range satisfying the following formulas (4) to (6). Sintered body.
0.50 ≦ In / (In + Sn + Zn + Y) ≦ 0.93 (4)
0.03 ≦ Sn / (In + Sn + Zn + Y) ≦ 0.30 (5)
0.01 ≦ Zn / (In + Sn + Zn + Y) ≦ 0.15 (6)
0.50≦In/(In+Sn+Zn+Y)≦0.93・・・(7)
0.03≦Sn/(In+Sn+Zn+Y)≦0.30・・・(8)
0.01≦Zn/(In+Sn+Zn+Y)≦0.15・・・(9)
0.03≦Y /(In+Sn+Zn+Y)≦0.08・・・(10) What is claimed is: 1. An oxide semiconductor thin film comprising an In element, a Sn element, a Zn element, and a Y element, and having an atomic composition ratio satisfying the following formulas (7) to (10).
0.50 ≦ In / (In + Sn + Zn + Y) ≦ 0.93 (7)
0.03 ≦ Sn / (In + Sn + Zn + Y) ≦ 0.30 (8)
0.01 ≦ Zn / (In + Sn + Zn + Y) ≦ 0.15 (9)
0.03 ≦ Y / (In + Sn + Zn + Y) ≦ 0.08 (10)
0.2≦Y/Sn≦0.5 ・・・(11) The oxide semiconductor thin film according to claim 6, wherein the atomic composition ratio of the Y element and the Sn element satisfies the following formula (11).
0.2 ≦ Y / Sn ≦ 0.5 (11)
0.03≦Y/(In+Sn+Zn+Y+Al)≦0.20 ・・・・・・・(12) An atomic composition of Y element including a bixbyite structure represented by In 2 O 3 containing an In element, Sn element, Zn element, Y element and Al element and a pyrochlore structure represented by Y 2 Sn 2 O 7 The ratio is a range which satisfy | fills following formula (12), Oxide sinter characterized by the above-mentioned.
0.03 ≦ Y / (In + Sn + Zn + Y + Al) ≦ 0.20 (12)
0.03≦Y/(In+Sn+Zn+Y+Al)≦0.20 ・・・(13) Zn 2 SnO 4 containing a bixbyite structure represented by In 2 O 3 and an pyrochlore structure represented by Y 2 Sn 2 O 7 containing In, Sn, Zn, Y and Al elements And the hexagonal layer structure represented by In 2 O 3 (ZnO) m (where m is an integer of 1 to 20), and the atomic composition ratio of Y element is represented by the following formula An oxide sintered body characterized in that the range satisfies (13).
0.03 ≦ Y / (In + Sn + Zn + Y + Al) ≦ 0.20 (13)
0.005≦Al/(In+Sn+Zn+Y+Al)≦0.10 ・・・(14) The oxide sintered body according to claim 11 or 12, wherein the atomic ratio of the Al element is in a range satisfying the following formula (14).
0.005 ≦ Al / (In + Sn + Zn + Y + Al) ≦ 0.10 (14)
0.2≦Y/Sn≦0.5 ・・・(15) The oxide sintered body according to any one of claims 11 to 13, wherein the atomic composition ratio of the Y element and the Sn element is a range satisfying the following formula (15).
0.2 ≦ Y / Sn ≦ 0.5 (15)
0.50≦In/(In+Sn+Zn+Y+Al)≦0.93・・・(16)
0.03≦Sn/(In+Sn+Zn+Y+Al)≦0.30・・・(17)
0.01≦Zn/(In+Sn+Zn+Y+Al)≦0.15・・・(18) The oxide according to any one of claims 10 to 14, wherein the atomic composition ratio of In element, Sn element, and Zn element is in a range satisfying the following formulas (16) to (18). Sintered body.
0.50 ≦ In / (In + Sn + Zn + Y + Al) ≦ 0.93 (16)
0.03 ≦ Sn / (In + Sn + Zn + Y + Al) ≦ 0.30 (17)
0.01 ≦ Zn / (In + Sn + Zn + Y + Al) ≦ 0.15 (18)
0.50≦In/(In+Sn+Zn+Y+Al)≦0.93 ・・・(19)
0.03≦Sn/(In+Sn+Zn+Y+Al)≦0.30 ・・・(20)
0.01≦Zn/(In+Sn+Zn+Y+Al)≦0.15 ・・・(21)
0.03≦Y /(In+Sn+Zn+Y+Al)≦0.20 ・・・(22)
0.005≦Al/(In+Sn+Zn+Y+Al)≦0.10 ・・・(23) What is claimed is: 1. An oxide semiconductor thin film comprising an In element, a Sn element, a Zn element, a Y element, and an Al element, and having an atomic composition ratio satisfying the following Formulas (19) to (23).
0.50 ≦ In / (In + Sn + Zn + Y + Al) ≦ 0.93 (19)
0.03 ≦ Sn / (In + Sn + Zn + Y + Al) ≦ 0.30 (20)
0.01 ≦ Zn / (In + Sn + Zn + Y + Al) ≦ 0.15 (21)
0.03 ≦ Y 2 /(In+Sn+Zn+Y+Al)≦0.20 (22)
0.005 ≦ Al / (In + Sn + Zn + Y + Al) ≦ 0.10 (23)
0.2≦Y/Sn≦0.5 ・・・(24) The oxide semiconductor thin film according to claim 17, wherein the atomic composition ratio of Y element to Sn element is a range satisfying the following formula (24).
0.2 ≦ Y / Sn ≦ 0.5 (24)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017206629A JP2019077594A (en) | 2017-10-25 | 2017-10-25 | Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017206629A JP2019077594A (en) | 2017-10-25 | 2017-10-25 | Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019077594A true JP2019077594A (en) | 2019-05-23 |
Family
ID=66626348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017206629A Pending JP2019077594A (en) | 2017-10-25 | 2017-10-25 | Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019077594A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007138266A (en) * | 2005-11-21 | 2007-06-07 | Mitsui Mining & Smelting Co Ltd | Sputtering target for high resistance transparent conductive film, high resistance transparent conductive film and method for producing the same |
| WO2014073210A1 (en) * | 2012-11-09 | 2014-05-15 | 出光興産株式会社 | Sputtering target, oxide semiconductor thin film, and methods for producing these products |
| JP2015214436A (en) * | 2014-05-08 | 2015-12-03 | 出光興産株式会社 | Oxide sintered boyd and sputtering target |
-
2017
- 2017-10-25 JP JP2017206629A patent/JP2019077594A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007138266A (en) * | 2005-11-21 | 2007-06-07 | Mitsui Mining & Smelting Co Ltd | Sputtering target for high resistance transparent conductive film, high resistance transparent conductive film and method for producing the same |
| WO2014073210A1 (en) * | 2012-11-09 | 2014-05-15 | 出光興産株式会社 | Sputtering target, oxide semiconductor thin film, and methods for producing these products |
| JP2015214436A (en) * | 2014-05-08 | 2015-12-03 | 出光興産株式会社 | Oxide sintered boyd and sputtering target |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI760539B (en) | Sputtering targets, oxide semiconductor thin films, thin film transistors and electronic equipment | |
| KR102380806B1 (en) | Oxide semiconductor film, thin film transistor, oxide sintered body and sputtering target | |
| KR102415439B1 (en) | Crystal structure compound, oxide sintered body, sputtering target, crystalline oxide thin film, amorphous oxide thin film, thin film transistor, and electronic device | |
| WO2011061939A1 (en) | Sputtering target and thin film transistor equipped with same | |
| JP2021038143A (en) | Oxide sintered body, sputtering target, oxide semiconductor film and thin film transistor | |
| CN110234785B (en) | Amorphous oxide semiconductor film, oxide sintered body, and thin film transistor | |
| JP6858107B2 (en) | Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor | |
| JP6869157B2 (en) | Oxide sintered body, sputtering target, amorphous oxide semiconductor thin film, and thin film transistor | |
| JP2019064887A (en) | Oxide sinter, sputtering target, oxide semiconductor thin film, and thin film transistor | |
| KR102382130B1 (en) | Oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target | |
| JP6326560B1 (en) | Oxide sintered body and sputtering target | |
| JP2019077594A (en) | Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor | |
| JP2019077599A (en) | Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211116 |