[go: up one dir, main page]

JP2019062000A - Screen printing mask and printed wiring board - Google Patents

Screen printing mask and printed wiring board Download PDF

Info

Publication number
JP2019062000A
JP2019062000A JP2017183349A JP2017183349A JP2019062000A JP 2019062000 A JP2019062000 A JP 2019062000A JP 2017183349 A JP2017183349 A JP 2017183349A JP 2017183349 A JP2017183349 A JP 2017183349A JP 2019062000 A JP2019062000 A JP 2019062000A
Authority
JP
Japan
Prior art keywords
substrate
land
solder
lands
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017183349A
Other languages
Japanese (ja)
Inventor
修 梅田
Osamu Umeda
修 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2017183349A priority Critical patent/JP2019062000A/en
Publication of JP2019062000A publication Critical patent/JP2019062000A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

To suppress generation of voids.SOLUTION: Solder paste 15 is applied to a plurality of locations separated from one another on one land 12 formed on a substrate 11.SELECTED DRAWING: Figure 1

Description

本発明は、スクリーン印刷用マスク、及びそれを用いて製造されたプリント配線基板に関するものである。   The present invention relates to a screen printing mask and a printed wiring board manufactured using the mask.

電子部品を基板に実装する工法として、表面実装技術(SMT:Surface Mount Technology)がある。SMTでは、基板上にはんだペーストを印刷し、その上に部品を載せてから熱を加えてはんだ付けを行なう。実装面積を縮小し、高密度実装を可能にするための表面実装部品のパッケージとして、LGA(Land Grid Array)や、BGA(Ball Grid Array)といった形態がある。このパッケージはパッケージの底面ではんだ付を行うため、一般的なチップ部品と比較してボイドが発生しやすい。特許文献1では、はんだペーストを基板上の電極パッドからずらして印刷し、はんだ溶融時の濡れ性を利用したセルフアライメントによって、はんだを電極パッドに流動させることで、ボイドを低減することを提案している。   There is a surface mounting technology (SMT: Surface Mount Technology) as a method of mounting an electronic component on a substrate. In SMT, solder paste is printed on a substrate, parts are placed thereon, and then heat is applied for soldering. There are forms such as LGA (Land Grid Array) and BGA (Ball Grid Array) as a package of surface mounting components for reducing the mounting area and enabling high density mounting. Since this package is soldered at the bottom of the package, voids are more likely to be generated as compared with general chip components. Patent Document 1 proposes that solder paste be printed offset from an electrode pad on a substrate, and that void be reduced by causing solder to flow to the electrode pad by self alignment utilizing wettability at the time of melting the solder. ing.

特開2015−118988号公報JP, 2015-118988, A

はんだの上面は、実装される部品によって覆われるため、ボイドとなるガスは、はんだの側面からしか排出することができない。そのため、はんだをセルフアライメントによって流動させるだけでは、ガスを十分に排出できず、ボイドが発生してしまう可能性がある。
本発明の課題は、ボイドの発生を抑制することである。
Since the upper surface of the solder is covered by the component to be mounted, the voiding gas can only be discharged from the side of the solder. Therefore, only flowing the solder by self-alignment can not sufficiently discharge the gas, and voids may be generated.
An object of the present invention is to suppress the occurrence of voids.

本発明の一態様に係るスクリーン印刷用マスクは、基板に形成された1つのランドに対して複数の開口部が形成されていることを特徴とする。   A mask for screen printing according to an aspect of the present invention is characterized in that a plurality of openings are formed for one land formed on a substrate.

本発明によれば、一つのランド上で互いに離れた複数の箇所に、はんだペーストを塗布するので、ガスが外部に排出される面であるはんだ側面の総面積が増える。これによりボイドの発生を抑制することができる。   According to the present invention, since the solder paste is applied to a plurality of locations separated from each other on one land, the total area of the side surfaces of the solder, which is the surface from which the gas is discharged to the outside, is increased. This can suppress the occurrence of voids.

プリント配線基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of a printed wiring board. 基板及びマスクの平面図である。It is a top view of a substrate and a mask. 基板及びマスクの平面図である。It is a top view of a substrate and a mask. 実施例を示す図である。It is a figure which shows an Example. 比較例1を示す図である。It is a figure showing comparative example 1. 比較例2を示す図である。It is a figure which shows the comparative example 2. FIG. 変形例を示す図である。It is a figure which shows a modification. プリント配線基板を示す図である。It is a figure which shows a printed wiring board.

以下、本発明の実施形態を図面に基づいて説明する。なお、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものでない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。   Hereinafter, embodiments of the present invention will be described based on the drawings. Each drawing is schematic and may be different from the actual one. In addition, the following embodiments illustrate apparatuses and methods for embodying the technical idea of the present invention, and the configuration is not specified to the following. That is, the technical idea of the present invention can be variously modified within the technical scope described in the claims.

《実施形態》
《構成》
図1は、プリント配線基板の製造方法を示す断面図である。
先ず、図1の(a)に示すように、基板11の上面に、導体からなる複数のランド12を形成する。
次に、図1の(b)に示すように、ランド12の上面に、スクリーン印刷用のマスク13を載せる。マスク13には、一つのランド12に対して複数の開口部14が形成されており、少なくとも一つの開口部14は、ランド12の一部と、ランド12における外側の基板11との双方に跨る位置に形成されている。そして、図示しない印刷機のスキージを使い、マスク13の開口部14を介して、はんだペースト15を塗布する(スクリーン印刷)。
<< Embodiment >>
"Constitution"
FIG. 1 is a cross-sectional view showing a method of manufacturing a printed wiring board.
First, as shown in FIG. 1A, a plurality of lands 12 made of a conductor are formed on the top surface of the substrate 11.
Next, as shown in (b) of FIG. 1, a mask 13 for screen printing is placed on the top surface of the land 12. In the mask 13, a plurality of openings 14 are formed for one land 12, and at least one opening 14 straddles both a part of the land 12 and the outer substrate 11 in the land 12. It is formed in position. Then, using a squeegee of a printing machine (not shown), the solder paste 15 is applied through the opening 14 of the mask 13 (screen printing).

次に、図1(c)に示すように、マスク13を基板11上から離すと、一つのランド12上で互いに離れた複数の箇所に、はんだペースト15が塗布されている。また、少なくとも一つの箇所では、はんだペースト15がランド12上から基板11上にはみ出すように塗布されている。これにより、はんだペースト15は、各ランド12の一部と、各ランド12の夫々の外側に跨るように塗布される。すなわち一つの開口部14から供給されるはんだペーストのうち、一部がランド12の上面に塗布され、残りが基板11の上面に塗布される。   Next, as shown in FIG. 1C, when the mask 13 is separated from the substrate 11, solder pastes 15 are applied to a plurality of places separated from each other on one land 12. The solder paste 15 is applied so as to protrude from the land 12 onto the substrate 11 at at least one location. Thereby, the solder paste 15 is applied so as to straddle a part of each land 12 and the outside of each land 12. That is, a part of the solder paste supplied from one opening 14 is applied to the upper surface of the land 12 and the rest is applied to the upper surface of the substrate 11.

次に、図1の(d)に示すように、複数のランド12の各々の中心と、複数のランド12の各々に対応した電子部品16の各電極17の中心が重なるように、はんだペースト15の上に電子部品16を載せる。
次に、リフローによってはんだペースト15を溶融させる。溶融したはんだ18は、図1の(e)に示すように、セルフアライメントによって正規の位置へと流動することにより、各ランド12と電子部品16の各電極17とが接合される。
上記がプリント配線基板の製造方法である。
Next, as shown in (d) of FIG. 1, the solder paste 15 is arranged such that the centers of the plurality of lands 12 and the centers of the electrodes 17 of the electronic component 16 corresponding to the plurality of lands 12 overlap. The electronic component 16 is placed on top of the
Next, the solder paste 15 is melted by reflow. Each of the lands 12 and each electrode 17 of the electronic component 16 is joined by flowing the melted solder 18 to a proper position by self alignment as shown in FIG.
The above is the method of manufacturing a printed wiring board.

次に、基板11及びマスク13の具体的な構成について説明する。
図2は、基板及びマスクの平面図である。
図2の(a)は、BGAやLGA部品が実装される部分だけを示した基板11であり、平面視で正方形である。基板11には、複数のランド12a〜12cが形成されている。ランド12aは、基板11の中央に配置され、平面視で正方形である。ランド12bは、ランド12aの周囲に配置されると共に、基板11の各辺と平行な方向に沿って4つずつ並べられており、夫々、平面視で基板11の各辺と直交する方向に長い長方形である。ランド12cは、ランド12aの周囲に配置されると共に、基板11の四隅に対応する側に配置され、平面視で正方形である。
Next, specific configurations of the substrate 11 and the mask 13 will be described.
FIG. 2 is a plan view of a substrate and a mask.
(A) of FIG. 2 is the board | substrate 11 which showed only the part in which BGA and LGA components are mounted, and it is a square by planar view. A plurality of lands 12 a to 12 c are formed on the substrate 11. The lands 12 a are disposed at the center of the substrate 11 and are square in plan view. The lands 12b are arranged around the lands 12a, and are arranged four by four along a direction parallel to each side of the substrate 11. Each of the lands 12b is long in a direction orthogonal to each side of the substrate 11 in plan view. It is rectangular. The lands 12 c are disposed around the lands 12 a and on the sides corresponding to the four corners of the substrate 11 and are square in plan view.

マスク13は、図2(b)に示すように、複数のランド12a〜12cの各々に対応する複数の開口部14a〜14cを備える。ランド12a〜12cの位置は点線で示している。ランド12aに対応して形成される開口部14aは4つ設けられており、夫々、ランド12aの一部と、ランド12aにおける外側の基板11との双方に跨る位置に形成されている。4つの開口部14aは、ランド12aに対して、その対角線に沿って四方にずらして形成されている。   The mask 13 is provided with several opening part 14a-14c corresponding to each of several land 12a-12c, as shown in FIG.2 (b). The positions of the lands 12a to 12c are indicated by dotted lines. Four openings 14a formed corresponding to the lands 12a are provided, respectively, at positions which straddle both the lands 12a and the outer substrate 11 of the lands 12a. The four openings 14a are formed on the land 12a so as to be shifted in the four directions along the diagonal line.

ランド12bに対応して形成される開口部14bは、各ランド12bの長手方向に沿って2つずつ設けられている。基板11の内側に位置する開口部14bは、全てランド12bの一部と重なる位置に形成され、基板11の外側に位置する開口部14bは、ランド12bの一部と、ランド12bにおける外側の基板11との双方に跨る位置に形成されている。基板11の外側に位置する開口部14bは、ランド12bの長手方向に沿って、基板11の外側にずらして形成されている。
ランド12cに対応する開口部14cは、一つのランド12cに対して一つずつ設けられている。開口部14cは、ランド12cの一部と、ランド12cにおける外側の基板11との双方に跨る位置に形成されている。開口部14cは、ランド12cに対して、基板11の対角線に沿って基板11の外周側にずらして形成されている。
The openings 14 b formed corresponding to the lands 12 b are provided two by two along the longitudinal direction of each land 12 b. The openings 14b located inside the substrate 11 are all formed at positions overlapping with part of the land 12b, and the openings 14b located outside the substrate 11 are part of the land 12b and the substrate outside the land 12b. It is formed in the position which straddles both 11 and. The openings 14 b located outside the substrate 11 are formed offset to the outside of the substrate 11 along the longitudinal direction of the lands 12 b.
The openings 14 c corresponding to the lands 12 c are provided one by one for one land 12 c. The opening 14 c is formed at a position straddling both the land 12 c and the outer substrate 11 in the land 12 c. The opening 14 c is formed offset to the outer periphery of the substrate 11 along the diagonal of the substrate 11 with respect to the land 12 c.

図3の(a)は、基板11上にあるランド12の上面にマスク13を載せた状態の平面図である。開口部14a、基板11の外側に位置する開口部14b、開口部14cは、夫々がランド12a〜12cに対応する正規の位置(ランドの真上となる位置)からずらしてあるため、ランド12a〜12c、及び基板11が見えている。一方、基板11の内側に位置する開口部14bは、全てランド12bの一部と重なる位置にあるため、対応するランド12bだけが見えていて、基板11は見えない。   FIG. 3A is a plan view of the state in which the mask 13 is placed on the top surface of the land 12 on the substrate 11. The openings 14a, the openings 14b located outside the substrate 11, and the openings 14c are offset from the regular positions (positions immediately above the lands) corresponding to the lands 12a to 12c, respectively. 12 c and the substrate 11 are visible. On the other hand, since the openings 14b located inside the substrate 11 are all at positions overlapping with part of the lands 12b, only the corresponding lands 12b are visible and the substrate 11 can not be seen.

図3の(b)は、はんだペースト15を塗布した後に、マスク13を基板11上から離した状態の平面図である。一つのランド12a上で互いに離れた4つの箇所に、はんだペースト15が塗布されており、夫々がランド12a上から基板11上にはみ出すように塗布されている。同様に、一つのランド12b上で互いに離れた2つの箇所に、はんだペースト15が塗布されており、基板11の外側に位置する側がランド12b上から基板11上にはみ出すように塗布されている。なお、一つのランド12cに対しては一つの箇所だけに、はんだペースト15が塗布されており、ランド12c上から基板11上にはみ出すように塗布されている。
図3の(b)は、基板11上にはんだペースト15の塗布が完了した状態であり、この後部品の実装工程とリフロー工程を経て、最終的に図8に示すようなプリント配線基板20が完成する。
FIG. 3B is a plan view of a state in which the mask 13 is separated from the substrate 11 after the solder paste 15 is applied. Solder pastes 15 are applied to four places separated from each other on one land 12 a, and each applied so as to protrude from the land 12 a onto the substrate 11. Similarly, solder paste 15 is applied to two places separated from each other on one land 12 b, and the side located on the outer side of the substrate 11 is applied so as to protrude from the land 12 b onto the substrate 11. The solder paste 15 is applied to one land 12 c only at one site, and applied so as to protrude from the land 12 c onto the substrate 11.
(B) of FIG. 3 shows a state in which the application of the solder paste 15 is completed on the substrate 11. Thereafter, through the component mounting process and the reflow process, the printed wiring board 20 as shown in FIG. Complete.

《作用効果》
次に、実施形態の作用効果について説明する。
先ず、ボイドが発生するメカニズムについて説明する。
リフローに先立ち基板、はんだペースト、電子部品等を予備加熱するプリヒート、及びリフロー時には、はんだペースト15に含まれるフラックス等が気化し、ガスが発生する。気化したガスは、体積が膨張するため、溶融したはんだ18から排出されるものもあるが、溶融時間やはんだ形状によっては排出しきれないものもあり、この排出しきれなかったガスがボイドとなる。
<< Operation effect >>
Next, the operation and effect of the embodiment will be described.
First, the mechanism of generation of voids will be described.
Prior to reflow, in preheating for preheating the substrate, solder paste, electronic parts and the like, and during reflow, the flux and the like contained in the solder paste 15 is vaporized to generate gas. The vaporized gas may be expelled from the molten solder 18 because of its volume expansion, but it may not be expelled depending on the melting time and the shape of the solder, and the expelled gas becomes void. .

ボイドが発生しやすい条件は、溶融時間が短い、はんだ付けの面積が大きい、気化したガスが排出されにくい形状である、セルフアライメントがしにくい等がある。気化したガスが排出されにくい形状とは、LGA(Land Grid Array)や、BGA(Ball Grid Array)のように、電子部品の電極が高密度に配置されていたり、各はんだの上下が部品や基板で覆われている形状である。   The conditions under which voids are easily generated include a short melting time, a large area for soldering, a shape in which vaporized gas is difficult to be discharged, and difficulty in self alignment. With the shape where vaporized gas is hard to be discharged, the electrodes of electronic parts are arranged at high density like LGA (Land Grid Array) and BGA (Ball Grid Array), and the top and bottom of each solder are parts and board It is a shape covered with

次に、ボイドの元となるガスを排出できるメカニズムについて説明する。
溶融したはんだ18は、ランド12及び電極17に引き寄せられ流動する。この流動時に、溶融したはんだ18が撹拌され、気化したガスが溶融したはんだ18の空気に触れる表面から排出されるため、ガスの滞留が抑制される。溶融したはんだ18の上面が部品に覆われている場合は、溶融したはんだ18の側面が、ボイドの元になるガスの逃げ道となる。したがって、溶融したはんだ18の空気に触れる側面の面積が大きくなる程、ガスの排出が促進され、ボイドは減少する。
Next, the mechanism that can discharge the gas that is the source of the void will be described.
The melted solder 18 is attracted to the lands 12 and the electrodes 17 and flows. During this flow, the molten solder 18 is agitated, and the vaporized gas is discharged from the surface of the molten solder 18 in contact with the air, so that the retention of the gas is suppressed. When the upper surface of the molten solder 18 is covered by the component, the side surface of the molten solder 18 provides a relief for the gas that is the source of the void. Therefore, as the area of the side surface of the molten solder 18 in contact with air increases, the discharge of gas is promoted and the void is reduced.

本発明の実施形態では、図1の(c)に示すように、一つのランド12上で互いに離れた複数の箇所に、はんだペースト15を塗布するので、はんだ15の側面、つまりボイドの元になるガスの逃げ道が増える。したがって、はんだペースト15を互いに引き離すことで新たに生じた夫々の側面からもガスを排出でき、ボイドの発生をよりいっそう抑制することができる。また、少なくとも一つの箇所では、はんだペースト15がランド12上から基板11上にはみ出すように塗布している。この場合、加熱によって溶融したはんだ18は、まずランド12又は電極17のいずれかに引き寄せられることになり、このときの状態を横方向から観測すると、加熱前には矩形状であったものが、引き寄せにより平行四辺形状に引き伸ばされる。これにより、はんだ18の空気に触れる表面の面積が大きくなり、気化したガスの排出が促進される。   In the embodiment of the present invention, as shown in FIG. 1C, the solder paste 15 is applied to a plurality of locations separated from each other on one land 12, so the side surfaces of the solder 15, ie, the origin of the voids, are applied. The way of getting rid of the Therefore, by separating the solder pastes 15 from each other, the gas can be discharged also from the newly generated side surfaces, and the generation of voids can be further suppressed. The solder paste 15 is applied so as to protrude from the land 12 onto the substrate 11 at at least one location. In this case, the solder 18 melted by heating is first attracted to either the land 12 or the electrode 17. When the state at this time is observed from the lateral direction, those which were rectangular before heating, It is stretched to a parallelogram shape by pulling. As a result, the area of the surface of the solder 18 in contact with air is increased, and the discharge of the vaporized gas is promoted.

次に、電子部品16に作用する力について説明する。
はんだペースト15は、図3の(b)に示すように、各ランド12a〜12cに対して基板11の中心Pから略放射方向に向けてずらしてある。したがって、加熱によって溶融したはんだ18は、まず電子部品16の電極17に引き寄せられ伸ばされる。このはんだ18を引き寄せる力の反作用として電子部品16にははんだ18側に引き寄せられる力が発生する。しかし、この電子部品16に作用する力は、基板11の中心Pを境にした他方側の対称な位置にある電極17に発生する同様な力と相殺することになり、電子部品16が移動することを抑制できる。したがって、電子部品16は複数のランド12に対応する位置に留まるため、実装不良を抑制することができる。
Next, the force acting on the electronic component 16 will be described.
The solder paste 15 is shifted substantially in the radial direction from the center P of the substrate 11 with respect to each of the lands 12a to 12c, as shown in (b) of FIG. Therefore, the solder 18 melted by heating is first drawn to the electrode 17 of the electronic component 16 and stretched. As a reaction to the pulling force of the solder 18, a force is generated on the electronic component 16 toward the solder 18. However, the force acting on the electronic component 16 is to be offset with the similar force generated at the other symmetrical position on the other side of the center P of the substrate 11 and the electronic component 16 moves. Can be suppressed. Therefore, since the electronic component 16 remains at the position corresponding to the plurality of lands 12, mounting defects can be suppressed.

ここで、実施例について説明する。
図4は、実施例を示す図である。
図中の(a)は平面視であり、(b)は断面図であり、(c)はボイドの発生状況を示す写真である。ここでは、一つのランド12上で互いに離れた二つの箇所に、はんだペースト15を塗布しており、一方の箇所では、はんだペースト15がランド12上から基板11上にはみ出すように塗布されている。はんだペースト15を二箇所に分割して塗布したことで新たな側面15aが生じ、これらの側面15aからもガスを排出できるようになる。このような塗布の仕方を、図4の(c)における点線で示す領域で実施した結果、ボイド19の発生を1%以下に抑制することができた。(1%以下のためボイド19を目視で確認することはできない。)
尚、ボイドの発生率については日本工業規格JIS C 61191−6を規格として算出している。
Here, an example will be described.
FIG. 4 is a diagram showing an example.
(A) in a figure is planar view, (b) is sectional drawing, (c) is a photograph which shows the generation | occurrence | production condition of a void. Here, the solder paste 15 is applied to two places separated from each other on one land 12, and the solder paste 15 is applied so as to protrude from the land 12 onto the substrate 11 at one place. . By applying the solder paste 15 in two divided portions, new side surfaces 15a are generated, and the gas can be discharged also from these side surfaces 15a. As a result of implementing such a method of application in the area shown by the dotted line in (c) of FIG. 4, the occurrence of the void 19 could be suppressed to 1% or less. (Void 19 can not be checked visually because it is 1% or less.)
The void generation rate is calculated based on Japanese Industrial Standard JIS C 61191-6.

次に、比較例につて説明する。
[比較例1]
図5は、比較例1を示す図である。
図中の(a)は平面視であり、(b)は断面図であり、(c)はボイドの発生状況を示す写真である。ここでは、ランド12に対応する正規の位置に、はんだペースト15を塗布する場合を示している。図5の(c)に示すように、点線で示す領域において、ボイド19が最大で30%程度発生した。
Next, a comparative example will be described.
Comparative Example 1
FIG. 5 is a diagram showing Comparative Example 1.
(A) in a figure is planar view, (b) is sectional drawing, (c) is a photograph which shows the generation | occurrence | production condition of a void. Here, the case where the solder paste 15 is applied to the regular position corresponding to the land 12 is shown. As shown in (c) of FIG. 5, in the region indicated by the dotted line, the voids 19 were generated by about 30% at the maximum.

[比較例2]
図6は、比較例2を示す図である。
図中の(a)は平面視であり、(b)は断面図であり、(c)はボイドの発生状況を示す写真である。ここでは、ランド12に対応する正規の位置から、ずらして(シフトして)はんだペースト15を塗布する場合を示している。このような塗布の仕方を、図6の(c)における点線で示す領域で実施した結果、ボイド19の発生を5%以下に抑制することができた。すなわち、比較例1よりはボイドの発生を抑制できたが、実施例ほどボイドの発生を抑制することはできなかった。
Comparative Example 2
FIG. 6 is a view showing comparative example 2;
(A) in a figure is planar view, (b) is sectional drawing, (c) is a photograph which shows the generation | occurrence | production condition of a void. Here, the case where it shifts (shifts) and applies the solder paste 15 from the regular position corresponding to the land 12 is shown. As a result of carrying out such a method of application in the area shown by the dotted line in (c) of FIG. 6, the generation of the void 19 could be suppressed to 5% or less. That is, although generation | occurrence | production of the void was able to be suppressed rather than the comparative example 1, generation | occurrence | production of the void was not able to be suppressed like the Example.

《変形例》
上記の実施形態では、ランド12bに対して、基板11の内側に塗布するはんだペースト15を、ランド12bからはみ出さないようにしているが、これに限定されるものではない。基板11の外側に塗布するはんだペースト15と同様に、基板11の内側に塗布するはんだペースト15も、ランド12bからはみ出すようにしてもよい。
図7は、変形例を示す図である。
このように、基板11の内側に位置する側もランド12bからはみ出すように塗布すれば、セルフアライメントによって流動する際に、空気に触れる側面の面積が大きくなるため、さらにガスの排出を促進することができる。
<< Modification >>
In the above embodiment, the solder paste 15 applied to the inside of the substrate 11 with respect to the land 12 b is not protruded from the land 12 b, but the present invention is not limited to this. Similar to the solder paste 15 applied to the outside of the substrate 11, the solder paste 15 applied to the inside of the substrate 11 may also protrude from the land 12b.
FIG. 7 is a diagram showing a modification.
As described above, if the inner side of the substrate 11 is also applied so as to protrude from the land 12 b, the area of the side surface in contact with air increases when flowing by self alignment, thereby further promoting the discharge of gas. Can.

以上、限られた数の実施形態を参照しながら説明したが、権利範囲はそれらに限定されるものではなく、上記の開示に基づく実施形態の改変は、当業者にとって自明のことである。   Although the foregoing has been described with reference to a limited number of embodiments, the scope of rights is not limited to them, and modifications of the embodiments based on the above disclosure are obvious to those skilled in the art.

11 基板
12 ランド
13 マスク
14 開口部
15 はんだペースト
16 電子部品
17 電極
18 溶融したはんだ
19 ボイド
20 プリント配線基板
11 substrate 12 land 13 mask 14 opening 15 solder paste 16 electronic component 17 electrode 18 melted solder 19 void 20 printed wiring board

Claims (3)

基板に形成されたランドに対して、はんだペーストを塗布するために使用されるスクリーン印刷用マスクであって、
一つの前記ランドに対して複数の開口部が形成されていることを特徴とするスクリーン印刷用マスク。
A screen printing mask used to apply a solder paste to lands formed on a substrate, the mask comprising:
A mask for screen printing characterized in that a plurality of openings are formed for one of the lands.
前記開口部は、前記ランドの一部と、前記ランドにおける外側の前記基板との双方に跨る位置に形成されていることを特徴とする請求項1に記載のスクリーン印刷用マスク。   The said opening part is formed in the position which straddles both a part of said land, and the said outer side board | substrate in the land, The mask for screen printing of Claim 1 characterized by the above-mentioned. 請求項1又は2に記載のスクリーン印刷用マスクを用いて製造されたプリント配線基板。   The printed wiring board manufactured using the mask for screen printing of Claim 1 or 2.
JP2017183349A 2017-09-25 2017-09-25 Screen printing mask and printed wiring board Pending JP2019062000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017183349A JP2019062000A (en) 2017-09-25 2017-09-25 Screen printing mask and printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017183349A JP2019062000A (en) 2017-09-25 2017-09-25 Screen printing mask and printed wiring board

Publications (1)

Publication Number Publication Date
JP2019062000A true JP2019062000A (en) 2019-04-18

Family

ID=66178259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017183349A Pending JP2019062000A (en) 2017-09-25 2017-09-25 Screen printing mask and printed wiring board

Country Status (1)

Country Link
JP (1) JP2019062000A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024100981A1 (en) * 2022-11-09 2024-05-16 株式会社村田製作所 Circuit module and mounting method for circuit module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284895A (en) * 1990-03-30 1991-12-16 Taiyo Yuden Co Ltd Printing of pastelike solder
JP2005142497A (en) * 2003-11-10 2005-06-02 Fujitsu Ltd Electronic component and electronic component mounting method
JP2015118988A (en) * 2013-12-17 2015-06-25 キヤノン株式会社 Printed circuit board manufacturing method and printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284895A (en) * 1990-03-30 1991-12-16 Taiyo Yuden Co Ltd Printing of pastelike solder
JP2005142497A (en) * 2003-11-10 2005-06-02 Fujitsu Ltd Electronic component and electronic component mounting method
JP2015118988A (en) * 2013-12-17 2015-06-25 キヤノン株式会社 Printed circuit board manufacturing method and printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024100981A1 (en) * 2022-11-09 2024-05-16 株式会社村田製作所 Circuit module and mounting method for circuit module

Similar Documents

Publication Publication Date Title
JP6344919B2 (en) Printed circuit board and laminated semiconductor device
JP5897584B2 (en) Lead-free structure in semiconductor devices
TWI393504B (en) Breach-orientating soldering structure and method of preventing shift of pin
JP2001077144A (en) Solder ball forming method
WO2017215488A1 (en) Module with solder ends at bottom thereof
JP2017538295A (en) Method for reducing voids at solder locations
JP5213074B2 (en) Printed wiring board and pad design method used therefor
TWI446844B (en) Printed circuit board and method of manufacturing printed circuit board
JP5807145B2 (en) Mounting structure
CN104517931A (en) Structure and method for increasing power electronic packaging weld layer uniformity
TWI550767B (en) Method of forming a bump on a trace (BOT) component and bump interconnection on a trace
JP6790504B2 (en) Manufacturing method of printed wiring board and mask for screen printing
JP2019062000A (en) Screen printing mask and printed wiring board
JP2013219284A (en) Electronic component mounting substrate manufacturing method
US8604356B1 (en) Electronic assembly having increased standoff height
JP2016162813A (en) Printed circuit board and soldering method
JP2012222110A (en) Printed wiring board and printed circuit board
JP6488669B2 (en) substrate
WO2013136575A1 (en) Printed wiring board and circuit board
JP5185831B2 (en) Electronic module production method by ordering and fixing components
TWI586228B (en) Printed circuit board
JP2019009216A (en) Manufacturing method of semiconductor device and semiconductor device
JP2008140868A (en) Multilayer wiring board and semiconductor device
JP2008171975A (en) Semiconductor component mounting structure and mounting method
JP2001085832A (en) Electronic component mounting structure and its mounting method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211116