[go: up one dir, main page]

JP2019054070A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019054070A
JP2019054070A JP2017176263A JP2017176263A JP2019054070A JP 2019054070 A JP2019054070 A JP 2019054070A JP 2017176263 A JP2017176263 A JP 2017176263A JP 2017176263 A JP2017176263 A JP 2017176263A JP 2019054070 A JP2019054070 A JP 2019054070A
Authority
JP
Japan
Prior art keywords
region
trench
igbt
diode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017176263A
Other languages
English (en)
Other versions
JP2019054070A5 (ja
JP6736531B2 (ja
Inventor
亮平 下條
Ryohei Shimojo
亮平 下條
中村　和敏
Kazutoshi Nakamura
和敏 中村
紀夫 安原
Norio Yasuhara
紀夫 安原
朋宏 玉城
Tomohiro Tamaki
朋宏 玉城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017176263A priority Critical patent/JP6736531B2/ja
Priority to CN201810181594.9A priority patent/CN109509789B/zh
Priority to US15/912,600 priority patent/US10418470B2/en
Publication of JP2019054070A publication Critical patent/JP2019054070A/ja
Publication of JP2019054070A5 publication Critical patent/JP2019054070A5/ja
Application granted granted Critical
Publication of JP6736531B2 publication Critical patent/JP6736531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/128—Anode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ダイオードのスナップバックを抑制することが可能な半導体装置を提供する。【解決手段】半導体装置は、第１のアノード領域１２と、第１のカソード領域１６と、ドリフト領域１８と、第１の方向に伸長する第１のトレンチ２４と、第１のトレンチ電極２８と、を有する第１のダイオード部と、第１の方向の幅が、第１のダイオード領域の第１の方向に直交する第２の方向の幅よりも大きく、第１のダイオード部の第１の方向に隣り合って設けられた第２のダイオード部と、第１のエミッタ領域３０と、第１のコレクタ領域３６と、ドリフト領域１８と、第１のベース領域３４と、第１の方向に伸長する第３のトレンチ４４と、第１のゲート電極４８と、を有し、第１のダイオード部の第２の方向、第２のダイオード部の第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、を備える。【選択図】図３

Description

本発明の実施形態は、半導体装置に関する。
ＲＣ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）は、ＩＧＢＴが形成されたＩＧＢＴ部と、ＩＧＢＴ部に隣接しダイオードが形成されたダイオード部とが、同一の半導体層に形成される。ＲＣ−ＩＧＢＴでは、ダイオードが順方向動作する際に、隣接するＩＧＢＴ部のゲート電極に電圧が印加されるとチャネルが形成されて、キャリアが排出される。このため、ダイオードの電流電圧特性にスナップバックが生じるおそれがある。ダイオード部でスナップバックが生じると、例えば、複数のＲＣ−ＩＧＢＴを並列接続している場合に、特定のＲＣ−ＩＧＢＴに電流が集中し、特定のＲＣ−ＩＧＢＴが破壊するおそれがある。
特許第５０４５７３３号公報
本発明が解決しようとする課題は、ダイオードのスナップバックを抑制することが可能な半導体装置を提供することにある。
一つの実施形態の半導体装置は、第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、前記第１のアノード領域と前記第２の面との間に設けられた第２導電型の第１のカソード領域と、前記第１のアノード領域と前記第１のカソード領域との間に設けられ、前記第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、前記半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、前記第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、前記第１のトレンチの中であって前記第１のトレンチ絶縁膜の上に設けられ、前記第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、前記半導体層の中に設けられた第１導電型の第２のアノード領域と、前記第２のアノード領域と前記第２の面との間に設けられた第２導電型の第２のカソード領域と、前記第２のアノード領域と前記第２のカソード領域との間に設けられた前記ドリフト領域と、前記半導体層の中に設けられて前記第１の方向に伸長する第２のトレンチと、前記第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、前記第２のトレンチの中であって前記第２のトレンチ絶縁膜の上に設けられ、前記第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、前記第１の方向の幅が、前記第１のダイオード領域の前記第１の方向に直交する第２の方向の幅よりも大きく、前記第１のダイオード部の前記第１の方向に隣り合って設けられた第２のダイオード部と、前記半導体層の中に設けられた第２導電型の第１のエミッタ領域と、前記第１のエミッタ領域と前記第２の面との間に設けられた第１導電型の第１のコレクタ領域と、前記第１のエミッタ領域と前記第１のコレクタ領域との間に設けられた前記ドリフト領域と、前記第１のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第１のベース領域と、前記半導体層の中に設けられて前記第１の方向に伸長する第３のトレンチと、前記第３のトレンチの中に設けられた第１のゲート絶縁膜と、前記第３のトレンチの中であって前記第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、前記第１のダイオード部の前記第２の方向に隣り合って設けられ、前記第２のダイオード部の前記第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、を備える。
第１の実施形態の半導体装置の模式平面図。 第１の実施形態の半導体装置の活性領域の模式平面図。 第１の実施形態の半導体装置の活性領域の一部の模式断面図。 第１の実施形態の半導体装置の活性領域の一部の模式断面図。 第１の実施形態の半導体装置の活性領域の模式平面図。 第１の実施形態の半導体装置の活性領域の模式平面図。 比較例の半導体装置の活性領域の模式平面図。 比較例の半導体装置の電流電圧特性を示す図。 比較例の半導体装置の活性領域の一部の模式断面図。 第２の実施形態の半導体装置の活性領域の模式平面図。 第３の実施形態の半導体装置の活性領域の模式平面図。 第３の実施形態の半導体装置の活性領域の一部の模式断面図。 第３の実施形態の半導体装置の活性領域の模式平面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記で、各導電型における不純物濃度の相対的な高低を表す場合がある。すなわち、ｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、第１のアノード領域と第２の面との間に設けられた第２導電型の第１のカソード領域と、第１のアノード領域と第１のカソード領域との間に設けられ、第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、第１のトレンチの中であって、第１のトレンチ絶縁膜の上に設けられ、第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、半導体層の中に設けられた第１導電型の第２のアノード領域と、第２のアノード領域と第２の面との間に設けられた第２導電型の第２のカソード領域と、第２のアノード領域と第２のカソード領域との間に設けられたドリフト領域と、半導体層の中に設けられて第１の方向に伸長する第２のトレンチと、第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、第２のトレンチの中であって、第２のトレンチ絶縁膜の上に設けられ、第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、第１の方向の幅が、第１のダイオード領域の第１の方向に直交する第２の方向の幅よりも大きく、第１のダイオード部の第１の方向に隣り合って設けられた第２のダイオード部と、半導体層の中に設けられた第２導電型の第１のエミッタ領域と、第１のエミッタ領域と第２の面との間に設けられた第１導電型の第１のコレクタ領域と、第１のエミッタ領域と第１のコレクタ領域との間に設けられたドリフト領域と、第１のエミッタ領域とドリフト領域との間に設けられた第１導電型の第１のベース領域と、半導体層の中に設けられて第１の方向に伸長する第３のトレンチと、第３のトレンチの中に設けられた第１のゲート絶縁膜と、第３のトレンチの中であって、第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、第１のダイオード部の第２の方向に隣り合って設けられ、第２のダイオード部の第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、を備える。
図１は、第１の実施形態の半導体装置の模式平面図である。第１の実施形態の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴ１００である。
ＲＣ−ＩＧＢＴ１００は、活性領域１０１と、活性領域１０１を囲む終端領域１０２を備える。活性領域１０１は、ＲＣ−ＩＧＢＴ１００のオン動作時に電流を流す領域として機能する。終端領域１０２は、ＲＣ−ＩＧＢＴ１００のオフ動作時に活性領域１０１の端部に印加される電界の強度を緩和し、ＲＣ−ＩＧＢＴ１００の耐圧を向上させる領域として機能する。
図２は、第１の実施形態の半導体装置の活性領域の模式平面図である。活性領域１０１は、複数のセルダイオード部１１１（第１のダイオード部）、リーディングダイオード部１１２（第２のダイオード部）、複数のセルＩＧＢＴ部１１３（第１のＩＧＢＴ部）を備える。なお、図２中の第１の方向と第２の方向は直交する。
セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に隣り合って設けられる。セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に交互に配置される。
リーディングダイオード部１１２は、セルダイオード部１１１の第１の方向に隣り合って設けられる。また、セルＩＧＢＴ部１１３は、リーディングダイオード部１１２の第１の方向に隣り合って設けられる。
図３は、第１の実施形態の半導体装置の活性領域の一部の模式断面図である。図２のＡ−Ａ’断面を示す。図３は、セルダイオード部１１１とセルＩＧＢＴ部１１３の断面図である。
セルダイオード部１１１には、ダイオードが設けられる。セルダイオード部１１１は、半導体層１０、ｐ型のアノード領域１２（第１のアノード領域）、ｐ＋型のコンタクト領域１４、ｎ＋型のカソード領域１６（第１のカソード領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ２４（第１のトレンチ）、トレンチ絶縁膜２６（第１のトレンチ絶縁膜）、トレンチ電極２８（第１のトレンチ電極）を備える。
半導体層１０は、第１の面Ｐ１（以後、表面Ｐ１とも称する）と、第１の面に対向する第２の面Ｐ２（以後、裏面Ｐ２とも称する）を備える。半導体層１０は、例えば、単結晶シリコンである。
ｐ型のアノード領域１２は、半導体層１０の中に設けられる。アノード領域１２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。
ｐ＋型のコンタクト領域１４は、半導体層１０の表面Ｐ１に接して設けられる。コンタクト領域１４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。コンタクト領域１４のｐ型不純物濃度は、アノード領域１２のｐ型不純物濃度より高い。コンタクト領域１４は、第１の共通電極２０のコンタクト抵抗を低減する機能を備える。
ｎ＋型のカソード領域１６は、アノード領域１２と半導体層１０の裏面Ｐ２との間に設けられる。カソード領域１６は半導体層１０の裏面Ｐ２に接して設けられる。カソード領域１６は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）である。カソード領域１６は、第２の共通電極２２のコンタクト抵抗を低減する機能を備える。
ｎ−型のドリフト領域１８は、アノード領域１２とカソード領域１６との間に設けられる。ドリフト領域１８は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）である。
トレンチ２４は、半導体層１０の中に設けられる。トレンチ２４は、半導体層１０の第１の面側に設けられる。トレンチ２４は、第１の方向に伸長する。トレンチ２４は、アノード領域１２を貫通し、底部はドリフト領域１８に位置する。
トレンチ絶縁膜２６は、トレンチ２４の中に設けられる。トレンチ絶縁膜２６は、例えば、酸化シリコンである。
トレンチ電極２８は、トレンチ２４の中に設けられる。トレンチ電極２８は、トレンチ絶縁膜２６の上に設けられる。トレンチ電極２８は、第１の共通電極２０に接する。トレンチ電極２８は、第１の共通電極２０及びアノード領域１２に電気的に接続される。トレンチ電極２８は、例えば、導電性不純物を含む多結晶シリコンである。
第１の共通電極２０は、半導体層１０の表面Ｐ１に設けられる。第１の共通電極２０は、金属電極である。第１の共通電極２０は、トレンチ電極２８に接する。第１の共通電極２０は、セルダイオード部１１１では、ダイオードのアノード電極として機能する。第１の共通電極２０とコンタクト領域１４との間のコンタクトは、オーミックコンタクトである。
第２の共通電極２２は、半導体層１０の裏面Ｐ２に設けられる。第２の共通電極２２は、金属電極である。第２の共通電極２２は、セルダイオード部１１１では、ダイオードのカソード電極として機能する。第２の共通電極２２とカソード領域１６との間のコンタクトは、オーミックコンタクトである。
セルＩＧＢＴ部１１３には、ＩＧＢＴが設けられる。セルＩＧＢＴ部１１３は、半導体層１０、ｎ＋型のエミッタ領域３０（第１のエミッタ領域）、ｐ＋型のコンタクト領域３２、ｐ型のベース領域３４（第１のベース領域）、ｐ＋型のコレクタ領域３６（第１のコレクタ領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ４４（第３のトレンチ）、ゲート絶縁膜４６（第１のゲート絶縁膜）、ゲート電極４８（第１のゲート電極）、絶縁層４９を備える。
ｎ＋型のエミッタ領域３０は、半導体層１０の中に設けられる。ｎ＋型のエミッタ領域３０は、半導体層１０の表面Ｐ１に接して設けられる。ｎ＋型のエミッタ領域３０は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）である。
ｐ＋型のコンタクト領域３２は、半導体層１０の表面Ｐ１に接して設けられる。コンタクト領域３２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。コンタクト領域３２のｐ型不純物濃度は、ベース領域３４のｐ型不純物濃度より高い。コンタクト領域３２は、第１の共通電極２０のコンタクト抵抗を低減する機能を備える。また、コンタクト領域３２は、ドリフト領域１８に注入され蓄積された正孔を掃き出す機能を備える。
ｐ＋型のコレクタ領域３６は、エミッタ領域３０と半導体層１０の裏面Ｐ２との間に設けられる。コレクタ領域３６は半導体層１０の裏面Ｐ２に接して設けられる。コレクタ領域３６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。コレクタ領域３６は、ホールをドリフト領域１８に注入するとともに、第２の共通電極２２のコンタクト抵抗を低減する機能を備える。
ｎ−型のドリフト領域１８は、エミッタ領域３０とコレクタ領域３６との間に設けられる。ドリフト領域１８は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）である。
ｐ型のベース領域３４は、エミッタ領域３０とドリフト領域１８との間に設けられる。ｐ型のベース領域３４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。ｐ型のベース領域３４は、ＩＧＢＴのオン動作時に、反転層が形成され、チャネル領域として機能する。
ｐ型のベース領域３４は、例えば、セルダイオード部１１１のアノード領域１２と同時に形成される。ベース領域３４は、例えば、アノード領域１２と略同一の不純物濃度、略同一の深さである。
なお、本明細書中、「深さ」とは、第１の面Ｐ１から、各領域の第２の面Ｐ２側の端部までの距離を意味する。
なお、ここで、トレンチ４４は、半導体層１０の中の第１の方向（深さ方向）に伸長して設けられた、半導体層１０の領域の一部を指す。トレンチ４４は、半導体層１０の第１の面Ｐ１側から、ベース領域３４を貫通し、底部はドリフト領域１８に達するように設けられる。
ゲート絶縁膜４６は、トレンチ２４の中に設けられる。ゲート絶縁膜４６は、は、例えば、酸化シリコンである。
ゲート電極４８は、トレンチ４４の中に設けられる。ゲート電極４８は、ゲート絶縁膜４６の上に設けられる。ゲート電極４８に印加されるゲート電圧を制御することにより、ＩＧＢＴのオンオフ動作を制御する。ゲート電極４８は、例えば、導電性不純物を含む多結晶シリコンである。
第１の共通電極２０は、セルＩＧＢＴ部１１３では、ＩＧＢＴのエミッタ電極として機能する。第１の共通電極２０とエミッタ領域３０との間のコンタクトは、オーミックコンタクトである。
第２の共通電極２２は、セルＩＧＢＴ部１１３では、ＩＧＢＴのコレクタ電極として機能する。第２の共通電極２２とコレクタ領域３６との間のコンタクトは、オーミックコンタクトである。
絶縁層４９は、第１の共通電極２０とゲート電極４８との間に設けられる。絶縁層４９は、第１の共通電極２０とゲート電極４８とを電気的に分離する。
図４は、第１の実施形態の半導体装置の活性領域の一部の模式断面図である。図２のＢ−Ｂ’断面を示す。図４は、リーディングダイオード部１１２の断面図である。
リーディングダイオード部１１２には、ダイオードが設けられる。ＲＣ−ＩＧＢＴ１００がゲート電極に正電圧が印加された状態で逆導通モードになる際に、リーディングダイオード部１１２のダイオードは、セルダイオード部１１１のダイオードに先行してオン動作する機能を有する。
リーディングダイオード部１１２は、半導体層１０、ｐ型のアノード領域５２（第２のアノード領域）、ｐ＋型のコンタクト領域５４、ｎ＋型のカソード領域５６（第２のカソード領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ６４（第２のトレンチ）、トレンチ絶縁膜６６（第２のトレンチ絶縁膜）、トレンチ電極６８（第２のトレンチ電極）を備える。
リーディングダイオード部１１２のｐ型のアノード領域５２（第２のアノード領域）、ｐ＋型のコンタクト領域５４、ｎ＋型のカソード領域５６（第２のカソード領域）、トレンチ６４（第２のトレンチ）、トレンチ絶縁膜６６（第２のトレンチ絶縁膜）、トレンチ電極６８（第２のトレンチ電極）は、それぞれ、セルダイオード部１１１のｐ型のアノード領域１２（第１のアノード領域）、ｐ＋型のコンタクト領域１４、ｎ＋型のカソード領域１６（第１のカソード領域）、トレンチ２４（第１のトレンチ）、トレンチ絶縁膜２６（第１のトレンチ絶縁膜）、トレンチ電極２８（第１のトレンチ電極）と同様の構成及び機能を有する。
第１の共通電極２０は、リーディングダイオード部１１２では、ダイオードのアノード電極として機能する。第２の共通電極２２は、リーディングダイオード部１１２では、ダイオードのカソード電極として機能する。
リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、セルダイオード部１１１の第２の方向の幅（図２中のＷ１）よりも大きい。リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、例えば、６０μｍ以上である。
図５は、第１の実施形態の半導体装置の活性領域の模式平面図である。図５は、セルダイオード部１１１のトレンチ２４（第１のトレンチ）、リーディングダイオード部１１２のトレンチ６４（第２のトレンチ）、セルＩＧＢＴ部１１３のトレンチ４４（第３のトレンチ）のレイアウトパターンを示す図である。
トレンチ２４、トレンチ６４、トレンチ４４は、第１の方向に伸長する。トレンチ２４とトレンチ６４は連続している。トレンチ２４とトレンチ６４が連続することで、トレンチ２４の中のトレンチ電極２８と、トレンチ６４の中のトレンチ電極６８が接続されている。
トレンチ６４とトレンチ４４は離間している。トレンチ６４とトレンチ４４が離間することで、トレンチ６４の中のトレンチ電極６８と、トレンチ４４の中のゲート電極４８が分離している。
図６は、第１の実施形態の半導体装置の活性領域の模式平面図である。図６は、セルダイオード部１１１のｎ＋型のカソード領域１６（第１のカソード領域）、リーディングダイオード部１１２のｎ＋型のカソード領域５６（第２のカソード領域）、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６のレイアウトパターンを示す図である。
ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、第２の方向に交互に配置される。ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、物理的に接続されている。
ｎ＋型のカソード領域５６は、ｎ＋型のカソード領域１６の第１の方向に配置される。ｎ＋型のカソード領域５６は、ｐ＋型のコレクタ領域３６の第１の方向に配置される。ｎ＋型のカソード領域５６とｎ＋型のカソード領域１６は物理的に接続される。
次に、第１の実施形態の作用及び効果について説明する。
図７は、比較例の半導体装置の活性領域の模式平面図である。比較例の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
比較例のＲＣ−ＩＧＢＴは、活性領域９０１を備える。活性領域９０１は、複数のセルダイオード部１１１、複数のセルＩＧＢＴ部１１３を備える。比較例のＲＣ−ＩＧＢＴは、リーディングダイオード部１１２を備えない点で第１の実施形態のＲＣ−ＩＧＢＴ１００と異なる。セルダイオード部１１１、セルＩＧＢＴ部１１３の構成は第１の実施形態のＲＣ−ＩＧＢＴ１００と同様である。
図８は、比較例の半導体装置の電流電圧特性を示す図である。図８は、比較例のＲＣ−ＩＧＢＴがゲート電極に正電圧が印加された状態で逆導通モードになる場合の電流電圧特性を示す。実線が比較例の場合の電流電圧特性、点線が理想的な電流電圧特性である。
ＲＣ−ＩＧＢＴの逆導通モードでは、セルダイオード部１１１のダイオードが順方向動作する。理想的には、電流が順方向電圧（Ｖｆ）で急速に立ち上がる。しかし、比較例のＲＣ−ＩＧＢＴでは、一定の電圧まで電流の急速な立ち上がりが抑制される現象、いわゆるスナップバックが生じる。
セルダイオード部１１１で、スナップバックが生じると、例えば、複数のＲＣ−ＩＧＢＴを並列接続している場合に、それぞれのＲＣ−ＩＧＢＴを流れる電流のアンバランスが生じ得る。電流のアンバランスが生じると、特定のＲＣ−ＩＧＢＴに過剰な電流が流れて、特定のＲＣ−ＩＧＢＴが破壊するおそれがある。
図９は、比較例の半導体装置の活性領域の一部の模式断面図である。図７のＣ−Ｃ’断面を示す。図９は、セルダイオード部１１１とセルＩＧＢＴ部１１３の断面図である。
ＲＣ−ＩＧＢＴの逆導通モードの場合は、第２の共通電極２２に対し、第１の共通電極２０に相対的に正電圧が印加される。ＲＣ−ＩＧＢＴの逆導通モードでは、セルＩＧＢＴ部１１３のゲート電極４８には、ＩＧＢＴのオン動作時のゲート電圧が印加される場合がある。この場合、ベース領域３４には、反転層が形成され、チャネル領域が形成される。
セルＩＧＢＴ部１１３のＩＧＢＴにチャネル領域が形成されることで、第２の共通電極２２から、カソード領域１６、ドリフト領域１８、ベース領域３４、エミッタ領域３０を経由して第１の共通電極２０に至る電子のパスが形成される。したがって、セルダイオード部１１１の電子が、セルＩＧＢＴ部１１３から排出される。よって、セルダイオード部１１１のキャリア濃度が上昇せず、セルダイオード部１１１のダイオードの電流の立ち上がりが抑制され、スナップバックが生じると考えられる。
第１の実施形態のＲＣ−ＩＧＢＴ１００では、リーディングダイオード部１１２を新たに設ける。リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、セルダイオード部１１１の第２の方向の幅（図２中のＷ１）よりも大きい。リーディングダイオード部１１２は、セルＩＧＢＴ部１１３からの距離が遠い領域を備えている。
セルＩＧＢＴ部１１３からの距離が遠い領域では、逆導通モードの場合にセルＩＧＢＴ部１１３からの電子の排出が抑制され、ダイオードのスナップバックが抑制される。したがって、リーディングダイオード部１１２のダイオードは、図８に点線で示すような、電流が順方向電圧（Ｖｆ）で急速に立ち上がる理想的な電流電圧特性を備えることになる。
リーディングダイオード部１１２のダイオードの電流電圧特性が順方向電圧（Ｖｆ）で急速に立ち上がると、リーディングダイオード部１１２からリーディングダイオード部１１２に接続されるセルダイオード部１１１にキャリアが供給される。したがって、セルダイオード部１１１の電流も順方向電圧（Ｖｆ）で急速に立ち上がるようになる。言い換えれば、セルダイオード部１１１でのスナップバックも抑制され、セルダイオード部１１１でも、電流が順方向電圧（Ｖｆ）で急速に立ち上がる理想的な電流電圧特性を備えることになる。
リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、６０μｍ以上であることが好ましい。セルＩＧＢＴ部１１３から６０μｍ以上離れると、ダイオードのスナップバックが十分に抑制されることが、デバイスシュミレーションの結果から明らかになっている。第１の実施形態のＲＣ−ＩＧＢＴ１００のようにリーディングダイオード部１１２の両側にセルＩＧＢＴ部１１３が存在する場合は、リーディングダイオード部１１２の第１の方向の幅（図２中のＷ２）は、１２０μｍ以上であることが好ましい。
第１の実施形態によれば、逆導通モードの場合のダイオードのスナップバックが抑制されたＲＣ−ＩＧＢＴ１００が実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第１のコレクタ領域が第１のダイオード部に設けられた点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第２の実施形態のＲＣ−ＩＧＢＴは、カソード領域１６、カソード領域５６、コレクタ領域３６のレイアウトパターンが異なる以外は第１の実施形態と同様である。
図１０は、第２の実施形態の半導体装置の活性領域の模式平面図である。第２の実施形態の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
活性領域２０１は、複数のセルダイオード部１１１（第１のダイオード部）、リーディングダイオード部１１２（第２のダイオード部）、複数のセルＩＧＢＴ部１１３（第１のＩＧＢＴ部）を備える。
図１０には、セルダイオード部１１１のｎ＋型のカソード領域１６（第１のカソード領域）、リーディングダイオード部１１２のｎ＋型のカソード領域５６（第２のカソード領域）、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６のレイアウトパターンを示す。
セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６が、セルダイオード部１１１にも設けられる。セルダイオード部１１１の裏面Ｐ２にもｐ＋型のコレクタ領域３６が存在する。
また、セルダイオード部１１１のｎ＋型のカソード領域１６が、セルＩＧＢＴ部１１３に設けられる。セルＩＧＢＴ部１１３の裏面Ｐ２にもｎ＋型のカソード領域１６が存在する。
ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、第１の方向に交互に配置される。ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、接続されている。
第２の実施形態のＲＣ−ＩＧＢＴでは、セルダイオード部１１１の裏面Ｐ２にもｐ＋型のコレクタ領域３６が存在する。これにより、セルＩＧＢＴ部１１３のＩＧＢＴのオン動作時に、セルダイオード部１１１にもＩＧＢＴのオン電流が流れる。言い換えれば、セルダイオード部１１１もＩＧＢＴの有効領域として機能する。したがって、ＲＣ−ＩＧＢＴのオン動作時のオン電流が増加する。
第２の実施形態によれば、第１の実施形態同様、逆導通モードの場合のダイオードのスナップバックが抑制されたＲＣ−ＩＧＢＴが実現できる。更に、オン動作時のオン電流が増加したＲＣ−ＩＧＢＴが実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第２のＩＧＢＴ部を更に、備え、第２のＩＧＢＴ部は、第１のダイオード部及び第２のダイオード部の第２の方向に隣り合って設けられ、半導体層の中に設けられた第２導電型の第２のエミッタ領域と、第２のエミッタ領域と第２の面との間に設けられた第１導電型の第２のコレクタ領域と、第２のエミッタ領域と第２のコレクタ領域との間に設けられたドリフト領域と、第２のエミッタ領域とドリフト領域との間に設けられた第１導電型の第２のベース領域と、半導体層の中に設けられて第１の方向に伸長する第４のトレンチと、第４のトレンチの中に設けられた第２のゲート絶縁膜と、第４のトレンチの中であって第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、第２のコレクタ領域と第１のコレクタ領域が物理的に接続され、第２のコレクタ領域の第２の方向の幅が第１のコレクタ領域の第１の方向の幅よりも大きい点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１１は、第３の実施形態の半導体装置の活性領域の模式平面図である。第３の実施形態の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
活性領域３０１は、複数のセルダイオード部１１１（第１のダイオード部）、リーディングダイオード部１１２（第２のダイオード部）、複数のセルＩＧＢＴ部１１３（第１のＩＧＢＴ部）、リーディングＩＧＢＴ部１１４（第２のＩＧＢＴ部）を備える。なお、第１の方向と第２の方向は直交する。
セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に隣り合って設けられる。セルダイオード部１１１とセルＩＧＢＴ部１１３は、第２の方向に交互に配置される。
リーディングダイオード部１１２は、セルダイオード部１１１の第１の方向に隣り合って設けられる。また、セルＩＧＢＴ部１１３は、リーディングダイオード部１１２の第１の方向に隣り合って設けられる。
リーディングＩＧＢＴ部１１４は、セルダイオード部１１１及びリーディングダイオード部１１２の第２の方向に隣り合って設けられる。
図１２は、第３の実施形態の半導体装置の活性領域の一部の模式断面図である。図１２は、図１１のＤ−Ｄ’断面を示す。図１２は、リーディングＩＧＢＴ部１１４の断面図である。
リーディングＩＧＢＴ部１１４には、ＩＧＢＴが設けられる。リーディングＩＧＢＴ部１１４は、半導体層１０、ｎ＋型のエミッタ領域７０（第２のエミッタ領域）、ｐ＋型のコンタクト領域７２、ｐ型のベース領域７４（第２のベース領域）、ｐ＋型のコレクタ領域７６（第２のコレクタ領域）、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ８４（第４のトレンチ）、ゲート絶縁膜８６（第２のゲート絶縁膜）、ゲート電極８８（第２のゲート電極）、絶縁層８９を備える。
リーディングＩＧＢＴ部１１４のｎ＋型のエミッタ領域７０（第２のエミッタ領域）、ｐ＋型のコンタクト領域７２、ｐ型のベース領域７４（第２のベース領域）、ｐ＋型のコレクタ領域７６（第２のコレクタ領域）、トレンチ８４（第４のトレンチ）、ゲート絶縁膜８６（第２のゲート絶縁膜）、ゲート電極８８（第２のゲート電極）、絶縁層８９は、セルＩＧＢＴ部１１３のｎ＋型のエミッタ領域３０（第１のエミッタ領域）、ｐ＋型のコンタクト領域３２、ｐ型のベース領域３４（第１のベース領域）、ｐ＋型のコレクタ領域３６（第１のコレクタ領域）、トレンチ４４（第３のトレンチ）、ゲート絶縁膜４６（第１のゲート絶縁膜）、ゲート電極４８（第１のゲート電極）、絶縁層４９と同様の構成及び機能を有する。
図１３は、第３の実施形態の半導体装置の模式平面図である。図１３は、セルダイオード部１１１のｎ＋型のカソード領域１６（第１のカソード領域）、リーディングダイオード部１１２のｎ＋型のカソード領域５６（第２のカソード領域）、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６（第１のコレクタ領域）、リーディングＩＧＢＴ部１１４のｐ＋型のコレクタ領域７６（第２のコレクタ領域）のレイアウトパターンを示す図である。
セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６が、セルダイオード部１１１に伸長している。セルダイオード部１１１にもｐ＋型のコレクタ領域３６が存在する。
また、セルダイオード部１１１のｎ＋型のカソード領域１６が、セルＩＧＢＴ部１１３に伸長している。セルＩＧＢＴ部１１３にもｎ＋型のカソード領域１６が存在する。
ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、第１の方向に交互に配置される。ｎ＋型のカソード領域１６とｐ＋型のコレクタ領域３６は、物理的に接続されている。
ｐ＋型のコレクタ領域７６とｐ＋型のコレクタ領域３６は物理的に接続される。ｐ＋型のコレクタ領域７６とｎ＋型のカソード領域１６は物理的に接続される。
ｐ＋型のコレクタ領域７６の第２の方向の幅（図１３中のＷ４）は、ｐ＋型のコレクタ領域３６の第１の方向の幅（図１３中のＷ３）よりも大きい。
次に、第３の実施形態の作用及び効果について説明する。
例えば、第２の実施形態のＲＣ−ＩＧＢＴがオン動作する場合には、第１の共通電極２０に対し、第２の共通電極２２に相対的に正電圧が印加される。また、ゲート電極４８には、ベース領域３４にチャネル領域が形成されるように正のゲート電圧が印加される。
第２の実施形態のＲＣ−ＩＧＢＴでは、セルＩＧＢＴ部１１３がオン動作をする際に、第１の共通電極２０から、セルＩＧＢＴ部１１３のエミッタ領域３０、ベース領域３４、ドリフト領域１８、カソード領域１６を経由して第２の共通電極２２に至る電子のパスが形成される。したがって、セルＩＧＢＴ部１１３の電子が、第２の共通電極２２から排出される。よって、セルＩＧＢＴ部１１３のキャリア濃度が上昇せず、セルＩＧＢＴ部１１３のＩＧＢＴの電流の立ち上がりが抑制され、スナップバックが生じる。
セルＩＧＢＴ部１１３で、スナップバックが生じると、例えば、複数のＲＣ−ＩＧＢＴを並列接続している場合に、それぞれのＲＣ−ＩＧＢＴを流れる電流のアンバランスが生じ得る。電流のアンバランスが生じると、特定のＲＣ−ＩＧＢＴに過剰な電流が流れて、特定のＲＣ−ＩＧＢＴが破壊するおそれがある。
第３の実施形態のＲＣ−ＩＧＢＴでは、第２の実施形態のＲＣ−ＩＧＢＴに対し、リーディングＩＧＢＴ部１１４を新たに設ける。リーディングＩＧＢＴ部１１４のｐ＋型のコレクタ領域７６の第２の方向の幅（図１３中のＷ４）は、セルＩＧＢＴ部１１３のｐ＋型のコレクタ領域３６の第１の方向の幅（図１３中のＷ３）よりも大きい。リーディングＩＧＢＴ部１１４は、ｎ＋型のカソード領域１６からの距離が遠いｐ＋型のコレクタ領域７６を有する領域を備えている。
リーディングＩＧＢＴ部１１４のカソード領域１６からの距離が遠いｐ＋型のコレクタ領域７６を有する領域では、ＩＧＢＴがオン動作する際に、第２の共通電極２２からの電子の排出が抑制される。したがって、リーディングＩＧＢＴ部１１４のＩＧＢＴのスナップバックが抑制される。
リーディングＩＧＢＴ部１１４のＩＧＢＴがオン動作し、電流が急速に流れるようになると、リーディングＩＧＢＴ部１１４にｐ＋型のコレクタ領域３６で接続されるセルＩＧＢＴ部１１３にキャリアが供給される。これにより、セルＩＧＢＴ部１１３のＩＧＢＴもオン動作し電流が急速に立ち上がることになる。したがって、セルＩＧＢＴ部１１３のＩＧＢＴのスナップバックも抑制される。
リーディングＩＧＢＴ部１１４のｐ＋型のコレクタ領域７６の第２の方向の幅（図１３中のＷ４）は、６００μｍ以上であることが好ましい。ｐ＋型のコレクタ領域７６が、ｎ＋型のカソード領域１６から６００μｍ以上離れると、ＩＧＢＴのスナップバックが十分に抑制されることが、デバイスシュミレーションの結果から明らかになっている。
第３の実施形態によれば、第１の実施形態同様、逆導通モードの場合のダイオードのスナップバックが抑制されたＲＣ−ＩＧＢＴが実現できる。また、第２の実施形態同様、オン動作時のオン電流が増加したＲＣ−ＩＧＢＴが実現できる。更に、ＩＧＢＴのスナップバックが抑制されたＲＣ−ＩＧＢＴが実現できる。
以上、実施形態では、半導体層１０がシリコンである場合を例に説明したが、半導体層１０は、ＳｉＣ、ＧａＮ系半導体など、その他の半導体であってもかまわない。
また、実施形態では、第１導電型がｐ型、第２導電型がｎ型の場合を例に説明したが、第１導電型をｎ型、第２導電型をｐ型とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体層
１２ ｐ型のアノード領域（第１のアノード領域）
１６ ｎ＋型のカソード領域（第１のカソード領域）
１８ ｎ−型のドリフト領域
２４ トレンチ（第１のトレンチ）
２６ トレンチ絶縁膜（第１のトレンチ絶縁膜）
２８ トレンチ電極（第１のトレンチ電極）
３０ ｎ＋型のエミッタ領域（第１のエミッタ領域）
３４ ｐ型のベース領域（第１のベース領域）
３６ ｐ＋型のコレクタ領域（第１のコレクタ領域）
４４ トレンチ（第３のトレンチ）
４６ ゲート絶縁膜（第１のゲート絶縁膜）
４８ ゲート電極（第１のゲート電極）
５２ ｐ型のアノード領域（第２のアノード領域）
５６ ｎ＋型のカソード領域（第２のカソード領域）
６４ トレンチ（第２のトレンチ）
６６ トレンチ絶縁膜（第２のトレンチ絶縁膜）
６８ トレンチ電極（第２のトレンチ電極）
７０ ｎ＋型のエミッタ領域（第２のエミッタ領域）
７４ ｐ型のベース領域（第２のベース領域）
７６ ｐ＋型のコレクタ領域（第２のコレクタ領域）
８４ トレンチ（第４のトレンチ）
８６ ゲート絶縁膜（第２のゲート絶縁膜）
８８ ゲート電極（第２のゲート電極）
１００ ＲＣ−ＩＧＢＴ（半導体装置）
１１１ セルダイオード部（第１のダイオード部）
１１２ リーディングダイオード部（第２のダイオード部）
１１３ セルＩＧＢＴ部（第１のＩＧＢＴ部）
１１４ リーディングＩＧＢＴ部（第２のＩＧＢＴ部）

Claims (11)

  1. 第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、
    前記第１のアノード領域と前記第２の面との間に設けられた第２導電型の第１のカソード領域と、
    前記第１のアノード領域と前記第１のカソード領域との間に設けられ、前記第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、
    前記半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、
    前記第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、
    前記第１のトレンチの中であって、前記第１のトレンチ絶縁膜の上に設けられ、前記第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、
    前記半導体層の中に設けられた第１導電型の第２のアノード領域と、
    前記第２のアノード領域と前記第２の面との間に設けられた第２導電型の第２のカソード領域と、
    前記第２のアノード領域と前記第２のカソード領域との間に設けられた前記ドリフト領域と、
    前記半導体層の中に設けられて前記第１の方向に伸長する第２のトレンチと、
    前記第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、の中であって、前記第２のトレンチ絶縁膜の上に設けられ、前記第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、
    前記第１の方向の幅が、前記第１のダイオード部の前記第１の方向に直交する第２の方向の幅よりも大きく、
    前記第１のダイオード部の前記第１の方向に隣り合って設けられた第２のダイオード部と、
    前記半導体層の中に設けられた第２導電型の第１のエミッタ領域と、
    前記第１のエミッタ領域と前記第２の面との間に設けられた第１導電型の第１のコレクタ領域と、
    前記第１のエミッタ領域と前記第１のコレクタ領域との間に設けられた前記ドリフト領域と、
    前記第１のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第１のベース領域と、
    前記半導体層の中に設けられて前記第１の方向に伸長する第３のトレンチと、
    前記第３のトレンチの中に設けられた第１のゲート絶縁膜と、
    前記第３のトレンチの中であって、前記第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、
    前記第１のダイオード部の前記第２の方向に隣り合って設けられ、前記第２のダイオード部の前記第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、
    を備える半導体装置。
  2. 前記第２のダイオード部の前記第１の方向の幅が６０μｍ以上である請求項１記載の半導体装置。
  3. 前記第１のトレンチと前記第２のトレンチは連続している請求項１又は請求項２記載の半導体装置。
  4. 前記第２のトレンチと前記第３のトレンチは離間している請求項１又は請求項２記載の半導体装置。
  5. 前記第１のコレクタ領域が前記第１のダイオード部に設けられた請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記第１のカソード領域が前記第１のＩＧＢＴ部に設けられた請求項５記載の半導体装置。
  7. 前記第１のコレクタ領域と前記第１のカソード領域とが前記第１の方向に交互に配置され、前記第１のコレクタ領域と前記第１のカソード領域が接続されている請求項６記載の半導体装置。
  8. 第２のＩＧＢＴ部を更に、備え、
    前記第２のＩＧＢＴ部は、
    前記第１のダイオード部及び前記第２のダイオード部の前記第２の方向に隣り合って設けられ、
    前記半導体層の中に設けられた第２導電型の第２のエミッタ領域と、
    前記第２のエミッタ領域と前記第２の面との間に設けられた第１導電型の第２のコレクタ領域と、
    前記第２のエミッタ領域と前記第２のコレクタ領域との間に設けられた前記ドリフト領域と、
    前記第２のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第２のベース領域と、
    前記半導体層の中に設けられて前記第１の方向に伸長する第４のトレンチと、
    前記第４のトレンチの中に設けられた第２のゲート絶縁膜と、
    前記第４のトレンチの中であって、前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
    前記第２のコレクタ領域と前記第１のコレクタ領域が接続され、
    前記第２のコレクタ領域の前記第２の方向の幅が前記第１のコレクタ領域の前記第１の方向の幅よりも大きい請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 前記第２のコレクタ領域の前記第２の方向の幅が６００μｍ以上である請求項８記載の半導体装置。
  10. 前記半導体層は単結晶シリコンである請求項１乃至請求項９いずれか一項記載の半導体装置。
  11. 前記第１導電型はｐ型であり、前記第２導電型はｎ型である請求項１乃至請求項１０いずれか一項記載の半導体装置。
JP2017176263A 2017-09-14 2017-09-14 半導体装置 Active JP6736531B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017176263A JP6736531B2 (ja) 2017-09-14 2017-09-14 半導体装置
CN201810181594.9A CN109509789B (zh) 2017-09-14 2018-03-06 半导体装置
US15/912,600 US10418470B2 (en) 2017-09-14 2018-03-06 Semiconductor device having IGBT portion and diode portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017176263A JP6736531B2 (ja) 2017-09-14 2017-09-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2019054070A true JP2019054070A (ja) 2019-04-04
JP2019054070A5 JP2019054070A5 (ja) 2019-09-19
JP6736531B2 JP6736531B2 (ja) 2020-08-05

Family

ID=65631494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017176263A Active JP6736531B2 (ja) 2017-09-14 2017-09-14 半導体装置

Country Status (3)

Country Link
US (1) US10418470B2 (ja)
JP (1) JP6736531B2 (ja)
CN (1) CN109509789B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181918A (ja) * 2019-04-26 2020-11-05 三菱電機株式会社 半導体装置
US11824056B2 (en) 2021-01-29 2023-11-21 Kabushiki Kaisha Toshiba Trench gate IGBT with carrier trap under the control electrode
US12513926B2 (en) 2021-07-01 2025-12-30 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor module

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3748851B1 (en) * 2019-06-07 2023-03-15 Infineon Technologies AG Semiconductor device and semiconductor arrangement comprising semiconductor devices
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019135545A1 (de) * 2019-12-20 2021-06-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
CN111211167B (zh) * 2020-01-09 2022-04-01 杭州电子科技大学 一种消除负阻效应的rc-igbt器件结构
JP7198236B2 (ja) * 2020-03-13 2022-12-28 株式会社東芝 半導体装置
CN114975577B (zh) * 2021-02-19 2025-07-29 苏州东微半导体股份有限公司 半导体器件
JP7770122B2 (ja) * 2021-07-05 2025-11-14 三菱電機株式会社 半導体装置
JP7803811B2 (ja) * 2022-08-10 2026-01-21 株式会社東芝 半導体パッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2010135646A (ja) * 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
JP2014220519A (ja) * 2010-07-01 2014-11-20 株式会社デンソー 半導体装置
JP2017022381A (ja) * 2015-07-14 2017-01-26 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539176B2 (ja) 1973-08-28 1978-04-04
JP3973832B2 (ja) * 2000-11-10 2007-09-12 株式会社東芝 圧接型半導体装置
DE10122364B4 (de) * 2001-05-09 2006-10-19 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
US20100117117A1 (en) * 2008-11-10 2010-05-13 Infineon Technologies Ag Vertical IGBT Device
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5432750B2 (ja) * 2010-02-01 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP6022774B2 (ja) 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
US8866222B2 (en) * 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
JP2014075582A (ja) 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
JP5987990B2 (ja) * 2013-08-15 2016-09-07 富士電機株式会社 半導体装置
DE112013007576B4 (de) * 2013-11-05 2022-02-03 Denso Corporation Halbleitereinrichtung
JP2016167539A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体装置
DE102015104723B4 (de) * 2015-03-27 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP6652515B2 (ja) * 2017-02-09 2020-02-26 株式会社東芝 半導体装置
US10439038B2 (en) * 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP2018160594A (ja) * 2017-03-23 2018-10-11 株式会社東芝 半導体装置
JP2018182254A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10026728B1 (en) * 2017-04-26 2018-07-17 Semiconductor Components Industries, Llc Semiconductor device having biasing structure for self-isolating buried layer and method therefor
JP7143575B2 (ja) * 2017-07-18 2022-09-29 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2010135646A (ja) * 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
JP2014220519A (ja) * 2010-07-01 2014-11-20 株式会社デンソー 半導体装置
JP2017022381A (ja) * 2015-07-14 2017-01-26 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181918A (ja) * 2019-04-26 2020-11-05 三菱電機株式会社 半導体装置
US11824056B2 (en) 2021-01-29 2023-11-21 Kabushiki Kaisha Toshiba Trench gate IGBT with carrier trap under the control electrode
US12513926B2 (en) 2021-07-01 2025-12-30 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor module

Also Published As

Publication number Publication date
US20190081162A1 (en) 2019-03-14
CN109509789B (zh) 2021-08-17
JP6736531B2 (ja) 2020-08-05
US10418470B2 (en) 2019-09-17
CN109509789A (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
JP6736531B2 (ja) 半導体装置
JP6896673B2 (ja) 半導体装置
JP6158058B2 (ja) 半導体装置
US9478647B2 (en) Semiconductor device
US8604544B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
US11217580B2 (en) Semiconductor device including insulated gate bipolar transistor element and freewheeling diode element
CN110462838B (zh) 半导体装置
JP6222702B2 (ja) 半導体装置
CN105706238A (zh) 半导体装置
JP5480084B2 (ja) 半導体装置
JP6441192B2 (ja) 半導体装置
JP2019169575A (ja) 半導体装置
JP2016115763A (ja) 逆導通ｉｇｂｔ
JP2010135646A (ja) 半導体装置
CN106549035A (zh) 半导体装置
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
JP7581472B2 (ja) 半導体装置
JP2021150544A (ja) 半導体装置及び半導体回路
JP2017168638A (ja) 半導体装置
JP6588774B2 (ja) 半導体装置
JP2016149429A (ja) 逆導通ｉｇｂｔ
CN114823884A (zh) 半导体装置
JP2008027945A (ja) トレンチ型絶縁ゲートバイポーラトランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R150 Certificate of patent or registration of utility model

Ref document number: 6736531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150