JP2019054069A

JP2019054069A - 半導体装置

Info

Publication number: JP2019054069A
Application number: JP2017176262A
Authority: JP
Inventors: 達郎刀禰館; Tatsuro Tonedachi
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2017-09-14
Filing date: 2017-09-14
Publication date: 2019-04-04
Also published as: US20220077022A1; CN109509742A; US20190080979A1

Abstract

【課題】放熱性の向上を可能とする半導体装置を提供する。【解決手段】実施形態の半導体装置は、半導体チップと、金属板と、半導体チップと金属板との間に設けられ、第１の金属層と、第２の金属層と、第１の金属層と第２の金属層との間の絶縁層を有し、第２の金属層が、第１の膜厚を有する第１の領域と、第２の膜厚を有する第２の領域と、第１の膜厚及び第２の膜厚よりも厚い第３の膜厚を有する第３の領域を有し、第３の領域は第１の領域と第２の領域との間に位置する絶縁基板と、第２の金属層と金属板との間に設けられたはんだ層と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。

パワー半導体モジュールでは、例えば、金属ベース板の上に、絶縁基板を間に挟んでパワー半導体チップが実装される。パワー半導体チップは、例えば、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）、又は、ダイオードである。

パワー半導体チップは、高電圧で高電流を流すため、発熱量が大きい。パワー半導体モジュールの放熱性が低いと、パワー半導体チップの発熱に起因して、ボンディングワイヤのオープン不良等の信頼性不良が生じる。このため、パワー半導体モジュールでは、放熱性を向上させることが要求される。

特開２０１３−１６５２５号公報

本発明が解決しようとする課題は、放熱性の向上を可能とする半導体装置を提供することにある。

本発明の一態様の半導体装置は、半導体チップと、金属板と、前記半導体チップと前記金属板との間に設けられ、第１の金属層と、第２の金属層と、前記第１の金属層と前記第２の金属層との間の絶縁層を有し、前記第２の金属層が、第１の膜厚を有する第１の領域と、第２の膜厚を有する第２の領域と、前記第１の膜厚及び前記第２の膜厚よりも厚い第３の膜厚を有する第３の領域を有し、前記第３の領域は前記第１の領域と前記第２の領域との間に位置する絶縁基板と、前記第２の金属層と前記金属板との間に設けられたはんだ層と、を備える。

実施形態の半導体装置の模式断面図。実施形態の一部の拡大模式断面図。比較形態の半導体装置の模式断面図。比較形態の半導体装置の問題点の説明図。実施形態の半導体装置の作用及び効果の説明図。

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

実施形態の半導体装置は、半導体チップと、金属板と、半導体チップと金属板との間に設けられ、第１の金属層と、第２の金属層と、第１の金属層と第２の金属層との間の絶縁層を有し、第２の金属層が、第１の膜厚を有する第１の領域と、第２の膜厚を有する第２の領域と、第１の膜厚及び第２の膜厚よりも厚い第３の膜厚を有する第３の領域を有し、第３の領域は第１の領域と第２の領域との間に位置し、第３の領域は半導体チップと金属板との間に位置する絶縁基板と、第２の金属層と金属板との間に設けられたはんだ層と、を備える。

図１は、実施形態の半導体装置の模式断面図である。図２は、実施形態の一部の拡大模式断面図である。実施形態の半導体装置は、パワー半導体モジュール１００である。

実施形態のパワー半導体モジュール１００は、ＭＯＳＦＥＴ１０（半導体チップ）、ＭＯＳＦＥＴ１２、金属ベース板１４（金属板）、絶縁回路基板１６（絶縁基板）、第１のはんだ層２０（はんだ層）、第２のはんだ層２２（接着層）、ボンディングワイヤ２４、樹脂ケース２６（枠体）、蓋２８、第１の電力端子３０、第２の電力端子３２、シリコーンゲル３４（封止剤）を備える。絶縁回路基板１６は、第１の金属層１７、第２の金属層１８、セラミック層１９（絶縁層）を有する。第２の金属層１８は、第１の凹領域１８ａ（第１の領域）、第２の凹領域１８ｂ（第２の領域）、凸領域１８ｃ（第３の領域）を有する。

ＭＯＳＦＥＴ１０、及び、ＭＯＳＦＥＴ１２は、絶縁回路基板１６の上に設けられる。ＭＯＳＦＥＴ１０、及び、ＭＯＳＦＥＴ１２は、高耐圧のパワーＭＯＳＦＥＴである。ＭＯＳＦＥＴ１０及び、ＭＯＳＦＥＴ１２は、第２のはんだ層２２によって第１の金属層１７に固定される。ＭＯＳＦＥＴ１０、及び、ＭＯＳＦＥＴ１２は、例えば、シリコン、又は、炭化珪素を用いた縦型ＭＯＳＦＥＴである。

ＭＯＳＦＥＴ１０、及び、ＭＯＳＦＥＴ１２は、はんだに代えて、例えば、銀ペーストを用いた焼結接合により、第１の金属層１７に固定されても構わない。

金属ベース板１４は、例えば、銅を含む。金属ベース板１４は、例えば、純銅又は銅合金である。金属ベース板１４は、アルミニウムであっても構わない。

例えば、パワー半導体モジュール１００を製品に実装する際、金属ベース板１４の裏面には、図示しない放熱板が接続される。例えば、パワー半導体モジュール１００の四方と放熱板をネジ止めすることにより、金属ベース板１４と放熱板は固定される。金属ベース板１４と放熱板との間には、例えば、サーマルグリースが挟まれる。

金属ベース板１４は、例えば、絶縁回路基板１６に対向する面の反対の面が、凸形状となるように湾曲している。言い換えれば、金属ベース板１４の裏面は、端部に対し中央部が突出するような反り形状を有する。

絶縁回路基板１６は、ＭＯＳＦＥＴ１０と金属ベース板１４との間、及び、ＭＯＳＦＥＴ１２と金属ベース板１４との間に設けられる。絶縁回路基板１６は、ＭＯＳＦＥＴ１０と金属ベース板１４との間、及び、ＭＯＳＦＥＴ１２と金属ベース板１４との間の電気的絶縁を確保する機能を有する。金属ベース板１４と絶縁回路基板１６との間には、第１のはんだ層２０が設けられる。

絶縁回路基板１６は、第１の金属層１７、第２の金属層１８、セラミック層１９（絶縁層）を有する。第１の金属層１７、及び、第２の金属層１８は、例えば、銅を含む。第１の金属層１７、及び、第２の金属層１８は、例えば、純銅である。セラミック層１９は、例えば、酸化アルミニウム、窒化シリコン、又は、窒化アルミニウムである

第２の金属層１８は、第１の凹領域１８ａ、第２の凹領域１８ｂ、凸領域１８ｃ（第３の領域）を有する。凸領域１８ｃは、第１の凹領域１８ａと第２の凹領域１８ｂとの間に位置する。

第１の凹領域１８ａは第１の膜厚（図２中のｔ１）を有する。第２の凹領域１８ｂは第２の膜厚（図２中のｔ２）を有する。凸領域１８ｃは第３の膜厚（図２中のｔ３）を有する。第３の膜厚ｔ３は、第１の膜厚ｔ１及び第２の膜厚ｔ２よりも厚い。第１の膜厚ｔ１及び第２の膜厚ｔ２は、第３の膜厚ｔ３の０．４倍以上０．９倍以下である。

第１の膜厚ｔ１、第２の膜厚ｔ２、及び、第３の膜厚ｔ３の膜厚の関係は、例えば、顕微鏡写真の画像上で、それぞれの膜厚を比較することで、判定することが可能である。

第１の膜厚ｔ１及び第２の膜厚ｔ２は、例えば、０．１６ｍｍ以上０．７６ｍｍ以下である。また、第３の膜厚ｔ３は、例えば、０．４ｍｍ以上０．８ｍｍ以下である。

凸領域１８ｃは、ＭＯＳＦＥＴ１０と金属ベース板１４との間、及び、ＭＯＳＦＥＴ１２と金属ベース板１４との間に位置する。凸領域１８ｃは、ＭＯＳＦＥＴ１０の直下に位置する。また、凸領域１８ｃは、ＭＯＳＦＥＴ１２の直下に位置する。

ＭＯＳＦＥＴ１０の第１の端部（図２中のＥ１）と、第１の凹領域１８ａと凸領域１８ｃの境界部とを仮想的に結ぶ第１の線分（図２中のＬ１）と、第２の金属層１８とセラミック層１９との界面（図２中のＩ）との間の角度（図２中のθ１）は、例えば、４５度以下である。また、ＭＯＳＦＥＴ１０の第２の端部（図２中のＥ２）と、第２の凹領域１８ｂと凸領域１８ｃの境界部とを仮想的に結ぶ第２の線分（図２中のＬ２）と、第２の金属層１８とセラミック層１９との界面（図２中のＩ）との間の角度（図２中のθ２）は、例えば、４５度以下である。

第１の凹領域１８ａ、第２の凹領域１８ｂ、凸領域１８ｃは、例えば、平板形状の金属層をエッチング加工することにより形成することが可能である。

第１のはんだ層２０は、第２の金属層１８と金属ベース板１４との間に設けられる。第１のはんだ層２０は、金属ベース板１４に絶縁回路基板１６を固定する。第１のはんだ層２０の主成分は、例えば、スズ（Ｓｎ）−鉛（Ｐｂ）合金、スズ（Ｓｎ）−銀（Ａｇ）合金、スズ（Ｓｎ）−ビスマス（Ｂｉ）合金、スズ（Ｓｎ）−銅（Ｃｕ）合金、又は、スズ（Ｓｎ）−インジウム（Ｉｎ）合金である。また、例えば、アンチモン（Ｓｂ）を含むスズ（Ｓｎ）−アンチモン（Ｓｂ）合金である。

樹脂ケース２６は、絶縁回路基板１６の周囲を囲んで設けられる。樹脂ケース２６の上には樹脂の蓋２８が設けられる。蓋２８は、金属ベース板１４との間に絶縁回路基板１６を挟む。

また、パワー半導体モジュール１００の内部には、封止材としてシリコーンゲル３４が充填されている。樹脂ケース２６、金属ベース板１４、蓋２８、及び、シリコーンゲル３４は、半導体モジュール１００内の部材を保護又は絶縁する機能を有する。

樹脂ケース２６の上部には、第１の電力端子３０、及び、第２の電力端子３２が設けられる。樹脂ケース２６の上部に、例えば、図示しないＡＣ出力端子、及び、ゲート端子が設けられる。第１の電力端子３０、及び、第２の電力端子３２により、パワー半導体モジュール１００と外部との電気的接続が行われる。

第１の電力端子３０は、ボンディングワイヤ２４を用いて、第１の金属層１７に電気的に接続される。ＭＯＳＦＥＴ１０は、ボンディングワイヤ２４を用いて、第１の金属層１７に電気的に接続されるＭＯＳＦＥＴ１２は、ボンディングワイヤ２４を用いて、第１の金属層１７に電気的に接続される。第１の金属層１７は、ボンディングワイヤ２４を用いて、第２の電力端子３２に電気的に接続される。ボンディングワイヤ２４は、例えば、アルミワイヤである。

次に、実施形態の半導体装置の作用及び効果について説明する。

図３は、比較形態の半導体装置の模式断面図である。比較形態の半導体装置は、パワー半導体モジュール９００である。

比較形態のパワー半導体モジュール９００は、絶縁回路基板１６の第２の金属層１８に、凸領域１８ｃが設けられない点で実施形態のパワー半導体モジュール１００と異なっている。すなわち、パワー半導体モジュール９００の第２の金属層１８は平板形状である。

図４は、比較形態の半導体装置の問題点の説明図である。図４は、パワー半導体モジュール９００の一部、及び、放熱板を図示している。

パワー半導体モジュール９００を製品に実装する際、金属ベース板１４の裏面には、放熱板４０が接続される。例えば、パワー半導体モジュール９００の四方と放熱板４０をネジ止めして、金属ベース板１４を押さえつけることにより、金属ベース板１４と放熱板４０は密着して固定される。金属ベース板１４と放熱板４０との間には、例えば、図示しないサーマルグリースが挟まれる。

金属ベース板１４の裏面は、端部に対し中央部が突出するような反り形状を有する。金属ベース板１４の表面は、端部に対し中央部が窪むような反り形状を有する。金属ベース板１４の反り量（図４中のΔ）は、例えば、０ｍｍ以上１ｍｍ以下である。また、例えば、０ｍｍより大きく１ｍｍ以下である。また、例えば、０．１ｍｍより大きく１ｍｍ以下である。なお、図４では、説明のために、反り量を強調して図示している。

仮に、金属ベース板１４の裏面が反り形状を有しない場合、ネジ止めの際に、金属ベース板１４の裏面の中央部と放熱板４０の表面との間に隙間ができるおそれがある。そして、その隙間に熱伝導率の低いサーマルグリースが溜ったり、熱伝導率の低い空隙が出来たりして、熱抵抗が上がり放熱性が低下するおそれがある。

金属ベース板１４が反り形状を有する場合、絶縁回路基板１６の中央部と金属ベース板１４の間の、第１のはんだ層２０の厚さが、絶縁回路基板１６の端部と金属ベース板１４の間の厚さと比較して厚くなる。はんだの熱伝導率は、例えば、第２の金属層１８や金属ベース板１４の熱伝導率と比較して格段に低い。また、はんだが厚くなると、はんだよりも更に熱伝導率の低いボイドの発生確率が高くなる。

したがって、第１のはんだ層２０の厚さが厚くなると熱抵抗が上がり、放熱性が低下するため好ましくない。特に、発熱量の大きいＭＯＳＦＥＴ１０の直下、及び、ＭＯＳＦＥＴ１２の直下の第１のはんだ層２０の厚さが厚くなることは好ましくない。

図５は、実施形態の半導体装置の作用及び効果の説明図である。図５は、パワー半導体モジュール１００の一部、及び、放熱板を図示している。

実施形態では、パワー半導体モジュール１００の第２の金属層１８に、凸領域１８ｃが設けられる。凸領域１８ｃは、発熱量の大きいＭＯＳＦＥＴ１０の直下、及び、ＭＯＳＦＥＴ１２の直下に設けられる。凸領域１８ｃが設けられることで、比較形態に比べ、ＭＯＳＦＥＴ１０の下の第１のはんだ層２０の厚さ、及び、ＭＯＳＦＥＴ１２の下の第１のはんだ層２０の厚さが薄くなる。したがって、比較形態に比べて熱抵抗が下がり、放熱性が向上する。

第１の凹領域１８ａの第１の膜厚ｔ１、及び、第２の凹領域１８ｂの第２の膜厚ｔ２は、凸領域１８ｃの第３の膜厚ｔ３の０．４倍以上０．９倍以下であることが好ましい。上記範囲を下回ると、加工が困難になるおそれがある。また、上記範囲を下回ると、第１の凹領域１８ａと凸領域１８ｃとの境界部、第２の凹領域１８ｂと凸領域１８ｃとの境界部で、第１のはんだ層２０のはんだ量の変化が大きくなり、クラック発生の要因となるおそれがある。また、上記範囲を下回ると、第１のはんだ層２０との間の合金形成が不十分となり、絶縁回路基板１６と金属ベース板１４との接着性が低下するおそれがある。また、上記範囲を上回ると、第１のはんだ層２０の厚さが厚くなりすぎ、放熱性の向上が不十分となるおそれがある。

ＭＯＳＦＥＴ１０の第１の端部（図２中のＥ１）と、第１の凹領域１８ａと凸領域１８ｃの境界部とを仮想的に結ぶ第１の線分（図２中のＬ１）と、第２の金属層１８とセラミック層１９との界面（図２中のＩ）との間の角度（図２中のθ１）は、例えば、４５度以下であることが好ましい。また、ＭＯＳＦＥＴ１０の第２の端部（図２中のＥ２）と、第２の凹領域１８ｂと凸領域１８ｃとの境界部とを仮想的に結ぶ第２の線分（図２中のＬ２）と、第２の金属層１８とセラミック層１９との界面（図２中のＩ）との間の角度（図２中のθ２）は、例えば、４５度以下であることが好ましい。

上記構成により、ＭＯＳＦＥＴ１０の下で、第１のはんだ層２０の厚さが薄い領域が広がり、放熱性を向上させることが可能である。

第１のはんだ層２０の主成分が、アンチモン（Ｓｂ）を含むスズ（Ｓｎ）−アンチモン（Ｓｂ）合金である場合に、実施形態は特に有効に作用する。スズ（Ｓｎ）−アンチモン（Ｓｂ）合金は、高い耐熱性を備える一方、熱伝導率が比較的低い。実施形態のパワー半導体モジュール１００の第１のはんだ層２０に、スズ（Ｓｎ）−アンチモン（Ｓｂ）合金を適用することで、高い耐熱性と高い放熱性を両立させることが可能となる。

以上、実施形態の半導体モジュール１００によれば、半導体チップ直下の絶縁回路基板１６と金属ベース板１４との間の第１のはんだ層２０の厚さを薄くすることが可能となる。したがって、半導体モジュール１００の放熱性の向上が可能となる。

実施形態では、半導体チップとしてＭＯＳＦＥＴを例に説明したが、半導体チップは、ＩＧＢＴであっても、ダイオードであっても構わない。また、例えば、ＭＯＳＦＥＴとダイオード、あるいは、ＩＧＢＴとダイオードの組み合わせであっても構わない。

また、１枚の絶縁回路基板１６の上に実装される半導体チップの数は、２個に限定されず、１個であっても、３個以上であっても構わない。また、半導体モジュール１００には、２枚以上の絶縁回路基板１６が含まれていても構わない。

実施形態では、封止材としてシリコーンゲル３４を用いる場合を例に説明したが、シリコーンゲル３４に代えて、例えば、エポキシ樹脂など、その他の樹脂材料を用いることも可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ＭＯＳＦＥＴ（半導体チップ）
１４金属ベース板（金属板）
１６絶縁回路基板（絶縁基板）
１７第１の金属層
１８第２の金属層
１８ａ第１の凹領域（第１の領域）
１８ｂ第２の凹領域（第２の領域）
１８ｃ凸領域（第３の領域）
２０第１のはんだ層（はんだ層）
２２第２のはんだ層（接着層）
１９セラミック層（絶縁層）
２６樹脂ケース（枠体）
２８蓋
３４シリコーンゲル（封止剤）
１００パワー半導体モジュール
Ｅ１第１の端部
Ｅ２第２の端部
Ｉ界面
Ｌ１第１の線分
Ｌ２第２の線分

Claims

半導体チップと、
金属板と、
前記半導体チップと前記金属板との間に設けられ、第１の金属層と、第２の金属層と、前記第１の金属層と前記第２の金属層との間の絶縁層を有し、前記第２の金属層が、第１の膜厚を有する第１の領域と、第２の膜厚を有する第２の領域と、前記第１の膜厚及び前記第２の膜厚よりも厚い第３の膜厚を有する第３の領域を有し、前記第３の領域は前記第１の領域と前記第２の領域との間に位置する絶縁基板と、
前記第２の金属層と前記金属板との間に設けられたはんだ層と、
を備える半導体装置。
前記第１の膜厚及び前記第２の膜厚は、前記第３の膜厚の０．４倍以上０．９倍以下である請求項１記載の半導体装置。
前記半導体チップの第１の端部と、前記第１の領域と前記第３の領域との境界部とを仮想的に結ぶ第１の線分と、前記第２の金属層と前記絶縁層との界面との間の角度が４５度以下であり、
前記半導体チップの第２の端部と、前記第１の領域と前記第３の領域との境界部とを仮想的に結ぶ第２の線分と、前記第２の金属層と前記絶縁層との界面との間の角度が４５度以下である請求項１又は請求項２記載の半導体装置。
前記金属板は、前記絶縁基板に対向する面の反対の面が凸形状となるよう湾曲している請求項１ないし請求項３いずれか一項記載の半導体装置。
前記半導体チップと前記第１の金属層との間に設けられた接着層を、更に備える請求項１ないし請求項４いずれか一項記載の半導体装置。
前記絶縁層は、酸化アルミニウム、窒化シリコン、又は、窒化アルミニウムである請求項１ないし請求項５いずれか一項記載の半導体装置。
前記金属板は、銅（Ｃｕ）を含む請求項１ないし請求項６いずれか一項記載の半導体装置。
前記第１の金属層、及び、前記第２の金属層は銅（Ｃｕ）を含む請求項１ないし請求項７いずれか一項記載の半導体装置。
前記はんだ層がアンチモン（Ｓｂ）を含む請求項１ないし請求項８いずれか一項記載の半導体装置。
前記絶縁基板の周囲を囲む枠体と、前記金属板との間に前記絶縁基板を挟む蓋と、前記絶縁基板と前記枠体との間、及び、前記絶縁基板と前記蓋との間に設けられた封止材を、更に備える請求項１ないし請求項９いずれか一項記載の半導体装置。