JP2019040897A - 固体撮像素子及び電子機器 - Google Patents

Abstract

【課題】画素の微細化を可能にしつつ、検出感度を向上させることが可能な、固体撮像素子及び電子機器を提供する。【解決手段】マトリックス状に区画された画素アレイ部を有する基板と、複数の前記区画のそれぞれに設けられた、複数の通常画素と、複数の位相差検出画素と、当該位相差検出画素に隣接する複数の隣接画素と、を備え、前記通常画素と、前記位相差検出画素と、前記隣接画素とは、それぞれ、光電変換膜と、当該光電変換膜を前記光電変換膜の厚み方向の沿って挟む込む上部電極及び下部電極とを有し、前記隣接画素においては、前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画にまで跨って設けられている、固体撮像素子を提供する。【選択図】図３

Description

本開示は、固体撮像素子及び電子機器に関する。

近年、撮像装置においては、オートフォーカス機能として、光の入射角に対して非対称性を持った感度を有する一対の位相差検出画素を用いて位相差を検出する手法が採用されている。このような例としては、下記の特許文献１に開示されている固体撮像素子を挙げることができる。詳細には、下記特許文献１においては、遮光膜を一部分に設けることにより、光の入射角に対して非対称性を持った感度を有する位相差検出画素を実現している。もしくは、下記特許文献１においては、下部電極の形状を、画像生成用の信号を生成する通常画素の下部電極と異なる形状にすることにより、入射角に対して非対称性の感度を持つ位相差検出画素を実現している。

特開２０１５−５０３３１号公報

上記特許文献１に開示された技術においては、位相差検出画素の一部を覆うように遮光膜を設けて、光を遮っていることから、画素に入射する光を十分に利用しているとは言えない。従って、上記特許文献１に係る固体撮像素子においては、光の検出感度を向上させることに限界があった。さらに、上記特許文献１においては、下部電極の形状に応じて、位相差の検出の際に位相差検出に不要な電荷が発生する場合がある。このような場合、不要な電荷による、ノイズの発生等を避けるために、不要な電荷を排出するための機構（プラグ等）を設ける必要がある。しかしながら、排出機構を設けた場合には、当該機構を設けるために一定の広さを確保することが必要になることから、固体撮像素子の微細化に限界がある。

そこで、本開示では、上記状況を鑑みて、画素の微細化を可能にしつつ、検出感度を向上させることが可能な、新規且つ改良された固体撮像素子及び電子機器を提案する。

本開示によれば、マトリックス状に区画された画素アレイ部を有する基板と、複数の前記区画のそれぞれに設けられた、複数の通常画素と、複数の位相差検出画素と、当該位相差検出画素に隣接する複数の隣接画素と、を備え、前記通常画素と、前記位相差検出画素と、前記隣接画素とは、それぞれ、光電変換膜と、当該光電変換膜を前記光電変換膜の厚み方向の沿って挟む込む上部電極及び下部電極とを有し、前記通常画素においては、前記下部電極は、前記通常画素が設けられた前記区画ごとに隔離して設けられており、前記隣接画素においては、前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画にまで跨って設けられている、固体撮像素子が提供される。

また、本開示によれば、マトリックス状に区画された画素アレイ部を有する基板と、複数の前記区画のそれぞれに設けられた、複数の通常画素と、複数の位相差検出画素と、当該位相差検出画素に隣接する複数の隣接画素と、を備え、前記通常画素と、前記位相差検出画素と、前記隣接画素とは、それぞれ、光電変換膜と、当該光電変換膜を前記光電変換膜の厚み方向の沿って挟む込む上部電極及び下部電極とを有し、前記通常画素においては、前記下部電極は、前記通常画素が設けられた前記区画ごとに隔離して設けられており、前記隣接画素においては、前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画にまで跨って設けられている、固体撮像素子を含む、電子機器が提供される。

以上説明したように本開示によれば、画素の微細化を可能にしつつ、検出感度を向上させることが可能である。

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

本開示の実施形態に係る固体撮像素子の平面構成例を示す説明図である。 本開示の実施形態に係る通常画素の断面構成例を示す説明図である。 本開示の第１の実施形態に係る位相差検出画素及び隣接画素の断面構成例を示す説明図である。 同実施形態に係る画素アレイ部の平面構成例を示す説明図である。 同実施形態に係る一対の位相差検出画素の入射角に対する出力を示したグラフである。 同実施形態の変形例１に係る画素アレイ部の平面構成例を示す説明図である。 同実施形態の変形例２に係る画素アレイ部の平面構成例を示す説明図である。 同実施形態の変形例３に係る画素アレイ部の平面構成例を示す説明図である。 同実施形態の変形例４に係る画素アレイ部の平面構成例を示す説明図である。 本開示の第２の実施形態に係る位相差検出画素及び隣接画素の断面構成例を示す説明図である。 同実施形態に係る画素アレイ部の平面構成例を示す説明図である。 本開示の第３の実施形態に係る位相差検出画素及び隣接画素の断面構成例を示す説明図である。 同実施形態の変形例に係る位相差検出画素及び隣接画素の断面構成例を示す説明図である。 本開示の第４の実施形態を説明するための説明図（その１）である。 同実施形態を説明するための説明図（その２）である。 同実施形態を説明するための説明図（その３）である。 同実施形態を説明するための説明図（その４）である。 本開示の実施形態に係る固体撮像素子を有する撮像装置を含む電子機器の一例を示す説明図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

また、本明細書および図面において、実質的に同一または類似の機能構成を有する複数の構成要素を、同一の符号の後に異なる数字を付して区別する場合がある。ただし、実質的に同一または類似の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。また、異なる実施形態の類似する構成要素については、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、類似する構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。

また、以下の説明で参照される図面は、本開示の一実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される固体撮像素子は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。また、固体撮像素子の断面図を用いた説明においては、固体撮像素子の積層構造の上下方向は、固体撮像素子に対して入射する光が入ってくる面を上とした場合の相対方向に対応し、実際の重力加速度に従った上下方向とは異なる場合がある。

以下の説明において表現される形状は、幾何学的に定義される形状だけを意味するだけでなく、固体撮像素子の動作及び固体撮像素子の製造工程において許容される程度の違い（誤差・ひずみ）を含む形状も、当該形状に類似する形状として含むことを意味する。

さらに、以下の説明において、「電気的に接続する」とは、複数の要素の間を、直接的に、もしくは、他の要素を介して間接的に接続することを意味する。

なお、説明は以下の順序で行うものとする。
１．固体撮像素子の概略構成
２．通常画素の詳細構成
３．本発明者らが本開示に係る実施形態を創作するに至った背景
４．第１の実施形態
４．１ 固体撮像素子の詳細構成
４．２ 位相差の検出方法について
４．３ 変形例
５．第２の実施形態
６．第３の実施形態
６．１ 固体撮像素子の詳細構成
６．２ 変形例
７．第４の実施形態
８．第５の実施形態
９．まとめ
１０．補足

＜＜１．固体撮像素子の概略構成＞＞
まずは、図１を参照して、本開示の実施形態に係る固体撮像素子１の概略構成について説明する。図１は、本開示の実施形態に係る固体撮像素子１の平面構成例を示す説明図である。図１に示すように、本開示の実施形態に係る固体撮像素子１は、例えばシリコンからなる半導体基板１０上に、複数の画素１００がマトリック状に配置されている画素アレイ部３０と、当該画素アレイ部３０を取り囲むように設けられた周辺回路部とを有する。さらに、上記固体撮像素子１には、当該周辺回路部として、垂直駆動回路部３２、カラム信号処理回路部３４、水平駆動回路部３６、出力回路部３８、制御回路部４０等が含まれる。以下に、固体撮像素子１の各ブロックの詳細について説明する。

（画素アレイ部３０）
画素アレイ部３０は、先に説明したように、マトリックス状に２次元配置された複数の画素１００を有する。さらに、複数の画素１００には、画像生成用の信号を生成する通常画素１００ｘと、焦点検出用の信号を生成する１対の位相差検出画素１００ａ、１００ｂとが含まれている。言い換えると、上記画素アレイ部３０においては、複数の通常画素１００ｘの一部が、位相差検出画素１００ａ、１００ｂに置き換わることで構成されている。さらに、後述するように、本開示の実施形態においては、画素アレイ部３０には、位相差検出画素１００ａ、１００ｂに隣接する隣接画素１００ｃが含まれている。なお、ここで画素とは、光を検出し、検出結果を出力する際に、１つの結果として出力される１つのユニットを意味し、具体的は、通常画素１００ｘ、位相差検出画素１００ａ、１００ｂ等のことを意味する。

詳細には、一対の位相差検出画素１００ａと位相差検出画素１００ｂとは、光の入射角に対して感度が非対称性を持つように形成されている。このように、一対の位相差検出画素１００ａ、１００ｂにおいては、光の入射角に対して感度が互いに異なる非対称性を持っていることから、検出する像にずれが生じることとなる。そして、上記固体撮像素子１を用いた撮像装置（図示省略）においては、この像のずれ（位相差）に基づいて、デフォーカス量を算出し、撮影レンズ（図示省略）を調整（移動）することで、オートフォーカスを実現することができる。なお、一対の位相差検出画素１００ａ、１００ｂは、図１中の左右方向（水平方向）に沿って配置されていてもよく、もしくは、図１中の上下方向（垂直方向）に沿って配置されていてもよい。

各画素１００は、光電変換素子と、複数の画素トランジスタ（例えばＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ）（図示省略）を有している。詳細には、当該画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのＭＯＳトランジスタを含む。

また、各画素１００は、共有画素構造とすることもできる。このような場合、当該画素共有構造は、複数の光電変換素子と、複数の転送トランジスタと、共有される１つのフローティングディフュージョン（電荷蓄積部２４）と、共有される１つの共有トランジスタ（図示省略）とから構成される。すなわち、共有画素構造においては、複数の単位画素を構成する光電変換素子及び転送トランジスタが、１つのフローティングディフュージョン及び共有トランジスタを共有する。なお、通常画素１００ｘの詳細構造については後述する。

（垂直駆動回路部３２）
垂直駆動回路部３２は、例えばシフトレジスタによって形成され、画素駆動配線４２を選択し、選択された画素駆動配線４２に画素１００を駆動するためのパルスを供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路部３２は、画素アレイ部３０の各画素１００を行単位で順次垂直方向（図１中の上下方向）に選択走査し、各画素１００の光電変換素子の受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線４４を通して後述するカラム信号処理回路部３４に供給する。

（カラム信号処理回路部３４）
カラム信号処理回路部３４は、画素１００の列ごとに配置されており、１行分の画素１００から出力される画素信号に対して画素列ごとにノイズ除去等の信号処理を行う。例えば、カラム信号処理回路部３４は、画素固有の固定パターンノイズを除去するためにＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関２重サンプリング)およびＡＤ（Ａｎａｌｏｇ−Ｄｅｇｉｔａｌ）変換等の信号処理を行う。

（水平駆動回路部３６）
水平駆動回路部３６は、例えばシフトレジスタによって形成され、水平走査パルスを順次出力することによって、上述したカラム信号処理回路部３４の各々を順番に選択し、カラム信号処理回路部３４の各々から画素信号を水平信号線４６に出力させる。

（出力回路部３８）
出力回路部３８は、上述したカラム信号処理回路部３４の各々から水平信号線４６を通して順次に供給される画素信号に対し、信号処理を行って出力する。出力回路部３８は、例えば、バッファリング（ｂｕｆｆｅｒｉｎｇ）を行う機能部として機能してもよく、もしくは、黒レベル調整、列ばらつき補正、各種デジタル信号処理等の処理を行ってもよい。なお、バッファリングとは、画素信号のやり取りの際に、処理速度や転送速度の差を補うために、一時的に画素信号を保存することをいう。さらに、入出力端子４８は、外部装置との間で信号のやり取りを行うための端子である。

（制御回路部４０）
制御回路部４０は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１の内部情報等のデータを出力する。すなわち、制御回路部４０は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路部３２、カラム信号処理回路部３４及び水平駆動回路部３６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路部４０は、生成したクロック信号や制御信号を、垂直駆動回路部３２、カラム信号処理回路部３４及び水平駆動回路部３６等に出力する。

＜＜２．通常画素の詳細構成＞＞
次に、図２を参照して、本開示の実施形態に係る通常画素１００の断面構造における詳細構成について説明する。図２は、本開示の実施形態に係る通常画素１００ｘの断面構成例を示す説明図であって、詳細には、画素アレイ部３０の２つの通常画素１００ｘを半導体基板１０の厚み方向に沿って切断した際の断面の一部に対応する。

図２に示すように、通常画素１００ｘにおいては、例えばシリコンからなる半導体基板１０の第１の導電型（例えばＰ型）を持つ半導体領域１２に、第２の導電型（例えばＮ型）を持つ２つの半導体領域１４ａ、１４ｂが半導体基板１０の厚み方向に重ねて形成されている。このように形成された半導体領域１４ａ、１４ｂは、ＰＮ接合をなすことにより、積層された２つの光電変換素子（ＰＤ）２０２、２０４となる。例えば、半導体領域１４ａを電荷蓄積領域とするＰＤ２０２は、青色の光（例えば波長４５０ｎｍ〜４９５ｎｍ）を吸収して電荷を発生（光電変換）する光電変換素子であり、半導体領域１４ｂを電荷蓄積領域とするＰＤ２０４は、赤色の光（例えば波長６２０ｎｍ〜７５０ｎｍ）を吸収して電荷を発生する光電変換素子である。

また、半導体領域１２とは反対側に位置する半導体基板１０の領域（図２中の下側）には、配線層１６が設けられている。さらに、配線層１６には、ＰＤ２０２、２０４に蓄積された電荷の読み出しを行う複数の画素トランジスタ（図示省略）と、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって形成される複数の配線１８とが設けられている。

また、半導体基板１０には、後述する光電変換膜３００で光電変換された電荷を配線層１６に取り出すためのプラグ２０が半導体基板１０を貫通するように設けられている。当該プラグ２０の外周には、半導体領域１２との短絡を抑制するために、ＳｉＯ_２もしくはＳｉＮ等の絶縁膜２２が形成されている。また、上記プラグ２０は、配線層１６に設けられた配線１８により、半導体基板１０に設けられた第２の導電型（例えばＮ型）を持つ半導体領域に設けられたフローティングディフュージョン部（電荷蓄積部）２４と接続されてもよい。なお、当該フローティングディフュージョン部２４は、光電変換膜３００で光電変換された電荷を、一時的に保持する領域である。

図２に示すように、半導体基板１０上には、例えば、ハフニウム酸化（ＨｆＯ_２）膜とシリコン酸化膜の２層又は３層の積層膜からなる透明絶縁膜４００が設けられている。透明絶縁膜４００は、光を透過させることができることから、その下方に設けられたＰＤ２０２、２０４において、光を受光し、光電変換することができる。

透明絶縁膜４００上には、光電変換膜３００が、上部電極３０２と下部電極３０４ｘとに挟まれるような構成で設けられている。そして、光電変換膜３００と、上部電極３０２と、下部電極３０４ｘとは、ＰＤ２００を構成する。当該ＰＤ２００は、例えば、緑色の光（例えば波長４９５ｎｍ〜５７０ｎｍ）を吸収して電荷を発生（光電変換）する光電変換素子である。なお、上部電極３０２と下部電極３０４ｘとは、例えば、酸化インジウム錫（ＩＴＯ）膜、酸化インジウム亜鉛膜等の透明導電膜で形成されることができる。なお、詳細については後述するが、位相差検出画素１００ａ、１００ｂの有するＰＤ２００において、位相差を検出することとなる。また、上記光電変換膜３００の材料の詳細については後述する。

また、図２に示すように、上部電極３０２は、複数の画素１００（詳細には、通常画素１００ｘ、位相差検出画素１００ａ、１００ｂ）に共通して、互いに接続するように設けられている。一方、下部電極３０４ｘは、通常画素１００ｘ単位に分割して設けられている。また、当該下部電極３０４ｘは、透明絶縁膜４００を貫通する、タングステン、アルミニウム、銅等によって形成される配線４０２によって、上述のプラグ２０に電気的に接続されている。

図２に示すように、上部電極３０２上には、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）、炭化珪素（ＳｉＣ）等の無機膜からなる高屈折率層５００が設けられている。さらに、高屈折率層５００上には、オンチップレンズ（レンズ部）５０２が設けられている。オンチップレンズ５０２は、例えば、シリコン窒化膜（ＳｉＮ）、又は、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、若しくはシロキサン系樹脂等の樹脂系材料によって形成することができる。

以上のように、本開示の実施形態に係る固体撮像素子１の有する通常画素１００ｘは、３色の光にそれぞれ対応するＰＤ２００、２０２、２０４が積層された積層構造を持つ。すなわち、上述の固体撮像素子１は、緑色の光については半導体基板１０の上方に形成された光電変換膜３００（ＰＤ２００）で光電変換し、青色及び赤色の光については半導体基板１０内のＰＤ２０２、２０４で光電変換する縦方向分光型の固体撮像素子であるといえる。

なお、上述の光電変換膜３００は、有機材料（有機系光電変換膜）又は無機材料（無期刑光電変換膜）から形成することができる。例えば、光電変換膜３００を有機材料から形成する場合には、（ａ）Ｐ型有機半導体材料、（ｂ）Ｎ型有機半導体材料、（ｃ）Ｐ型有機半導体材料層、Ｎ型の有機半導体材料層、及び、Ｐ型有機半導体材料とＮ型有機半導体材料との混合層（バルクヘテロ構造）のうちの少なくとも２つの積層構造、（ｄ）Ｐ型有機半導体材料とＮ型有機半導体材料との混合層の４態様のいずれかを選択することができる。

詳細には、Ｐ型有機半導体材料として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。

また、Ｎ型有機半導体材料として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭ（Ｐｈｅｎｙｌ−Ｃ_６１−Ｂｕｔｙｒｉｃ Ａｃｉｄ Ｍｅｔｈｙｌ Ｅｓｔｅｒ）フラーレン化合物、フラーレン多量体等）〉、Ｐ型有機半導体よりもＨＯＭＯ（Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）及びＬＵＭＯ（Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）が深い有機半導体、透明な無機金属酸化物等を挙げることができる。より具体的には、Ｎ型有機半導体材料としては、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンズイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンズオキサゾール誘導体、ベンズオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。また、フラーレン誘導体に含まれる基等として、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。なお、有機材料から形成された光電変換膜３００の膜厚は、限定されるものではないが、例えば、１×１０^−８ｍ〜５×１０^−７ｍ、好ましくは２．５×１０^−８ｍ〜３×１０^−７ｍ、より好ましくは２．５×１０^−８ｍから２×１０^−７ｍとすることができる。また、上記説明においては、有機半導体材料をＰ型、Ｎ型に分類したが、ここでは、Ｐ型とは正孔を輸送し易いという意味であり、Ｎ型とは電子を輸送し易いという意味である。すなわち、有機半導体材料においては、無機半導体材料のように、熱励起の多数キャリアとして正孔又は電子を有しているというという解釈に限定されるものではない。

さらに詳細には、緑色の光を受光して光電変換するＰＤ２００の光電変換膜３００として機能するために、光電変換膜３００は、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を含むことができる。

また、光電変換膜３００を無機材料から形成する場合には、無機半導体材料としては、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ_２）、ＣｕＩｎＳ_２、ＣｕＡｌＳ_２、ＣｕＡｌＳｅ_２、ＣｕＧａＳ_２、ＣｕＧａＳｅ_２、ＡｇＡｌＳ_２、ＡｇＡｌＳｅ_２、ＡｇＩｎＳ_２、ＡｇＩｎＳｅ_２、あるいは、ＩＩＩ−Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ_２Ｓｅ_３、Ｉｎ_２Ｓ_３、Ｂｉ_２Ｓｅ_３、Ｂｉ_２Ｓ_３、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、上述のこれらの材料から成る量子ドットを、光電変換膜３００として使用することも可能である。

なお、本開示の実施形態においては、上述の固体撮像素子１の通常画素１００ｘは、半導体基板１０の上方に設けられた光電変換膜３００を持つＰＤ２００と、半導体基板１０内に設けられたＰＤ２０２、２０４とが積層された構造に限定されるものではない。例えば、本実施形態においては、固体撮像素子１の通常画素１００ｘは、半導体基板１０の上方に設けられた光電変換膜３００を持つＰＤ２００と、半導体基板１０内に設けられたＰＤ２０２とが積層された構造、すなわち、２つのＰＤ２００、２０２が積層された構造であってもよい。また、本実施形態においては、固体撮像素子１の通常画素１００ｘは、半導体基板１０の上方に積層された３つのＰＤ２００、２０２、２０４を持つ構造であってもよい。このような場合、各ＰＤ２００、２０２、２０４は、それぞれ光電変換膜３００を有していてもよく、さらに、当該光電変換膜３００は、有機半導体材料で形成されてもよい。この際、青色の光を受光して光電変換するＰＤ２０２の光電変換膜３００として機能するために、光電変換膜３００は、例えば、クマリン酸色素、トリス−８−ヒドリキシキノリアルミニウム（Ａｌｑ_３）、メラシアニン系色素等を含むことができる。また、赤色の光を受光して光電変換するＰＤ２０４の光電変換膜３００として機能するために、光電変換膜３００は、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を含むことができる。

＜＜３． 本発明者らが本開示に係る実施形態を創作するに至った背景＞＞
次に、本開示に係る各実施形態の詳細を説明する前に、本発明者らが本開示に係る実施形態を創作するに至った背景について説明する。

先に説明したように、撮像装置においては、オートフォーカス機能として、光の入射角に対して非対称性を持った感度を有する一対の位相差検出画素を用いて位相差を検出する手法が採用されている。例えば、上記特許文献１においては、遮光膜を一部分に設けることにより、光の入射角に対して非対称性を持った感度を有する位相差検出画素を実現している。もしくは、上記特許文献１においては、下部電極を、画像生成用の信号を生成する通常画素の下部電極の半分の面積とし、且つ、位相差検出画素の形成領域内に偏って配置することにより、入射角に対して非対称性の感度を持つ位相差検出画素を実現している。

しかしながら、上記特許文献１に開示された技術においては、位相差検出画素の一部を覆うように遮光膜を設けて、光を遮っていることから、画素に入射する光を十分に利用しているとは言えない。従って、上記特許文献１に係る固体撮像素子においては、光の検出感度を向上させることに限界があった。さらには、遮光膜を設けることにより、遮光膜による反射により光が意図しない光路で進入することにより、周囲の画素に光が入射して、混色が生じる恐れがある。

また、上記特許文献１に開示された技術においては、位相差検出画素の下部電極の形状に応じて、位相差の検出の際に位相差検出に不要な電荷が発生する場合がある。このような場合、位相差検出の際、不要な電荷が下部電極に染み出して十分な分離比が得られなかったり、ノイズや残像が発生したりする恐れがある。言い換えると、位相差の検出感度の向上に限界があった。そこで、位相差の検出感度を向上させるために、位相検出画素において、不要な電荷を排出するための機構（プラグ等）を設けることが考えられる。しかしながら、排出機構を設けた場合には、当該機構を設けるために一定の広さを確保することが必要になることから、固体撮像素子の微細化に限界があった。

そこで、このような状況を鑑みて、本発明者らは、画素の微細化を可能にしつつ、検出感度を向上させることを可能にする、本開示に係る実施形態を創作するに至った。詳細には、本開示に係る実施形態は、位相差検出画素１００ａ、１００ｂに隣接する隣接画素１００ｃの下部電極を、当該位相差検出画素１００ａ、１００ｂが設けられた区画にまで跨って設けることにより、画素の微細化を可能にしつつ、検出感度を向上させることができる。以下に、本開示に係る実施形態の詳細について順次説明する。

＜＜４． 第１の実施形態＞＞
＜４．１ 固体撮像素子の詳細構成＞
まずは、図３及び図４を参照して、本開示の第１の実施形態に係る位相差検出画素１００ａと隣接画素１００ｃの詳細構成を説明する。図３は、本実施形態に係る位相差検出画素１００ａ及び隣接画素１００ｃの断面構成例を示す説明図である。詳細には、図３は、画素アレイ部３０に、左から、通常画素１００ｘ、位相差検出画素１００ａ、隣接画素１００ｃ、通常画素１００ｘの順に並ぶこれらの画素を半導体基板１０の厚み方向に沿って切断した際の断面に対応する。また、図４は、本実施形態に係る画素アレイ部３０の平面構成例を示す説明図であり、詳細には、画素アレイ部３０の一部分の平面を示す。なお、図４において、破線で囲まれた矩形状の領域が１つの画素を形成する基本的な区画６００の範囲を示しており、より具体的には、各区画６００は、半導体基板１０の上方に設けられた各オンチップレンズ５０２に対応しており、従って、積層されたＰＤ２０２及びＰＤ２０４も画素毎に設けられていることとなる。また、図４においては、理解を容易にするために、上部電極３０２や光電変換膜３００等の下部電極３０４よりも上に位置する層については、図示を省略している。なお、図４で示される平面構成例は、画素アレイ部３０の中央部分の領域であってもよく、もしくは、画素アレイ部３０の外縁部分の領域であってもよい。

なお、以下の説明において、隣接画素１００ｃは、位相差検出画素１００ａ、１００ｂに隣り合うように設けられる画素のことであり、１つの位相差検出画素１００ａ、１００ｂに対して１つの隣接画素１００ｃが存在する。

図３に示されるように、位相差検出画素１００ａ及び隣接画素１００ｃは、先に説明した通常画素１００ｘとほぼ同様に積層構造を持っているが、下部電極３０４ａ、３０４ｃの形状が通常画素１００ｘとは異なる。詳細には、先に説明したように、通常画素１００ｘにおいては、下部電極３０４ｘは、通常画素１００ｘ単位に分割して設けられている。それに対して、隣接画素１００ｃの下部電極３０４ｃは、当該隣接画素１００ｃの画素形成領域から隣接する位相差検出画素１００ａの画素形成領域（区画６００）にまで跨って設けられている。さらに、位相差検出画素１００ａの下部電極３０４ａは、当該位相差検出画素１００ａの画素形成領域（区画６００）の左側部分に設けられている。また、これら下部電極３０４ａ、３０４ｃは、通常画素１００ｘの下部電極３０４ｘと同様に、プラグ２０等を介して半導体基板１０に設けられた電荷蓄積部２４に電気的に接続されている。

なお、図３では、便宜上、図中左側から順に、通常画素１００ｘ、位相差検出画素１００ａ、隣接画素１００ｃ、及び通常画素１００ｘで並んでいるが、本実施形態においては、このような例に限定されるものではなく、画素アレイ部３０内での配置は任意に選択することができる。

さらに、図４に示されるように、画素アレイ部３０に、位相差検出画素１００ａと隣接画素１００ｃとは、水平方向（図中左右方向）に沿って隣り合うように配置されている。また、上記位相差検出画素１００ａと対をなす位相差検出画素１００ｂにおいては、その下部電極３０４ｂは、位相差検出画素１００ｂの受光面（区画６００）内において、位相差検出画素１００ａの下部電極３０４ａと左右対称の関係になるような位置に設けられている。そして、当該位相差検出画素１００ｂに対応する隣接画素１００ｃは、当該位相差検出画素１００ｂに水平方向に沿って隣り合うように配置されている。さらに、図４に示すように、位相差検出画素１００ａとそれに隣接する隣接画素１００ｃとは、垂直方向（図中の上下方向）に沿って、２つの通常画素１００ｘを挟んで、位相差検出画素１００ｂとそれに隣接する隣接画素１００ｃと並んでいる。なお、図４においては、２つの通常画素１００ｘを挟んで位相差画素１００ａ、１００ｂ等が設けられているが、本実施形態においては、２つの通常画素１００ｘに限定されるものではなく、１つ又は２つ以上の通常画素１００ｘを挟んで設けられてもよい。

すなわち、本実施形態においては、各位相差検出画素１００ａ、１００ｂの受光面内において左右どちらかに偏った位置に下部電極３０４ａ、３０４ｂを設けることにより、位相差検出画素１００ａ、１００ｂは、緑色の光８００の入射角に対する感度が非対称性を持つように形成されている。また、図４においては、一対の位相差検出画素１００ａ、１００ｂは、互いに左右対称となる位置に下部電極３０４ａ、３０４ｂが設けられていることから、水平方向の位相差の検出に対して感度が高い。なお、位相差検出画素１００ａ、１００ｂによる位相差の検出方法の詳細については後述する。

なお、ここで、受光面とは、半導体基板１０の上方から見て、通常画素１００ｘ、位相差検出画素１００ａ、１００ｂにおける積層されたＰＤ２００、２０２、２０４が光を受光する画素毎の面のことを意味する。より具体的には、受光面は、図４の平面図における破線で囲まれた区画（画素形成領域）６００に対応する。

図４に示されるように、通常画素１００ｘについては、先に説明したように、矩形状の下部電極３０４ｘは、通常画素１００ｘが設けられた区画６００ごとに隔離して設けられており、すなわち、下部電極３０４ｘは、画素毎に離隔して設けられている。また、位相差検出画素１００ａ、１００ｂについては、矩形状の下部電極３０４ａ、３０４ｂは、位相差検出画素１００ａ、１００ｂが設けられた区画６００の右側部分又は左側部分のみを覆うように設けられている。言い換えると、位相差検出画素１００ａ、１００ｂの下部電極は、通常画素１００ｘの下部電極３０４ｘを２つに分割したものの一方であると捉えることができる。さらに、隣接画素１００ｃにおいては、矩形状の下部電極３０４ｃは、半導体基板１０の上方から見て、隣接画素１００ｃが設けられた区画６００から当該隣接画素１００ｃに隣接する位相差検出画素１００ａ、１００ｂが設けられた区画６００にまで跨って設けられている。言い換えると、隣接画素１００ｃの下部電極３０４ｃは、通常画素１００ｘの下部電極３０４ｘと、当該下部電極３０４ｘを２つに分割したものの一方とをあわせたものであると捉えることができる。

また、図４に示すように、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂと、当該位相差検出画素１００ａ、１００ｂに隣接する隣接画素１００ｃの下部電極３０４ｃとは、半導体基板１０の上方から見て、当該位相差検出画素１００ａ、１００ｂが設けられた区画のオンチップレンズ５０２の光軸５２に対して対称な位置に設けられていることが好ましい。このように下部電極３０４ａ、３０４ｂ、３０４ｃを光軸５２に対して対称に設けることにより、下部電極３０４ａ、３０４ｂは光の入射方向に応じた形状を持つこととなることから、光をより効率的に集光し、位相差検出の際の検出感度を向上させることができる。

また、画素アレイ部３０においては、撮像画像の解像度を高めるために通常画素１００ｘが多く設けられることが好ましいが、位相差検出画素１００ａ、１００ｂの数が少ないとフォーカスの精度やスピードが遅くなる。従って、上記解像度とフォーカスの精度等との兼ね合いを考慮して、画素アレイ部３０に設けられる位相差検出画素１００ａ、１００ｂの数やその形成位置等を適宜選択することが好ましい。

＜４．２ 位相差の検出方法について＞
次に、図５を参照して、第１の実施形態に係る固体撮像素子１における位相差を検出方法について説明する。図５は、本実施形態に係る一対の位相差検出画素１００ａ、１００ｂのＰＤ２００の光の入射角に対する信号出力（感度）を示したグラフである。なお、図５におけるマイナスの入射角度は、図４に示される位相差検出画素１００ａ、１００ｂに設けられたオンチップレンズ５０２の光軸５２に対し、入射光が図中左側から斜めに入射されることを意味する。一方、プラスの入射角度は、上記位相差検出画素１００ａ、１００ｂに設けられたオンチップレンズ５０２の光軸５２に対し、入射光が図中右側から斜めに入射されることを意味する。

一方の位相差検出画素１００ａでは、区画６００内の左側の光電変換膜３００で光電変換された、すなわちＰＤ２００の左側で光電変換された出力信号を取得することができる。その結果、位相差検出画素１００ａのＰＤ２００においては、図５のＰＳａとして示すような、入射角に対する出力傾向を示す。詳細には、位相差検出画素１００ａのＰＤ２００は、位相差検出画素１００ａに設けられたオンチップレンズ５０２の光軸５２に対して左側から入射する光（入射角がマイナスで示される光）を受けた場合には、低い信号を出力する、もしくは、信号を出力しない。一方、位相差検出画素１００ａのＰＤ２００は、上記光軸に対して右側から入射する光（入射角がプラスで示される光）を受けた場合には、高い信号を出力する。すなわち、位相差検出画素１００ａのＰＤ２００は、入射角が０度であるＹ軸（光軸５２）に対して非対称となっている信号出力の傾向（感度）を持っている。

また、他方の位相差検出画素１００ｂは、区画６００内の右側の光電変換膜３００で光電変換された、すなわちＰＤ２００の右側で光電変換された信号を取得することができる。その結果、位相差検出画素１００ｂのＰＤ２００においては、図５のＰＳｂとして示すような、入射角に対する出力傾向を示す。詳細には、位相差検出画素１００ｂのＰＤ２００は、位相差検出画素１００ｂに設けられたオンチップレンズ５０２の光軸５２に対して右側から入射する光（入射角がプラスで示される光）を受けた場合には、低い信号を出力する、もしくは、信号を出力しない。一方、位相差検出画素１００ｂのＰＤ２００は、上記光軸に対して左側から入射する光（入射角がマイナスで示される光）を受けた場合には、高い信号を出力する。すなわち、位相差検出画素１００ｂのＰＤ２００は、位相差検出画素１００ａと同様に、入射角が０度であるＹ軸（光軸５２）に対して非対称となっている信号出力の傾向（感度）を持っている。

以上のように、位相差検出画素１００ａ、１００ｂのＰＤ２００は、光の入射角に対して非対称性を持った信号出力の傾向（感度）を有している。すなわち、一対の位相差検出画素１００ａ、１００ｂにおいては、図５に示すような、入射角が０度であるＹ軸（光軸５２）に対して互いに対称な信号出力の傾向を有する。このように、一対の位相差検出画素１００ａ、１００ｂにおいては、光の入射角に対して感度が互いに異なることから検出する像にずれ（位相差）が生じることとなる。そこで、本実施形態においては、このような出力信号の差（位相差）を、例えば、出力回路部３８の検出部（図示省略）において差分信号として検出することができる。そして、本実施形態においては、検出した位相差に基づいて、デフォーカス量を算出し、結像レンズ（図示省略）を調整（移動）することで、オートフォーカスを実現することができる。

なお、上述の説明においては、位相差を位相差検出画素１００ａ、１００ｂの出力信号の差として検出するとして説明したが、本実施形態はこれに限定されるものではなく、例えば、位相差検出画素１００ａ、１００ｂの出力信号の比として位相差を検出してもよい。

ところで、一方の位相差検出画素１００ａでは、位相差検出画素１００ａの区画６００の右側の光電変換膜３００で光電変換された電荷は、上述の位相差を検出する際には不要である。また、他方の位相差検出画素１００ｂでは、位相差検出画素１００ｂの区画６００の左側の光電変換膜３００で光電変換された電荷も、上述の位相差を検出する際には不要である。そこで、本実施形態においては、このような不要な電荷を、位相差検出画素１００ａ、１００ｂの区画にまで跨って設けられた、隣接画素１００ｃの下部電極３０４ｃを介して、信号として取り出すことができる。例えば、上述の不要な電荷は、下部電極３０４ｃにプラグ２０を介して電気的に接続された電荷蓄積部２４に取り出すことができる。その結果、本実施形態においては、本来不要な電荷が、位相算出の際に位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂに混入することを避けることができ、すなわち、十分な分離比が得られなかったり、ノイズや残像が発生したりすることを避けることができ、位相差検出の精度を向上させることができる。

さらに、本実施形態においては、隣接画素１００ｃの下部電極３０４ｃを介して取り出された不要な電荷は、隣接画素１００ｃの区画６００の光電変換膜３００で光電変換された電荷とともに、画像生成用の信号として用いてもよい。すなわち、隣接画素１００ｃのＰＤ２００は、通常画素１００ｘと異なり、隣接画素１００ｃが設けられた区画６００から当該隣接画素１００ｃに隣接する位相差検出画素１００ａ、１００ｂが設けられた区画６００にまで跨って設けられた下部電極３０４ｃを有するものの、通常画素１００ｘと同様に機能することができる。従って、本実施形態によれば、位相差検出画素１００ａ、１００ｂの区画６００の右側又は左側の光電変換膜３００で光電変換されて発生した位相差検出に不要な電荷であっても、画像生成用信号として利用することが可能である。その結果、本実施形態によれば、位相差検出画素１００ａ、１００ｂの区画６００に入射する光を十分に利用することができ、固体撮像素子１の光の検出感度をより向上させることができる。

また、本実施形態によれば、上述のような不要な電荷を排出するためのプラグ等の機構を新たに設ける必要がないため、固体撮像素子１をより微細化することができる。

さらに、本実施形態においては、位相差検出画素１００ａ、１００ｂの上に遮光膜を設けることがないことから、下方に位置するＰＤ２０２、２０４を通常画素１００ｘのＰＤ２０２、２０４と同様に使用することができ、固体撮像素子１の光の検出感度をより向上させることができる。また、本実施形態においては、遮光膜を設けないことから、遮光膜の反射によって入射した光によって発生した不要な電荷が周辺の画素１００に染み出して悪影響を与えることもない。

＜４．３ 変形例＞
次に、本実施形態の変形例１から４を、図６から図９を参照して説明する。図６から図９は、本実施形態の変形例１から４に係る画素アレイ部３０の平面構成例を示す説明図であり、詳細には、画素アレイ部３０の一部分の平面を示す。また、図４と同様に、図６から図９においては、理解を容易にするために、上部電極３０２や光電変換膜３００等の下部電極３０４よりも上に位置する層については、図示を省略している。なお、図６から図９で示される平面構成例は、画素アレイ部３０の中央部分であってもよく、もしくは、画素アレイ部３０の外縁部分であってもよい。

（変形例１）
上述の第１の実施形態においては、位相差検出画素１００ａと位相差検出画素１００ｂとは、通常画素１００ｘを介して隣り合うように設けられていた。しかしながら、本開示の実施形態においては、このように通常画素１００ｘを介して隣り合うように設けられていることに限定されるものではなく、位相差検出画素１００ａと位相差検出画素１００ｂとは、画素アレイ部３０において隣接して設けられていてもよい。

詳細には、図６に示すように、位相差検出画素１００ａとそれに隣接する隣接画素１００ｃとは、垂直方向（図中の上下方向）に沿って、位相差検出画素１００ｂとそれに隣接する隣接画素１００ｃと並んでいる。言い換えると、上記位相差検出画素１００ｂは、図６における画素アレイ部３０の中心点５０を対称中心として、位相差検出画素１００ａに対して対称となる位置に配置されている。さらに、本変形例においては、図６に示すように、隣接画素１００ｃの下部電極３０４ｃは、半導体基板１０の上方から見て、隣接画素１００ｃが設けられた区画６００から当該隣接画素１００ｃに隣接する位相差検出画素１００ａ、１００ｂが設けられた区画６００のオンチップレンズ５０２の光軸５２を超えて延伸するように設けられていてもよい。このように下部電極３０４ｃを、光軸５２を超えて延伸するように設けることにより、隣接画素１００ｃを画像生成用の信号を生成する通常画素１００として用いた際に、上述した図４に示す第１の実施形態に比べて、隣接画素１００ｃのＰＤ２００における光の検出感度をより向上させることができる。なお、上記光軸５２は、オンチップレンズ５０２を中心に位置し、すなわち、区画６００の中心に位置している。

（変形例２）
上述の第１の実施形態及び変形例１においては、位相差検出画素１００ａの下部電極３０４ａと、隣接画素１００ｃの下部電極３０４ｃとは、水平方向（図中の左右方向）に沿って並んでいる。しかしながら、本開示の実施形態においては、このような配列に限定されるものではなく、例えば、下部電極３０４ａと下部電極３０４ｃとは垂直方向（図中の上下方向）に沿って並んでいてもよい。詳細には、図７に示すように、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂと、隣接画素１００ｃの下部電極３０４ｃとは、垂直方向（図中の上下方向）に沿って並んでいる。なお、図５においては、一対の位相差検出画素１００ａ、１００ｂは、互いに上下対称となる位置に下部電極３０４ａ、３０４ｂが設けられていることから、垂直方向の位相差の検出に対して感度が高い。

（変形例３）
上述の第１の実施形態及び変形例１、２においては、下部電極３０４ａ、３０４ｂ、３０４ｃは、矩形状をしているものとして説明したが、本開示の実施形態においてはこのような形状に限定されるものではない。例えば、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂは、半導体基板１０の上方から見て、三角形状に設けられていてもよく、隣接画素１００ｃの下部電極３０４ｃは、半導体基板１０の上方から見て、台形状に設けられていてもよい。詳細には、図８に示すように、位相差検出画素１００ａ、１００ｂにおいては、これらの画素が設けられた区画６００の対角線に沿って下部電極３０４ｘを分割したような、三角形の形状を持つ下部電極３０４ａ、３０４ｂが設けられていてもよい。なお、図８に示される下部電極３０４ａ、３０４ｂは、二等辺直角三角形の形状を持っているが、本開示の実施形態においては、このような三角形に限定されるものではなく、他の三角形であってもよい。また、上記位相差検出画素１００ａ、１００ｂに隣接する隣接画素１００ｃにおいては、下部電極３０４ｃは、位相差検出画素１００ａ、１００ｂの区画６００まで跨るように形成されており、全体的に台形の形状を持つように形成されている。詳細には、位相差検出画素１００ａ、１００ｂの区画６００においては、下部電極３０４ａ、３０４ｂと下部電極３０４ｃとは、当該区画６００に設けられたオンチップレンズ５０２の光軸５２を中心として、対称となるように形成されている。

すなわち、本開示の実施形態においては、下部電極３０４ａ、３０４ｂ及び下部電極３０４ｃは、位相差検出画素１００ａ、１００ｂが設けられた区画６００において、当該区画６００に設けられたオンチップレンズ５０２の光軸５２を中心として対称となるように形成されていることが好ましい。言い換えると、下部電極３０４ａ、３０４ｂ及び下部電極３０４ｃは、位相差検出画素１００ａ、１００ｂが設けられた区画６００において、当該区画６００に入射する光の入射方向に対して、互いに対称となるように設けられていることが好ましい。このように下部電極３０４ａ、３０４ｂを光の入射方向に応じて設けることにより、入射光をより集光し、位相差検出の際の検出感度を向上させることができる。例えば、光が斜めに入射する区画６００においては、下部電極３０４ａ、３０４ｂを、図８に示すような当該区画６００を斜めに分割する線に沿って設けられた三角形状の下部電極とすることが好ましい。

（変形例４）
本開示の実施形態においては、第１の実施形態及び変形例２、３として示した形態をもつ下部電極３０４ａ、３０４ｂ、３０４ｃを１つの画素アレイ部３０に混在させて設けてもよい。詳細には、図９に示すように、画素アレイ部３０の周縁領域においては、言い換えると、画素アレイ部３０の四隅においては、上述の変形例３の三角形状及び台形状の下部電極３０４ａ、３０４ｂ、３０４ｃを持つ位相差検出画素１００ａ、１００ｂ及び隣接画素１００ｃが設けられている。一方、画素アレイ部の中心領域においては、上述の第１の実施形態及び変形例２の矩形状の下部電極３０４ａ、３０４ｂ、３０４ｃを持つ位相差検出画素１００ａ、１００ｂ及び隣接画素１００ｃが設けられている。画素アレイ部３０内での位置に応じて、各画素１００が設けられた区画６００に入射する光の入射方向は異なっている。そこで、斜めに光が入射する画素アレイ部３０の周縁領域においては、位相差検出画素１００ａ、１００ｂの区画６００において入射方向に対して互いに対称となるように、下部電極３０４ａ、３０４ｂ、３０４ｃが三角形状に設けられている。一方、垂直に光が入射する画素アレイ部３０の中心領域においては、位相差検出画素１００ａ、１００ｂの区画６００において入射方向に対して互いに対称となるように、下部電極３０４ａ、３０４ｂ、３０４ｃが矩形状に設けられている。このように、本変形例においては、光の入射方向に応じて、下部電極３０４ａ、３０４ｂ、３０４ｃの形状を変えることにより、入射光をより集光することができることから、位相差検出における精度を向上させることができる。

（変形例５）
これまで説明した第１の実施形態及び変形例１〜４においては、隣接画素１００ｃの下部電極３０４ｃの面積が拡大したことから、隣接画素１００ｃのＰＤ２００の光の感度は、通常画素１００ｘに比べて高くなる。すなわち、隣接画素１００ｃの光の変換効率が通常画素１００ｘに比べて高いため、隣接画素１００ｃにおいては、変換効率が高い分を補正処理して画像生成用の信号を生成することが求められる。そこで、本変形例においては、このような補正処理を避けるべく、各下部電極３０４ａ、３０４ｂ、３０４ｃと電荷蓄積部２４との間に容量（キャパシタ）（図示省略）を設け、さらに、隣接画素１００ｃの下部電極３０４ｃに接続された容量の大きさを、通常画素１００ｘの下部電極３０４ｃに接続された容量の大きさに比べて大きくなるように上記容量を形成する。このようにすることで、接続された容量の大きさの違いにより、電荷蓄積部２４に蓄積される電荷（出力信号）が補正されることができることから、隣接画素１００ｃを通常画素１００ｘと同等の画素に調整することができる。すなわち、隣接画素１００ｃの見かけ上の変換効率を、通常画素１００ｘと同等にまで低下させることができる。従って、本変形例によれば、隣接画素１００ｃにおいては、信号生成の際に上述のような補正処理を行うことなく、画像生成用の信号を生成することができる。

＜＜５． 第２の実施形態＞＞
本開示の実施形態においては、位相差検出の精度を向上させるために、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂと隣接画素１００ｃの下部電極３０４ｃとの間に、付加電極３０８を設けてもよい。以下に、このような付加電極３０８を設けた第２の実施形態を、図１０及び図１１を参照して説明する。なお、図１０は、本実施形態に係る位相差検出画素及び隣接画素の断面構成例を示す説明図であり、詳細には、画素アレイ部３０内に、通常画素１００ｘ、位相差検出画素１００ａ、隣接画素１００ｃ、通常画素１００ｘの順に並ぶこれらの画素を半導体基板１０の厚み方向に沿って切断した際の断面に対応する。また、図１１は、本実施形態に係る画素アレイ部３０の平面構成例を示す説明図である。

図１０及び図１１に示されるように、本実施形態においては、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂと隣接画素１００ｃの下部電極３０４ｃとの間に、所定のパターン幅を持つ付加電極３０８を設けている。さらに、本実施形態においては、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂと、通常画素１００ｘの下部電極３０４ｘとの間に、及び、隣接画素１００ｃの下部電極３０４ｃと通常画素１００ｘの下部電極３０４ｘとの間に、同様に、付加電極３０８を設けている。当該付加電極３０８は、画素アレイ部３０の周辺に設けられた配線（図示省略）に電気的に接続され、さらに当該配線を介して電圧印加部（図示省略）に電気的に接続されていることから、付加電極３０８に所定の電圧を供給することができる。すなわち、本実施形態においては、付加電極３０８の電位は、所定の電位に固定されることができる。その結果、付加電極３０８は、下部電極３０４ａ、３０４ｂに電気的に接続された電荷蓄積部２４と、下部電極３０４ｃに電気的に接続された電荷蓄積部２４との容量結合を遮断することができる。従って、本実施形態によれば、位相差検出画素１００ａ、１００ｂの電荷蓄積部２４の電位と、隣接画素１００ｃの電荷蓄積部２４の電位とが、互いに影響を受けることなく、発生した電荷に応じて維持されることから、位相差検出における精度をより向上させることができる。

なお、本実施形態においては、付加電極３０８は、下部電極３０４ａ、３０４ｂ、３０４ｃと同一の平面上に設けることが好ましい。このようにすることで、付加電極３０８による上述の容量結合を遮断する働きを高めることができる。さらに、付加電極３０８を、下部電極３０４ａ、３０４ｂ、３０４ｃと同一の平面上に設けることにより、平坦な面上に光電変換膜３００を設けることができることから、より良質な光電変換膜３００を容易に形成することが可能になる。その結果、光電変換膜３００の光電変換特性をより向上させることができる。一方、付加電極３０８を、下部電極３０４ａ、３０４ｂ、３０４ｃと同一の平面上に設けない場合には、容量結合を遮断する働きは弱まるものの、レイアウトの自由度が高めることから、固体撮像素子１をより微細化することが容易となる。

＜＜６． 第３の実施形態＞＞
＜６．１ 固体撮像素子の詳細構成＞
また、本開示の実施形態に係る固体撮像素子１は、光電変換膜３００で光電変換された電荷を上記電荷蓄積部２４に一時的に保持するような形態に限定されるものではなく、上記電荷を光電変換膜３００において一時的に保持するような形態であってもよい。以下に、上述のような本開示の第３の実施形態を、図１２を参照して説明する。なお、図１２は、本実施形態に係る位相差検出画素１００ａ、１００ｂの断面構成例を示す説明図であり、詳細には、画素アレイ部３０内に位相差検出画素１００ａ、通常画素１００ｘ、位相差検出画素１００ｂの順に並ぶこれらの画素を半導体基板１０の厚み方向に沿って切断した際の断面に対応する。

図１２に示すように、本実施形態においては、通常画素１００ｘの下部電極３０４ｘと、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、ｂとは、それぞれ２つに分割されている。詳細には、通常画素１００ｘの下部電極３０４ｘは、下部電極３０４ｘ−１と、下部電極３０４ｘ−２とに分割されている。位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂも、下部電極３０４ａ−１（３０４ｂ−１）と、下部電極３０４ａ−２（３０４ｂ−２）とに分割されている。さらに、下部電極３０４ｘ−２、３０４ａ−２は、絶縁膜３０６を介して光電変換膜３００と向かい合っている。

さらに、通常画素１００ｘにおいては、下部電極３０４ｘ−２には配線（図示省略）が接続されており、当該配線を用いて下部電極３０４ｘ−２に所望の電位が印加される。また、下部電極３０４ｘ−１にも配線（図示省略）が接続されており、当該配線を用いて下部電極３０４ｘ−１に所望の電位が印加される。さらに、下部電極３０４ｘ−１は、プラグ２０等により半導体基板１０に設けられた電荷蓄積部２４と接続されている。本実施形態においては、下部電極３０４ｘ−１と下部電極３０４ｘ−２とに印加される電位を制御することにより、光電変換膜３００で発生した電荷を光電変換膜３００で蓄積したり、当該電荷を上記電荷蓄積部２４に取り出したりすることができる。言い換えると、下部電極３０４ｘ−２は、印加される電位に応じて、光電変換膜３００で発生した電荷を引き寄せて、当該電荷を光電変換膜３００に蓄積するための電荷蓄積用電極として機能することができる。

さらに、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ−１、３０４ａ−２や、隣接画素１００ｃの下部電極３０４ｃも、上述の下部電極３０４ｘ−２と同様に、配線（図示省略）が接続されており、当該配線を用いて所望の電位が印加される。従って、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ−２や、隣接画素１００ｃの下部電極３０４ｃも、上述の下部電極３０４ｘ−２と同様に、電荷を光電変換膜３００に蓄積するための電荷蓄積用電極として機能することができる。

このように、下部電極３０４に印加される電位に応じて、光電変換膜３００に電荷を蓄積したり取り出したりすることができることから、本実施形態においては、画素毎に電荷蓄積部２４を設けるのではなく、複数の画素に共通して電荷蓄積部２４を設けることができる。従って、本実施形態においては、電荷蓄積部２４や当該電荷蓄積部２４に接続するプラグ２０の数の増加を抑えることができることから、固体撮像素子１をより微細化することができる。

＜６．２ 変形例＞
なお、図１２に示す本実施形態に、上述した第２の実施形態の付加電極３０８を適用してもよい。以下に、このような変形例を、図１３を参照して説明する。なお、図１３は、本変形例に係る位相差検出画素及び隣接画素の断面構成例を示す説明図であり、詳細には、画素アレイ部３０内に通常画素１００ｘ、位相差検出画素１００ａ、隣接画素１００ｃ、通常画素１００ｘの順に並ぶこれらの画素を半導体基板１０の厚み方向に沿って切断した際の断面に対応する。

図１３に示すように、図１２に示す第３の実施形態と比べて、本変形例においては、位相差検出画素１００ａ、１００ｂの下部電極３０４ａ、３０４ｂと隣接画素１００ｃの下部電極３０４ｃとの間に、付加電極３０８が設けられている。本変形例においても、第２の実施形態と同様に、付加電極３０８の電位は、所定の電位に固定されている。従って、付加電極３０８は、位相差検出画素１００ａの下部電極３０４ａ−２と、隣接画素１００ｃの下部電極３０４ｃとの間の容量結合を遮断することができる。その結果、本変形例においては、位相差検出画素１００ａの下部電極３０４ａ−２の電位と、隣接画素１００ｃの下部電極３０４ｃの電位とが、互いに影響を受けることなく、所望の電位に維持されることから、位相差検出における精度をより向上させることができる。

＜＜７．第４の実施形態＞＞
上述の第１の実施形態においては、一対の位相差検出画素１００ａ、１００ｂの信号出力差又は出力比を検出することにより、位相差検出を行っていた。しかしなから、本開示の実施形態においては、上述のような位相差検出の方法に限定されるものではなく、他の方法を用いて位相差を検出してもよい。そこで、以下に、本開示の第４の実施形態として隣接画素１００ｃを利用して位相差を検出する方法を、図１４から図１７を参照して説明する。図１４から図１７は、本開示の第４の実施形態を説明するための説明図である。詳細には、図１４及び図１６は、第１の実施形態に係る位相差検出画素１００ａ及び隣接画素１００ｃの断面構成例を示す説明図であり、詳細には、画素アレイ部３０内に位相差検出画素１００ａ（１００ｂ）、隣接画素１００ｃの順に並ぶこれらの画素を半導体基板１０の厚み方向に沿って切断した際の断面に対応する。さらに、図１５は、図１４に示す位相差検出画素１００ａのＰＤ２００と隣接画素１００ｃのＰＤ２００との信号出力（感度）を示したグラフである。また、図１７は、図１６に示す位相差検出画素１００ｂのＰＤ２００と隣接画素１００ｃのＰＤ２００との信号出力（感度）を示したグラフである。

まず、図１４は、上述した第１の実施形態に係る位相差検出画素(第１の位相差検出画素)１００ａ及び隣接画素１００ｃの積層構造を示している。なお、ここでは、当該積層構造については、詳細な説明を省略する。図１４からわかるように、位相差検出画素１００ａのＰＤ２００は、位相差検出画素１００ａの区画６００の左側半分を覆う下部電極３０４ａを有している。このような位相差検出画素１００ａのＰＤ２００は、先に説明したように、図１５の出力信号ＰＳａとして示される光の入射角に対して非対称性を持っている。一方、図１４の位相差検出画素１００ａに隣接する隣接画素１００ｃは、当該隣接画素１００ｃの区画６００と、位相差検出画素１００ａの区画６００の右半分とに入射する光により電荷を発生することから、図１５の出力信号ＥＳｃとして示される光の入射角に対して非対称性を持っている。言い換えると、隣接画素１００ｃの出力信号ＥＳｃは、位相差検出画素１００ａに比べて、電荷を多く発生することから最大出力が大きく、且つ、入射角が０度となるＹ軸（光軸５２）を対して位相差検出画素１００ａのＰＳａのピークと対称となる位置に、ピークを有している。従って、位相差検出画素１００ａの出力信号ＰＳａと、それに隣接する隣接画素１００ｃの出力信号ＥＳｃとは、光の入射角に対して異なる傾向の出力を持っていることから、差分を取ることが可能である。これら両者の差分は、図１５の差分信号（第１の出力差）ＰＤＳａとして示される。図１５からわかるように、差分信号ＰＤＳａは、位相差検出画素１００ａの出力信号ＰＳａに比べて入射角に対して急峻に変化する傾向を持っている。

同様に、図１６は、上述した第１の実施形態に係る位相差検出画素（第２の位相差検出画素）１００ｂ及び隣接画素１００ｃの積層構造を示している。図１６からわかるように、位相差検出画素１００ｂのＰＤ２００は、位相差検出画素１００ｂの区画６００の右側半分を覆う下部電極３０４ｂを有している。このような位相差検出画素１００ｂのＰＤは、先に説明したように、図１７の出力信号ＰＳｂとして示される光の入射角に対して非対称性を持っている。一方、図１６の位相差検出画素１００ｂに隣接する隣接画素１００ｃは、当該隣接画素１００ｃの区画６００と、位相差検出画素１００ｂの区画６００の左半分とに入射する光により電荷を発生することから、図１７の出力信号ＥＳｃとして示される光の入射角に対して非対称性を持っている。なお、これら両者の差分は、図１７の差分信号(第２の出力差)ＰＤＳｂとして示される。そして、上述と同様に、位相差検出画素１００ｂのＰＤ２００の出力信号ＰＳｂとそれに隣接する隣接画素１００ｃのＰＤ２００の出力信号ＥＳｃとの差分である差分信号ＰＤＳｂは、位相差検出画素１００ｂの出力信号ＰＳｂに比べて入射角に対して急峻に変化する傾向を持っている。

そして、本実施形態においては、上述の差分信号ＰＤＳａと差分信号ＰＤＳｂとを比較し、これら差分をとることにより、位相差を検出することができる。すなわち、本実施形態においては、第１の実施形態で位相差を検出する際に使用した出力信号ＰＳａ、ＰＳｂの代わりに、差分信号ＰＤＳａと差分信号ＰＤＳｂとを用いて位相差を検出する。そして、差分信号ＰＤＳａと差分信号ＰＤＳｂとは、先に説明したように、入射角に比べて急峻に変化する傾向、すなわち、入射角に対して感度が高い。従って、本実施形態によれば、このような差分信号ＰＤＳａ、ＰＤＳｂを用いることにより、位相差検出の精度をより高めることができる。なお、本実施形態においては、このような差分信号ＰＤＳａ、ＰＤＳｂや両者の差を、例えば、出力回路部３８の検出部（図示省略）において検出することができる。

なお、上述の説明においては、位相差として差分信号ＰＤＳａと差分信号ＰＤＳｂとの差分を検出するとして説明したが、本実施形態はこれに限定されるものではなく、例えば、差分信号ＰＤＳａと差分信号ＰＤＳｂと比較して比をとることにより、位相差を検出してもよい。

＜＜８． 第５の実施形態＞＞
上述した本開示の実施形態に係る固体撮像素子１は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機等、画像取込部に固体撮像素子を用いる電子機器全般に対して適用可能である。さらに、本開示の実施形態は、上述の撮像装置を含むロボット、ドローン、自動車、医療機器（内視鏡）等にも適用可能である。なお、本実施形態に係る固体撮像素子１は、ワンチップとして形成された形態であってもよく、撮像部と信号処理部又は光学系とが１つにパッケージングされた撮像機能を有するモジュールの形態であってもよい。以下に、本実施形態に係る固体撮像素子１を有する撮像装置７０２を含む電子機器７００の一例を、第６の実施形態として、図１８を参照して説明する。図１８は、本開示の実施形態に係る固体撮像素子１を有する撮像装置７０２を含む電子機器７００の一例を示す説明図である。

図１８に示すように、電子機器７００は、撮像装置７０２、光学レンズ７１０、シャッタ機構７１２、駆動回路ユニット７１４、及び、信号処理回路ユニット７１６を有する。光学レンズ７１０は、被写体からの像光（入射光）を撮像装置７０２の撮像面上に結像させる。これにより、撮像装置７０２の固体撮像素子１内に、一定期間、信号電荷が蓄積される。シャッタ機構７１２は、開閉することにより、撮像装置７０２への光照射期間及び遮光期間を制御する。駆動回路ユニット７１４は、撮像装置７０２の信号の転送動作やシャッタ機構７１２のシャッタ動作等を制御する駆動信号をこれらに供給する。すなわち、撮像装置７０２は、駆動回路ユニット７１４から供給される駆動信号（タイミング信号）に基づいて信号転送を行うこととなる。信号処理回路ユニット７１６は、各種の信号処理を行う。例えば、信号処理回路ユニット７１６は、信号処理を行った映像信号を例えばメモリ等の記憶媒体（図示省略）に出力したり、表示部（図示省略）に出力したりする。

＜＜９． まとめ＞＞
以上説明したように、本開示の実施形態によれば、画素の微細化を可能にしつつ、光の検出感度を向上させることが可能である。

なお、上述した本開示の実施形態においては、第１の導電型をＰ型とし、第２の導電型をＮ型とし、電子を信号電荷として用いた固体撮像素子について説明したが、本開示の実施形態はこのような例に限定されるものではない。例えば、本実施形態は、第１の導電型をＮ型とし、第２の導電型をＰ型とし、正孔を信号電荷として用いる固体撮像素子の適用することが可能である。

また、上述した本開示の実施形態においては、半導体基板１０は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＳｉＧｅ基板など）でも良い。また、上記半導体基板１０は、このような種々の基板上に半導体構造等が形成されたものでも良い。

さらに、本開示の実施形態に係る固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子に限定されるものではない。例えば、本実施形態は、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）に対して適用することができる。

＜＜１０． 補足＞＞
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）マトリックス状に区画された画素アレイ部を有する基板と、複数の前記区画のそれぞれに設けられた、複数の通常画素と、複数の位相差検出画素と、当該位相差検出画素に隣接する複数の隣接画素と、を備え、前記通常画素と、前記位相差検出画素と、前記隣接画素とは、それぞれ、光電変換膜と、当該光電変換膜を前記光電変換膜の厚み方向の沿って挟む込む上部電極及び下部電極とを有し、前記通常画素においては、前記下部電極は、前記通常画素が設けられた前記区画ごとに隔離して設けられており、前記隣接画素においては、前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画にまで跨って設けられている、固体撮像素子。
（２）前記各区画の上方に設けられたレンズ部をさらに備える、上記（１）に記載の固体撮像素子。
（３）前記隣接画素の前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画の前記レンズ部の光軸を超えて延伸するように設けられている、上記（２）に記載の固体撮像素子。
（４）前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣接する前記隣接画素の前記下部電極とは、前記基板の上方から見て、当該位相差検出画素が設けられた前記区画の前記レンズ部の光軸に対して対称な位置に設けられている、上記（２）に記載の固体撮像素子。
（５）前記位相差検出画素の前記下部電極は、前記基板の上方から見て、矩形状又は三角形状である、上記（１）〜（４）のいずれか１つに記載の固体撮像素子。
（６）前記隣接画素の前記下部電極は、前記基板の上方から見て、矩形状又は台形状である、上記（１）〜（５）のいずれか１つに記載の固体撮像素子。
（７）前記画素アレイ部の中心領域に位置する前記位相差検出画素の前記下部電極は、矩形状であり、前記画素アレイ部の周縁領域に位置する前記位相差検出画素の前記下部電極は、三角形状である、上記（１）〜（４）のいずれか１つに記載の固体撮像素子。
（８）前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣接する前記隣接画素の前記下部電極とは、前記基板の上方から見て、当該位相差検出画素が設けられた前記区画に入射する光の入射方向に対して対称な位置に設けられている、上記（１）〜（４）のいずれか１つに記載の固体撮像素子。
（９）前記各下部電極に容量を介して電気的に接続された電荷蓄積部をさらに備え、前記隣接画素の前記下部電極に接続された容量は、前記通常画素の前記下部電極に接続された容量に比べて大きい、上記（１）〜（８）のいずれか１つに記載の固体撮像素子。
（１０）前記位相差検出画素の有する前記下部電極は、２つに分割されており、一方の前記下部電極は、絶縁膜を介して前記光電変換膜と向かい合って設けられており、前記光電変換膜で発生した電荷を引き付ける電荷蓄積用電極である、上記（１）に記載の固体撮像素子。
（１１）前記基板の上方から見て、前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣接する前記隣接画素の前記下部電極との間に設けられた付加電極をさらに備える、上記（１）〜（１０）のいずれか１つに記載の固体撮像素子。
（１２）前記付加電極に所定の電圧を印加する電圧印加部をさらに備える、上記（１１）に記載の固体撮像素子。
（１３）前記付加電極は、前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣り合う前記隣接画素の前記下部電極と同一の平面上に設けられている、上記（１１）又は（１２）に記載の固体撮像素子。
（１４）第１の位相差検出画素と、当該第１の位相差検出画素に隣接する前記隣接画素との第１の出力差を検出し、前記第１の位相差検出画素と対をなす第２の位相差検出画素と、当該第２の位相差検出画素に隣接する前記隣接画素との第２の出力差を検出し、前記第１の出力差と前記第２の出力差とを比較して位相差を検出する検出部をさらに備える、上記（１）〜（１３）のいずれか１つに記載の固体撮像素子。
（１５）前記複数の通常画素と、前記複数の位相差検出画素と、前記複数の隣接画素とのそれぞれは、互いに積層され、且つ、互いに異なる波長の光を吸収して電荷を発生させる複数の光電変換素子からなる積層構造を有し、前記複数の光電変換素子のうちの少なくとも１つは、前記光電変換膜と、当該光電変換膜を挟み込む前記上部電極及び前記下部電極とを有する、上記（１）〜（１４）のいずれか１つに記載の固体撮像素子。
（１６）前記複数の光電変換素子のうちの少なくとも１つは、有機系光電変換膜を有する、上記（１５）に記載の固体撮像素子。
（１７）マトリックス状に区画された画素アレイ部を有する基板と、複数の前記区画のそれぞれに設けられた、複数の通常画素と、複数の位相差検出画素と、当該位相差検出画素に隣接する複数の隣接画素と、を備え、前記通常画素と、前記位相差検出画素と、前記隣接画素とは、それぞれ、光電変換膜と、当該光電変換膜を前記光電変換膜の厚み方向の沿って挟む込む上部電極及び下部電極とを有し、前記通常画素においては、前記下部電極は、前記通常画素が設けられた前記区画ごとに隔離して設けられており、前記隣接画素においては、前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画にまで跨って設けられている、固体撮像素子を含む、電子機器。

１ 固体撮像素子
１０ 半導体基板
１２、１４ａ、１４ｂ 半導体領域
１６ 配線層
１８、４０２ 配線
２０ プラグ
２２、３０６ 絶縁膜
２４ 電荷蓄積部
３０ 画素アレイ部
３２ 垂直駆動回路部
３４ カラム信号処理回路部
３６ 水平駆動回路部
３８ 出力回路部
４０ 制御回路部
４２ 画素駆動配線
４４ 垂直信号線
４６ 水平信号線
４８ 入出力端子
５０ 中心点
５２ 光軸
１００、１００ａ、１００ｂ、１００ｃ、１００ｘ 画素
２００、２０２、２０４ ＰＤ
３００ 光電変換膜
３０２ 上部電極
３０４ａ、３０４ｂ、３０４ｃ、３０４ｘ 下部電極
３０８ 付加電極
４００ 透明絶縁膜
５００ 高屈折率層
５０２ オンチップレンズ
６００ 区画
７００ 電子機器
７０２ 撮像装置
７１０ 光学レンズ
７１２ シャッタ機構
７１４ 駆動回路ユニット
７１６ 信号処理回路ユニット

Claims (17)

1. マトリックス状に区画された画素アレイ部を有する基板と、
   複数の前記区画のそれぞれに設けられた、複数の通常画素と、複数の位相差検出画素と、当該位相差検出画素に隣接する複数の隣接画素と、
   を備え、
   前記通常画素と、前記位相差検出画素と、前記隣接画素とは、それぞれ、光電変換膜と、当該光電変換膜を前記光電変換膜の厚み方向の沿って挟む込む上部電極及び下部電極とを有し、
   前記通常画素においては、前記下部電極は、前記通常画素が設けられた前記区画ごとに隔離して設けられており、
   前記隣接画素においては、前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画にまで跨って設けられている、
   固体撮像素子。
2. 前記各区画の上方に設けられたレンズ部をさらに備える、請求項１に記載の固体撮像素子。
3. 前記隣接画素の前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画の前記レンズ部の光軸を超えて延伸するように設けられている、
   請求項２に記載の固体撮像素子。
4. 前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣接する前記隣接画素の前記下部電極とは、前記基板の上方から見て、当該位相差検出画素が設けられた前記区画の前記レンズ部の光軸に対して対称な位置に設けられている、請求項２に記載の固体撮像素子。
5. 前記位相差検出画素の前記下部電極は、前記基板の上方から見て、矩形状又は三角形状である、請求項１に記載の固体撮像素子。
6. 前記隣接画素の前記下部電極は、前記基板の上方から見て、矩形状又は台形状である、請求項１に記載の固体撮像素子。
7. 前記画素アレイ部の中心領域に位置する前記位相差検出画素の前記下部電極は、矩形状であり、
   前記画素アレイ部の周縁領域に位置する前記位相差検出画素の前記下部電極は、三角形状である、
   請求項１に記載の固体撮像素子。
8. 前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣接する前記隣接画素の前記下部電極とは、前記基板の上方から見て、当該位相差検出画素が設けられた前記区画に入射する光の入射方向に対して対称な位置に設けられている、請求項１に記載の固体撮像素子。
9. 前記各下部電極に容量を介して電気的に接続された電荷蓄積部をさらに備え、
   前記隣接画素の前記下部電極に接続された容量は、前記通常画素の前記下部電極に接続された容量に比べて大きい、
   請求項１に記載の固体撮像素子。
10. 前記位相差検出画素の有する前記下部電極は、２つに分割されており、
    一方の前記下部電極は、絶縁膜を介して前記光電変換膜と向かい合って設けられており、前記光電変換膜で発生した電荷を引き付ける電荷蓄積用電極である、
    請求項１に記載の固体撮像素子。
11. 前記基板の上方から見て、前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣接する前記隣接画素の前記下部電極との間に設けられた付加電極をさらに備える、請求項１に記載の固体撮像素子。
12. 前記付加電極に所定の電圧を印加する電圧印加部をさらに備える、請求項１１に記載の固体撮像素子。
13. 前記付加電極は、前記位相差検出画素の前記下部電極と、当該位相差検出画素に隣り合う前記隣接画素の前記下部電極と同一の平面上に設けられている、請求項１１に記載の固体撮像素子。
14. 第１の位相差検出画素と、当該第１の位相差検出画素に隣接する前記隣接画素との第１の出力差を検出し、前記第１の位相差検出画素と対をなす第２の位相差検出画素と、当該第２の位相差検出画素に隣接する前記隣接画素との第２の出力差を検出し、前記第１の出力差と前記第２の出力差とを比較して位相差を検出する検出部をさらに備える、請求項１に記載の固体撮像素子。
15. 前記複数の通常画素と、前記複数の位相差検出画素と、前記複数の隣接画素とのそれぞれは、互いに積層され、且つ、互いに異なる波長の光を吸収して電荷を発生させる複数の光電変換素子からなる積層構造を有し、
    前記複数の光電変換素子のうちの少なくとも１つは、前記光電変換膜と、当該光電変換膜を挟み込む前記上部電極及び前記下部電極とを有する、
    請求項１に記載の固体撮像素子。
16. 前記複数の光電変換素子のうちの少なくとも１つは、有機系光電変換膜を有する、請求項１５に記載の固体撮像素子。
17. マトリックス状に区画された画素アレイ部を有する基板と、
    複数の前記区画のそれぞれに設けられた、複数の通常画素と、複数の位相差検出画素と、当該位相差検出画素に隣接する複数の隣接画素と、
    を備え、
    前記通常画素と、前記位相差検出画素と、前記隣接画素とは、それぞれ、光電変換膜と、当該光電変換膜を前記光電変換膜の厚み方向の沿って挟む込む上部電極及び下部電極とを有し、
    前記通常画素においては、前記下部電極は、前記通常画素が設けられた前記区画ごとに隔離して設けられており、
    前記隣接画素においては、前記下部電極は、前記基板の上方から見て、前記隣接画素が設けられた前記区画から当該隣接画素に隣接する前記位相差検出画素が設けられた前記区画にまで跨って設けられている、
    固体撮像素子を含む、電子機器。

Images