[go: up one dir, main page]

JP2018139264A - 光半導体素子及びその製造方法 - Google Patents

光半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2018139264A
JP2018139264A JP2017033630A JP2017033630A JP2018139264A JP 2018139264 A JP2018139264 A JP 2018139264A JP 2017033630 A JP2017033630 A JP 2017033630A JP 2017033630 A JP2017033630 A JP 2017033630A JP 2018139264 A JP2018139264 A JP 2018139264A
Authority
JP
Japan
Prior art keywords
layer
etching
active layer
contact layer
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017033630A
Other languages
English (en)
Inventor
湯田 正宏
Masahiro Yuda
正宏 湯田
康義 大手
Yasuyoshi Ote
康義 大手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2017033630A priority Critical patent/JP2018139264A/ja
Publication of JP2018139264A publication Critical patent/JP2018139264A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】ハイメサ埋め込み構造を有する光半導体素子の製造方法であって、埋め込み前処理時にエッチングレートの異なる層がメサストライプ内に存在しても、各層に適切なサイドエッチングによるダメージ除去が行われた光半導体素子及びその製造方法を提供すること。【解決手段】ハイメサストライプを形成したウェハ全面にポジ型のフォトレジストを塗布し、メサストライプの形成に用いたフォトマスクにより再度露光、現像を行い、絶縁膜マスク105下のInGaAsコンタクト層104のサイドエッチング部にレジスト106を配置する。InGaAsコンタクト層104のサイドエッチングに用いたエッチング液よりもエッチングレートが速いものを用いて活性層102のサイドエッチングを施す。InGaAsコンタクト層104の側壁がレジスト106により保護されているため、InGaAsコンタクト層104の浸蝕を防ぎながら、活性層102に対してサイドエッチングを施すことができる。【選択図】図1

Description

本発明は、半絶縁性InP埋め込み構造のレーザの光半導体素子及びその製造方法及びに関する。
少なくとも活性層の部分までがドライエッチングによりメサ形状に加工されたハイメサ型のリッジストライプを有し、その横に半絶縁性InP埋め込み層を成長させ電流ブロック構造を備えた半絶縁性InP埋め込みレーザ(SIBH−LD)は、低閾値電流動作、高効率の点で優れており、1.55μm帯の光通信用光源として用いられている。
図9(a)に、ドライエッチングにより加工された埋め込み前処理前のメサストライプの断面を示す。図9(a)に示すメサストライプ断面を持つ半絶縁性InP埋め込みレーザは、InP基板501上に活性層502、InPクラッド層503、バンドギャップエネルギーがクラッド層材とコンタクト層材の中間辺りにある中間層504、コンタクト層505、絶縁膜マスク506を積層する。その後、絶縁膜マスク506をストライプ形状のドライエッチングマスクに加工し、ドライエッチングにより図9(a)に示すようなメサストライプを形成したものである。その後、ドライエッチングによるダメージ層を除去するために、活性層502のライトエッチング(埋め込み前処理)を行う。これは、レーザ特性上、信頼性上必要不可欠なものである。埋め込み前処理としては、硫酸と過酸化水素水を混ぜた水溶液である硫酸系のエッチング液(ピラニア)を用いたライトエッチングが1.55μm帯で発振する1.55μm帯LDで一般的である。
特開平5−82891号公報
一方、1.3μm帯LDにおいてはコンタクト層として1.55μm帯と同じ低コンタクト抵抗率の得られるInGaAsを用いた場合、埋め込み前処理のためのピラニアエッチングを行うと絶縁膜マスク506と接するコンタクト層505のInGaAsのエッチングレートが1.3μm帯活性層502のそれよりも格段に速く、活性層502のエッチング中にコンタクト層505のInGaAsが消失してしまう。
これを回避する方法として、1.3μm帯組成のInGaAsP層をコンタクト層に用いてメタルを蒸着してアロイ電極とする方法やエッチングレートが半導体層の種類に依存しないエッチング液であるブロム(Br)系のエッチング液を用いた埋め込み前処理の方法がある。
前者の場合、1.3μm帯組成のInGaAsP層へのコンタクト抵抗は、InGaAs層へのそれよりも大きいものとなり、シリーズ抵抗の増大をもたらす。また、ノンアロイ電極が適用できないため、アロイ電極メタルの活性層への拡散、アロイスパイクによる局所的ストレスの活性層への悪影響等懸念される。
一方、後者の場合、ブロム(Br)系のエッチング液では、エッチングの進行が液の供給律速で決まり、メサ上部がメサ下部に比べ供給量が多くなるため、メサの下部の側壁よりも上部のそれの方が多くエッチングされる。十分な厚さの活性層502をエッチングする場合、図9(b)のようにメサ上部のクラッド層503、中間層504およびコンタクト層505の方が、メサ下部の活性層502よりもより多くエッチングされ、クラッド層503、中間層504およびコンタクト層505の幅が活性層のそれより大幅に狭まり、クラッド層503の抵抗、及びコンタクト抵抗が上昇し、レーザのシリーズ抵抗を増大させ、レーザ特性を劣化させるという問題が生ずる。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ハイメサ埋め込み構造を有する1.3μm帯の光半導体素子及びその製造方法であって、埋め込み前処理時に、エッチングレートの異なる層がメサストライプ内に存在しても、各層に適切なサイドエッチングによるダメージ除去が行われた光半導体素子及びその製造方法を提供することにある。
上記の課題を解決するために、本発明は、光半導体素子の製造方法であって、基板上に少なくとも活性層、クラッド層、中間層およびコンタクト層を順に積層した積層構造を形成する第1の工程と、前記積層構造に対してドライエッチングを施すことによりメサストライプを形成する第2の工程と、前記メサストライプの側面を第1のエッチング液に曝して前記コンタクト層にサイドエッチングを施す第3の工程と、前記サイドエッチングを施された部分を保護する第4の工程と、前記メサストライプの側面を第2のエッチング液に曝して前記活性層および前記中間層にサイドエッチングを施す第5の工程と、前記メサストライプの側面に半絶縁性InP埋め込み層を形成する第6の工程とを、順に行うことを特徴とする。
請求項2に記載の発明は、光半導体素子の製造方法であって、基板上に少なくとも活性層、クラッド層、中間層およびコンタクト層を順に積層した積層構造を形成する第1の工程と、前記コンタクト層のストライプパタンを形成する第2の工程と、前記コンタクト層の露出面と前記コンタクト層の周囲の前記中間層上にメサストライプ加工用のマスクを形成する第3の工程と、前記第3の工程後に、ドライエッチングにより前記ストライプパタンの幅よりも幅の広いメサストライプを形成する第4の工程と、前記メサストライプの側面をエッチング液に曝してサイドエッチングを施す第5の工程と、前記メサストライプの側面に半絶縁性InP埋め込み層を形成する第6の工程とを、順に行うことを特徴とする。
請求項3に記載の発明は、請求項1又は請求項2に記載の光半導体素子の製造方法において、前記積層構造を形成する前記第1の行程は、前記活性層として、前記メサストライプの長手方向に縦列にバットジョイントされたInGaAsP組成の1.3μm帯レーザの活性層とInAlGaAs組成のEA変調器の活性層とを形成する第7の行程を含むことを特徴とする。
請求項4に記載の発明は、InP基板に、活性層と、InPクラッド層と、InGaAsP中間層と、InGaAsコンタクト層とが順に積層されたメサストライプを有する光半導体素子であって、前記活性層の幅は前記InPクラッド層の幅より狭く、前記InPクラッド層の幅は前記InGaAsP中間層の幅より広く、前記InGaAsP中間層の幅は前記InGaAsコンタクト層より広いことを特徴とする。
請求項5に記載の発明は、請求項4に記載の光半導体素子において、前記活性層は、InGaAsP組成であること、又はInGaAsP組成の活性層とInAlGaAs組成の活性層とが同一ストライプ内に形成されていることを特徴とする。
本発明は、InGaAsP組成の1.3μm帯半導体レーザ、及び前記半導体レーザとInAlGaAs組成の1.3μm帯波長のEA吸収層を集積した変調器付光源において、コンタクト層としてノンアロイ電極も可能となるInGaAsを適用できるので、低抵抗、高信頼の光半導体素子が得られる。
(a)〜(f)は、本発明の実施形態1に係る光半導体素子の製造工程を示す図である。 (a)〜(g)は、本発明の実施形態2に係る光半導体素子の製造工程を示す図である。 (a)〜(f)は、本発明の実施形態3に係る光半導体素子の製造工程を示す、LD部のストライプ方向に垂直な断面図である。 (a)〜(f)は、本発明の実施形態3に係る光半導体素子の製造工程を示す、EA部のストライプ方向に垂直な断面図である。 本発明の実施形態3に係る光半導体素子のメサストライプの構造を示す図である。 (a)〜(f)は、本発明の実施形態4に係る光半導体素子の製造工程を示す、LD部のストライプ方向に垂直な断面図である。 (a)〜(f)は、本発明の実施形態4に係る光半導体素子の製造工程を示す、EA部のストライプ方向に垂直な断面図である。 本発明の実施形態4に係る光半導体素子のメサストライプの構造を示す図である。 (a)〜(b)は、従来の光半導体素子の製造工程を示す図である。
以下、本発明の実施の形態について、詳細に説明する。
(実施形態1)
図1(a)〜(f)に、本発明の実施形態1に係る光半導体素子の製造工程を示す。先ず、図1(a)に示すように、InP基板101上に波長1.3μm帯のInGaAsP
活性層102、InPクラッド層103、1.3μm帯組成のInGaAsP中間層104、InGaAsコンタクト層105を成長する。その上にSiO2のエッチング用の絶縁膜マスク106を積層し、塩素系ガスを用いたドライエッチングによりメサストライプを形成する。尚、InGaAsP中間層104は、バンドギャップエネルギーがInPクラッド層103とInGaAsコンタクト層105の中間辺りにあるバンドギャップ不連続緩和層である。
次に、上記メサストライプを硫酸、過酸化水素水、水の混合液からなる第1の硫酸系のエッチング液に曝す。これによりInGaAsコンタクト層105の両サイドには図1(b)に示すようにサイドエッチングが施される。第1の硫酸系のエッチング液は、活性層102の埋め込み成長前処理で用いる硫酸系エッチング液よりも活性層102に対するエッチングレートが格段に遅いものを用いる。そのため、活性層102はほとんどエッチングされない。もちろんInPクラッド層103もエッチングされない。第1の硫酸系エッチング液のエッチングレートは、硫酸、過酸化水素水、水の混合液の水の割合で調整する。水の割合が大きくなるとエッチングレートは遅くなる。
次に、図1(c)に示すように、ウェハ全面にポジ型のフォトレジストを塗布し、メサストライプの形成に用いたフォトマスクにより再度露光、現像を行い、絶縁膜マスク106下のInGaAsコンタクト層105のサイドエッチング部にフォトレジスト107を配置する。フォトレジスト107はInGaAsコンタクト層105に接して、両側のサイドエッチング部に形成される。
次に、図1(d)に示すように、InGaAsコンタクト層105のサイドエッチングに用いた第1の硫酸系のエッチング液よりも活性層102に対するエッチングレートが速い第2の硫酸系のエッチング液を用いて活性層102のサイドエッチングを施す。InGaAsコンタクト層105の側壁がフォトレジスト107により保護されているため、InGaAsコンタクト層105の浸蝕を防ぎながら、活性層102の側壁に対してサイドエッチングを施すことができ、ドライエッチングによるダメージ層を除去できる。本実施形態の場合、ドライエッチングダメージを完全に除去するためのサイドエッチング厚は片側0.2μmである。シングルモードを得るために活性層幅を1.7μmとすると、メサ幅は2.1μmとなる。このとき、InGaAsP中間層104も活性層102と同じ1.3μm組成としているためInGaAsP中間層104のサイドエッチング量は活性層102のそれと同等になる。InGaAsP中間層104のサイドエッチングがInGaAsコンタクト層105に及ばないようにするために、InGaAsコンタクト層105のサイドエッチング量は片側0.5μmとした。また、このとき、InGaAsP中間層104のサイドエッチングは、第1の硫酸系のエッチング液によりサイドエッチングがなされたInGaAsコンタクト層105の側壁に到達させないことが必須であり、InGaAsP中間層104の組成で微調整することが可能である。
一連のエッチング工程により、メサストライブの側面は階段状の形状となり、隣接する層のメサ幅の大小関係は、InP基板101>InGaAsP活性層102<InPクラッド層103>InGaAsP中間層104>InGaAsコンタクト層105となる。
この後さらに、フォトレジスト107を除去し、硫酸による表面処理を行い、半絶縁性InP埋め込み層108をストライプ側面に成長させる(図1(e))。このとき、InGaAsコンタクト層105のサイドエッチングにより形成される絶縁膜マスク106の庇部が絶縁膜マスク106上へ成長する面方位を抑制するため、半絶縁性InP埋め込み層108の絶縁膜マスク106上への異常成長が防がれる。
次に、絶縁膜マスク106を除去してウェハ全面に層間絶縁膜109を形成し、メサストライプ上部に絶縁膜窓開けを施し、InGaAsコンタクト層105上にp側電極110を形成する。このp側電極110は、InGaAsコンタクト層105が高濃度にドーングされており電極材をTiPtAuとしたノンアロイ電極となっている。次に、InP基板101裏面を研磨しAuGeNi/Auのn側電極111を形成することにより、光発光素子が完成する。半絶縁性InP埋め込み層108で埋め込まれても、メサストライブの階段状の側面形状は保持され、隣接する層のメサ幅の大小関係は、InP基板101>InGaAsP活性層102<InPクラッド層103>InGaAsP中間層104>InGaAsコンタクト層105である。この時のLD部の断面が図1(f)となる。
尚、図1(a)〜(f)では本実施形態の一例として、幅2.1μmのメサストライプに対してInGaAsコンタクト層104を0.5μmサイドエッチングし、活性層102を0.2μmサイドエッチングした例を用いて示している。
InGaAsP中間層104をサイドエッチングする際に、InGaAsコンタクト層105がエッチングされないようにInGaAsP中間層104のサイドエッチングはInGaAsコンタクト層105の側壁に到達させないように実施している。InGaAsP中間層104のサイドエッチングは活性層102のサイドエッチングと同時になされ、活性層102はドライエッチングのダメージを除去するためにコンマ数ミクロン程度エッチングされるため、活性層102と同じ組成のInGaAsP中間層104もコンマ数ミクロン程度エッチングされることになる。したがって、InGaAsコンタクト層105は、InGaAsP中間層104をサイドエッチングする過程で露出することがないように、少なくともコンマ数ミクロンより深くエッチングする必要がある。実際にはエッチング精度などを考慮し、InGaAsコンタクト層105の側壁とInGaAsP中間層104の側壁とが、0.2μm〜0.5μm程度のエッチング深さの差となるようにエッチングは制御される。例えば、InGaAsP中間層104が0.1μm〜0.3μmエッチングされている場合、InGaAsコンタクト層105は0.3μm〜0.8μm程度サイドエッチングを施すことになる。
このようにして作製された光半導体素子は、ブロム(Br)系のエッチング液を用いた活性層102のエッチング時にみられたInPクラッド層103の幅のメサ上部での縮小を回避でき、素子抵抗の大部分を占めるクラッド層の抵抗が増大する現象を回避できる。そのため、1.3μm帯レーザの活性層102よりもはるかにエッチングレートの速いInGaAsコンタクト層105をメサストライプに有していても、半絶縁性InP埋め込みレーザとして良好な特性を得ることが可能となる。また、InGaAsのコンタクト層105ではp型濃度を上げることでノンアロイの電極構成も可能となり、高信頼化に対して有効となる。すなわち、小さなシリーズ抵抗が得られるため高光出力であり、かつ、活性層102横のダメージ層も十分除去されているため、またノンアロイ電極も可能となるため高い信頼性が得られる。さらに、InGaAsコンタクト層105の側壁とInGaAsP中間層104の側壁とのエッチング深さの差が0.2μm〜0.5μm程度あるので、InGaAsP中間層104がエッチングされる際に、コンタクト層105までエッチングされることが防止できるため、製造工程に多少のずれが生じても、特性の劣化は生じず歩留まりが向上する。
本発明は、1.55μm帯レーザにおいても、ノンアロイの電極を形成するためにコンタクト層に高濃度のドーピングを施したためコンタクト層のエッチングレートが増大した場合にコンタクト層のサイドエッチング量を抑えることができるため有効である。さらに、さらなる低抵抗化のためにInPクラッド層の幅を広くして活性層のサイドエッチング量を大きくした場合においてコンタクト層の幅の縮小を抑えることができるため有効となる。
(実施形態2)
図2(a)〜(g)に、本発明の実施形態2に係る光半導体素子の製造工程を示す。実施形態1では、ドライエッチングによるハイメサ構造形成後にコンタクト層をサイドエッチングするが、本実施形態では、ハイメサ構造形成前にメサ幅よりも狭いコンタクト層のストライプパタンをエッチングにより形成し、前記コンタクト層とその下の中間層の上にメサ加工用の絶縁膜ストライプパタンを形成することを特徴とする。
先ず、図2(a)に示すように、InP基板201上に波長1.3μm帯の活性層202、InPクラッド層203、1.3μm帯組成のInGaAsP中間層204、InGaAsコンタクト層205を積層する。尚、InGaAsP中間層204は、バンドギャップエネルギーがInPクラッド層203とInGaAsコンタクト層205の中間辺りにあるバンドギャップ不連続緩和層である。
その後、クラッド幅よりも狭いストライプパタンのフォトレジスト206を形成し、InGaAsコンタクト層205のフォトレジスト206で覆われていない部分をウェットエッチングにより除去する。この時点でのメサ断面図を図2(b)に示す。もちろん、実施形態1のように幅の広いマスクを用いてサイドエッチングを利用しても良い。
次に、図2(c)に示すように、フォトレジスト206を除去し、InGaAsコンタクト層205の全てとInGaAsP中間層204の一部を覆うようにハイメサエッチング用のSiO2のエッチング用の絶縁膜マスク207を形成する。そして、図2(d)に示すように、ドライエッチングによりメサストライプを形成する。次に、図2(e)に示すように、活性層202に対してダメージ層除去のため、実施形態1と同様に第2の硫酸系のエッチング液を用いてサイドエッチングを施す。このとき、InGaAsP層中間層204もサイドエッチングされる。一方でInGaAsコンタクト層205は絶縁膜マスク207により保護されているため、InGaAsコンタクト層205の浸蝕を防ぐことができる。InGaAsP中間層204のサイドエッチング量は、InGaAsコンタクト層205に達しないようにするためにInGaAsPの組成により調整可能である。InGaAsP中間層204のサイドエッチング部は、実施形態1と同様に、後に続く半絶縁性InP埋め込み成長において絶縁膜マスク207の上に成長するモードを抑制する働きがあり、半絶縁性InP埋め込み層208の異常成長を防ぐ役割を持つ。
一連のエッチング工程により、メサストライブの側面は階段状の形状となり、隣接する層のメサ幅の大小関係は、InP基板201>InGaAsP活性層202<InPクラッド層203>InGaAsP中間層204>InGaAsコンタクト層205となる。
この後、半絶縁性InP埋め込み層208をストライプ側面に成長させる。この後、絶縁膜マスク207を除去してウェハ全面に層間絶縁膜209を形成し、メサストライプ上部に絶縁膜窓開けを施し、InGaAsコンタクト層105上にp側電極210を形成する。InGaAsコンタクト層205が高濃度にドーングされており電極材をTiPtAuとしたノンアロイ電極となっている。次に、InP基板201裏面を研磨しAuGeNi/Auのn側電極211を形成することにより、光発光素子が完成する。この段階でも隣接する層のメサ幅の大小関係は、InP基板201>InGaAsP活性層202<InPクラッド層203>InGaAsP中間層204>InGaAsコンタクト層205であり埋め込み前のメサストライブの階段状の側面形状は保持されている。この時のLD部の断面が図2(g)となる。
尚、図2(a)〜(g)では本実施形態の一例として、InGaAsP中間層204の厚さを0.2μmとし、ドライエッチングダメージを完全に除去するため、活性層202のサイドエッチング量を片側0.2μmとし、シングルモードを得るために活性層幅を1.7μmとし、メサストライプの幅を2.1μmとした例を用いて示している。本実施形態においても実施形態1と同様に、埋め込み前のInGaAsP中間層204とInGaAsコンタクト層205の幅はメサの片側で0.2μm〜0.5μm程度の差があるように形成される。本実施形態でも、実施形態1と同様に半絶縁性InP埋め込みレーザとして良好な特性を持つ光半導体素子の作製が可能となる。さらに、歩留まりの向上が可能となる。
(実施形態3)
本発明は、活性層がInGaASP系材料かなる1.3μm帯レーザ(LD部)と活性層がInGaAlAs系材料からなるEA変調器(EA部)を直接、または導波路層を介してバットジョイント集積し、コンタクト層が共にInGaAsで構成される光源にも適用することが可能である。本実施形態は、LD部活性層とEA部活性層とが導波路層を介してバットジョイント集積で接続された素子について、実施形態1の方法を用いた製造方法を示す。
図3(a)〜(f)、及び図4(a)〜(f)に、本発明の実施形態3に係る光半導体素子の製造工程を示す。図3(a)〜(f)はLD部のストライプ方向に垂直な断面、図4(a)〜(f)はEA部のストライプ方向に垂直な断面である。この積層構造は以下の手順で形成することができる。先ず、InP基板301上にInGaASP系材料のLD部の活性層302を形成し、ドライエッチングおよびウェットエッチングによりLD島を形成する。次にInP基板301上の活性層302を除去した領域にInGaAlAs系材料EA部の活性層303を成長させ、ドライエッチングおよびウェットエッチングによりLD島およびEA島を形成する。次にInP基板301上の活性層302、303を除去した領域に導波路コア層313をバットジョイント成長させる。InP基板301上に活性層302、303および導波路コア層313を形成後、それらの上にクラッド層、中間層、コンタクト層を積層する。この積層構造に対してストライプ用マスクを形成し、実施形態1の光半導体素子と同様にドライエッチングを施すことにより図5に示す構造のメサストライプを形成する。本実施形態のメサストライプには、InGaASP系材料の活性層302とInGaAlAs系材料の活性層303、及びそれらをつなぐ導波路コア層313が配置される。
LD部とEA部の断面構造は図3(a)、図4(a)に示すような積層構造であって、InP基板301上のLD部にInGaASP系材料かなる活性層302、EA部にInGaAlAs系材料からなる活性層303、InPクラッド層304、1.3μm帯組成のInGaAsP中間層305、InGaAsコンタクト層306が積層され、絶縁膜マスク307が形成されている。メサ幅は、後述するサイドエッチング量の違いで、EA部のサイドエッチング量がLD部のそれよりも大きいことからEA部のメサ幅が広いものとなっている。
この後、実施形態1と同じ第1の硫酸系エッチング液に曝す。InGaAsコンタクト層306とEA部の活性層303のエッチングレートは同程度であるため、InGaAsコンタクト層306、及びEA部の活性層303の両側壁に同程度のサイドエッチングが施される。この時、図3(b)、及び図4(b)に示すように、LD部の活性層302は、InGaAsコンタクト層306やEA部の活性層303よりもエッチングレートが遅く、第1のエッチング液では側壁はほとんどエッチングされない。
その後、フォトレジストをウェハ全面に塗布し、メサストライプの形成に用いたフォトマスクにより再度露光、現像を行い、絶縁膜マスク307下のInGaAsコンタクト層306のサイドエッチング部及びEA部の活性層303の両側壁のサイドエッチング部にフォトレジスト308を配置する。フォトレジスト308はInGaAsコンタクト層105及びEA部の活性層303に接して、両側のサイドエッチング部に形成される。この時のLD部及びEA部の断面を図3(c)、及び図4(c)に示す。
次にこの状態で、本メサストライプを第1の硫酸系のエッチング液よりも活性層302に対するエッチングレートが速い硫酸系の第2のエッチング液に曝すことにより、LD部の活性層302及び中間層305にサイドエッチングを施す。この時のLD部及びEA部の断面を図3(d)、及び図4(d)に示す。一連のエッチング工程によりメサストライプの側面には、LD部及びEA部ともに、実施形態1及び実施形態2と同様に、階段状の凹凸が形成される。
次にフォトレジスト308を除去し、硫酸による表面処理を行い、半絶縁性InP埋め込み層309をストライプ側面に成長させる。この時のLD部及びEA部の断面を図3(e)、及び図4(e)に示す。この後、実施形態1及び2と同様に、層間絶縁膜310、p側電極311、n側電極312を形成して素子を完成させる。この段階でも隣接する層のメサ幅の大小関係は、InP基板301>InGaAsP活性層302、InGaAlAs303<InPクラッド層304>InGaAsP中間層305>InGaAsコンタクト層306であり、埋め込み前のメサストライブの階段状の側面形状は保持されている。この時のLD部及びEA部の断面が図3(f)、及び図4(f)となる。
尚、図3、4では本実施形態の一例として、LD部については、幅2.1μmのメサストライプに対してInGaAsコンタクト層306を0.5μmサイドエッチングし、活性層302を0.2μmサイドエッチングした例、EA部については、幅2.5μmのメサストライプに対してInGaAsコンタクト層306及び活性層303を0.5μmサイドエッチングした例を示している。本実施形態においても実施形態1、2と同様に、埋め込み前のInGaAsP中間層305とInGaAsコンタクト層306の幅はメサの片側で0.2μm〜0.5μm程度の差があるように形成される。このため、製造工程に多少のずれが生じても、特性の劣化は生じず歩留まりは向上する。
本方法により、LD部とEA部の活性層が異なる材料系で構成されて、両活性層のエッチングレートが異なる場合でも、活性層のダメージ層が十分に除去でき良好な特性で高信頼の光源素子が実現できる。また、コンタクト層がInGaAsで構成でき、ノンアロイの電極構成が可能となることも高信頼化に寄与する。
(実施形態4)
本発明は、活性層がInGaASP系材料かなる1.3μm帯レーザ(LD部)と活性層がInGaAlAs系材料からなるEA変調器(EA部)を直接、または導波路層を介してバットジョイント集積し、コンタクト層が共にInGaAsで構成される光源にも適用することが可能である。本実施形態は、LD部活性層とEA部活性層とが導波路層介してバットジョイント集積で接続された素子について、実施形態2の方法を用いた製造方法を示す。
図6(a)〜(f)、及び図7(a)〜(f)に、本発明の実施形態4に係る光半導体素子の製造工程を示す。図6(a)〜(f)はLD部のストライプ方向に垂直な断面、図7(a)〜(f)はEA部のストライプ方向に垂直な断面である。実施形態3と同様に積層構造を形成し、その積層構造上にストライプ用マスクを形成してドライエッチングを施すことにより、図8に示す構造のメサストライプを形成する。本実施形態のメサストライプには、InGaASP系材料の活性層402とInGaAlAs系材料の活性層403、及びそれらをつなぐ導波路コア層413が配置される。
実施形態2の光半導体素子と同様にドライエッチングにより、図2(a)に示すような積層構造であって、少なくとも活性層がInGaASP系材料の領域とInGaAlAs系材料の領域とが配置されたメサストライプを形成する。この時のLD部及びEA部の断面を図6(a)及び図7(a)に示す。InP基板401上のLD部にInGaASP系材料かなる活性層402、EA部にInGaAlAs系材料からなる活性層403、InPクラッド層404、1.3μm帯組成のInGaAsP中間層405、InGaAsコンタクト層406が積層され、絶縁膜マスク407が形成されている。
この後、ストライプ全体をクエン酸と過酸化水素水と水の混合液からなるクエン酸系の第1のエッチング液に曝す。これによりEA部の活性層403の両サイドエッチングが施される。この時、LD部の活性層402は、EA部の活性層403よりもエッチングレートが遅く、第1のエッチング液では側壁はほとんどエッチングされない。このときのLD部及びEA部の断面を図6(b)及び図7(b)に示す。なお、クエン酸系の第1のエッチング液に代えて、硫酸系の第1のエッチング液を用いても良い。
その後、フォトレジストをウェハ全面に塗布し、ウェハを全面露光することにより、EA部の活性層のサイドエッチング部にフォトレジスト408を配置する。この時のLD部及びEA部の断面を図6(c)及び図7(c)に示す。
次にこの状態で、メサストライプをクエン酸系の第1のエッチング液よりも活性層402に対するエッチングレートが速い硫酸系の第2のエッチング液に曝すことにより、LD部の活性層402及び中間層405にサイドエッチングを施す。その後フォトレジスト408を除去する。この時のLD部及びEA部の断面を5(d)及び(d)に示す。この段階でのメサストライプ側面は階段状となり、実施形態1、2、及び3と同様な凹凸が形成される。本実施形態においても他の実施形態と同様に、埋め込み前のInGaAsP中間層405とInGaAsコンタクト層406の幅はメサの片側で0.2μm〜0.5μm程度の差があるように形成される。このため、製造工程に多少のずれが生じても、特性の劣化は生じず歩留まりは向上する。
次に濃硫酸による表面処理を行い、半絶縁性InP埋め込み層409をストライプ側面に成長させる。この時のLD部及びEA部の断面を図6(e)及び図7(e)に示す。この後、実施形態1〜3と同様に、層間絶縁膜410、p側電極411、n側電極412を形成して素子を完成させる。この段階でも隣接する層のメサ幅の大小関係は、InP基板401>InGaAsP活性層402、InGaAlAs活性層403<InPクラッド層404>InGaAsP中間層405>InGaAsコンタクト層406であり、埋め込み前のメサストライブの階段状の側面形状は保持されている。この時のLD部及びEA部の断面が図6(f)、及び図7(f)となる。
本方法により、LD部とEA部の活性層が異なる材料系で構成されて、両活性層のエッチングレートが異なる場合でも、活性層のダメージ層が十分に除去でき良好な特性で高信頼の光源素子が実現できる。また、コンタクト層がInGaAsで構成でき、ノンアロイの電極構成が可能となることも高信頼化に寄与する。
101 InP基板
102 活性層
103 InPクラッド層
104 InGaAsP中間層
105 InGaAsコンタクト層
106 絶縁膜マスク
107 フォトレジスト
108 半絶縁性InP埋め込み層
109 層間絶縁膜
110 p側電極
111 n側電極
201 InP基板
202 活性層
203 InPクラッド層
204 InGaAsP中間層
205 InGaAsコンタクト層
206 フォトレジスト
207 絶縁膜マスク
208 半絶縁性InP埋め込み層
209 層間絶縁膜
210 p側電極
211 n側電極
301 InP基板
302 InGaASP系材料かなる活性層
303 InGaAlAs系材料からなる活性層
304 InPクラッド層
305 InGaAsP中間層
306 InGaAsコンタクト層
307 絶縁膜マスク
308 フォトレジスト
309 半絶縁性InP埋め込み層
310 層間絶縁膜
311 p側電極
312 n側電極
313 導波路コア層
401 InP基板
402 InGaASP系材料かなる活性層
403 InGaAlAs系材料からなる活性層
404 InPクラッド層
405 InGaAsP中間層
406 InGaAsコンタクト層
407 絶縁膜マスク
408 フォトレジスト
409 半絶縁性InP埋め込み層
410 層間絶縁膜
411 p側電極
412 n側電極
413 導波路コア層
501 InP基板
502 活性層
503 InPクラッド層
504 中間層
505 コンタクト層
506 絶縁膜マスク

Claims (5)

  1. 基板上に少なくとも活性層、クラッド層、中間層およびコンタクト層を順に積層した積層構造を形成する第1の工程と、
    前記積層構造に対してドライエッチングを施すことによりメサストライプを形成する第2の工程と、
    前記メサストライプの側面を第1のエッチング液に曝して前記コンタクト層にサイドエッチングを施す第3の工程と、
    前記サイドエッチングを施された部分を保護する第4の工程と、
    前記メサストライプの側面を第2のエッチング液に曝して前記活性層および前記中間層にサイドエッチングを施す第5の工程と、
    前記メサストライプの側面に半絶縁性InP埋め込み層を形成する第6の工程とを、順に行うことを特徴とする光半導体素子の製造方法。
  2. 基板上に少なくとも活性層、クラッド層、中間層およびコンタクト層を順に積層した積層構造を形成する第1の工程と、
    前記コンタクト層のストライプパタンを形成する第2の工程と、
    前記コンタクト層の露出面と前記コンタクト層の周囲の前記中間層上にメサストライプ加工用のマスクを形成する第3の工程と、
    前記第3の工程後に、ドライエッチングにより前記ストライプパタンの幅よりも幅の広いメサストライプを形成する第4の工程と、
    前記メサストライプの側面をエッチング液に曝してサイドエッチングを施す第5の工程と、
    前記メサストライプの側面に半絶縁性InP埋め込み層を形成する第6の工程とを、順に行うことを特徴とする光半導体素子の製造方法。
  3. 前記積層構造を形成する前記第1の工程は、前記活性層として、前記メサストライプの長手方向に縦列にバットジョイントされたInGaAsP組成の1.3μm帯レーザの活性層とInAlGaAs組成のEA変調器の活性層とを形成する第7の工程を含むことを特徴とする請求項1又は請求項2に記載の光半導体素子の製造方法。
  4. InP基板に、活性層と、InPクラッド層と、InGaAsP中間層と、InGaAsコンタクト層とが順に積層されたメサストライプを有する光半導体素子であって、
    前記活性層の幅は前記InPクラッド層の幅より狭く、前記InPクラッド層の幅は前記InGaAsP中間層の幅より広く、前記InGaAsP中間層の幅は前記InGaAsコンタクト層より広いことを特徴とする光半導体素子。
  5. 前記活性層は、InGaAsP組成であること、又はInGaAsP組成の活性層とInAlGaAs組成の活性層とが同一ストライプ内に形成されていることを特徴とする請求項4に記載の光半導体素子。
JP2017033630A 2017-02-24 2017-02-24 光半導体素子及びその製造方法 Pending JP2018139264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017033630A JP2018139264A (ja) 2017-02-24 2017-02-24 光半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017033630A JP2018139264A (ja) 2017-02-24 2017-02-24 光半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018139264A true JP2018139264A (ja) 2018-09-06

Family

ID=63451534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017033630A Pending JP2018139264A (ja) 2017-02-24 2017-02-24 光半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2018139264A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023017607A1 (ja) * 2021-08-12 2023-02-16
JP7560005B1 (ja) * 2024-04-09 2024-10-02 三菱電機株式会社 光半導体装置
WO2024247189A1 (ja) * 2023-05-31 2024-12-05 三菱電機株式会社 半導体装置の製造方法
JP7710626B1 (ja) * 2024-06-11 2025-07-18 三菱電機株式会社 光半導体装置及び光半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023017607A1 (ja) * 2021-08-12 2023-02-16
WO2023017607A1 (ja) * 2021-08-12 2023-02-16 日本電信電話株式会社 光変調器および光送信器
JP7680690B2 (ja) 2021-08-12 2025-05-21 日本電信電話株式会社 光変調器および光送信器
WO2024247189A1 (ja) * 2023-05-31 2024-12-05 三菱電機株式会社 半導体装置の製造方法
JP7560005B1 (ja) * 2024-04-09 2024-10-02 三菱電機株式会社 光半導体装置
WO2025215742A1 (ja) * 2024-04-09 2025-10-16 三菱電機株式会社 光半導体装置
JP7710626B1 (ja) * 2024-06-11 2025-07-18 三菱電機株式会社 光半導体装置及び光半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
JP6206247B2 (ja) 半導体装置の製造方法
JP2018139264A (ja) 光半導体素子及びその製造方法
US5949808A (en) Semiconductor laser and method for producing the same
JP3344096B2 (ja) 半導体レーザ及びその製造方法
JP2005317572A (ja) 半導体装置およびその製造方法
JPH03250684A (ja) メサ埋め込み型光半導体装置の製造方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JP7168138B1 (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JPH0213470B2 (ja)
JP4502867B2 (ja) 半導体レーザ装置および半導体レーザ装置の製造方法
JPH04369886A (ja) 半導体レーザの製造方法
JPH08139411A (ja) 半導体レーザの製造方法
JP2005158953A (ja) 半導体レーザ素子およびその製造方法
JP3208177B2 (ja) 半導体レーザ素子
JPH04229682A (ja) 半導体レーザの製造方法
JP5834821B2 (ja) 光半導体装置の製造方法
JPH11251678A (ja) 半導体レーザ及びその製造方法
JPH0697603A (ja) 半導体レーザ及びその製造方法
JPS61125099A (ja) 半導体レ−ザおよびその製造方法
JPH09153657A (ja) 半導体レーザの製造方法
JPH07162078A (ja) 半導体レーザ素子及びその製造方法
JPH0824208B2 (ja) 半導体レ−ザの製造法
JPH02148786A (ja) 半導体レーザ装置
JPH10209568A (ja) 半導体光デバイスの製造方法