[go: up one dir, main page]

JP2018125370A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2018125370A
JP2018125370A JP2017015288A JP2017015288A JP2018125370A JP 2018125370 A JP2018125370 A JP 2018125370A JP 2017015288 A JP2017015288 A JP 2017015288A JP 2017015288 A JP2017015288 A JP 2017015288A JP 2018125370 A JP2018125370 A JP 2018125370A
Authority
JP
Japan
Prior art keywords
dummy
terminals
terminal
ball
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017015288A
Other languages
English (en)
Other versions
JP6724808B2 (ja
Inventor
聖史 平松
Satoshi Hiramatsu
聖史 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017015288A priority Critical patent/JP6724808B2/ja
Publication of JP2018125370A publication Critical patent/JP2018125370A/ja
Application granted granted Critical
Publication of JP6724808B2 publication Critical patent/JP6724808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W90/724

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板と電子部品との電気的な接続信頼性を確保しつつ、体格を小型化可能な電子装置を提供すること。【解決手段】基板30には、ボールグリッドアレイ型の電子部品20aが実装されている。この電子部品20aは、本体部21、本体部21の下面21aに行列状に配置された複数の端子22、及び各端子22上にそれぞれ設けられたはんだボール23を有している。また、複数の端子22として、複数のノーマル端子22a及び複数のダミー端子22bを有しており、最外周には少なくともダミー端子22bが配置されている。基板30のランド32は、ノーマル端子22a及びダミー端子22bのうち、ノーマル端子22aとの対向部分に設けられている。ダミー端子22b上のはんだボール23であるダミーボール23bの周囲には、本体部21及び基板30の両方に接触するように、アンダーフィル40が配置されている。【選択図】図3

Description

この明細書における開示は、ボールグリッドアレイ型の電子部品が基板に実装されてなる電子装置に関する。
特許文献1には、ボールグリッドアレイ型(以下、BGA型と示す)の電子部品が基板に実装されてなる電子装置が開示されている。BGA型の電子部品は、本体部の一面に行列状に配置された複数の端子と、各端子上に設けられたはんだボールを有している。端子は、はんだボールを介して、基板の対応するランドに接続されている。
この電子装置では、
特開平9−307022号公報
上記した電子装置では、電子部品の本体部と基板との線膨張係数差に基づく熱応力が、特に最外周に位置する端子のはんだ接合部に作用する。このため、最外周のはんだ接合部にクラック等の不良が発生しやすい。
これに対し、たとえば最外周の端子の少なくとも一部を電気的な接続機能を提供しないダミー端子とし、ダミー端子のはんだ接合部に熱応力が作用するようにすることで、電子部品と基板との電気的な接続信頼性を確保する構成が提案されている。
しかしながら、このような構成では、基板における電子部品との対向面に、ダミー端子に対応するランド(ダミーランド)を設けなければならない。ダミー端子よりも内側には、電気的な接続機能を提供するノーマル端子が設けられているため、対向面にてノーマル端子に対応するランドから配線を引き出そうとすると、ダミーランドが邪魔になる。この場合、ビアホールなどを経由し、内層にて配線を引き出すこととなり、板厚方向において基板の体格を小型化するのが困難となる。一方、端子及びランドのピッチを広くすることで、ノーマル端子に対応するランドから対向面での配線の引き出しが可能となるが、板厚方向に直交する方向において、電子部品及び基板の体格を小型化するのが困難となる。
本開示はこのような課題に鑑みてなされたものであり、基板と電子部品との電気的な接続信頼性を確保しつつ、体格を小型化可能な電子装置を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示のひとつである電子装置は、本体部(21)と、本体部の一面(21a)に行列状に配置された複数の端子(22)と、各端子上にそれぞれ設けられたはんだボール(23)と、を有し、複数の端子として、電気的な接続機能を提供する複数のノーマル端子(22a)及び電気的な接続機能を提供しない複数のダミー端子(22b)を含み、最外周に少なくともダミー端子が配置されたボールグリッドアレイ型の電子部品(20a)と、
電気絶縁性の基材(31)と、基材における一面との対向面(31a)において、ノーマル端子及びダミー端子のうち、ノーマル端子との対向部分に設けられ、はんだボールを介して対応するノーマル端子に接続されたランド(32)と、を有する基板(30)と、
本体部及び基板の両方に密着するように、はんだボールのうち、ダミー端子上のはんだボールであるダミーボール(23b)の周囲に少なくとも設けられたアンダーフィル(40)と、を備える。
この電子装置によれば、ノーマル端子及びダミー端子のうち、ノーマル端子が、はんだボールを介してランドに接続されている。ダミー端子に対応するランドを、基板に設けていないため、対向面にて、ノーマル端子に接続されたランドから配線を引き出しやすい。したがって、電子装置の体格を小型化することができる。
また、最外周に配置されたダミー端子の周囲で、電子部品と基板とがアンダーフィルを介して接続されている。電子部品の本体部と基板との線膨張係数差に基づく熱応力を、基板と電子部品とのアンダーフィルによる接続部にて受けることができるため、ノーマル端子とランドとのはんだ接合部に作用する熱応力を低減できる。これにより、電子部品と基板との電気的な接続信頼性を確保することができる。
第1実施形態の電子装置を示す断面図である。 電子装置において、BGA型の電子部品の周辺を示す平面図である。 図2のIII-III線に沿う断面図である。 第1変形例を示す断面図であり、図3に示す領域IVに対応している。 第2変形例を示す断面図であり、図4に対応している。 第2実施形態の電子装置を示す断面図であり、図4に対応している。 第3実施形態の電子装置を示す断面図であり、図4に対応している。 第3変形例を示す断面図であり、図4に対応している。 第4変形例を示す平面図であり、図2に対応している。 第5変形例を示す平面図であり、図2に対応している。 第6変形例を示す平面図であり、図2に対応している。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び/又は構造的に対応する部分には同一の参照符号を付与する。以下において、基板の厚み方向をZ方向、Z方向に直交する一方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。特に断わりのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状、すなわちZ方向からの平面視における形状を平面形状とする。
(第1実施形態)
図1に示す電子装置10は、たとえば車両に搭載される電子制御装置として構成されている。この電子装置10は、電子部品20、基板30、及びアンダーフィル40を備えている。電子装置10は、電子部品20及び基板30を収容する筐体を、さらに備えてもよい。
電子部品20は、基板30に実装されている。電子部品20は、基板30とともに回路を構成する。電子装置10は複数の電子部品20を備えており、電子部品20としてボールグリッドアレイ型(以下、BGA型と示す)の電子部品20aを含んでいる。この電子部品20aは、BGAパッケージとも称される。本実施形態では、電子部品20がZ方向において基板30の両面に配置されている。なお、基板30には、電子部品20以外にも、コネクタ50が実装されている。
電子部品20aは、図2及び図3に示すように、本体部21、複数の端子22、及びはんだボール23を有している。本体部21は、たとえば基板の一面上に半導体チップが配置されて半導体チップと基板とが電気的に接続されるとともに、一面ごと半導体チップが樹脂封止されてなる。本体部21は、X方向に略平行な一対の辺及びY方向に略平行な一対の辺を有する平面略矩形状をなしている。
端子22は、電子部品20aにおける外部接続用の電極(パッド)である。複数の端子22は、本体部21における基板30との対向面である下面21aに配置されている。下面21aが、本体部21の一面に相当する。複数の端子22は、下面21aにおいて行列状(マトリクス状)に配置されている。X方向及びY方向の一方が行方向、他方が列方向となっている。
電子部品20は、端子22として複数のノーマル端子22a及び複数のダミー端子22bを有している。ノーマル端子22aは、電気的な接続機能を提供する端子22である。一方、ダミー端子22bは、電気的な接続機能を提供しない端子22である。ノーマル端子22aは上記した回路の形成に寄与する端子22であり、ダミー端子22bは回路の形成に寄与しない端子22である。行列状に配置された複数の端子22において、最外周には少なくともダミー端子22bが配置されている。
本実施形態では、ノーマル端子22aとして、高周波信号を伝達するための信号端子を含んでいる。そして、最外周に配置されたすべての端子22がダミー端子22bとなっており、最外周よりも内側に配置された端子22がノーマル端子22aとなっている。ノーマル端子22aは平面矩形状の領域内において8行8列で配置されており、ダミー端子22bはノーマル端子22aの配置領域を取り囲むように、一列で矩形環状に配置されている。このように、ノーマル端子22aは行列状に配置されており、ノーマル端子22aの配置領域の外側に、複数のダミー端子22bが配置されている。ノーマル端子22a間のピッチ、ダミー端子22b間のピッチは互いに等しいものとなっており、ノーマル端子22aとダミー端子22bとの間には、端子22ひとつ分の空き領域が存在する。
はんだボール23は、すべての端子22上にそれぞれ設けられている。このため、図2に示すように、はんだボール23も行列状の配置となっている。電子部品20は、ノーマル端子22a上に設けられたはんだボール23であるノーマルボール23a、及び、ダミー端子22b上に設けられたはんだボール23であるダミーボール23bを有している。本実施形態では、すべてのはんだボール23の直径が、リフロー前の状態で互いにほぼ等しいものとなっている。
基板30は、樹脂などの電気絶縁材料を用いて形成された基材31に、配線が配置されてなる。基板30は、所謂プリント基板である。基板30は、配線の一部分として、外部接続用の電極であるランドを有している。図1では配線の図示を省略している。図3では、配線のうち、電子部品20aに対応するランド32のみを図示している。
電子部品20aに対応するランド32は、基材31における電子部品20aとの対向面31aに設けられている。ランド32は、下面21aとの対向面31aにおいて、ノーマル端子22a及びダミー端子22bのうち、ノーマル端子22aとの対向部分に設けられている。ランド32は、ノーマルボール23aを介して、対応するノーマル端子22aに接続されている。一方、ランド32は、対向面31aにおいて、ダミー端子22bとの対向部分には設けられていない。すなわち、ダミー端子22b及びダミーボール23bは、ランド32に接続されていない。
基材31の対向面31aには、ソルダレジスト33が配置されている。ソルダレジスト33は、ランド32が露出するように設けられている。ソルダレジスト33は、対向面31aにおいて、ランド32の形成領域には配置されておらず、ランド32の形成領域の周囲に設けられている。すなわち、ソルダレジスト33は、ダミー端子22bとの対向部分にも設けられている。上記したダミーボール23bは、ソルダレジスト33に接触している。
アンダーフィル40は、本体部21及び基板30の両方に密着するように、はんだボール23の周囲に設けられている。アンダーフィル40は、はんだボール23のうち、少なくともダミーボール23bの周囲に設けられている。アンダーフィル40は、ダミーボール23bを包むように設けられている。アンダーフィル40は、本体部21の下面21aと基板30との対向領域に介在し、本体部21及び基板30とを機械的に接続する補強部材である。
本実施形態では、アンダーフィル40が、ノーマルボール23aの周囲には配置されず、ダミーボール23bの周囲にのみ配置されている。上記したように、最外周に配置されたすべての端子22がダミー端子22bとなっており、複数のダミー端子22bのそれぞれにダミーボール23bが配置されている。隣り合うダミー端子22bを覆うアンダーフィル40は連なっており、アンダーフィル40は、ノーマル端子22aの配置領域を取り囲むように矩形環状に設けられている。アンダーフィル40は、基板30のソルダレジスト33に接触(密着)している。
アンダーフィル40は、たとえばエポキシ樹脂などの熱硬化性樹脂を用いて形成されている。アンダーフィル40は、液体の状態で、毛細管現象により、電子部品20の下面21aとダミーボール23bとの間の隙間、ダミーボール23bと基板30との間の隙間に入り込み、ダミーボール23bの周囲に保持される。この状態で硬化処理がなされ、アンダーフィル40は、ダミーボール23bの周囲に配置されている。
次に、上記した電子装置10の効果について説明する。
本実施形態では、ノーマル端子22a及びダミー端子22bのうち、ノーマル端子22aのみが、ランド32に接続されている。基板30には、ダミー端子22bに対応するランドを設けていないため、対向面31aにおいて、ノーマル端子22aに接続されたランド32から配線を引き出しやすい。したがって、ダミー端子とランドとを接続する構成に較べて、電子装置10の体格を小型化することができる。
また、ランドとは接続しないものの、ダミー端子22b上にダミーボール23bを設けているため、上記したように、ダミーボール23bの周囲にアンダーフィル40を保持することができる。ダミー端子22bは最外周に配置されており、ノーマル端子22aとランド32とのはんだ接合部の外側に、電子部品20aと基板30とのアンダーフィル40による接続部が形成されている。したがって、電子部品20aの本体部21と基板30との線膨張係数差に基づく熱応力を、電子部品20aと基板30とのアンダーフィル40による接続部にて受けることができる。これにより、ノーマル端子22aとランド32とのはんだ接合部に作用する熱応力を低減することができる。したがって、ダミー端子22bをランドと接続しなくても、電子部品20aと基板30との電気的な接続信頼性を確保することができる。
特に本実施形態では、最外周の四隅にもダミー端子22b及びダミーボール23bが配置され、ダミーボール23bの周囲にアンダーフィル40が設けられている。このように、熱応力が最も集中しやすい箇所に電子部品20aと基板30とのアンダーフィル40による接続部を設けているため、ダミー端子22bをランドと接続しなくても、電子部品20aと基板30との電気的な接続信頼性をより高めることができる。
さらに本実施形態では、最外周に配置された複数の端子22がすべてダミー端子22bとなっている。そして、アンダーフィル40は、複数のノーマル端子22aの配置領域を取り囲むように環状をなしている。ノーマル端子22aの配置領域にはアンダーフィル40を設けていないため、電子部品20aと基板30との電気的な接続信頼性をより高めつつ、アンダーフィル40の使用量を低減することができる。また、ノーマル端子22aの配置領域を取り囲むように、ダミー端子22bが配置されているため、四隅に限らず、辺の中央付近に熱応力が集中しても、電子部品20aと基板30との電気的な接続信頼性を確保することができる。また、電子部品20及び基板30とアンダーフィル40との密着面積を大きくできるので、電子部品20aと基板30との電気的な接続信頼性をより高めることができる。
さらに本実施形態では、ノーマル端子22aとして、たとえば周波数がGHz帯の高周波信号を伝達するための信号端子を含んでいる。このような信号端子上のはんだボールの周囲に誘電体であるアンダーフィルが配置されると、誘電正接による信号の劣化などが問題となる。これに対し、本実施形態では、ダミーボール23bの周囲にのみアンダーフィル40が配置されており、ノーマルボール23aの周囲にはアンダーフィル40が配置されていない。したがって、高周波信号の不具合を抑制することができる。
さらに本実施形態では、ダミーボール23bが、ソルダレジスト33に接触している。したがって、熱応力により、本体部21及び基板30がZ方向に直交する方向に相対的に変位しようとすると、ダミーボール23bとソルダレジスト33との間に動摩擦力が作用する。これにより、ノーマル端子22aとランド32とのはんだ接合部に作用する熱応力をより低減することができる。したがって、電子部品20aと基板30との電気的な接続信頼性をさらに高めることができる。また、ダミーボール23bと基板30との間の隙間がより狭くなるので、硬化前の液状のアンダーフィル40を、ダミーボール23bの周囲に保持しやすくなる。
しかしながら、図4に示す第1変形例のように、ダミーボール23bが、ソルダレジスト33に対して非接触の構成を採用することもできる。この場合も、ダミーボール23bが存在することで、ダミーボール23bの周囲、すなわちノーマル端子22aの配置領域よりも外側の所定領域に、アンダーフィル40を保持することができる。そして、上記した熱応力を、電子部品20aと基板30とのアンダーフィル40による接続部にて受けることができる。
また、ランド32から引き出される配線の位置まで特に言及しなかったが、たとえば図5に示す第2変形例のように、ダミーボール23bの直下にランド32から引き出された配線34を、ソルダレジスト33を介してダミーボール23bの直下に配置してもよい。上記したように、ダミー端子22bに接続されるランドを設けないため、ダミー端子22b及びダミーボール23bの直下領域を、配線34の引き出し領域として活用することができる。
(第2実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
本実施形態でも、対向面31aにおいて、ダミー端子22bとの対向部分にソルダレジスト33が配置されており、ダミーボール23bの周囲に配置されたアンダーフィル40がソルダレジスト33に密着している。そして、図6に示すように、ソルダレジスト33の表面のうち、アンダーフィル40の密着部分が粗化面となっている。本実施形態では、ソルダレジスト33におけるダミーボール23bの直下部分及びその周辺部分に、局所的な凹凸部33aを設けている。
これによれば、アンダーフィル40と基板30(ソルダレジスト33)との密着面積が増加するため、密着強度を高めることができる。すなわち、電子部品20aと基板30との電気的な接続信頼性をより高めることができる。また、凹凸部33aは平坦面に較べて濡れ易いため、硬化前の液状のアンダーフィル40を凹凸部33a、すなわちダミーボール23bの周囲に保持しやすくなる。
なお、第1変形例同様、ダミーボール23bがソルダレジスト33に接触しない構成において、凹凸部33aを設けてもよい。
凹凸部33aをダミーボール23bの直下及びその周囲に設ける例を示したが、これに限定されない。ダミーボール23bの接触箇所には凹凸部33aを設けず、接触箇所の周囲にのみ凹凸部33aを設けてもよい。
(第3実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した電子装置10と共通する部分についての説明は省略する。
本実施形態では、図7に示すように、ソルダレジスト33におけるダミーボール23bとの対向部分に、貫通孔33bが形成されている。そして、アンダーフィル40が、ダミーボール23bの周囲に配置されるとともに、基材31の露出部分及び貫通孔33bの壁面に密着している。本実施形態でも、最外周がすべてダミー端子22bとなっており、矩形環状に設けられるアンダーフィル40に対応して、貫通孔33bはランド32の形成領域を取り囲むように環状に設けられている。
これによっても、アンダーフィル40と基板30(基材31及びソルダレジスト33)との密着面積が増加するため、密着強度を高めることができる。すなわち、電子部品20aと基板30との電気的な接続信頼性をより高めることができる。また、硬化前の液状のアンダーフィル40を、貫通孔33b内、すなわちダミーボール23bの周囲に保持しやすくなる。
図7では、ダミーボール23bが基板30に対して非接触の例を示したがこれに限定されない。たとえば図8に示す第3変形例のように、ダミーボール23bが、基材31の露出部分に接触するようにしてもよい。これによれば、第1実施形態(図3参照)に示したように、電子部品20aと基板30との電気的な接続信頼性をさらに高めることができる。また、ダミーボール23bと基板30との間の隙間がより狭くなるので、硬化前の液状のアンダーフィル40を、ダミーボール23bの周囲に保持しやすくなる。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
実施形態では、ダミーボール23bの周囲のみにアンダーフィル40を配置する例を示したが、これに限定されない。たとえば図9に示す第4変形例のように、ダミーボール23bだけでなく、ノーマルボール23aの周囲にもアンダーフィル40を配置してもよい、図9では、本体部21の下面21aのほぼ全面にアンダーフィル40が密着している。これによっても、ダミー端子22bをランドと接続することなく、電子部品20aと基板30との電気的な接続信頼性を確保することができる。
ダミー端子22b及びダミーボール23bの配置は、実施形態の例に限定されない。最外周の端子22として、少なくともダミー端子22bを含めばよい。たとえば図10の第5変形例に示す構成や、図11の第6変形例に示す構成を採用することもできる。
図10に示す第5変形例では、端子22及びはんだボール23の配置が、上記した実施形態と同じとなっている。第5変形例では、最外周の端子22のうち、矩形の四隅付近のみがダミー端子22bとなっている。詳しくは、四隅のそれぞれにおいて、角部とその両隣りに位置する計3つの端子22が、ダミー端子22bとなっており、残りの端子22はノーマル端子22aとなっている。すなわち、図10に示すように、最外周のはんだボール23のうち、矩形の四隅付近のみがダミーボール23bとなっている。そして、ダミーボール23bの周囲にのみ、アンダーフィル40が配置されている。
上記したように、最外周の四隅に熱応力が最も集中しやすい。したがって、図10に示す構成を採用すると、ダミー端子22bをランドと接続しなくても、電子部品20aと基板30との電気的な接続信頼性をより高めることができる。
図11に示す第6変形例では、ノーマル端子22a及びノーマルボール23aの配置が、上記した実施形態と同じとなっているものの、ダミー端子22b及びダミーボール23bの配置が異なる。第5変形例では、ノーマル端子22aの配置領域の外側であって、矩形の四隅に、ダミー端子22bがそれぞれひとつ配置されている。最外周の端子22として、4つのダミー端子22bが配置されている。すなわち、図11に示すように、最外周のはんだボール23として、矩形の四隅に、ダミーボール23bがそれぞれひとつ配置されている。そして、ダミーボール23bの周囲にのみ、アンダーフィル40が配置されている。
図11に示す構成によっても、図10に示す構成同様に、電子部品20aと基板30との電気的な接続信頼性をより高めることができる。
10…電子装置、20,20a…電子部品、21…本体部、21a…下面、22…端子、22a…ノーマル端子、22b…ダミー端子、23…はんだボール、23a…ノーマルボール、23b…ダミーボール、30…基板、31…基材、31a…対向面、32…ランド、33…ソルダレジスト、33a…凹凸部、33b…貫通孔、34…配線、40…アンダーフィル、50…コネクタ

Claims (8)

  1. 本体部(21)と、前記本体部の一面(21a)に行列状に配置された複数の端子(22)と、各端子上にそれぞれ設けられたはんだボール(23)と、を有し、複数の前記端子として、電気的な接続機能を提供する複数のノーマル端子(22a)及び電気的な接続機能を提供しない複数のダミー端子(22b)を含み、最外周に少なくとも前記ダミー端子が配置されたボールグリッドアレイ型の電子部品(20a)と、
    電気絶縁性の基材(31)と、前記基材における前記一面との対向面(31a)において、前記ノーマル端子及び前記ダミー端子のうち、前記ノーマル端子との対向部分に設けられ、前記はんだボールを介して対応する前記ノーマル端子に接続されたランド(32)と、を有する基板(30)と、
    前記本体部及び前記基板の両方に密着するように、前記はんだボールのうち、前記ダミー端子上のはんだボールであるダミーボール(23b)の周囲に少なくとも設けられたアンダーフィル(40)と、
    を備える電子装置。
  2. 前記基板は、前記ランドが露出するように前記対向面上に設けられたソルダレジスト(33)を有し、
    前記アンダーフィルが前記ソルダレジストに密着している請求項1に記載の電子装置。
  3. 前記ダミーボールが、前記ソルダレジストに接触している請求項2に記載の電子装置。
  4. 前記ソルダレジストの表面のうち、前記アンダーフィルの密着部分が凹凸形状をなしている請求項2又は請求項3に記載の電子装置。
  5. 前記基板は、前記ランドが露出するように前記対向面上に設けられ、前記ダミーボールとの対向部分に貫通孔(33b)が形成されたソルダレジスト(33)を有し、
    前記アンダーフィルが、前記基材の露出部分及び前記貫通孔の壁面に密着している請求項1に記載の電子装置。
  6. 前記ダミーボールが、前記基材の露出部分に接触している請求項5に記載の電子装置。
  7. 最外周に配置された複数の前記端子がすべて前記ダミー端子とされ、
    前記アンダーフィルは、前記ダミーボールの周囲にのみ配置され、複数の前記ノーマル端子の配置領域を取り囲むように環状をなしている請求項1〜6いずれか1項に記載の電子装置。
  8. 前記電子部品は、前記ノーマル端子として、高周波信号を伝達するための信号端子を含む請求項7に記載の電子装置。
JP2017015288A 2017-01-31 2017-01-31 電子装置 Active JP6724808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017015288A JP6724808B2 (ja) 2017-01-31 2017-01-31 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017015288A JP6724808B2 (ja) 2017-01-31 2017-01-31 電子装置

Publications (2)

Publication Number Publication Date
JP2018125370A true JP2018125370A (ja) 2018-08-09
JP6724808B2 JP6724808B2 (ja) 2020-07-15

Family

ID=63111709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017015288A Active JP6724808B2 (ja) 2017-01-31 2017-01-31 電子装置

Country Status (1)

Country Link
JP (1) JP6724808B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198596A (zh) * 2019-05-27 2019-09-03 上海天马微电子有限公司 一种连接电路板和显示装置
US20230067350A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Dummy metal bonding pads for underfill application in semiconductor die packaging and methods of forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016192A (ja) * 2000-06-29 2002-01-18 Ricoh Co Ltd 電子部品の実装構造および実装方法
JP2004349399A (ja) * 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP2007220954A (ja) * 2006-02-17 2007-08-30 Nec Corp 半導体装置とその実装方法
JP2010087047A (ja) * 2008-09-29 2010-04-15 Toshiba Corp 半導体パッケージ、電子機器、およびプリント回路基板の製造方法
JP2014192205A (ja) * 2013-03-26 2014-10-06 Ibiden Co Ltd 配線基板およびその製造方法
JP2015056561A (ja) * 2013-09-12 2015-03-23 イビデン株式会社 プリント配線板及びその製造方法
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016192A (ja) * 2000-06-29 2002-01-18 Ricoh Co Ltd 電子部品の実装構造および実装方法
JP2004349399A (ja) * 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP2007220954A (ja) * 2006-02-17 2007-08-30 Nec Corp 半導体装置とその実装方法
JP2010087047A (ja) * 2008-09-29 2010-04-15 Toshiba Corp 半導体パッケージ、電子機器、およびプリント回路基板の製造方法
JP2014192205A (ja) * 2013-03-26 2014-10-06 Ibiden Co Ltd 配線基板およびその製造方法
JP2015056561A (ja) * 2013-09-12 2015-03-23 イビデン株式会社 プリント配線板及びその製造方法
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110198596A (zh) * 2019-05-27 2019-09-03 上海天马微电子有限公司 一种连接电路板和显示装置
US20230067350A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Dummy metal bonding pads for underfill application in semiconductor die packaging and methods of forming the same
US11997842B2 (en) * 2021-08-31 2024-05-28 Taiwan Semiconductor Manufacturing Company Limited Dummy metal bonding pads for underfill application in semiconductor die packaging and methods of forming the same
US12232307B2 (en) 2021-08-31 2025-02-18 Taiwan Semiconductor Manufacturing Company Limited Dummy metal bonding pads for underfill application in semiconductor die packaging and methods of forming the same

Also Published As

Publication number Publication date
JP6724808B2 (ja) 2020-07-15

Similar Documents

Publication Publication Date Title
US7005750B2 (en) Substrate with reinforced contact pad structure
KR20010062054A (ko) 반도체 장치
JP6199601B2 (ja) 半導体装置
JP4458010B2 (ja) 半導体装置
TWI791658B (zh) 具有電磁干擾屏蔽層的半導體封裝
JP2018125370A (ja) 電子装置
US7911056B2 (en) Substrate structure having N-SMD ball pads
JP5053919B2 (ja) 表面実装デバイスの実装構造体
JP2009239240A5 (ja)
JP5466218B2 (ja) 半導体パッケージ
JP2007005452A (ja) 半導体装置
WO2020237630A1 (zh) 一种芯片封装结构以及电路结构
JP2020087987A (ja) 電子制御基板
KR100350424B1 (ko) 반도체소자
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP2010118592A (ja) 半導体装置
JP2009076569A (ja) 半導体パッケージ、実装基板、およびこれらを含む半導体装置
CN219513089U (zh) 芯片封装
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JP7425587B2 (ja) 電子制御装置
JP7459610B2 (ja) 電子装置
JPWO2011021690A1 (ja) 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JP2005268575A (ja) 半導体装置
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
JPH077165U (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R151 Written notification of patent or utility model registration

Ref document number: 6724808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250