[go: up one dir, main page]

JP2010087047A - 半導体パッケージ、電子機器、およびプリント回路基板の製造方法 - Google Patents

半導体パッケージ、電子機器、およびプリント回路基板の製造方法 Download PDF

Info

Publication number
JP2010087047A
JP2010087047A JP2008251788A JP2008251788A JP2010087047A JP 2010087047 A JP2010087047 A JP 2010087047A JP 2008251788 A JP2008251788 A JP 2008251788A JP 2008251788 A JP2008251788 A JP 2008251788A JP 2010087047 A JP2010087047 A JP 2010087047A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
electronic component
adhesive member
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008251788A
Other languages
English (en)
Inventor
Keiko Kaji
桂子 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008251788A priority Critical patent/JP2010087047A/ja
Publication of JP2010087047A publication Critical patent/JP2010087047A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/321
    • H10W72/856

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】プリント回路基板の製造工程を変更することなく、表面実装型電子部品と基板との接続部を補強することができる、半導体パッケージ、電子機器、およびプリント回路基板の製造方法を提供する。
【解決手段】半田ボール302を介して基板7と電気的に接続される電子部品301の下面であるベース301aの四隅に、半田ボール302を基板7に半田付けする温度までに軟化し、冷却により硬化して電子部品301と基板7とを接着する接着部材303を塗布しておくだけで、半導体パッケージ8と基板7との接続部を補強することができるので、接着部材303を塗布する工程や接着部材303を硬化させる工程を設けずに、半導体パッケージ8と基板7との接続部を補強することができる。
【選択図】 図3

Description

本発明は、半導体パッケージ、電子機器、およびプリント回路基板の製造方法に関するものである。
従来、BGA(Ball Grid Array)パッケージ、LGA(Land Grid Array)パッケージ、QFP(Quad Flat Package)などの半導体パッケージが実装されたプリント回路基板が広く実用に供されている。このようなプリント回路基板(特に、大型の半導体パッケージが実装されたプリント回路基板)では、外部からの荷重による曲げ変形によって半導体パッケージとプリント回路基板との接続部である半田付け部において接続不良が生じるという問題があった。例えば、半導体パッケージのコーナー部に配列されている半田付け部のクラックや界面割れ、プリント回路基板からの電極の剥離などによる半田付け部の破壊などの接続不良が生じていた。
そこで、半導体パッケージと基板との接続部に接着剤を塗布して、当該接続部を補強することにより、基板上に実装されている半導体パッケージの堅牢性を確保する技術が提案されている。例えば、集積素子の下面に配置されている突起電極を導電性接着剤槽に浸漬して当該突起電極に導電性接着剤を付着させ、導電性接着剤が付着した突起電極を基板の上面に配置された複数の接続電極に突入させ、突起電極を接続電極に突入させた状態で導電性接着剤を乾燥させて突起電極と接続電極とを接続する集積素子実装体とその製造方法が提案されている(特許文献1参照)。
特開2000−106411号公報
しかしながら、上記特許文献1に記載の集積素子実装体とその製造方法では、突起電極と接続電極との接続部を補強するために、集積素子を基板に実装する際に導電性接着剤を突起電極に付着させる工程や導電性接着剤を乾燥させる工程など、集積素子実装体の製造工程の一部の変更および当該変更に伴う新たな設備を導入が必要となり、製造工程の一部の変更による生産効率の低下および製造工程の変更に伴う新たな設備に導入によるコスト高を招く、という問題がある。
本発明は、上記に鑑みてなされたものであって、プリント回路基板の製造工程を変更することなく、半導体パッケージと基板との接続部を補強することができる、半導体パッケージ、電子機器、およびプリント回路基板の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、接続電極が形成されているベースを有する電子部品と、前記接続電極上に配列される半田部材と、前記ベースに塗布され、前記半田部材を半田付けする温度までに軟化し、冷却により硬化する接着部材と、を備えたことを特徴とする。
また、本発明は、筐体と、前記筐体に収納されている基板と、前記基板と電気的に接続される接続電極が形成されているベースを有する電子部品と、前記接続電極上に配列され、前記接続電極と前記基板とを電気的に接続する半田部材と、前記ベースに塗布され、前記半田部材を前記基板に半田付けする温度までに軟化し、冷却により硬化して前記電子部品と前記基板とを接着している接着部材と、を備えたことを特徴とする。
また、本発明は、基板と電気的に接続される接続電極が形成されているベースを有する電子部品と、前記接続電極上に配列され、前記接続電極と前記基板とを電気的に接続する半田部材と、前記ベースに塗布され、前記半田部材を前記基板に半田付けする温度までに軟化し、冷却により硬化して前記電子部品と前記基板とを接着する接着部材と、を備えた半導体パッケージを前記基板上に載置する載置工程と、前記基板上に載置された前記半導体パッケージが備える前記半田部材の溶融による半田付け、および前記接着部材の軟化を行うリフロー工程と、前記接着部材を冷却により硬化させる冷却工程と、を備えたことを特徴とする。
本発明によれば、プリント回路基板の製造工程を変更することなく、半導体パッケージと基板との接続部を補強することができる、という効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体パッケージ、電子機器、およびプリント回路基板の製造方法の最良な実施の形態を詳細に説明する。本発明のプリント回路基板の製造方法により製造したプリント回路基板を収納している電子機器をノート型のパーソナルコンピュータに適用した例を示す。但しノート型のパーソナルコンピュータに限られず、半導体パッケージが実装されたプリント回路基板を備えるデジタルカメラ、ビデオカメラ、パーソナルデジタルアシスタントなど種々の電子機器にも本発明を適用することができる。
(第1実施の形態)
まず、図1および図2を用いて本実施の形態にかかるノート型のパーソナルコンピュータ(以下、ノートPCとする)1の構成について説明する。図1は、本実施の形態にかかるノートPCの斜視図である。図2は、本実施の形態にかかるノートPCの筐体内を示す斜視図である。
本実施の形態にかかるノートPC1は、本体2と、表示ユニット3と、を備えている。
本体2は、本体ベース4と本体カバー5とを備えている。本体カバー5は、本体ベース4に上方から組み合わされる。本体ベース4と本体カバー5とが互いに協働することにより、本体2は箱状に形成されている筐体6を備える。
筐体6は、表示ユニット3などの各部を制御する半導体パッケージ8などの電子部品が実装されているプリント回路基板7(以下、基板とする)を収納している。
次に、図3を用いて、本実施の形態の特徴となる半導体パッケージ8の実装構造について説明する。図3は、本実施の形態にかかる半導体パッケージの実装構造の一例を示す図である。図3(a)は、半導体パッケージの平断面図である。図3(b)は、半導体パッケージの側断面図である。
半導体パッケージ8は、電子部品301と、半田ボール302と、接着部材303と、を備えて構成されている。
電子部品301は、上面に電極(図示しない)が形成されているベース301aを有し、ベース301aの上面に実装されている半導体チップがフリップチップ実装方法あるいはワイヤ・ボンディングによってベース301aの上面の電極(図示しない)と接続され、かつ樹脂部材により封入されているものである。
また、電子部品301は、基板7と電気的に接続されるものであって、ベース301aの下面に格子状に配列さている接続電極301bをさらに有する。そして、当該接続電極301bは、半導体チップと接続されるベース301aの上面に形成されている電極(図示しない)と電気的に接続されている。
なお、電子部品301に封入される半導体チップには、例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、各種チップセット等である。また、電子部品301に封入される半導体チップは、上述した例に限定されるものではなく、各種の半導体チップが該当するものとする。
半田ボール302(本発明にかかる半田部材)は、電子部品301の下面であるベース301aに形成されている接続電極301b上に、ディスペンサにより格子状に配列され、接続電極301bと基板7とを電気的に接続するものである。なお、本実施の形態では、電子部品301と電気的に接続されていないダミーの半田ボール304であって、ベース301aの四隅に配列される当該ダミーの半田ボール304は配列されていないものとする。
また、本実施の形態では、電子部品301の下面に半田ボール302を配列したBGAパッケージに本発明を適用した例について説明するが、電子部品301と基板7との接続に半田を用いるものであれば、本発明を適用することができる。例えば、平面電極を電子部品の下面に並べて、当該平面電極を半田が印刷されている基板に接触させた状態でリフロー半田付けにより電子部品と基板とを電気的に接続するLGAパッケージなどにも本発明を適用することができるものとする。
なお、基板7と接続電極301bとの電気的な接続は、接続電極301b上に配列されている半田ボールを、基板7に接触させた状態で、約240度まで加熱して半田付けを行ういわゆるリフロー半田付けにより行うものとする。
接着部材303は、ベース301aに四隅に塗布され、パッケージ8と基板7とを接着するものである。これにより、ノートPC1の落下衝撃や基板7の曲げなどによる基板7とパッケージ8の接続部である半田ボール302への外部応力を緩和させることができる。
また、接着部材303は、半田ボールを基板7に半田付けする温度(約240度)までに軟化し、室温に戻るまでに硬化する熱可塑性樹脂であり、例えば、ポリイミド樹脂などである。
また、接着部材303は、ベース301aの四隅に配列されるダミーの半田ボール304の代わりに、当該ダミーの半田ボール304が配列される位置を含む領域に塗布されているものとする。つまり、接着部材303は、半田ボールが配列されていない領域に塗布される。これにより、半田ボール302と基板7との間に接着部材303を介在させずに当該半田ボール302と基板7とが接続されるので、接着部材303による半田ボール302と基板7との間の導電性の低下を防止することができる。
次に、図4を用いて、半導体パッケージ8が実装されているプリント回路基板(基板7)の製造方法について説明する。図4は、プリント回路基板の製造工程を示す説明図である。
まず、図4(a)に示すように、基板7上における半導体パッケージ8の位置が位置決めされて、半導体パッケージ8が基板7上に載置される。
半導体パッケージ8を基板7上に載置した後、図4(b)に示すように、リフロー炉を通して半導体パッケージ8が備える電子部品301の下面に配列されている半田ボール302を溶融させて半田付けするとともに、接着部材303を軟化させることにより、半導体パッケージ8を基板7に実装する。
その後、時間の経過と共に接着部材303が冷却されて、室温に戻るまでに硬化する。これにより、基板7と半導体パッケージ8とが接着されて、プリント回路基板(基板7)が完成する。
このように、本実施の形態にかかるノートPC1によれば、接着部材303を予め半導体パッケージ8の下面に塗布しておくだけで、半導体パッケージ8と基板7との接続部を補強することができるので、接着部材303を塗布する工程や接着部材303を硬化させる工程を設けずに、半導体パッケージ8と基板7との接続部を補強することができる。
(変形例1)
上述の実施の形態では、電子部品の下面に配列されているバンプである半田ボールを介して基板に実装される半導体パッケージに本発明を適用した例について説明したが、QFPなど、外部入出力用のリードを介して基板に実装される半導体パッケージについても同様に本発明を適用することができる。なお、第1実施の形態と同様の構成については説明を省略し、第1実施の形態と異なる構成のみを説明する。
図5は、本変形例にかかる半導体パッケージの実装構造の一例を示す図である。図5(a)は、半導体パッケージの平断面図である。図5(b)は、半導体パッケージの側断面図である。
本変形例にかかる半導体パッケージ500は、電子部品501と、接着部材502と、を備えて構成されている。
電子部品501は、外部入出力用のリード501aが4辺に配設されているQFPであり、リード501aが基板7上に形成されている回路に接続されることにより、基板7上に実装される。
接着部材502は、電子部品501の下面の四隅に塗布され、電子部品501と基板7とを接着するものである。また、接着部材502には、上述の実施の形態と同様、熱可塑性樹脂(例えば、ポリイミド樹脂など)を用いるものとする。
(変形例2)
本変形例は、BGAパッケージの半田ボールの代わりに平面電極が下面に配置されているLGAなどのパッケージに本発明を適用したものである。なお、第1実施の形態と同様の構成については説明を省略し、第1実施の形態と異なる構成のみを説明する。
図6は、本変形例にかかる半導体パッケージの実装構造の一例を示す図である。図6(a)は、半導体パッケージの平断面図である。図6(b)は、半導体パッケージの側断面図である。
本変形例にかかる半導体パッケージ600は、電子部品601と、接着部材603と、を備えて構成されている。
電子部品601は、下面に平面電極601aが配置されており、基板7上に当該平面電極601aに対向して配設されている剣山のような形状のソケット602に押し付けることにより、基板7上に実装される。
接着部材603は、電子部品601の下面の四隅に塗布され、電子部品601と基板7とを接着するものである。また、接着部材603には、上述の実施の形態と同様、熱可塑性樹脂(例えば、ポリイミド樹脂など)を用いるものとする。
第1実施の形態にかかるノートPCの斜視図である。 第1実施の形態にかかるノートPCの筐体内を示す斜視図である。 第1実施の形態にかかる半導体パッケージの実装構造の一例を示す図である。 プリント回路基板の製造工程を示す説明図である。 変形例1にかかる半導体パッケージの実装構造の一例を示す図である。 変形例2にかかる半導体パッケージの実装構造の一例を示す図である。
符号の説明
1 ノートPC
6 筐体
7 基板
8,500 半導体パッケージ
301,501,601 電子部品
301a ベース
301b 接続電極
302 半田ボール
303,502,603 接着部材
304 ダミーの半田ボール
501a リード
601a 電極
602 ソケット

Claims (11)

  1. 接続電極が形成されているベースを有する電子部品と、
    前記接続電極上に配列される半田部材と、
    前記ベースに塗布され、前記半田部材を半田付けする温度までに軟化し、冷却により硬化する接着部材と、
    を備えたことを特徴とする半導体パッケージ。
  2. 前記接着部材は、前記電子部品と電気的に接続されていないダミーの前記半田部材の代わりに、当該ダミーの半田部材が配列されていた位置を含む領域に塗布されていることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記接着部材は、前記ベースの四隅に塗布されていることを特徴とする請求項2に記載の半導体パッケージ。
  4. 前記接着部材は、熱可塑性樹脂であることを特徴とする請求項1に記載の半導体パッケージ。
  5. 前記接着部材は、ポリアミド樹脂であることを特徴とする請求項4に記載の半導体パッケージ。
  6. 筐体と、
    前記筐体に収納されている基板と、
    前記基板と電気的に接続される接続電極が形成されているベースを有する電子部品と、
    前記接続電極上に配列され、前記接続電極と前記基板とを電気的に接続する半田部材と、
    前記ベースに塗布され、前記半田部材を前記基板に半田付けする温度までに軟化し、冷却により硬化して前記電子部品と前記基板とを接着している接着部材と、
    を備えたことを特徴とする電子機器。
  7. 基板と電気的に接続される接続電極が形成されているベースを有する電子部品と、前記接続電極上に配列され、前記接続電極と前記基板とを電気的に接続する半田部材と、前記ベースに塗布され、前記半田部材を前記基板に半田付けする温度までに軟化し、冷却により硬化して前記電子部品と前記基板とを接着する接着部材と、を備えた半導体パッケージを前記基板上に載置する載置工程と、
    前記基板上に載置された前記半導体パッケージが備える前記半田部材の溶融による半田付け、および前記接着部材の軟化を行うリフロー工程と、
    前記接着部材を冷却により硬化させる冷却工程と、
    を備えたことを特徴とするプリント回路基板の製造方法。
  8. 前記接着部材は、前記電子部品と電気的に接続されていないダミーの前記半田部材の代わりに、当該ダミーの半田部材が配列されていた位置に塗布されていることを特徴とする請求項7に記載のプリント回路基板の製造方法。
  9. 前記接着部材は、前記ベースの四隅に塗布されていることを特徴とする請求項8に記載のプリント回路基板の製造方法。
  10. 前記接着部材は、熱可塑性樹脂であることを特徴とする請求項7に記載のプリント回路基板の製造方法。
  11. 前記接着部材は、ポリアミド樹脂であることを特徴とする請求項10に記載のプリント回路基板の製造方法。
JP2008251788A 2008-09-29 2008-09-29 半導体パッケージ、電子機器、およびプリント回路基板の製造方法 Pending JP2010087047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008251788A JP2010087047A (ja) 2008-09-29 2008-09-29 半導体パッケージ、電子機器、およびプリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008251788A JP2010087047A (ja) 2008-09-29 2008-09-29 半導体パッケージ、電子機器、およびプリント回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010087047A true JP2010087047A (ja) 2010-04-15

Family

ID=42250759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008251788A Pending JP2010087047A (ja) 2008-09-29 2008-09-29 半導体パッケージ、電子機器、およびプリント回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2010087047A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125370A (ja) * 2017-01-31 2018-08-09 株式会社デンソー 電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250835A (ja) * 1995-03-10 1996-09-27 Nec Corp 金属バンプを有するlsiパッケージの実装方法
JP2002016192A (ja) * 2000-06-29 2002-01-18 Ricoh Co Ltd 電子部品の実装構造および実装方法
JP2003059970A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250835A (ja) * 1995-03-10 1996-09-27 Nec Corp 金属バンプを有するlsiパッケージの実装方法
JP2002016192A (ja) * 2000-06-29 2002-01-18 Ricoh Co Ltd 電子部品の実装構造および実装方法
JP2003059970A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125370A (ja) * 2017-01-31 2018-08-09 株式会社デンソー 電子装置

Similar Documents

Publication Publication Date Title
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
TWI419300B (zh) 內建電子零件之基板及其製造方法
JP2001077294A (ja) 半導体装置
US8300423B1 (en) Stackable treated via package and method
JP2007324354A (ja) 半導体装置
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
US7344916B2 (en) Package for a semiconductor device
US20060169488A1 (en) Circuit board mounted with surface mount type circuit component and method for producing the same
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003031728A (ja) Icチップおよびその取付構造
US20120002386A1 (en) Method and Apparatus for Improving the Reliability of Solder Joints
JP2003133519A (ja) 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
JP2010087047A (ja) 半導体パッケージ、電子機器、およびプリント回路基板の製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP4324773B2 (ja) 半導体装置の製造方法
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP4038021B2 (ja) 半導体装置の製造方法
JP2008153583A (ja) プリント回路板および電子機器
CN101459151A (zh) 焊接基板、采用该焊接基板的电子封装构造及其封装方法
JPH06268141A (ja) 電子回路装置の実装方法
JP2011014770A (ja) 半導体装置
JP2002329812A (ja) 半導体パッケージ装置および半導体パッケージ装置実装用基板
KR100665288B1 (ko) 플립칩 패키지 제조방법
JP2007059811A (ja) 電子機器
TWI498066B (zh) 印刷電路板組裝物

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511