JP2018125348A - 貫通電極基板、貫通電極基板の製造方法および半導体装置 - Google Patents
貫通電極基板、貫通電極基板の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2018125348A JP2018125348A JP2017014598A JP2017014598A JP2018125348A JP 2018125348 A JP2018125348 A JP 2018125348A JP 2017014598 A JP2017014598 A JP 2017014598A JP 2017014598 A JP2017014598 A JP 2017014598A JP 2018125348 A JP2018125348 A JP 2018125348A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- hole
- electrode
- electrode substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】密着性の高い貫通電極を有する貫通電極基板を提供する。
【解決手段】貫通電極基板１００の製造方法は、第１面１１０Ａ、第１面に対向する第２面１１０Ｂおよび貫通孔１１５を備えた基板１１０において、貫通孔の内側面に金属酸化物を含む下地層１２０を形成し、第１面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第１導電層１３０を形成し、第２面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第２導電層１３２を形成し、貫通孔の内側面に配置された下地層上、第１導電層上および第２導電層上に無電解めっき法により第３導電層１４０を形成し、第３導電層上に、貫通孔を充填するように電解めっき法により貫通電極１５０を形成する。
【選択図】図２
【解決手段】貫通電極基板１００の製造方法は、第１面１１０Ａ、第１面に対向する第２面１１０Ｂおよび貫通孔１１５を備えた基板１１０において、貫通孔の内側面に金属酸化物を含む下地層１２０を形成し、第１面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第１導電層１３０を形成し、第２面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第２導電層１３２を形成し、貫通孔の内側面に配置された下地層上、第１導電層上および第２導電層上に無電解めっき法により第３導電層１４０を形成し、第３導電層上に、貫通孔を充填するように電解めっき法により貫通電極１５０を形成する。
【選択図】図２
Description
本開示は、貫通電極基板および貫通電極基板の製造方法に関する。
集積回路を含む半導体素子やＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）素子を垂直に積層した三次元実装技術が広く用いられている。この技術においては、貫通電極が用いられる。これにより、半導体素子やＲＦ素子が基板両面において電気的に接続される。また、貫通電極を用いたＲＦ素子も開発されている。特許文献１には、貫通電極を用いたＲＦ素子およびＲＦ素子の製造方法が開示されている。
貫通電極は、貫通孔にシード層を形成した後に、電解めっき法により導電層が充填されることにより形成される。シード層は、スパッタリング法や無電解めっき法などにより形成される。例えば、無電解めっき法によりシード層を形成する際、貫通孔のアスペクト比が大きくても均一に形成できる利点がある。一方で、基板とシード層との密着性に問題があり、貫通電極の膜剥がれが起こる懸念がある。
このような課題に鑑み、本開示の実施形態における目的は、密着性の高い貫通電極を有する貫通電極基板を提供することである。
本開示の一実施形態によると、第１面、第１面に対向する第２面および貫通孔を備えた基板において、貫通孔の内側面に金属酸化物を含む下地層を形成し、第１面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第１導電層を形成し、第２面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第２導電層を形成し、貫通孔の内側面に配置された下地層上、第１導電層上および第２導電層上に無電解めっき法により第３導電層を形成し、第３導電層上であって、貫通孔を充填するように電解めっき法により貫通電極を形成することを含む貫通電極基板の製造方法、が提供される。
上記貫通電極基板の製造方法において、下地層は、浸漬法により形成されてもよい。
上記貫通電極基板の製造方法において、下地層形成後に４００℃以上６００℃未満の処理を行ってもよい。
上記貫通電極基板の製造方法において、第１導電層および第２導電層を形成することは、第１導電層の表面および第２導電層の表面への粗面化処理を含んでもよい。
本開示の一実施形態によると、第１面、第１面に対向する第２面および貫通孔を備えた基板と、貫通孔の内側面に設けられた金属酸化物を含む下地層と、第１面上に配置され、貫通孔の端部と接する第１導電層と、第２面上に配置され、貫通孔の端部と接する第２導電層と、貫通孔の内側面に配置された下地層上、第１導電層上および第２導電層上に設けられた第３導電層と、第３導電層上であって、貫通孔に貫通された貫通電極と、を含む、貫通電極基板が提供される。
上記貫通電極基板において、第１導電層は、前記貫通孔の内側面にも設けられてもよい。
金属酸化物は、前記第１面および前記第２面の少なくともいずれかにも設けられてもよい。
上記貫通電極基板において、下地層は、酸化亜鉛でもよい。
上記貫通電極基板において、第１導電層、第２導電層、第３導電層および貫通電極は銅を含んでもよい。
上記貫通電極基板において、第３導電層は、パラジウムを含んでもよい。
本開示の一実施形態によると、上記貫通電極基板を含む、半導体装置が提供される。
本開示の一実施形態によると、密着性の高い貫通電極を有する貫通電極基板を提供することができる。
以下、本開示の各実施形態に係る貫通電極基板等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（ｘｘｘ−１．ｘｘｘ−２等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
なお、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
＜第１実施形態＞
（１−１．貫通電極基板の構成）
図１に貫通電極基板１００の断面図を示す。図２に貫通電極基板１００のＡ１−Ａ２間の断面図を示す。図１および図２に示すように、貫通電極基板１００は、基板１１０、下地層１２０、第１導電層１３０、第２導電層１３２、第３導電層１４０および貫通電極１５０を含む。
（１−１．貫通電極基板の構成）
図１に貫通電極基板１００の断面図を示す。図２に貫通電極基板１００のＡ１−Ａ２間の断面図を示す。図１および図２に示すように、貫通電極基板１００は、基板１１０、下地層１２０、第１導電層１３０、第２導電層１３２、第３導電層１４０および貫通電極１５０を含む。
基板１１０は、第１面１１０Ａおよび第１面１１０Ａに対向する第２面１１０Ｂを有する。また、基板１１０には、貫通孔１１５が設けられる。図１に示すように、上面から見たときの貫通孔１１５は、円形状を有してもよい。貫通孔１１５の孔径は、１０μｍ以上、１００μｍ未満としてもよい。
基板１１０には、高抵抗な材料が用いられる。例えば、基板１１０には、ソーダガラス基板、無アルカリガラス基板が用いられる。基板１１０の板厚は、２００μｍ以上７００μｍ未満で適宜設定してよい。例えば、基板１１０の板厚は、４００μｍとしてもよい。
下地層１２０は、貫通孔１１５の内側面、基板１１０の第１面１１０Ａおよび第２面１１０Ｂに設けられる。下地層１２０は、金属酸化物を含む。例えば、金属酸化物には酸化亜鉛が用いられる。下地層１２０は、基板１１０と第３導電層１４０との密着性を向上させる密着層としての機能を有する。
第１導電層１３０は、下地層１２０のうち、第１面１１０Ａに配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ａと接する。また、この例では、第１導電層１３０は、貫通孔１１３の内側面に一部設けられるが、これに限定されない。第１導電層１３０には、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）が含まれてもよい。第１導電層１３０の表面には微小の凹凸が多数設けられてもよい。
第２導電層１３２は、下地層１２０のうち、第２面１１０Ｂに配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ｂと接する。また、この例では、第１導電層１３０と同様に、第２導電層１３２は、貫通孔１１３の内側面に一部設けられるが、これに限定されない。第２導電層１３２には、第１導電層１３０と同様の材料が用いられてもよい。
第３導電層１４０は、貫通孔１１５の内側面に配置された下地層１２０に設けられる。また、第３導電層１４０は、第１導電層１３０上（上面１３０Ａおよび内側面１３０Ｂ）に設けられる。また、第３導電層１４０は、第２導電層１３２上（上面１３２Ａおよび内側面１３２Ｂ）に設けられる。第３導電層１４０は、銅（Ｃｕ）を含んでもよい。また、第３導電層１４０は、パラジウム（Ｐｄ）を含んでもよい。
貫通電極１５０は、第３導電層１４０上であって、貫通孔１１５に充填される。貫通電極１５０には、低抵抗の材料が用いられる。例えば、貫通電極１５０には、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）または錫（Ｓｎ）を含む材料が用いられてもよい。例えば、第１導電層１３０、第２導電層１３２、第３導電層１４０および貫通電極１５０は、いずれも銅を含んでもよい。
上記構造において、第１導電層１３０、第２導電層１３２および第３導電層１４０は、貫通電極１５０のシード層としての機能を有する。
（１−２．貫通電極基板の製造方法）
次に、図１に示した貫通電極基板１００の製造方法を図３乃至図８を用いて説明する。
次に、図１に示した貫通電極基板１００の製造方法を図３乃至図８を用いて説明する。
まず、第１面１１０Ａ、第１面１１０Ａに対向する第２面１１０Ｂおよび貫通孔１１５を備えた基板１１０を形成する。図３に示すように、例えば、基板１１０には、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板、サファイア基板、シリコン基板、炭化シリコン基板、アルミナ（Ａｌ2Ｏ3）基板、窒化アルミニウム（ＡｌＮ）基板、ジルコニア（ＺｒＯ2）基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられる。具体的には、基板１１０には、ソーダガラス基板、無アルカリガラス基板が用いられる。
次に、図４に示すように、基板１１０に貫通孔１１５を形成する。貫通孔１１５は、例えば基板１１０に対してレーザー照射法（レーザーアブレーション法と呼ぶことができる）を用いることにより形成される。レーザーには、エキシマレーザー、ネオジウム：ヤグレーザー（Ｎｄ：ＹＡＧ）レーザー、フェムト秒レーザー等が用いられる。エキシマレーザーを用いる場合、紫外領域の光が照射される。例えば、エキシマレーザーにおいて塩化キセノンを用いる場合、波長が３０８ｎｍの光が照射される。なお、レーザーによる照射径は、１０μｍ以上１００μｍ未満としてもよい。貫通孔１１５の孔径は、１０μｍ以上１００μｍ未満の範囲で適宜変えることができる。上記方法を用いることにより、上面から見たときに貫通孔１１５は円形状を有する。また、貫通孔１１５は、複数設けられてもよい。
なお、貫通孔１１５の形成は、レーザー照射法に限定されず、反応性イオンエッチング法、深堀り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法を用いてもよいし、レーザー照射法とウェットエッチング法を組み合わせて用いてもよい。ウェットエッチング法のためのエッチング液としては、フッ化水素（ＨＦ）、硫酸（Ｈ2ＳＯ4）、硝酸（ＨＮＯ3）、塩酸（ＨＣｌ）、またはアルカリ溶液が用いられる。例えば、ガラス基板をエッチングする場合には、フッ酸が用いられる。
次に、図５に示すように、貫通孔１１５の内側面、基板１１０の第１面１１０Ａおよび第２面１１０Ｂに下地層１２０を形成する。下地層１２０は、浸漬法により形成されてもよい。下地層１２０には、金属酸化物が含まれる。例えば、金属酸化物には、酸化亜鉛が用いられる。具体的には、基板１１０を、酢酸亜鉛二水和物が含まれた溶液に浸漬することにより、下地層１２０が形成される。
なお、下地層１２０形成後に加熱処理を行ってもよい。当該加熱処理は、４００℃以上６００℃未満の範囲で行ってもよい。この処理により、下地層１２０が硬化される。
次に、図６に示すように、下地層１２０のうち、第１面１１０Ａ上に配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ａと接するように第１導電層１３０を形成する。また、この例では、第１導電層１３０は、貫通孔１１５の内側面にも形成されるが、これに限定されない。第１導電層１３０は、スパッタリング法や真空蒸着法により形成される。第１導電層１３０には、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）が用いられる。なお、第１導電層１３０の形成には、粗面化処理を含んでもよい。当該粗面化処理として、ブラスト処理や、エッチング処理を行ってもよい。これにより、第１導電層１３０の表面に微小な凹凸が形成される。
第２導電層１３２は、下地層１２０のうち、第２面１１０Ｂ上に配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ｂと接するように形成される。また、この例では、第１導電層１３０と同様に第２導電層１３２は、貫通孔１１５の内側面にも形成されるが、これに限定されない。第２導電層１３２は、第１導電層１３０と同様の材料および方法により形成される。
次に、図７に示すように、貫通孔１１５の内側面に配置された下地層１２０上、第１導電層１３０上および第２導電層１３２上に第３導電層１４０を形成する。第３導電層１４０は、無電解めっき法により形成される。
無電解めっき法について、以下に説明する。無電解めっきを行う場合、コンディショナー、アクチベーター、金属塩、還元剤、錯化剤などが用いられる。コンディショナーは、前処理剤として用いられる。コンディショナーは、下地層１２０、第１導電層１３０および第２導電層１３２の表面にＰｄ触媒が付着しやすくするために用いられる。アクチベーターは、Ｐｄ触媒を表面に形成するために用いられる。金属塩は、金属を析出させるための材料である。例えば、銅めっきを行う場合には、硫酸銅が用いられる。還元剤は、金属塩を還元処理するために用いられる。還元剤には、ジメチルアミノボラン（ＤＭＡＢ）、ホルムアルデヒド、塩酸ヒドラジン、硫酸ヒドラジンなどが用いられる。錯化剤には、金属膜の析出速度を制御するために用いられる。錯化剤には、エチレンジアミン４酢酸（ＥＤＴＡ）、ロシェル塩（Ｌ−酒石酸カリウムナトリウム四水和物）、クエン酸イオンなどが用いられる。また、無電解めっきを行う前に、脱脂処理を行ってもよい。また、無電解めっきを行う前に、粗面化処理を行ってもよい。また、第３導電層を形成後、加熱処理を行ってもよい。
次に、図８に示すように、第１導電層１３０、第２導電層１３２および第３導電層１４０を所定の形状に加工する。第１導電層１３０、第２導電層１３２および第３導電層１４０を加工する際には、フォトリソグラフィ法、インプリント法、印刷法およびエッチング法を用いてもよい。また、第１導電層１３０、第２導電層１３２および第３導電層１４０を形成する前に、事前にレジスト膜を形成しておいてもよい。
次に、第３導電層１４０上に貫通電極１５０を形成する。貫通電極１５０には、銅（Ｃｕ）の他、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、錫（Ｓｎ）などが含まれる。貫通電極１５０は、電解めっき法により形成される。貫通電極１５０は、充填されるように形成される。貫通電極１５０を形成後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、平坦化処理を行ってもよい。
以上の方法により、貫通電極基板１００が製造される。ここで、上記貫通電極基板において、貫通電極基板１００の第１面１１０Ａおよび第２面１１０Ｂでは、金属−金属の積層となり、接合がおこる。また、貫通孔１１５の内側面では、金属−金属酸化物の積層となり、接合がおこる。金属−金属酸化物間の積層接合を考えると、金属と金属酸化物との間で熱処理により熱膨張率の差が生じる。これにより、ひずみ（応力集中）が生じ、金属膜がはがれる場合がある。（例えば、一方が引っ張り応力で、他方が圧縮応力の場合がある。）しかし、本実施形態で示された貫通電極基板１００は孔内部構造を有し、貫通孔は、円柱状の構造を有する。このため、応力が分散されると伴に、端部が存在しないため、金属膜が剥がれることを防止することができる。また、スパッタリング法により形成された金属膜（例えば銅膜）と、無電解めっき法により形成された金属膜（例えば銅膜）との積層接合について考えると、いずれの膜においても応力の変動は同様の傾向を示す。したがって、銅膜−銅膜間ではがれてしまうということがない。また、第１導電層１３０および第２導電層１３２は、貫通孔１１５の内側面の端部とも接する。これにより第３導電層１４０上に貫通電極１５０が形成される場合、貫通孔１１５の上部および下部において密着性の高い状態で充填形成される。したがって、仮に貫通孔１１５内部において、密着性が低くても、膜剥がれが防止される。以上より、貫通電極基板１００は、高い密着性を有することができる。
なお、第３導電層１４０形成後に熱処理を行うことにより、接合が強化され、第１導電層１３０と第３導電層１４０および第２導電層１３２と第３導電層１４０との密着性がより向上する。また、第１導電層１３０、第２導電層１３２および下地層１２０表面に粗面化処理を行っていることにより、アンカー効果が得られ、第３導電層の密着性がより向上する。
＜第２実施形態＞
（２−１．貫通電極基板の構成）
次に、構造の異なる貫通電極基板について説明する。なお、第１実施形態において示した構造、材料および方法については、その説明を援用する。
（２−１．貫通電極基板の構成）
次に、構造の異なる貫通電極基板について説明する。なお、第１実施形態において示した構造、材料および方法については、その説明を援用する。
図９に貫通電極基板１１００の断面図を示す。図１０に貫通電極基板１１００のＢ１−Ｂ２間の断面図を示す。図９および図１０に示すように、貫通電極基板１１００は、基板１１０、下地層１２０、貫通電極１５０、第１導電層１３０、第２導電層１３２、第３導電層１４１および貫通電極１５０を含む。
基板１１０は、第１面１１０Ａおよび第１面１１０Ａに対向する第２面１１０Ｂを有する。また、基板１１０には、貫通孔１１５が設けられる。
下地層１２０は、基板１１０の第１面１１０Ａ、第２面１１０Ｂおよび貫通孔１１５の内側面に設けられる。
第１導電層１３０は、下地層１２０のうち、第１面１１０Ａに配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ａと接する。また、この例では、第１導電層１３０は、貫通孔１１３の内側面に一部設けられるが、これに限定されない。
第２導電層１３２は、下地層１２０のうち、第２面１１０Ｂに配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ｂと接する。また、この例では、第１導電層１３０と同様に、第２導電層１３２は、貫通孔１１３の内側面に一部設けられるが、これに限定されない。
第３導電層１４１は、貫通孔１１５の内側面に設けられた下地層１２０上に設けられる。また、第３導電層１４１は、第１導電層１３０の貫通孔１１５側の内側面１３０Ｂと接する。さらに、第３導電層１４１は、第２導電層１３２の貫通孔１１５側の内側面１３２Ｂと接する。第３導電層１４１は、第１実施形態の第３導電層１４０と同様の材料が用いられる。
貫通電極１５０は、第１導電層１３０、第２導電層１３２および第３導電層１４１上に形成され、貫通孔１１５に充填される。
（２−２．貫通電極基板の製造方法）
次に、貫通電極基板１１００の製造方法を図１１乃至図１５に示す。
次に、貫通電極基板１１００の製造方法を図１１乃至図１５に示す。
まず、第１面１１０Ａおよび第１面１１０Ａに対向する第２面１１０Ｂを有する基板１１０を用いる。次に、基板１１０に貫通孔１１５を形成する。次に、基板１１０の第１面１１０Ａ、第２面１１０Ｂおよび貫通孔１１５の内側面に下地層１２０を形成する。
次に、図１１に示すように、下地層１２０のうち、第１面１１０Ａ上に配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ａと接するように第１導電層１３０を形成する。また、この例に示すように、第１導電層１３０は、貫通孔１１５の内側面にも形成されてもよい。また、下地層１２０のうち、第２面１１０Ｂ上に配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ｂと接するように第２導電層１３２を形成する。また、この例に示すように、第２導電層１３２は、貫通孔１１５の内側面にも形成されてもよい。
次に、図１２に示すように、第１導電層１３０の上面１３０Ａにレジスト膜１３５を形成する。第２導電層１３２の上面１３２Ａにレジスト膜１３７を形成する。レジスト膜１３５およびレジスト膜１３７は、フォトリソグラフィ法により形成される。レジスト膜１３５およびレジスト膜１３７には、ドライフィルムレジストが用いられる。
次に、図１３に示すように、下地層１２０の内側面、第１導電層１３０の内側面１３０Ｂおよび第２導電層１３２の内側面１３２Ｂに第３導電層１４０を形成する。この例に示すようにレジスト膜１３５およびレジスト膜１３７上に第３導電層１４０が形成されてもよい。第３導電層１４０は、数ｎｍから数十ｎｍの膜厚であり、非常に薄い。このためレジスト除去液（レジスト剥離液ともいう場合がある）が、第３導電層１４０下のレジスト膜１３５およびレジスト膜１３７に浸透していく。図１４に示すようにレジスト膜１３５およびレジスト膜１３７を除去する際に、レジスト膜１３５およびレジスト膜１３７上の第３導電層１４０も除去される（リフトオフされる。）これにより、第３導電層１４０の貫通孔部（導電層１４１）が形成される。
次に、図１５に示すように、第１導電層１３０の上面１３０Ａにレジスト膜１３６を形成する。第２導電層１３２の上面１３２Ａにレジスト膜１３８を形成する。レジスト膜１３６およびレジスト膜１３８は、レジスト膜１３５およびレジスト膜１３７と同様にフォトリソグラフィ法により形成される。レジスト膜１３６およびレジスト膜１３８は、レジスト膜１３５およびレジスト膜１３７と同様のドライフィルムレジストが用いられる。なお、貫通電極１５０が厚く形成できるように、レジスト膜１３６およびレジスト膜１３８も厚く形成される。
次に、図１６に示すように、導電層１４１と、露出した第１導電層１３０および第１導電層１３２上に貫通電極１５０を形成する。貫通電極１５０は、電解めっき法により形成される。貫通電極１５０を形成した後、レジスト膜１３６およびレジスト膜１３８を除去する。さらに、レジスト膜１３６下の第１導電層１３０および第２導電層１３２下のレジスト膜１３８を除去する。以上により、図１０に示す貫通電極基板１１００が製造される。なお、上述の形成方法はセミアディティブ法と呼ぶことができる。
なお、レジスト膜１３５、レジスト膜１３７を設けずに、下地層１２０の貫通孔１１５の内側面、第１導電層１３０上（上面１３０Ａおよび内側面１３０Ｂ）および第２導電層１３２上（上面１３２Ａおよび内側面１３２Ｂ）に第３導電層１４０を形成してもよい。この場合、第３導電層１４０を形成後、第１導電層１３０の上面１３０Ａおよび第２導電層１３２の上面１３２Ａが露出するように、エッチング処理、ＣＭＰ研磨等の加工処理を行う。例えば、貫通孔１１５にレジストを充填し、第１導電層１３０および第２導電層１３２と、第３導電層１４０とにおいて選択エッチングできる液を選定してエッチング処理を行う。このとき、第３導電層１４０はエッチングされ、第１導電層１３０および第２導電層１３２はエッチングされない。その後、貫通孔１１５内部に充填したレジストを除去すると、図１４の構造となる。なお、このとき、第３導電層１４０のうち、第１導電層１３０の上面１３０Ａ上の部分および第２導電層１３２の上面１３２Ａの部分は、貫通孔１１５方向に後退しながらエッチングされる。ただし、第３導電層１４０が大きく後退するほどにエッチングされて導電層１４１が形成されると、導電層１４１と第１導電層１３０とが接続できず、電解めっきができない場合がある。そのため、導電層１４１と第１導電層１３０とが接続できる程度に第３導電層１４０のエッチング量を適宜制御（例えばエッチング時間を制御）することが望ましい。
貫通電極基板１１００は、第１導電層１３０および第２導電層１３２が貫通電極１５０と接触する点で、貫通電極基板１００と異なる。第１導電層１３０および第２導電層１３２は、スパッタリング法により形成されており、貫通電極１５０との密着性が無電解めっき法に形成した導電層に比べて高くなる。したがって、貫通電極基板１００と同等以上の密着性の高い貫通電極基板を提供することが可能となる。
＜第３実施形態＞
（３−１．貫通電極基板の構成）
さらに構造の異なる貫通電極基板について説明する。なお、第１実施形態および第２実施形態において示した構造、材料および方法については、その説明を援用する。
（３−１．貫通電極基板の構成）
さらに構造の異なる貫通電極基板について説明する。なお、第１実施形態および第２実施形態において示した構造、材料および方法については、その説明を援用する。
図１７に貫通電極基板２１００の断面図を示す。図１８に貫通電極基板２１００のＣ１−Ｃ２間の断面図を示す。図１７および図１８に示すように、貫通電極基板１１００は、基板１１０、下地層１２０、貫通電極１５０、第１導電層１３０、第２導電層１３２、第３導電層１４１および貫通電極１５０を含む。
基板１１０は、第１面１１０Ａおよび第１面１１０Ａに対向する第２面１１０Ｂを有する。また、基板１１０には、貫通孔１１５が設けられる。
下地層１２０は、貫通孔１１５の内側面にのみ設けられる。
第１導電層１３０は、下地層１２０のうち、第１面１１０Ａに配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ａと接する。また、この例では、第１導電層１３０は、貫通孔１１３の内側面に一部設けられるが、これに限定されない。
第２導電層１３２は、下地層１２０のうち、第２面１１０Ｂに配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ｂと接する。また、この例では、第１導電層１３０と同様に、第２導電層１３２は、貫通孔１１３の内側面に一部設けられるが、これに限定されない。
第３導電層１４１は、下地層１２０上に設けられる。また、第３導電層１４１は、第１導電層１３０の貫通孔１１５側の内側面１３０Ｂと接する。さらに、第３導電層１４１は、第２導電層１３２の貫通孔１１５側の内側面１３２Ｂと接する。第３導電層１４１は、第１実施形態の第３導電層１４０と同様の材料が用いられる。
貫通電極１５０は、第１導電層１３０、第２導電層１３２および第３導電層１４１上に形成され、貫通孔１１５に充填される。
（３−２．貫通電極基板の製造方法）
次に、貫通電極基板２１００の製造方法を図１９乃至図２２に示す。
次に、貫通電極基板２１００の製造方法を図１９乃至図２２に示す。
まず、第１面１１０Ａおよび第１面１１０Ａに対向する第２面１１０Ｂを有する基板１１０を用いる。次に、基板１１０に貫通孔１１５を形成する。次に、基板１１０の第１面１１０Ａ、第２面１１０Ｂおよび貫通孔１１５の内側面に下地層１２０を形成する。
次に、図１９に示すように、下地層１２０を貫通孔１１５の内側面に形成する。なお、このとき、下地層１２０は、貫通孔１１５の内側面、基板１１０の第１面１１０Ａおよび第２面１１０Ｂに下地層１２０を形成した後、第１面１１０Ａおよび第２面１１０Ｂに相当する部分をＣＭＰ法により除去してもよい。
次に、図２０に示すように、下地層１２０のうち、第１面１１０Ａ上に配置された部分であって、貫通孔１１５側の端部１２０Ａと接するように第１導電層１３０を（例えば、スパッタリング法により）形成する。また、この例に示すように、第１導電層１３０は、貫通孔１１５の内側面にも形成されてもよい。また、下地層１２０のうち、第２面１１０Ｂ上に配置された部分であって、少なくとも貫通孔１１５側の端部１２０Ｂと接するように第２導電層１３２を（例えば、スパッタリング法により）形成する。また、この例に示すように、第２導電層１３２は、貫通孔１１５の内側面にも形成されてもよい。
次に、第１導電層１３０の上面１３０Ａにレジスト膜１３５を形成する。第２導電層１３２の上面１３２Ａにレジスト膜１３７を形成する。レジスト膜１３５およびレジスト膜１３７は、フォトリソグラフィ法により形成される。
次に、図２１に示すように、下地層１２０の内側面、第１導電層１３０の内側面１３０Ｂおよび第２導電層１３２の内側面１３２Ｂに第３導電層１４０を（例えば、無電解めっき法により）形成する。この例に示すようにレジスト膜１３５およびレジスト膜１３７上に第３導電層１４０が形成されてもよい。第３導電層１４０は、非常に薄いため、レジスト除去液が、第３導電層１４０下のレジスト膜１３５およびレジスト膜１３７に浸透していく。このため、図２１に示すようにレジスト膜１３５およびレジスト膜１３７を除去する際に、レジスト膜１３５およびレジスト膜１３７上の第３導電層１４０も除去される。これにより、第３導電層１４０の貫通孔部（導電層１４１）が形成される。
次に、図２３に示すように、第１導電層１３０の上面１３０Ａにレジスト膜１３６を形成する。第２導電層１３２の上面１３２Ａにレジスト膜１３８を形成する。レジスト膜１３６およびレジスト膜１３８は、レジスト膜１３５およびレジスト膜１３７と同様にフォトリソグラフィ法により形成される。レジスト膜１３６およびレジスト膜１３８は、レジスト膜１３５およびレジスト膜１３７と同様のドライフィルムレジストが用いられる。なお、貫通電極１５０が厚く形成できるように、レジスト膜１３６およびレジスト膜１３８は厚く形成される。
次に、図２４に示すように、導電層１４１と、露出した第１導電層１３０および第１導電層１３２上に貫通電極１５０を形成する。貫通電極１５０は、電解めっき法により形成される。貫通電極１５０を形成した後、レジスト膜１３６およびレジスト膜１３８を除去する。さらに、レジスト膜１３６下の第１導電層１３０およびレジスト膜１３８下の第２導電層１３２を除去する。以上により、図１７に示す貫通電極基板２１００が製造される。
貫通電極基板２１００は、下地層１２０が貫通孔１１５の内側面にのみ設けられる点で、貫通電極基板１００および貫通電極基板１１００と異なる。基板１１０の第１面１１０Ａおよび第２面１１０Ｂに下地層１２０が設けられないことにより、基板１１０と金属材料が接合することができる。例えば、ガラス基板と同膜のように、基板と金属材料とが接合することにより、密着力が高まり、貫通電極基板１００と同等以上の密着性の高い貫通電極基板を提供することが可能となる。
＜第４実施形態＞
本実施形態では、第１実施形態乃至第３実施形態で説明した貫通電極基板を含んだ半導体装置について説明する。
本実施形態では、第１実施形態乃至第３実施形態で説明した貫通電極基板を含んだ半導体装置について説明する。
図２５は、半導体装置５００の断面図である。図２５において、半導体装置５００は、ＲＦ素子６００、トランジスタを含むチップ化された半導体素子６１０と、配線基板７００と、パッケージ基板８００とを有する。半導体素子６１０は、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）または記憶装置としての機能を有する。配線基板７００は、インターポーザとしての機能を有する。貫通電極基板１００は、ＲＦ素子６００、半導体素子６１０および配線基板７００の少なくとも一以上に含まれる。ＲＦ素子６００および半導体素子６１０と、配線基板７００とは、金バンプ６５０などを用いて接続される。また、ＲＦ素子６００と、半導体素子６１０との間はモールド樹脂によって封止されていてもよい。また、配線基板７００と、パッケージ基板８００とは、錫、銀などを含むはんだバンプ７５０などを用いて接続される。また、配線基板７００と、パッケージ基板８００との間隙には、アンダーフィル樹脂が充填されることにより封止されてもよい。半導体装置５００は、ノイズ消去用途に用いてもよいし、信号フィルタに用いてもよい。
＜第５実施形態＞
本実施形態では、第３実施形態において説明した半導体装置５００を電気機器に適用した例について説明する。
本実施形態では、第３実施形態において説明した半導体装置５００を電気機器に適用した例について説明する。
図２６は、電気機器を説明する図である。ＲＦ素子６００および半導体素子６１０を含んだ半導体装置５００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ、ゲーム機器等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家庭用電気機器（電子レンジ、エアコン、洗濯機、冷蔵庫）、自動車等、様々な電気機器に搭載される。図２６（Ａ）はスマートフォン４０００であり、筐体４００１、表示部４００３、マイク４００５、スピーカー４００７、ボタン４００９、カメラ４０１１等を有する。図２６（Ｂ）は携帯用ゲーム機５０００であり、筐体５００１、表示部５００３、表示部５００５、ボタン５００７、ボタン５００９、ボタン５０１０、スピーカー５０１１、マイク５０１３、カメラ５０１５等を有する。図２６（Ｃ）は、ノート型パーソナルコンピュータ６０００であり、筐体６００１、表示部６００３、キーボード６００５、タッチパッド６００７、ボタン６００９、カメラ６０１１等を有する。
これらの電気機器において、半導体装置５００は、ノイズフィルタ、信号フィルタの他、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部などの機能を有することができる。
＜変形例＞
本開示の第１実施形態では、第１導電層１３０が貫通孔１１５の内側面に設けられる例を述べたが、それに限定されない。例えば、図２７に示すように、第１導電層１３０は、第１面１１０Ａ上に設けられてもよい。また、第２導電層１３２は、第２面１１０Ｂ上に設けられる。この構造を有することにより、空間が広がり、貫通電極基板１００−１は、貫通電極１５０を形成しやすくなる。
本開示の第１実施形態では、第１導電層１３０が貫通孔１１５の内側面に設けられる例を述べたが、それに限定されない。例えば、図２７に示すように、第１導電層１３０は、第１面１１０Ａ上に設けられてもよい。また、第２導電層１３２は、第２面１１０Ｂ上に設けられる。この構造を有することにより、空間が広がり、貫通電極基板１００−１は、貫通電極１５０を形成しやすくなる。
本開示の一実施形態では、貫通電極１５０が貫通孔１１５において、充填された例を述べたが、図２８に示すように、充填されない貫通電極１５１が形成されてもよい。図２８に示すように、貫通電極基板１００−２は、基板１１０、下地層１２０、貫通電極１５０、第１導電層１３０、第２導電層１３２、第３導電層１４０および貫通電極１５１を含む。貫通電極１５１は、貫通孔１１５の内側面に設けられ、貫通孔１１５内部には空間を有する。当該空間には、樹脂などの絶縁層が設けられてもよい。
また、第１導電層１３０、第２導電層１３２、第３導電層１４０および貫通電極１５１は、適宜延伸されてもよい。図２９に示すように、貫通電極基板１００−３は、基板１１０、下地層１２０、第１導電層１３０、第２導電層１３２、第３導電層１４０および貫通電極１５１−３を含む。貫通電極１５１が延伸された場合、貫通電極１５１−３は、配線として用いられてもよい。
また、本開示の一実施形態では、貫通孔１１５が、基板１１０の第１面１１０Ａから第２面まで貫通する例を述べたが、必ずしも貫通しなくてもよい。図３０に示す電極基板１００−４は、基板１１０、孔１１６、下地層１２０、第１導電層１３０、第３導電層１４０−４および電極１５２を含む。第１導電層１３０は、下地層１２０のうち、第１面１１０Ａ部分であって、少なくとも孔１１６側の端部と接する。電極基板１００−４は、第１導電層１３０を有することにより、第１面側で密着性の高い状態が得られるので、第２導電層１３２に相当する導電層がなくても、密着性の高い電極基板が得られる。
１００・・・貫通電極基板、１０１・・・貫通電極基板、１０２・・・貫通電極基板、１０３・・・貫通電極基板、１０４・・・電極基板、１１０・・・基板、１１０Ａ・・・第１面、１１０Ｂ・・・第２面、１１５・・・貫通孔、１２０・・・下地層、１３０・・・第１導電層、１３２・・・第２導電層、１３５・・・レジスト膜、１３７・・・レジスト膜、１４０・・・第３導電層、１４１・・・第３導電層、１５０・・・貫通電極、１５１・・・貫通電極、５００・・・半導体装置、６００・・・ＲＦ素子、６１０・・・半導体素子、６５０・・・金バンプ、７００・・・配線基板、７５０・・・はんだバンプ、８００・・・パッケージ基板、１１００・・・貫通電極基板
Claims (11)
- 第１面、前記第１面に対向する第２面および貫通孔を備えた基板において、前記貫通孔の内側面に金属酸化物を含む下地層を形成し、
前記第１面上に少なくとも前記貫通孔側の端部と接するように、スパッタリング法により第１導電層を形成し、
前記第２面上に少なくとも前記貫通孔側の端部と接するように、スパッタリング法により第２導電層を形成し、
前記貫通孔の内側面に配置された下地層上、前記第１導電層上および前記第２導電層上に無電解めっき法により第３導電層を形成し、
前記第３導電層上であって、前記貫通孔を充填するように電解めっき法により貫通電極を形成する、
ことを含む貫通電極基板の製造方法。 - 前記下地層は、浸漬法により形成される、
請求項１記載の貫通電極基板の製造方法。 - 前記下地層形成後に４００℃以上６００℃未満の加熱処理を行う、
請求項１または請求項２に記載の貫通電極基板の製造方法。 - 前記第１導電層および前記第２導電層を形成することは、前記第１導電層の表面および前記第２導電層の表面への粗面化処理を含む、
請求項１乃至請求項３のいずれか一に記載の貫通電極基板の製造方法。 - 第１面、前記第１面に対向する第２面および貫通孔を備えた基板と、
前記貫通孔の内側面に設けられた金属酸化物を含む下地層と、
前記第１面上に配置され、前記貫通孔の端部と接する第１導電層と、
前記第２面上に配置され、前記貫通孔の端部と接する第２導電層と、
前記貫通孔の内側面に配置された前記下地層上、前記第１導電層上および前記第２導電層上に設けられた第３導電層と、
前記第３導電層上であって、前記貫通孔に充填された貫通電極と、
を含む、貫通電極基板。 - 前記第１導電層は、前記貫通孔の内側面にも設けられる、
請求項５に記載の貫通電極基板。 - 前記金属酸化物は、前記第１面および前記第２面の少なくともいずれかにも設けられる、
請求項５または請求項６に記載の貫通電極基板。 - 前記金属酸化物は、酸化亜鉛である、
請求項５乃至請求項７のいずれか一に記載の貫通電極基板。 - 前記第１導電層、前記第２導電層、前記第３導電層および前記貫通電極は銅を含む、
請求項５乃至請求項８のいずれか一に記載の貫通電極基板。 - 前記第３導電層は、パラジウムを含む、
請求項８に記載の貫通電極基板。 - 請求項５乃至請求項１０のいずれか一に記載された貫通電極基板を含む、
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014598A JP6855816B2 (ja) | 2017-01-30 | 2017-01-30 | 貫通電極基板、貫通電極基板の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014598A JP6855816B2 (ja) | 2017-01-30 | 2017-01-30 | 貫通電極基板、貫通電極基板の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018125348A true JP2018125348A (ja) | 2018-08-09 |
| JP6855816B2 JP6855816B2 (ja) | 2021-04-07 |
Family
ID=63111673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017014598A Active JP6855816B2 (ja) | 2017-01-30 | 2017-01-30 | 貫通電極基板、貫通電極基板の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6855816B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023521835A (ja) * | 2020-04-14 | 2023-05-25 | コーニング インコーポレイテッド | 金属酸化物層の生成によりガラス基板への金属接合を増強するガラス部品の製造方法、および、金属酸化物層を含むガラスインターポーザなどのガラス部品 |
| JP2025024055A (ja) * | 2019-02-05 | 2025-02-19 | コーニング インコーポレイテッド | 気密で完全に充填された金属化スルーホールビア |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09165685A (ja) * | 1995-12-12 | 1997-06-24 | Alps Electric Co Ltd | セラミックへのメッキ方法および誘電体共振器 |
| JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
| JP2016533430A (ja) * | 2013-09-26 | 2016-10-27 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ | 基材表面を金属化するための新規の密着性促進体 |
-
2017
- 2017-01-30 JP JP2017014598A patent/JP6855816B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09165685A (ja) * | 1995-12-12 | 1997-06-24 | Alps Electric Co Ltd | セラミックへのメッキ方法および誘電体共振器 |
| JP2016533430A (ja) * | 2013-09-26 | 2016-10-27 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ | 基材表面を金属化するための新規の密着性促進体 |
| JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025024055A (ja) * | 2019-02-05 | 2025-02-19 | コーニング インコーポレイテッド | 気密で完全に充填された金属化スルーホールビア |
| JP2023521835A (ja) * | 2020-04-14 | 2023-05-25 | コーニング インコーポレイテッド | 金属酸化物層の生成によりガラス基板への金属接合を増強するガラス部品の製造方法、および、金属酸化物層を含むガラスインターポーザなどのガラス部品 |
| JP7645279B2 (ja) | 2020-04-14 | 2025-03-13 | コーニング インコーポレイテッド | 金属酸化物層の生成によりガラス基板への金属接合を増強するガラス部品の製造方法、および、金属酸化物層を含むガラスインターポーザなどのガラス部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6855816B2 (ja) | 2021-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790209B2 (en) | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device | |
| JP4209178B2 (ja) | 電子部品実装構造及びその製造方法 | |
| JP6840935B2 (ja) | 配線回路基板の製造方法 | |
| US9040832B2 (en) | Wiring substrate and method of manufacturing the same | |
| WO2019117073A1 (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
| CN111328427A (zh) | 配线基板、半导体装置以及配线基板的制造方法 | |
| JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
| JP5479073B2 (ja) | 配線基板及びその製造方法 | |
| TW201601262A (zh) | 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 | |
| US20140301058A1 (en) | Wiring substrate and semiconductor device | |
| JP6056386B2 (ja) | 貫通電極付き配線基板及びその製造方法 | |
| JP6009300B2 (ja) | 配線基板及びその製造方法 | |
| TW202129851A (zh) | 貫通電極基板及安裝基板 | |
| JP4609074B2 (ja) | 配線板及び配線板の製造方法 | |
| JP6510884B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
| JP6855816B2 (ja) | 貫通電極基板、貫通電極基板の製造方法および半導体装置 | |
| JP2008288607A (ja) | 電子部品実装構造の製造方法 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP2016058483A (ja) | インターポーザー、半導体装置及び半導体装置の製造方法 | |
| JP5906264B2 (ja) | 配線基板及びその製造方法 | |
| JP4265281B2 (ja) | 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
| JP7182084B2 (ja) | 貫通電極基板およびその製造方法 | |
| JP7236059B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2018157187A (ja) | 配線基板および配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6855816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |