JP2018125348A - Penetration electrode substrate, method of manufacturing the penetration electrode substrate, and semiconductor device - Google Patents
Penetration electrode substrate, method of manufacturing the penetration electrode substrate, and semiconductor device Download PDFInfo
- Publication number
- JP2018125348A JP2018125348A JP2017014598A JP2017014598A JP2018125348A JP 2018125348 A JP2018125348 A JP 2018125348A JP 2017014598 A JP2017014598 A JP 2017014598A JP 2017014598 A JP2017014598 A JP 2017014598A JP 2018125348 A JP2018125348 A JP 2018125348A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- hole
- electrode
- electrode substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本開示は、貫通電極基板および貫通電極基板の製造方法に関する。 The present disclosure relates to a through electrode substrate and a method for manufacturing the through electrode substrate.
集積回路を含む半導体素子やRF(Radio Frequency)素子を垂直に積層した三次元実装技術が広く用いられている。この技術においては、貫通電極が用いられる。これにより、半導体素子やRF素子が基板両面において電気的に接続される。また、貫通電極を用いたRF素子も開発されている。特許文献1には、貫通電極を用いたRF素子およびRF素子の製造方法が開示されている。 A three-dimensional mounting technique in which semiconductor elements including integrated circuits and RF (Radio Frequency) elements are stacked vertically is widely used. In this technique, a through electrode is used. Thereby, the semiconductor element and the RF element are electrically connected on both sides of the substrate. An RF element using a through electrode has also been developed. Patent Document 1 discloses an RF element using a through electrode and a method for manufacturing the RF element.
貫通電極は、貫通孔にシード層を形成した後に、電解めっき法により導電層が充填されることにより形成される。シード層は、スパッタリング法や無電解めっき法などにより形成される。例えば、無電解めっき法によりシード層を形成する際、貫通孔のアスペクト比が大きくても均一に形成できる利点がある。一方で、基板とシード層との密着性に問題があり、貫通電極の膜剥がれが起こる懸念がある。 The through electrode is formed by filling a conductive layer by electrolytic plating after forming a seed layer in the through hole. The seed layer is formed by sputtering or electroless plating. For example, when the seed layer is formed by the electroless plating method, there is an advantage that it can be formed uniformly even if the aspect ratio of the through hole is large. On the other hand, there is a problem in the adhesion between the substrate and the seed layer, and there is a concern that the penetration electrode may be peeled off.
このような課題に鑑み、本開示の実施形態における目的は、密着性の高い貫通電極を有する貫通電極基板を提供することである。 In view of such a problem, an object of the embodiment of the present disclosure is to provide a through electrode substrate having a through electrode with high adhesion.
本開示の一実施形態によると、第1面、第1面に対向する第2面および貫通孔を備えた基板において、貫通孔の内側面に金属酸化物を含む下地層を形成し、第1面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第1導電層を形成し、第2面上に少なくとも貫通孔側の端部と接するように、スパッタリング法により第2導電層を形成し、貫通孔の内側面に配置された下地層上、第1導電層上および第2導電層上に無電解めっき法により第3導電層を形成し、第3導電層上であって、貫通孔を充填するように電解めっき法により貫通電極を形成することを含む貫通電極基板の製造方法、が提供される。 According to an embodiment of the present disclosure, in a substrate having a first surface, a second surface facing the first surface, and a through hole, an underlayer including a metal oxide is formed on an inner surface of the through hole, A first conductive layer is formed on the surface by a sputtering method so as to be in contact with at least the end portion on the through hole side, and a second conductive layer is formed on the second surface by a sputtering method so as to be in contact with at least the end portion on the through hole side. And forming a third conductive layer on the base layer, the first conductive layer, and the second conductive layer disposed on the inner surface of the through hole by an electroless plating method, and on the third conductive layer, There is provided a method of manufacturing a through electrode substrate including forming a through electrode by electrolytic plating so as to fill the through hole.
上記貫通電極基板の製造方法において、下地層は、浸漬法により形成されてもよい。 In the method for manufacturing the through electrode substrate, the base layer may be formed by an immersion method.
上記貫通電極基板の製造方法において、下地層形成後に400℃以上600℃未満の処理を行ってもよい。 In the method for manufacturing the through electrode substrate, a treatment at 400 ° C. or higher and lower than 600 ° C. may be performed after the formation of the underlayer.
上記貫通電極基板の製造方法において、第1導電層および第2導電層を形成することは、第1導電層の表面および第2導電層の表面への粗面化処理を含んでもよい。 In the method of manufacturing the through electrode substrate, forming the first conductive layer and the second conductive layer may include a roughening treatment on the surface of the first conductive layer and the surface of the second conductive layer.
本開示の一実施形態によると、第1面、第1面に対向する第2面および貫通孔を備えた基板と、貫通孔の内側面に設けられた金属酸化物を含む下地層と、第1面上に配置され、貫通孔の端部と接する第1導電層と、第2面上に配置され、貫通孔の端部と接する第2導電層と、貫通孔の内側面に配置された下地層上、第1導電層上および第2導電層上に設けられた第3導電層と、第3導電層上であって、貫通孔に貫通された貫通電極と、を含む、貫通電極基板が提供される。 According to an embodiment of the present disclosure, a first surface, a substrate having a second surface facing the first surface, and a through hole, a base layer including a metal oxide provided on an inner surface of the through hole, A first conductive layer disposed on one surface and in contact with the end of the through hole, a second conductive layer disposed on the second surface and in contact with the end of the through hole, and an inner surface of the through hole A through electrode substrate comprising: a third conductive layer provided on the base layer, the first conductive layer and the second conductive layer; and a through electrode which is on the third conductive layer and penetrates the through hole. Is provided.
上記貫通電極基板において、第1導電層は、前記貫通孔の内側面にも設けられてもよい。 In the through electrode substrate, the first conductive layer may be provided on an inner surface of the through hole.
金属酸化物は、前記第1面および前記第2面の少なくともいずれかにも設けられてもよい。 The metal oxide may be provided on at least one of the first surface and the second surface.
上記貫通電極基板において、下地層は、酸化亜鉛でもよい。 In the through electrode substrate, the underlayer may be zinc oxide.
上記貫通電極基板において、第1導電層、第2導電層、第3導電層および貫通電極は銅を含んでもよい。 In the through electrode substrate, the first conductive layer, the second conductive layer, the third conductive layer, and the through electrode may include copper.
上記貫通電極基板において、第3導電層は、パラジウムを含んでもよい。 In the through electrode substrate, the third conductive layer may include palladium.
本開示の一実施形態によると、上記貫通電極基板を含む、半導体装置が提供される。 According to one embodiment of the present disclosure, a semiconductor device including the through electrode substrate is provided.
本開示の一実施形態によると、密着性の高い貫通電極を有する貫通電極基板を提供することができる。 According to an embodiment of the present disclosure, it is possible to provide a through electrode substrate having a through electrode with high adhesion.
以下、本開示の各実施形態に係る貫通電極基板等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(xxx−1.xxx−2等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。 Hereinafter, the through electrode substrate and the like according to each embodiment of the present disclosure will be described in detail with reference to the drawings. In addition, each embodiment shown below is an example of embodiment of this indication, Comprising: This indication is limited to these embodiment and is not interpreted. Note that in the drawings referred to in the present embodiment, the same portions or portions having similar functions are denoted by the same reference symbols or similar symbols (symbols only having xxx-1.xxx-2, etc.). The repeated description may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
なお、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。 Note that in this specification, terms such as “above” and “below” are used for convenience in describing the positional relationship between components with reference to the drawings. Moreover, the positional relationship between components changes suitably according to the direction which draws each structure. Therefore, the present invention is not limited to the words and phrases described in the specification, and can be appropriately rephrased depending on the situation.
<第1実施形態>
(1−1.貫通電極基板の構成)
図1に貫通電極基板100の断面図を示す。図2に貫通電極基板100のA1−A2間の断面図を示す。図1および図2に示すように、貫通電極基板100は、基板110、下地層120、第1導電層130、第2導電層132、第3導電層140および貫通電極150を含む。
<First Embodiment>
(1-1. Configuration of the through electrode substrate)
FIG. 1 shows a cross-sectional view of the through
基板110は、第1面110Aおよび第1面110Aに対向する第2面110Bを有する。また、基板110には、貫通孔115が設けられる。図1に示すように、上面から見たときの貫通孔115は、円形状を有してもよい。貫通孔115の孔径は、10μm以上、100μm未満としてもよい。
The
基板110には、高抵抗な材料が用いられる。例えば、基板110には、ソーダガラス基板、無アルカリガラス基板が用いられる。基板110の板厚は、200μm以上700μm未満で適宜設定してよい。例えば、基板110の板厚は、400μmとしてもよい。
A high resistance material is used for the
下地層120は、貫通孔115の内側面、基板110の第1面110Aおよび第2面110Bに設けられる。下地層120は、金属酸化物を含む。例えば、金属酸化物には酸化亜鉛が用いられる。下地層120は、基板110と第3導電層140との密着性を向上させる密着層としての機能を有する。
The
第1導電層130は、下地層120のうち、第1面110Aに配置された部分であって、少なくとも貫通孔115側の端部120Aと接する。また、この例では、第1導電層130は、貫通孔113の内側面に一部設けられるが、これに限定されない。第1導電層130には、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)が含まれてもよい。第1導電層130の表面には微小の凹凸が多数設けられてもよい。
The first
第2導電層132は、下地層120のうち、第2面110Bに配置された部分であって、少なくとも貫通孔115側の端部120Bと接する。また、この例では、第1導電層130と同様に、第2導電層132は、貫通孔113の内側面に一部設けられるが、これに限定されない。第2導電層132には、第1導電層130と同様の材料が用いられてもよい。
The second
第3導電層140は、貫通孔115の内側面に配置された下地層120に設けられる。また、第3導電層140は、第1導電層130上(上面130Aおよび内側面130B)に設けられる。また、第3導電層140は、第2導電層132上(上面132Aおよび内側面132B)に設けられる。第3導電層140は、銅(Cu)を含んでもよい。また、第3導電層140は、パラジウム(Pd)を含んでもよい。
The third
貫通電極150は、第3導電層140上であって、貫通孔115に充填される。貫通電極150には、低抵抗の材料が用いられる。例えば、貫通電極150には、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)または錫(Sn)を含む材料が用いられてもよい。例えば、第1導電層130、第2導電層132、第3導電層140および貫通電極150は、いずれも銅を含んでもよい。
The through
上記構造において、第1導電層130、第2導電層132および第3導電層140は、貫通電極150のシード層としての機能を有する。
In the above structure, the first
(1−2.貫通電極基板の製造方法)
次に、図1に示した貫通電極基板100の製造方法を図3乃至図8を用いて説明する。
(1-2. Manufacturing method of through electrode substrate)
Next, a method for manufacturing the through
まず、第1面110A、第1面110Aに対向する第2面110Bおよび貫通孔115を備えた基板110を形成する。図3に示すように、例えば、基板110には、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板、サファイア基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミニウム(AlN)基板、ジルコニア(ZrO2)基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられる。具体的には、基板110には、ソーダガラス基板、無アルカリガラス基板が用いられる。
First, the
次に、図4に示すように、基板110に貫通孔115を形成する。貫通孔115は、例えば基板110に対してレーザー照射法(レーザーアブレーション法と呼ぶことができる)を用いることにより形成される。レーザーには、エキシマレーザー、ネオジウム:ヤグレーザー(Nd:YAG)レーザー、フェムト秒レーザー等が用いられる。エキシマレーザーを用いる場合、紫外領域の光が照射される。例えば、エキシマレーザーにおいて塩化キセノンを用いる場合、波長が308nmの光が照射される。なお、レーザーによる照射径は、10μm以上100μm未満としてもよい。貫通孔115の孔径は、10μm以上100μm未満の範囲で適宜変えることができる。上記方法を用いることにより、上面から見たときに貫通孔115は円形状を有する。また、貫通孔115は、複数設けられてもよい。
Next, as shown in FIG. 4, a through
なお、貫通孔115の形成は、レーザー照射法に限定されず、反応性イオンエッチング法、深堀り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法を用いてもよいし、レーザー照射法とウェットエッチング法を組み合わせて用いてもよい。ウェットエッチング法のためのエッチング液としては、フッ化水素(HF)、硫酸(H2SO4)、硝酸(HNO3)、塩酸(HCl)、またはアルカリ溶液が用いられる。例えば、ガラス基板をエッチングする場合には、フッ酸が用いられる。
The formation of the through-
次に、図5に示すように、貫通孔115の内側面、基板110の第1面110Aおよび第2面110Bに下地層120を形成する。下地層120は、浸漬法により形成されてもよい。下地層120には、金属酸化物が含まれる。例えば、金属酸化物には、酸化亜鉛が用いられる。具体的には、基板110を、酢酸亜鉛二水和物が含まれた溶液に浸漬することにより、下地層120が形成される。
Next, as illustrated in FIG. 5, the
なお、下地層120形成後に加熱処理を行ってもよい。当該加熱処理は、400℃以上600℃未満の範囲で行ってもよい。この処理により、下地層120が硬化される。
Note that heat treatment may be performed after the
次に、図6に示すように、下地層120のうち、第1面110A上に配置された部分であって、少なくとも貫通孔115側の端部120Aと接するように第1導電層130を形成する。また、この例では、第1導電層130は、貫通孔115の内側面にも形成されるが、これに限定されない。第1導電層130は、スパッタリング法や真空蒸着法により形成される。第1導電層130には、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)が用いられる。なお、第1導電層130の形成には、粗面化処理を含んでもよい。当該粗面化処理として、ブラスト処理や、エッチング処理を行ってもよい。これにより、第1導電層130の表面に微小な凹凸が形成される。
Next, as shown in FIG. 6, the first
第2導電層132は、下地層120のうち、第2面110B上に配置された部分であって、少なくとも貫通孔115側の端部120Bと接するように形成される。また、この例では、第1導電層130と同様に第2導電層132は、貫通孔115の内側面にも形成されるが、これに限定されない。第2導電層132は、第1導電層130と同様の材料および方法により形成される。
The second
次に、図7に示すように、貫通孔115の内側面に配置された下地層120上、第1導電層130上および第2導電層132上に第3導電層140を形成する。第3導電層140は、無電解めっき法により形成される。
Next, as shown in FIG. 7, the third
無電解めっき法について、以下に説明する。無電解めっきを行う場合、コンディショナー、アクチベーター、金属塩、還元剤、錯化剤などが用いられる。コンディショナーは、前処理剤として用いられる。コンディショナーは、下地層120、第1導電層130および第2導電層132の表面にPd触媒が付着しやすくするために用いられる。アクチベーターは、Pd触媒を表面に形成するために用いられる。金属塩は、金属を析出させるための材料である。例えば、銅めっきを行う場合には、硫酸銅が用いられる。還元剤は、金属塩を還元処理するために用いられる。還元剤には、ジメチルアミノボラン(DMAB)、ホルムアルデヒド、塩酸ヒドラジン、硫酸ヒドラジンなどが用いられる。錯化剤には、金属膜の析出速度を制御するために用いられる。錯化剤には、エチレンジアミン4酢酸(EDTA)、ロシェル塩(L−酒石酸カリウムナトリウム四水和物)、クエン酸イオンなどが用いられる。また、無電解めっきを行う前に、脱脂処理を行ってもよい。また、無電解めっきを行う前に、粗面化処理を行ってもよい。また、第3導電層を形成後、加熱処理を行ってもよい。
The electroless plating method will be described below. When performing electroless plating, a conditioner, an activator, a metal salt, a reducing agent, a complexing agent, or the like is used. The conditioner is used as a pretreatment agent. The conditioner is used to make the Pd catalyst easily adhere to the surfaces of the
次に、図8に示すように、第1導電層130、第2導電層132および第3導電層140を所定の形状に加工する。第1導電層130、第2導電層132および第3導電層140を加工する際には、フォトリソグラフィ法、インプリント法、印刷法およびエッチング法を用いてもよい。また、第1導電層130、第2導電層132および第3導電層140を形成する前に、事前にレジスト膜を形成しておいてもよい。
Next, as shown in FIG. 8, the first
次に、第3導電層140上に貫通電極150を形成する。貫通電極150には、銅(Cu)の他、ニッケル(Ni)、金(Au)、銀(Ag)、錫(Sn)などが含まれる。貫通電極150は、電解めっき法により形成される。貫通電極150は、充填されるように形成される。貫通電極150を形成後、化学機械研磨(CMP:Chemical Mechanical Polishing)法により、平坦化処理を行ってもよい。
Next, the through
以上の方法により、貫通電極基板100が製造される。ここで、上記貫通電極基板において、貫通電極基板100の第1面110Aおよび第2面110Bでは、金属−金属の積層となり、接合がおこる。また、貫通孔115の内側面では、金属−金属酸化物の積層となり、接合がおこる。金属−金属酸化物間の積層接合を考えると、金属と金属酸化物との間で熱処理により熱膨張率の差が生じる。これにより、ひずみ(応力集中)が生じ、金属膜がはがれる場合がある。(例えば、一方が引っ張り応力で、他方が圧縮応力の場合がある。)しかし、本実施形態で示された貫通電極基板100は孔内部構造を有し、貫通孔は、円柱状の構造を有する。このため、応力が分散されると伴に、端部が存在しないため、金属膜が剥がれることを防止することができる。また、スパッタリング法により形成された金属膜(例えば銅膜)と、無電解めっき法により形成された金属膜(例えば銅膜)との積層接合について考えると、いずれの膜においても応力の変動は同様の傾向を示す。したがって、銅膜−銅膜間ではがれてしまうということがない。また、第1導電層130および第2導電層132は、貫通孔115の内側面の端部とも接する。これにより第3導電層140上に貫通電極150が形成される場合、貫通孔115の上部および下部において密着性の高い状態で充填形成される。したがって、仮に貫通孔115内部において、密着性が低くても、膜剥がれが防止される。以上より、貫通電極基板100は、高い密着性を有することができる。
The through
なお、第3導電層140形成後に熱処理を行うことにより、接合が強化され、第1導電層130と第3導電層140および第2導電層132と第3導電層140との密着性がより向上する。また、第1導電層130、第2導電層132および下地層120表面に粗面化処理を行っていることにより、アンカー効果が得られ、第3導電層の密着性がより向上する。
Note that the heat treatment is performed after the formation of the third
<第2実施形態>
(2−1.貫通電極基板の構成)
次に、構造の異なる貫通電極基板について説明する。なお、第1実施形態において示した構造、材料および方法については、その説明を援用する。
Second Embodiment
(2-1. Configuration of the through electrode substrate)
Next, through electrode substrates having different structures will be described. In addition, about the structure, material, and method which were shown in 1st Embodiment, the description is used.
図9に貫通電極基板1100の断面図を示す。図10に貫通電極基板1100のB1−B2間の断面図を示す。図9および図10に示すように、貫通電極基板1100は、基板110、下地層120、貫通電極150、第1導電層130、第2導電層132、第3導電層141および貫通電極150を含む。
FIG. 9 shows a cross-sectional view of the through
基板110は、第1面110Aおよび第1面110Aに対向する第2面110Bを有する。また、基板110には、貫通孔115が設けられる。
The
下地層120は、基板110の第1面110A、第2面110Bおよび貫通孔115の内側面に設けられる。
The
第1導電層130は、下地層120のうち、第1面110Aに配置された部分であって、少なくとも貫通孔115側の端部120Aと接する。また、この例では、第1導電層130は、貫通孔113の内側面に一部設けられるが、これに限定されない。
The first
第2導電層132は、下地層120のうち、第2面110Bに配置された部分であって、少なくとも貫通孔115側の端部120Bと接する。また、この例では、第1導電層130と同様に、第2導電層132は、貫通孔113の内側面に一部設けられるが、これに限定されない。
The second
第3導電層141は、貫通孔115の内側面に設けられた下地層120上に設けられる。また、第3導電層141は、第1導電層130の貫通孔115側の内側面130Bと接する。さらに、第3導電層141は、第2導電層132の貫通孔115側の内側面132Bと接する。第3導電層141は、第1実施形態の第3導電層140と同様の材料が用いられる。
The third
貫通電極150は、第1導電層130、第2導電層132および第3導電層141上に形成され、貫通孔115に充填される。
The through
(2−2.貫通電極基板の製造方法)
次に、貫通電極基板1100の製造方法を図11乃至図15に示す。
(2-2. Manufacturing method of through electrode substrate)
Next, a method of manufacturing the through
まず、第1面110Aおよび第1面110Aに対向する第2面110Bを有する基板110を用いる。次に、基板110に貫通孔115を形成する。次に、基板110の第1面110A、第2面110Bおよび貫通孔115の内側面に下地層120を形成する。
First, the
次に、図11に示すように、下地層120のうち、第1面110A上に配置された部分であって、少なくとも貫通孔115側の端部120Aと接するように第1導電層130を形成する。また、この例に示すように、第1導電層130は、貫通孔115の内側面にも形成されてもよい。また、下地層120のうち、第2面110B上に配置された部分であって、少なくとも貫通孔115側の端部120Bと接するように第2導電層132を形成する。また、この例に示すように、第2導電層132は、貫通孔115の内側面にも形成されてもよい。
Next, as shown in FIG. 11, the first
次に、図12に示すように、第1導電層130の上面130Aにレジスト膜135を形成する。第2導電層132の上面132Aにレジスト膜137を形成する。レジスト膜135およびレジスト膜137は、フォトリソグラフィ法により形成される。レジスト膜135およびレジスト膜137には、ドライフィルムレジストが用いられる。
Next, as illustrated in FIG. 12, a resist
次に、図13に示すように、下地層120の内側面、第1導電層130の内側面130Bおよび第2導電層132の内側面132Bに第3導電層140を形成する。この例に示すようにレジスト膜135およびレジスト膜137上に第3導電層140が形成されてもよい。第3導電層140は、数nmから数十nmの膜厚であり、非常に薄い。このためレジスト除去液(レジスト剥離液ともいう場合がある)が、第3導電層140下のレジスト膜135およびレジスト膜137に浸透していく。図14に示すようにレジスト膜135およびレジスト膜137を除去する際に、レジスト膜135およびレジスト膜137上の第3導電層140も除去される(リフトオフされる。)これにより、第3導電層140の貫通孔部(導電層141)が形成される。
Next, as shown in FIG. 13, the third
次に、図15に示すように、第1導電層130の上面130Aにレジスト膜136を形成する。第2導電層132の上面132Aにレジスト膜138を形成する。レジスト膜136およびレジスト膜138は、レジスト膜135およびレジスト膜137と同様にフォトリソグラフィ法により形成される。レジスト膜136およびレジスト膜138は、レジスト膜135およびレジスト膜137と同様のドライフィルムレジストが用いられる。なお、貫通電極150が厚く形成できるように、レジスト膜136およびレジスト膜138も厚く形成される。
Next, as illustrated in FIG. 15, a resist
次に、図16に示すように、導電層141と、露出した第1導電層130および第1導電層132上に貫通電極150を形成する。貫通電極150は、電解めっき法により形成される。貫通電極150を形成した後、レジスト膜136およびレジスト膜138を除去する。さらに、レジスト膜136下の第1導電層130および第2導電層132下のレジスト膜138を除去する。以上により、図10に示す貫通電極基板1100が製造される。なお、上述の形成方法はセミアディティブ法と呼ぶことができる。
Next, as shown in FIG. 16, the through
なお、レジスト膜135、レジスト膜137を設けずに、下地層120の貫通孔115の内側面、第1導電層130上(上面130Aおよび内側面130B)および第2導電層132上(上面132Aおよび内側面132B)に第3導電層140を形成してもよい。この場合、第3導電層140を形成後、第1導電層130の上面130Aおよび第2導電層132の上面132Aが露出するように、エッチング処理、CMP研磨等の加工処理を行う。例えば、貫通孔115にレジストを充填し、第1導電層130および第2導電層132と、第3導電層140とにおいて選択エッチングできる液を選定してエッチング処理を行う。このとき、第3導電層140はエッチングされ、第1導電層130および第2導電層132はエッチングされない。その後、貫通孔115内部に充填したレジストを除去すると、図14の構造となる。なお、このとき、第3導電層140のうち、第1導電層130の上面130A上の部分および第2導電層132の上面132Aの部分は、貫通孔115方向に後退しながらエッチングされる。ただし、第3導電層140が大きく後退するほどにエッチングされて導電層141が形成されると、導電層141と第1導電層130とが接続できず、電解めっきができない場合がある。そのため、導電層141と第1導電層130とが接続できる程度に第3導電層140のエッチング量を適宜制御(例えばエッチング時間を制御)することが望ましい。
In addition, without providing the resist
貫通電極基板1100は、第1導電層130および第2導電層132が貫通電極150と接触する点で、貫通電極基板100と異なる。第1導電層130および第2導電層132は、スパッタリング法により形成されており、貫通電極150との密着性が無電解めっき法に形成した導電層に比べて高くなる。したがって、貫通電極基板100と同等以上の密着性の高い貫通電極基板を提供することが可能となる。
The through
<第3実施形態>
(3−1.貫通電極基板の構成)
さらに構造の異なる貫通電極基板について説明する。なお、第1実施形態および第2実施形態において示した構造、材料および方法については、その説明を援用する。
<Third Embodiment>
(3-1. Configuration of the through electrode substrate)
Further, through electrode substrates having different structures will be described. In addition, about the structure, material, and method shown in 1st Embodiment and 2nd Embodiment, the description is used.
図17に貫通電極基板2100の断面図を示す。図18に貫通電極基板2100のC1−C2間の断面図を示す。図17および図18に示すように、貫通電極基板1100は、基板110、下地層120、貫通電極150、第1導電層130、第2導電層132、第3導電層141および貫通電極150を含む。
FIG. 17 shows a cross-sectional view of the through
基板110は、第1面110Aおよび第1面110Aに対向する第2面110Bを有する。また、基板110には、貫通孔115が設けられる。
The
下地層120は、貫通孔115の内側面にのみ設けられる。
The
第1導電層130は、下地層120のうち、第1面110Aに配置された部分であって、少なくとも貫通孔115側の端部120Aと接する。また、この例では、第1導電層130は、貫通孔113の内側面に一部設けられるが、これに限定されない。
The first
第2導電層132は、下地層120のうち、第2面110Bに配置された部分であって、少なくとも貫通孔115側の端部120Bと接する。また、この例では、第1導電層130と同様に、第2導電層132は、貫通孔113の内側面に一部設けられるが、これに限定されない。
The second
第3導電層141は、下地層120上に設けられる。また、第3導電層141は、第1導電層130の貫通孔115側の内側面130Bと接する。さらに、第3導電層141は、第2導電層132の貫通孔115側の内側面132Bと接する。第3導電層141は、第1実施形態の第3導電層140と同様の材料が用いられる。
The third
貫通電極150は、第1導電層130、第2導電層132および第3導電層141上に形成され、貫通孔115に充填される。
The through
(3−2.貫通電極基板の製造方法)
次に、貫通電極基板2100の製造方法を図19乃至図22に示す。
(3-2. Manufacturing method of through electrode substrate)
Next, a method of manufacturing the through
まず、第1面110Aおよび第1面110Aに対向する第2面110Bを有する基板110を用いる。次に、基板110に貫通孔115を形成する。次に、基板110の第1面110A、第2面110Bおよび貫通孔115の内側面に下地層120を形成する。
First, the
次に、図19に示すように、下地層120を貫通孔115の内側面に形成する。なお、このとき、下地層120は、貫通孔115の内側面、基板110の第1面110Aおよび第2面110Bに下地層120を形成した後、第1面110Aおよび第2面110Bに相当する部分をCMP法により除去してもよい。
Next, as shown in FIG. 19, the
次に、図20に示すように、下地層120のうち、第1面110A上に配置された部分であって、貫通孔115側の端部120Aと接するように第1導電層130を(例えば、スパッタリング法により)形成する。また、この例に示すように、第1導電層130は、貫通孔115の内側面にも形成されてもよい。また、下地層120のうち、第2面110B上に配置された部分であって、少なくとも貫通孔115側の端部120Bと接するように第2導電層132を(例えば、スパッタリング法により)形成する。また、この例に示すように、第2導電層132は、貫通孔115の内側面にも形成されてもよい。
Next, as shown in FIG. 20, the first conductive layer 130 (for example, a portion of the
次に、第1導電層130の上面130Aにレジスト膜135を形成する。第2導電層132の上面132Aにレジスト膜137を形成する。レジスト膜135およびレジスト膜137は、フォトリソグラフィ法により形成される。
Next, a resist
次に、図21に示すように、下地層120の内側面、第1導電層130の内側面130Bおよび第2導電層132の内側面132Bに第3導電層140を(例えば、無電解めっき法により)形成する。この例に示すようにレジスト膜135およびレジスト膜137上に第3導電層140が形成されてもよい。第3導電層140は、非常に薄いため、レジスト除去液が、第3導電層140下のレジスト膜135およびレジスト膜137に浸透していく。このため、図21に示すようにレジスト膜135およびレジスト膜137を除去する際に、レジスト膜135およびレジスト膜137上の第3導電層140も除去される。これにより、第3導電層140の貫通孔部(導電層141)が形成される。
Next, as shown in FIG. 21, the third
次に、図23に示すように、第1導電層130の上面130Aにレジスト膜136を形成する。第2導電層132の上面132Aにレジスト膜138を形成する。レジスト膜136およびレジスト膜138は、レジスト膜135およびレジスト膜137と同様にフォトリソグラフィ法により形成される。レジスト膜136およびレジスト膜138は、レジスト膜135およびレジスト膜137と同様のドライフィルムレジストが用いられる。なお、貫通電極150が厚く形成できるように、レジスト膜136およびレジスト膜138は厚く形成される。
Next, as illustrated in FIG. 23, a resist
次に、図24に示すように、導電層141と、露出した第1導電層130および第1導電層132上に貫通電極150を形成する。貫通電極150は、電解めっき法により形成される。貫通電極150を形成した後、レジスト膜136およびレジスト膜138を除去する。さらに、レジスト膜136下の第1導電層130およびレジスト膜138下の第2導電層132を除去する。以上により、図17に示す貫通電極基板2100が製造される。
Next, as shown in FIG. 24, the through
貫通電極基板2100は、下地層120が貫通孔115の内側面にのみ設けられる点で、貫通電極基板100および貫通電極基板1100と異なる。基板110の第1面110Aおよび第2面110Bに下地層120が設けられないことにより、基板110と金属材料が接合することができる。例えば、ガラス基板と同膜のように、基板と金属材料とが接合することにより、密着力が高まり、貫通電極基板100と同等以上の密着性の高い貫通電極基板を提供することが可能となる。
The through
<第4実施形態>
本実施形態では、第1実施形態乃至第3実施形態で説明した貫通電極基板を含んだ半導体装置について説明する。
<Fourth embodiment>
In the present embodiment, a semiconductor device including the through electrode substrate described in the first to third embodiments will be described.
図25は、半導体装置500の断面図である。図25において、半導体装置500は、RF素子600、トランジスタを含むチップ化された半導体素子610と、配線基板700と、パッケージ基板800とを有する。半導体素子610は、中央演算処理装置(CPU:Central Processing Unit)または記憶装置としての機能を有する。配線基板700は、インターポーザとしての機能を有する。貫通電極基板100は、RF素子600、半導体素子610および配線基板700の少なくとも一以上に含まれる。RF素子600および半導体素子610と、配線基板700とは、金バンプ650などを用いて接続される。また、RF素子600と、半導体素子610との間はモールド樹脂によって封止されていてもよい。また、配線基板700と、パッケージ基板800とは、錫、銀などを含むはんだバンプ750などを用いて接続される。また、配線基板700と、パッケージ基板800との間隙には、アンダーフィル樹脂が充填されることにより封止されてもよい。半導体装置500は、ノイズ消去用途に用いてもよいし、信号フィルタに用いてもよい。
FIG. 25 is a cross-sectional view of the
<第5実施形態>
本実施形態では、第3実施形態において説明した半導体装置500を電気機器に適用した例について説明する。
<Fifth Embodiment>
In this embodiment, an example in which the
図26は、電気機器を説明する図である。RF素子600および半導体素子610を含んだ半導体装置500は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ、ゲーム機器等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家庭用電気機器(電子レンジ、エアコン、洗濯機、冷蔵庫)、自動車等、様々な電気機器に搭載される。図26(A)はスマートフォン4000であり、筐体4001、表示部4003、マイク4005、スピーカー4007、ボタン4009、カメラ4011等を有する。図26(B)は携帯用ゲーム機5000であり、筐体5001、表示部5003、表示部5005、ボタン5007、ボタン5009、ボタン5010、スピーカー5011、マイク5013、カメラ5015等を有する。図26(C)は、ノート型パーソナルコンピュータ6000であり、筐体6001、表示部6003、キーボード6005、タッチパッド6007、ボタン6009、カメラ6011等を有する。
FIG. 26 is a diagram illustrating an electrical device. The
これらの電気機器において、半導体装置500は、ノイズフィルタ、信号フィルタの他、アプリケーションプログラムを実行して各種機能を実現するCPU等で構成される制御部などの機能を有することができる。
In these electrical devices, the
<変形例>
本開示の第1実施形態では、第1導電層130が貫通孔115の内側面に設けられる例を述べたが、それに限定されない。例えば、図27に示すように、第1導電層130は、第1面110A上に設けられてもよい。また、第2導電層132は、第2面110B上に設けられる。この構造を有することにより、空間が広がり、貫通電極基板100−1は、貫通電極150を形成しやすくなる。
<Modification>
In the first embodiment of the present disclosure, the example in which the first
本開示の一実施形態では、貫通電極150が貫通孔115において、充填された例を述べたが、図28に示すように、充填されない貫通電極151が形成されてもよい。図28に示すように、貫通電極基板100−2は、基板110、下地層120、貫通電極150、第1導電層130、第2導電層132、第3導電層140および貫通電極151を含む。貫通電極151は、貫通孔115の内側面に設けられ、貫通孔115内部には空間を有する。当該空間には、樹脂などの絶縁層が設けられてもよい。
In the embodiment of the present disclosure, an example in which the through
また、第1導電層130、第2導電層132、第3導電層140および貫通電極151は、適宜延伸されてもよい。図29に示すように、貫通電極基板100−3は、基板110、下地層120、第1導電層130、第2導電層132、第3導電層140および貫通電極151−3を含む。貫通電極151が延伸された場合、貫通電極151−3は、配線として用いられてもよい。
Further, the first
また、本開示の一実施形態では、貫通孔115が、基板110の第1面110Aから第2面まで貫通する例を述べたが、必ずしも貫通しなくてもよい。図30に示す電極基板100−4は、基板110、孔116、下地層120、第1導電層130、第3導電層140−4および電極152を含む。第1導電層130は、下地層120のうち、第1面110A部分であって、少なくとも孔116側の端部と接する。電極基板100−4は、第1導電層130を有することにより、第1面側で密着性の高い状態が得られるので、第2導電層132に相当する導電層がなくても、密着性の高い電極基板が得られる。
Further, in the embodiment of the present disclosure, the example in which the through
100・・・貫通電極基板、101・・・貫通電極基板、102・・・貫通電極基板、103・・・貫通電極基板、104・・・電極基板、110・・・基板、110A・・・第1面、110B・・・第2面、115・・・貫通孔、120・・・下地層、130・・・第1導電層、132・・・第2導電層、135・・・レジスト膜、137・・・レジスト膜、140・・・第3導電層、141・・・第3導電層、150・・・貫通電極、151・・・貫通電極、500・・・半導体装置、600・・・RF素子、610・・・半導体素子、650・・・金バンプ、700・・・配線基板、750・・・はんだバンプ、800・・・パッケージ基板、1100・・・貫通電極基板
DESCRIPTION OF
Claims (11)
前記第1面上に少なくとも前記貫通孔側の端部と接するように、スパッタリング法により第1導電層を形成し、
前記第2面上に少なくとも前記貫通孔側の端部と接するように、スパッタリング法により第2導電層を形成し、
前記貫通孔の内側面に配置された下地層上、前記第1導電層上および前記第2導電層上に無電解めっき法により第3導電層を形成し、
前記第3導電層上であって、前記貫通孔を充填するように電解めっき法により貫通電極を形成する、
ことを含む貫通電極基板の製造方法。 In a substrate having a first surface, a second surface facing the first surface, and a through hole, a base layer containing a metal oxide is formed on an inner surface of the through hole,
A first conductive layer is formed by a sputtering method so as to be in contact with at least the end portion on the through hole side on the first surface,
Forming a second conductive layer on the second surface by a sputtering method so as to be in contact with at least the end portion on the through-hole side;
Forming a third conductive layer on the underlayer disposed on the inner surface of the through hole, on the first conductive layer and on the second conductive layer by an electroless plating method;
On the third conductive layer, a through electrode is formed by electrolytic plating so as to fill the through hole.
The manufacturing method of the penetration electrode substrate including this.
請求項1記載の貫通電極基板の製造方法。 The underlayer is formed by a dipping method.
The manufacturing method of the penetration electrode substrate of Claim 1.
請求項1または請求項2に記載の貫通電極基板の製造方法。 After the foundation layer is formed, heat treatment is performed at 400 ° C. or more and less than 600 ° C.,
The manufacturing method of the penetration electrode substrate of Claim 1 or Claim 2.
請求項1乃至請求項3のいずれか一に記載の貫通電極基板の製造方法。 Forming the first conductive layer and the second conductive layer includes a roughening treatment on a surface of the first conductive layer and a surface of the second conductive layer;
The manufacturing method of the penetration electrode substrate as described in any one of Claims 1 thru | or 3.
前記貫通孔の内側面に設けられた金属酸化物を含む下地層と、
前記第1面上に配置され、前記貫通孔の端部と接する第1導電層と、
前記第2面上に配置され、前記貫通孔の端部と接する第2導電層と、
前記貫通孔の内側面に配置された前記下地層上、前記第1導電層上および前記第2導電層上に設けられた第3導電層と、
前記第3導電層上であって、前記貫通孔に充填された貫通電極と、
を含む、貫通電極基板。 A substrate having a first surface, a second surface facing the first surface, and a through hole;
An underlayer containing a metal oxide provided on the inner surface of the through hole;
A first conductive layer disposed on the first surface and in contact with an end of the through hole;
A second conductive layer disposed on the second surface and in contact with an end of the through hole;
A third conductive layer provided on the base layer, the first conductive layer, and the second conductive layer disposed on the inner surface of the through hole;
A through electrode on the third conductive layer and filled in the through hole;
A through electrode substrate.
請求項5に記載の貫通電極基板。 The first conductive layer is also provided on the inner surface of the through hole.
The through electrode substrate according to claim 5.
請求項5または請求項6に記載の貫通電極基板。 The metal oxide is provided on at least one of the first surface and the second surface.
The through electrode substrate according to claim 5 or 6.
請求項5乃至請求項7のいずれか一に記載の貫通電極基板。 The metal oxide is zinc oxide.
The through-electrode board | substrate as described in any one of Claim 5 thru | or 7.
請求項5乃至請求項8のいずれか一に記載の貫通電極基板。 The first conductive layer, the second conductive layer, the third conductive layer, and the through electrode include copper,
The through electrode substrate according to any one of claims 5 to 8.
請求項8に記載の貫通電極基板。 The third conductive layer includes palladium;
The through electrode substrate according to claim 8.
半導体装置。 Including the through electrode substrate according to any one of claims 5 to 10.
Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014598A JP6855816B2 (en) | 2017-01-30 | 2017-01-30 | Through Silicon Via, Through Silicon Via Manufacturing Method and Semiconductor Equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014598A JP6855816B2 (en) | 2017-01-30 | 2017-01-30 | Through Silicon Via, Through Silicon Via Manufacturing Method and Semiconductor Equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018125348A true JP2018125348A (en) | 2018-08-09 |
| JP6855816B2 JP6855816B2 (en) | 2021-04-07 |
Family
ID=63111673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017014598A Active JP6855816B2 (en) | 2017-01-30 | 2017-01-30 | Through Silicon Via, Through Silicon Via Manufacturing Method and Semiconductor Equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6855816B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023521835A (en) * | 2020-04-14 | 2023-05-25 | コーニング インコーポレイテッド | Method of manufacturing a glass component that enhances metal bonding to a glass substrate by forming a metal oxide layer, and a glass component such as a glass interposer that includes a metal oxide layer |
| JP2025024055A (en) * | 2019-02-05 | 2025-02-19 | コーニング インコーポレイテッド | Hermetic, fully filled metallized through-hole vias |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09165685A (en) * | 1995-12-12 | 1997-06-24 | Alps Electric Co Ltd | Method for plating on ceramics and dielectric resonator |
| JP2015082598A (en) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | Semiconductor substrate and semiconductor substrate manufacturing method |
| JP2016533430A (en) * | 2013-09-26 | 2016-10-27 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH | Novel adhesion promoter for metallization of substrate surface |
-
2017
- 2017-01-30 JP JP2017014598A patent/JP6855816B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09165685A (en) * | 1995-12-12 | 1997-06-24 | Alps Electric Co Ltd | Method for plating on ceramics and dielectric resonator |
| JP2016533430A (en) * | 2013-09-26 | 2016-10-27 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH | Novel adhesion promoter for metallization of substrate surface |
| JP2015082598A (en) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | Semiconductor substrate and semiconductor substrate manufacturing method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025024055A (en) * | 2019-02-05 | 2025-02-19 | コーニング インコーポレイテッド | Hermetic, fully filled metallized through-hole vias |
| JP2023521835A (en) * | 2020-04-14 | 2023-05-25 | コーニング インコーポレイテッド | Method of manufacturing a glass component that enhances metal bonding to a glass substrate by forming a metal oxide layer, and a glass component such as a glass interposer that includes a metal oxide layer |
| JP7645279B2 (en) | 2020-04-14 | 2025-03-13 | コーニング インコーポレイテッド | Method for manufacturing glass components that enhance metal bonding to glass substrates by creating a metal oxide layer, and glass components such as glass interposers that include a metal oxide layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6855816B2 (en) | 2021-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790209B2 (en) | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device | |
| JP4209178B2 (en) | Electronic component mounting structure and manufacturing method thereof | |
| JP6840935B2 (en) | Wiring circuit board manufacturing method | |
| US9040832B2 (en) | Wiring substrate and method of manufacturing the same | |
| WO2019117073A1 (en) | Glass wiring substrate, method for manufacturing same, and semiconductor device | |
| CN111328427A (en) | Wiring board, semiconductor device, and manufacturing method of wiring board | |
| JP4973231B2 (en) | Copper etching method and wiring board and semiconductor package using this method | |
| JP5479073B2 (en) | Wiring board and manufacturing method thereof | |
| TW201601262A (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
| US20140301058A1 (en) | Wiring substrate and semiconductor device | |
| JP6056386B2 (en) | Wiring substrate with through electrode and method for manufacturing the same | |
| JP6009300B2 (en) | Wiring board and manufacturing method thereof | |
| TW202129851A (en) | Through electrode substrate and mounting substrate | |
| JP4609074B2 (en) | Wiring board and method of manufacturing wiring board | |
| JP6510884B2 (en) | Wiring board, method of manufacturing the same and electronic component device | |
| JP2016072433A (en) | Through electrode substrate and method of manufacturing the same | |
| JP6855816B2 (en) | Through Silicon Via, Through Silicon Via Manufacturing Method and Semiconductor Equipment | |
| JP2008288607A (en) | Manufacturing method of electronic component mounting structure | |
| KR101124784B1 (en) | core substrate and method for fabricating the same | |
| JP2016058483A (en) | Interposer, semiconductor device, and method of manufacturing semiconductor device | |
| JP5906264B2 (en) | Wiring board and manufacturing method thereof | |
| JP4265281B2 (en) | Multilayer circuit board, semiconductor chip mounting board, semiconductor package, and manufacturing method thereof | |
| JP7182084B2 (en) | Penetration electrode substrate and manufacturing method thereof | |
| JP7236059B2 (en) | Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate | |
| JP2018157187A (en) | Wiring board and method for manufacturing wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6855816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |