JP2018121010A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】長手方向における抗折強度を確保可能な低背型の積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品では、セラミック素体が、第１軸方向を向いた第１及び第２主面と、第１軸に直交する第２軸方向を向いた第１及び第２端面と、第１端面に引き出された第１内部電極と、第１内部電極に対向し、第２端面に引き出された第２内部電極と、を有し、第１及び第２軸に直交する第３軸方向に長尺に形成されている。第１外部電極は、第１端面を覆う第１被覆部と、第１被覆部から第２主面に延出する第１延出部と、を有する。第２外部電極は、第２端面を覆う第２被覆部と、第２被覆部から第２主面に延出する第２延出部と、を有する。積層セラミック電子部品では、セラミック素体の厚さをＴ１とし、第１及び第２延出部の厚さをＴ２とすると、Ｔ１が８０μｍ以下であり、かつＴ２／（Ｔ１＋Ｔ２）が０．３２以下である。【選択図】図１

Description

本発明は、低背型の積層セラミック電子部品に関する。

電子機器の小型化に伴って、積層セラミック電子部品の低背化が求められている。特許文献１には、低背型の積層セラミックコンデンサが開示されている。この積層セラミックコンデンサでは、外部電極を薄くした分、セラミック素体を厚くすることによって、厚さ方向の強度を確保している。

特開２０１４−１３０９９９号公報

しかしながら、セラミック素体の厚さが８０μｍ以下の超薄型の積層セラミックコンデンサでは、セラミック素体のみによっては厚さ方向の強度を確保できない場合がある。つまり、このような積層セラミックコンデンサでは、特許文献１に記載の技術を採用したとしても、充分な強度が得られにくい。

以上のような事情に鑑み、本発明の目的は、長手方向における抗折強度を確保可能な低背型の積層セラミック電子部品を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、第１外部電極と、第２外部電極と、を具備する。
上記セラミック素体は、第１軸方向を向いた第１及び第２主面と、上記第１軸に直交する第２軸方向を向いた第１及び第２端面と、上記第１端面に引き出された第１内部電極と、上記第１内部電極に対向し、上記第２端面に引き出された第２内部電極と、を有し、上記第１及び第２軸に直交する第３軸方向に長尺に形成されている。
上記第１外部電極は、上記第１端面を覆う第１被覆部と、上記第１被覆部から上記第２主面に延出する第１延出部と、を有する。
上記第２外部電極は、上記第２端面を覆う第２被覆部と、上記第２被覆部から上記第２主面に延出する第２延出部と、を有する。
上記積層セラミック電子部品では、上記セラミック素体の上記第１軸方向の寸法をＴ_１とし、上記第１及び第２延出部の上記第１方向の寸法をＴ_２とすると、Ｔ_１が８０μｍ以下であり、かつＴ_２／（Ｔ_１＋Ｔ_２）が０．３２以下である。

この積層セラミック電子部品では、セラミック素体の長手方向に沿って第１及び第２外部電極が設けられ、第１及び第２外部電極によってセラミック素体が補強されている。この構成では、積層セラミック電子部品の厚さ（Ｔ_１＋Ｔ_２）に対する第１及び第２延出部の厚さＴ_２の比率を０．３２以下とすることにより、セラミック素体及び外部電極の全体として長手方向における高い抗折強度を得ることができる。

上記積層セラミック電子部品では、Ｔ_２／（Ｔ_１＋Ｔ_２）が０．０４以上であってもよい。
上記積層セラミック電子部品では、Ｔ_２が３μｍ以上であってもよい。
この構成では、第１及び第２外部電極によってセラミック素体を補強する効果をより有効に得ることができる。

長手方向における抗折強度を確保可能な低背型の積層セラミック電子部品を提供することができる。

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのＡ−Ａ'線に沿った断面図である。 上記積層セラミックコンデンサのＢ−Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサのセラミック素体の分解斜視図である。 比較例に係る積層セラミックコンデンサの斜視図である。 実施例及び比較例に係る積層セラミックコンデンサの抗折強度測定について説明するための模式図である。 実施例及び比較例に係る積層セラミックコンデンサの抗折強度の測定結果を示すグラフである。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

［積層セラミックコンデンサ１０の構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、低背型に構成され、例えば厚さ（Ｚ軸方向の寸法）を１００μｍ以下とすることができる。また、積層セラミックコンデンサ１０では、例えば、長手方向（Ｘ軸方向）の寸法を０．５ｍｍ〜２．０ｍｍとすることができ、短手方向（Ｙ軸方向）の寸法を０．２ｍｍ〜１．０ｍｍとすることができる。

より具体的に、積層セラミックコンデンサ１０のサイズは、例えば、０．６ｍｍ×０．３ｍｍ×５０μｍ、１．０ｍｍ×０．５ｍｍ×８０μｍ、１．６ｍｍ×０．８ｍｍ×１００μｍなどとすることができる。勿論、積層セラミックコンデンサ１０は、これら以外にも様々なサイズとすることができる。

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。セラミック素体１１は、積層セラミックコンデンサ１０の本体として構成され、Ｘ軸方向に長尺に形成されている。外部電極１４，１５はそれぞれ、セラミック素体１１の表面を部分的に覆っている。

セラミック素体１１は、Ｘ軸方向を向いた２つの側面と、Ｙ軸方向を向いた２つの端面と、Ｚ軸方向を向いた２つの主面と、を含む６面体形状を有する。なお、セラミック素体１１は厳密に６面体形状でなくてもよく、例えば、セラミック素体１１の各面が曲面であってもよく、セラミック素体１１が全体として丸みを帯びた形状であってもよい。

セラミック素体１１のＺ軸方向の寸法である厚さＴ_１は、８０μｍ以下である。このようにセラミック素体１１の厚さＴ_１を非常に小さくすることにより、外部電極１４，１５の厚さを含めた積層セラミックコンデンサ１０の厚さを１００μｍ以下とすることが可能となる。

この一方で、セラミック素体１１の厚さＴ_１を非常に小さくすると、セラミック素体１１における厚さＴ_１に対する長手方向の寸法の比率（アスペクト比）が大きくなる。これにより、セラミック素体１１では、長手方向における抗折強度が小さくなるため、長手方向の中央部に加わる厚さ方向の応力によって亀裂などの機械的損傷が発生しやすくなる。

セラミック素体１１では、厚さＴ_１が長手方向の寸法の５分の１以下である場合に、特に機械的損傷が発生しやすくなる。セラミック素体１１には、様々なタイミングで厚さ方向の応力が加わることが考えられるが、特に、積層セラミックコンデンサ１０の実装時に加わる厚さ方向の応力に耐えることが求められる。

つまり、積層セラミックコンデンサ１０は、セラミック素体１１の一方の主面の中央部を吸着保持するチップマウンタによって基板に実装される。このとき、チップマウンタからセラミック素体１１の主面に厚さ方向の応力が加わる。セラミック素体１１単体では、この応力に耐える抗折強度が得られない場合がある。

本実施形態では、外部電極１４，１５が、セラミック素体１１の長手方向の全範囲にわたって設けられ、セラミック素体１１を長手方向に沿って補強する機能を有する。第１外部電極１４はセラミック素体１１の一方の端面を覆う第１被覆部１４ａを有し、第２外部電極１５はセラミック素体１１の他方の端面を覆う第２被覆部１５ａを有する。

第１外部電極１４は、第１被覆部１４ａからＺ軸方向下側の主面にＹ軸方向に沿って延出する第１延出部１４ｂを有する。第２外部電極１５は、第２被覆部１５ａからＺ軸方向下側の主面にＹ軸方向に沿って延出する第２延出部１５ｂを有する。延出部１４ｂ，１５ｂは、Ｙ軸方向に相互に離間している。

この一方で、第１外部電極１４は、セラミック素体１１のＺ軸方向上側の主面には延出していない。また、第２外部電極１５も、セラミック素体１１のＺ軸方向上側の主面には延出していない。これらにより、外部電極１４，１５ではいずれも、Ｙ−Ｚ平面に並行な断面がＬ字状となっている。

つまり、セラミック素体１１の短手方向の両端部は、Ｌ字状の断面を有する外部電極１４，１５によって覆われている。これにより、セラミック素体１１が外部電極１４，１５によって長手方向に沿って補強される。このため、積層セラミックコンデンサ１０では、セラミック素体１１及び外部電極１４，１５の全体として抗折強度を確保できる。

積層セラミックコンデンサ１０のＺ軸方向の寸法である厚さは、セラミック素体１１の厚さＴ_１と、延出部１４ｂ，１５ｂのＺ軸方向の寸法である厚さＴ_２と、の合計（Ｔ_１＋Ｔ_２）として表すことができる。つまり、積層セラミックコンデンサ１０では、要求される厚さ（Ｔ_１＋Ｔ_２）となるように、厚さＴ_１，Ｔ_２の比率を決定可能である。

積層セラミックコンデンサ１０では、主に外部電極１４，１５の延出部１４ｂ，１５ｂの存在によって、セラミック素体１１を長手方向に沿って補強する効果が得られる。したがって、延出部１４ｂ，１５ｂの厚さＴ_２が０よりも大きければ、積層セラミックコンデンサ１０の抗折強度を向上させることができる。

しかし、延出部１４ｂ，１５ｂによってセラミック素体１１を補強する効果をより有効に得るためには、延出部１４ｂ，１５ｂの厚さＴ_２がある程度確保されていることが好ましい。具体的に、積層セラミックコンデンサ１０では、Ｔ_２／（Ｔ_１＋Ｔ_２）が０．０４以上であることが好ましい。

また、同様の観点から、積層セラミックコンデンサ１０では、延出部１４ｂ，１５ｂの厚さＴ_２が、３μｍ以上であることが好ましく、５μｍ以上であることが更に好ましい。また、この場合、積層セラミックコンデンサ１０の実装時に延出部１４ｂ，１５ｂにおける半田喰われを防止することできるという効果も得られる。

この一方で、積層セラミックコンデンサ１０の厚さ（Ｔ_１＋Ｔ_２）に対する延出部１４ｂ，１５ｂの厚さＴ_２の比率を大きくしすぎると、セラミック素体１１の厚さＴ_１が小さくなりすぎ、セラミック素体１１単体としての抗折強度が不充分となる。したがって、セラミック素体１１の厚さＴ_１がある程度確保されている必要がある。

具体的に、積層セラミックコンデンサ１０では、Ｔ_２／（Ｔ_１＋Ｔ_２）が０．３２以下となるように、厚さＴ_１，Ｔ_２の比率が決定される。また、積層セラミックコンデンサ１０では、Ｔ_２／（Ｔ_１＋Ｔ_２）が０．３以下であることが好ましい。これにより、積層セラミックコンデンサ１０の長手方向における抗折強度が向上する。

つまり、積層セラミックコンデンサ１０では、厚さＴ_１，Ｔ_２の比率を上記のようにすることにより、外部電極１４，１５に延出部１４ｂ，１５ｂを設けない構成、すなわち厚さＴ_２が０である構成よりも高い抗折強度が得られやすくなる。したがって、外部電極１４，１５に延出部１４ｂ，１５ｂを設けることによる効果が有効に得られる。

なお、延出部１４ｂ，１５ｂの厚さＴ_２は均一でなくてもよい。この場合、延出部１４ｂ，１５ｂの厚さＴ_２は、延出部１４ｂ，１５ｂの厚さの最大値として規定することができる。また、外部電極１４，１５の被覆部１４ａ，１５ａのＹ軸方向の寸法である厚さＴ_３は、延出部１４ｂ，１５ｂの厚さＴ_２と同程度であっても、異なっていてもよい。

また、延出部１４ｂ，１５ｂでは、セラミック素体１１の主面を補強する機能を良好に得るために、Ｙ軸方向の寸法Ｌ_２をセラミック素体１１の短手方向の寸法Ｌ_１の２５％以上とすることが好ましい。また、同様の観点から、延出部１４ｂ，１５ｂの寸法Ｌ_２は、１２５μｍ以上とすることが好ましい。

外部電極１４，１５はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する電気の良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。

外部電極１４，１５は、特定の構成に限定されない。例えば、外部電極１４，１５は、単層構造であっても複層構造であってもよい。複層構造の外部電極１４，１５は、例えば、下地膜と表面膜との２層構造や、下地膜と中間膜と表面膜との３層構造として構成されていてもよい。

下地膜は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分として形成することができる。本実施形態では、スパッタリング法によって下地膜を形成する。しかし、下地膜は、スパッタリング法以外に、例えば、ディップ法、スプレー法、印刷法などでも形成することもできる。

中間膜は、例えば、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）などを主成分として形成することができる。表面膜は、例えば、銅（Ｃｕ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、金（Ａｕ）、亜鉛（Ｚｎ）などを主成分として形成することができる。中間膜及び表面膜は、例えば、メッキ法などで形成することができる。

セラミック素体１１は、容量形成部１６と、カバー部１７と、サイドマージン部１８と、を有する。容量形成部１６は、セラミック素体１１のＸ軸及びＺ軸方向における中央部に配置されている。カバー部１７は容量形成部１６をＺ軸方向から覆い、サイドマージン部１８は容量形成部１６をＸ軸方向から覆っている。

より詳細に、カバー部１７は、容量形成部１６のＺ軸方向両側にそれぞれ配置されている。サイドマージン部１８は、容量形成部１６のＸ軸方向両側にそれぞれ配置されている。カバー部１７及びサイドマージン部１８は、主に、容量形成部１６を保護するとともに、容量形成部１６の周囲の絶縁性を確保する機能を有する。

容量形成部１６には、複数の第１内部電極１２と、複数の第２内部電極１３と、が設けられている。内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に沿って交互に配置されている。内部電極１２，１３は、容量形成部１６においてＺ軸方向に相互に対向している。

図４は、セラミック素体１１の分解斜視図である。セラミック素体１１は、図４に示すようなシートが積層された構造を有している。容量形成部１６及びサイドマージン部１８は、内部電極１２，１３が印刷されたシートで構成することができる。カバー部１７は、内部電極１２，１３が印刷されていないシートで構成することができる。

図３示すように、第１内部電極１２は、第１外部電極１４側のセラミック素体１１の端面に引き出され、第１外部電極１４に接続されている。第２内部電極１３は、第２外部電極１５側のセラミック素体１１の端面に引き出され、第２外部電極１５に接続されている。これにより、内部電極１２，１３が外部電極１４，１５と導通している。

また、第１内部電極１２は、第２外部電極１５との間に間隔をあけて配置され、第２外部電極１５から絶縁されている。第２内部電極１３は、第１外部電極１４との間に間隔をあけて配置され、第１外部電極１４から絶縁されている。つまり、第１内部電極１２は第１外部電極１４のみと導通し、第２内部電極１３は第２外部電極１５のみと導通している。

内部電極１２，１３はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する電気の良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金が用いられる。

容量形成部１６は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各誘電体セラミック層の容量を大きくするため、容量形成部１６を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

また、容量形成部１６を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などであってもよい。

カバー部１７及びサイドマージン部１８も、誘電体セラミックスによって形成されている。カバー部１７及びサイドマージン部１８を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１６と同様の組成系の材料を用いることより、製造効率が向上するとともに、セラミック素体１１における内部応力が抑制される。

上記の構成により、積層セラミックコンデンサ１０では、外部電極１４，１５の間に電圧が印加されると、容量形成部１６において内部電極１２，１３の間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、外部電極１４，１５の間の電圧に応じた電荷が蓄えられる。

なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、各内部電極１２，１３の枚数や、内部電極１２，１３の間の誘電体セラミック層の厚さは、適宜決定可能である。

［積層セラミックコンデンサ１０の作用効果］
図５は、比較例に係る積層セラミックコンデンサ１１０の斜視図である。積層セラミックコンデンサ１１０は、本実施形態に係る積層セラミックコンデンサ１０とは異なり、セラミック素体１１１の長手方向（Ｘ軸方向）の両端部に外部電極１１４，１１５が設けられた一般的な構成を有する。

比較例に係る積層セラミックコンデンサ１１０では、長手方向の中央部がセラミック素体１１１のみによって構成されている。したがって、積層セラミックコンデンサ１１０の長手方向における抗折強度は、セラミック素体１１１単体の長手方向における抗折強度と等しい。

このため、積層セラミックコンデンサ１１０では、セラミック素体１１１の厚さＴ_１を８０μｍ以下とすると、長手方向における抗折強度が不充分となる。したがって、積層セラミックコンデンサ１１０では、実装時などにセラミック素体１１１の長手方向の中央部に厚さ方向の応力が加わると、亀裂などの機械的損傷が発生しやすい。

この一方で、本実施形態に係る積層セラミックコンデンサ１０では、上記のとおり、セラミック素体１１が長手方向に沿って外部電極１４，１５によって補強されている。したがって、積層セラミックコンデンサ１０では、比較例に係る積層セラミックコンデンサ１０よりも、長手方向における高い抗折強度が得られる。

つまり、本実施形態に係る積層セラミックコンデンサ１０では、外部電極１４，１５を一般的な構成から変更することによって、長手方向における抗折強度を向上させることができる。したがって、積層セラミックコンデンサ１０では、新たな構成を加えることなく、機械的損傷を防止することが可能である。

更に、本実施形態に係る積層セラミックコンデンサ１０では、セラミック素体１１の短手方向の両端部に外部電極１４，１５が設けられているため、外部電極１４，１５同士が近接している。このため、積層セラミックコンデンサ１０では、等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）を低減することができる。

［実施例］
積層セラミックコンデンサ１０について、厚さ（Ｔ_１＋Ｔ_２）を６７μｍに統一し、厚さ（Ｔ_１＋Ｔ_２）に対する延出部１４ｂ，１５ｂの厚さＴ_２の比率Ｔ_２／（Ｔ_１＋Ｔ_２）が異なる６種類のサンプルを作製した。いずれのサンプルにおいても、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸方向の寸法を０．５ｍｍとした。

各サンプルのセラミック素体１１は、内部電極を形成するための導電性ペーストが適宜印刷された誘電体セラミックスのグリーンシートの積層体を切断して得られたチップを焼成することによって作製した。セラミック素体１１の焼成温度は、１０００℃〜１４００℃とした。

積層セラミックコンデンサ１０について、セラミック素体１１の焼成時における収縮量を考慮した上で、厚さ０．５〜３μｍのグリーンシートの積層数を調整することによって、セラミック素体１１の厚さＴ_１が６７μｍ、６４μｍ、６２μｍ、５７μｍ、４７μｍ、３７μｍの６種類のサンプルを作製した。

各サンプルの外部電極１４，１５は、スパッタリング法で成膜した下地膜にメッキ処理を施すことにより形成した。各サンプルの外部電極１４，１５の延出部１４ｂ，１５ｂの厚さＴ_２は、メッキ処理の条件（電流及び時間など）を調整することによって０μｍ（延出部１４ｂ，１５ｂ無し）、３μｍ、５μｍ、１０μｍ、２０μｍ、３０μｍとした。

なお、延出部１４ｂ，１５ｂの厚さＴ_２が３μｍ、５μｍ、１０μｍ、２０μｍ、３０μｍの５つのサンプルは、上記実施形態の実施例に該当する。一方、延出部１４ｂ，１５ｂを設けていない、つまり延出部１４ｂ，１５ｂの厚さＴ_２が０μｍのサンプルは、上記実施形態の比較例に該当する。

以上により得られた積層セラミックコンデンサ１０のサンプルについて、抗折強度測定を行った。図６は、抗折強度測定について説明するための模式図である。抗折強度測定には、Ｚ軸方向下方に窪む凹部Ｓ１が設けられた架台Ｓと、架台Ｓの凹部Ｓ１のＺ軸方向上方に配置された押圧子Ｐと、を用いる。

架台Ｓの凹部Ｓ１のＸ軸方向の寸法は、各サンプルの長手方向の寸法の０．６倍である。また、押圧子ＰのＺ軸方向下端部は、半径５００μｍの円弧状の断面となるように形成されている。各サンプルは、長手方向において凹部Ｓ１を跨ぎ、押圧子Ｐがセラミック素体１１の主面の中央部に対向するように、架台Ｓ上にセットされる。

図６は、積層セラミックコンデンサ１０のサンプルを架台Ｓ上にセットした状態を示す。この状態から、押圧子ＰをＺ軸方向下方に移動させ、各サンプルのＺ軸方向上面に対して、各サンプルに機械的損傷が発生するまでＺ軸方向下方への応力を加える。この間、押圧子Ｐから各サンプルに加えている荷重を逐次測定した。

そして、各サンプルに機械的損傷が発生したときの荷重を各サンプルの抗折強度とした。図７は、各サンプルの抗折強度の測定結果を示すグラフである。図７の横軸は各サンプルにおける厚さ（Ｔ_１＋Ｔ_２）に対する延出部１４ｂ，１５ｂの厚さＴ_２の比率Ｔ_２／（Ｔ_１＋Ｔ_２）を示し、図７の縦軸は各サンプルの抗折強度を示している。

なお、図７に示す抗折強度は、荷重の測定値ではなく、積層セラミックコンデンサ１０のうちＴ_２／（Ｔ_１＋Ｔ_２）が０（つまり延出部１４ｂ，１５ｂ無し）の比較例に係るサンプルの抗折強度を「１」として、実施例に係る各サンプルの抗折強度を規格化した値で示している。つまり、図７に示す抗折強度は、各サンプルの抗折強度の相対値である。

図７に示すように、各プロットから、山なりの近似曲線を描くことができる。より詳細に、積層セラミックコンデンサ１０の抗折強度は、Ｔ_２／（Ｔ_１＋Ｔ_２）が０から０．１５くらいまでの領域で増加し、Ｔ_２／（Ｔ_１＋Ｔ_２）が０．１５を超えるあたりから減少しはじめ、Ｔ_２／（Ｔ_１＋Ｔ_２）が０．２５を超える領域で直線的に減少している。

また、０＜Ｔ_２／（Ｔ_１＋Ｔ_２）≦０．３２では、抗折強度が１．０より大きく、つまり延出部１４ｂ，１５ｂ無しのサンプルよりも大きい抗折強度が得られることがわかる。また、０．０４≦Ｔ_２／（Ｔ_１＋Ｔ_２）≦０．３では、抗折強度が１．１以上であり、延出部１４ｂ，１５ｂ無しのサンプルよりも１割以上大きい抗折強度が得られることがわかる。

［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば、積層セラミックコンデンサ１０では、外部電極１４，１５がセラミック素体１１の端面からＺ軸方向下側の主面のみならずＸ軸方向を向いた両側面のうち少なくとも一方にも延出していてもよい。つまり、積層セラミックコンデンサ１０の外部電極１４，１５では、Ｘ−Ｙ平面に沿った断面がＵ字状又はＬ字状であってもよい。

また、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明は一対の外部電極を有する積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１４ａ，１５ａ…被覆部
１４ｂ，１５ｂ…延出部
１６…容量形成部
１７…カバー部
１８…サイドマージン部

Claims (3)

1. 第１軸方向を向いた第１及び第２主面と、前記第１軸に直交する第２軸方向を向いた第１及び第２端面と、前記第１端面に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面に引き出された第２内部電極と、を有し、前記第１及び第２軸に直交する第３軸方向に長尺に形成されたセラミック素体と、
   前記第１端面を覆う第１被覆部と、前記第１被覆部から前記第２主面に延出する第１延出部と、を有する第１外部電極と、
   前記第２端面を覆う第２被覆部と、前記第２被覆部から前記第２主面に延出する第２延出部と、を有する第２外部電極と、
   を具備し、
   前記セラミック素体の前記第１軸方向の寸法をＴ_１とし、前記第１及び第２延出部の前記第１方向の寸法をＴ_２とすると、Ｔ_１が８０μｍ以下であり、かつＴ_２／（Ｔ_１＋Ｔ_２）が０．３２以下である
   積層セラミック電子部品。
2. 請求項１に記載の積層セラミック電子部品であって、
   Ｔ_２／（Ｔ_１＋Ｔ_２）が０．０４以上である
   積層セラミック電子部品。
3. 請求項１又は２に記載の積層セラミック電子部品であって、
   Ｔ_２が３μｍ以上である
   積層セラミック電子部品。

Images