[go: up one dir, main page]

JP2018093165A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2018093165A
JP2018093165A JP2017144787A JP2017144787A JP2018093165A JP 2018093165 A JP2018093165 A JP 2018093165A JP 2017144787 A JP2017144787 A JP 2017144787A JP 2017144787 A JP2017144787 A JP 2017144787A JP 2018093165 A JP2018093165 A JP 2018093165A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
end margin
multilayer ceramic
dimension
capacitance forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017144787A
Other languages
English (en)
Inventor
大輔 岩井
Daisuke Iwai
大輔 岩井
昌司 楠本
Masashi Kusumoto
昌司 楠本
好規 柴田
Yoshinori Shibata
好規 柴田
道生 大島
Michio Oshima
道生 大島
篤博 柳澤
Atsuhiro Yanagisawa
篤博 柳澤
泰史 井上
Yasushi Inoue
泰史 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to TW106139590A priority Critical patent/TW201833955A/zh
Priority to KR1020170154655A priority patent/KR20180062359A/ko
Priority to US15/824,747 priority patent/US20180151295A1/en
Priority to CN201711239859.8A priority patent/CN108122673A/zh
Publication of JP2018093165A publication Critical patent/JP2018093165A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】信頼性を損なうことなく積層セラミックコンデンサを小型化可能な技術を提供する。【解決手段】積層セラミックコンデンサは、素体と、第1外部電極と、第2外部電極と、を具備する。素体は、第1及び第2端面と、第1端面に引き出された第1内部電極と、第2端面に引き出された第2内部電極と、第1及び第2内部電極が対向する容量形成部と、第1端面と第2内部電極との間に間隔を形成する第1エンドマージン部と、第2端面と第1内部電極との間に間隔を形成する第2エンドマージン部と、を有する。第1外部電極は、素体の第1端面に設けられている。第2外部電極は、素体の第2端面に設けられている。素体の寸法に対する第1及び第2エンドマージン部の合計寸法の割合をR(%)とし、容量形成部の断面の面積をS(mm2)とすると、R≧−4.4×ln(S)+2.3の条件を満たす。【選択図】図5

Description

本発明は、積層セラミックコンデンサを小型化するための技術に関する。
従来から、積層セラミックコンデンサには小型化が要求されてきている(例えば、特許文献1,2参照)。近年では、電子機器の小型化及び高集積化に伴い、積層セラミックコンデンサには更なる小型化が要求されるようになってきている。積層セラミックコンデンサの長手方向の寸法は、例えば0.4mm以下にまで縮小することが望まれる。
特開2013−089944号公報 特開2015−128177号公報
積層セラミックコンデンサの小型化にあたり、積層セラミックコンデンサの各部分を一定の縮尺で縮小すると、一方の外部電極に接続された内部電極を他方の外部電極から隔てるエンドマージン部の寸法が小さくなる。これにより、例えばエンドマージン部に進入する水分の影響などによって、ショートが生じやすくなる。
以上のような事情に鑑み、本発明の目的は、信頼性を損なうことなく積層セラミックコンデンサを小型化可能な技術を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、素体と、第1外部電極と、第2外部電極と、を具備する。
上記素体は、一軸方向に相互に対向する第1及び第2端面と、上記第1端面に引き出された第1内部電極と、上記第2端面に引き出された第2内部電極と、上記第1及び第2内部電極が対向する容量形成部と、上記第1端面と上記第2内部電極との間に間隔を形成する第1エンドマージン部と、上記第2端面と上記第1内部電極との間に間隔を形成する第2エンドマージン部と、を有する。
上記第1外部電極は、上記素体の上記第1端面に設けられている。
上記第2外部電極は、上記素体の上記第2端面に設けられている。
上記積層セラミックコンデンサの上記一軸方向の寸法が0.4mm以下である。
上記素体の上記一軸方向の寸法に対する上記第1及び第2エンドマージン部の上記一軸方向の合計寸法の割合をR(%)とし、上記容量形成部の上記一軸方向に直交する断面の面積をS(mm)とすると、
R≧−4.4×ln(S)+2.3
の条件を満たす。
この構成では、積層セラミックコンデンサを小型化しても、第1及び第2エンドマージン部の寸法が信頼性を損なうことのない程度に確保される。したがって、この積層セラミックコンデンサでは高い信頼性が得られる。
上記第1及び第2エンドマージン部の上記一軸方向の合計寸法が68μm以下であってもよい。
この構成では、第1及び第2エンドマージン部の寸法を小さくすることにより、その分、容量形成部を大きくすることができる。これにより、積層セラミックコンデンサの容量を増大することができる。
上記第1及び第2内部電極に隣接する位置における上記第1及び第2外部電極のそれぞれの上記一軸方向の寸法が3μm以上であってもよい。
この構成では、第1及び第2外部電極の厚さが確保されるため、第1及び第2エンドマージン部への水分の進入を効果的に抑制することができる。
信頼性を損なうことなく積層セラミックコンデンサを小型化可能な技術を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのA−A'線に沿った断面図である。 上記積層セラミックコンデンサのB−B'線に沿った断面図である。 上記積層セラミックコンデンサの素体の分解斜視図である。 エンドマージン部の比率の基準値を示すグラフである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、X軸方向の寸法が0.4mm以下の小型の形状を有する。積層セラミックコンデンサ10では、Y軸及びZ軸方向の寸法を0.2mm以下とすることが好ましい。一例として、積層セラミックコンデンサ10では、X軸方向の寸法を0.25mmとし、Y軸及びZ軸方向の寸法を0.125mmとすることができる。
積層セラミックコンデンサ10は、素体11と、第1外部電極14と、第2外部電極15と、を具備する。外部電極14,15はそれぞれ素体11を部分的に覆っている。
素体11は、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を含む6面体形状を有する。なお、素体11は厳密に6面体形状でなくてもよく、例えば、素体11の各面が曲面であってもよく、素体11が全体として丸みを帯びた形状であってもよい。
外部電極14,15は、素体11の両端面を覆い、両端面から側面及び主面に沿って延びている。外部電極14,15は、素体11の側面及び主面においてX軸方向に相互に離間している。これにより、外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y平面に平行な断面の形状がU字状となっている。
外部電極14,15はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ10の端子として機能する。外部電極14,15を形成する電気の良導体としては、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属や合金を用いることができる。
外部電極14,15は、特定の構成に限定されない。例えば、外部電極14,15は、単層構造であっても複層構造であってもよい。複層構造の外部電極14,15は、例えば、下地膜と表面膜との2層構造や、下地膜と中間膜と表面膜との3層構造として構成されていてもよい。
下地膜は、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金(Pt)、パラジウム(Pd)、金(Au)、銅(Cu)、ニッケル(Ni)などを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅(Cu)、錫(Sn)、パラジウム(Pd)、金(Au)、亜鉛(Zn)などを主成分とする金属や合金のメッキ膜とすることができる。
素体11は、容量形成部16と、カバー部17と、サイドマージン部18と、第1エンドマージン部19と、第2エンドマージン部20と、を有する。容量形成部16は、素体11の中央部分に配置され、カバー部17、サイドマージン部18、及びエンドマージン部19,20によって覆われている。
カバー部17は、容量形成部16のZ軸方向両側にそれぞれ配置されている。サイドマージン部18は、容量形成部16のY軸方向両側にそれぞれ配置されている。カバー部17及びサイドマージン部18は、主に、容量形成部16を保護するとともに、容量形成部16の周囲の絶縁性を確保する機能を有する。
エンドマージン部19,20は、容量形成部16のX軸方向両側に配置されている。つまり、第1エンドマージン部19は、容量形成部16と第1外部電極14との間に配置されている。第2エンドマージン部20は、容量形成部16と第2外部電極15との間に配置されている。
素体11には、複数の第1内部電極12と、複数の第2内部電極13と、が設けられている。内部電極12,13は、いずれもX−Y平面に沿って延びるシート状であり、Z軸方向に沿って交互に配置されている。内部電極12,13は、容量形成部16において相互に対向し、カバー部17及びサイドマージン部18には配置されていない。
図4は、素体11の分解斜視図である。素体11は、図4に示すようなシートが積層された構造を有している。容量形成部16、サイドマージン部18、及びエンドマージン部19,20は、内部電極12,13が印刷されたシートで構成されている。カバー部17は、内部電極12,13が印刷されていないシートで構成されている。
図2に示すように、第1内部電極12は、第1エンドマージン部19をX軸方向に貫通し、第1外部電極14に接続されている。第2内部電極13は、第2エンドマージン部20をX軸方向に貫通し、第2外部電極15に接続されている。これにより、内部電極12,13が外部電極14,15と導通している。
また、第1内部電極12は、第2エンドマージン部20に配置されておらず、第2エンドマージン部20によって第2外部電極15との間に間隔が形成されている。したがって、第1内部電極12と第2外部電極15とは、第2エンドマージン部20を介して絶縁されている。
更に、第2内部電極13は、第1エンドマージン部19に配置されておらず、第1エンドマージン部19によって第1外部電極14との間に間隔が形成されている。したがって、第2内部電極13と第1外部電極14とは、第1エンドマージン部19を介して絶縁されている。
内部電極12,13はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ10の内部電極として機能する。内部電極12,13を形成する電気の良導体としては、例えばニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属や合金が用いられる。
容量形成部16及びエンドマージン部19,20は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ10では、内部電極12,13間の各誘電体セラミック層の容量を大きくするため、容量形成部16及びエンドマージン部19,20を形成する材料として高誘電率の誘電体セラミックスが用いられる。
高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
また、容量形成部16及びエンドマージン部19,20を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などであってもよい。
カバー部17及びサイドマージン部18も、誘電体セラミックスによって形成されている。カバー部17及びサイドマージン部18を形成する材料は、絶縁性セラミックスであればよいが、容量形成部16と同様の組成系の材料を用いることより、製造効率が向上するとともに、素体11における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ10では、外部電極14,15の間に電圧が印加されると、容量形成部16において内部電極12,13の間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、外部電極14,15の間の電圧に応じた電荷が蓄えられる。
なお、積層セラミックコンデンサ10の構成は、特定の構成に限定されず、積層セラミックコンデンサ10に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、各内部電極12,13の枚数や、内部電極12,13の間の誘電体セラミック層の厚さは、適宜決定可能である。
[積層セラミックコンデンサ10の詳細構成]
積層セラミックコンデンサ10では、小型化によって容量形成部16が小さくなるため、必然的に大容量が得られにくくなる。このため、容量を確保するために、容量形成部16を少しでも大きくすることが好ましい。この点、エンドマージン部19,20のX軸方向の寸法を小さくすることにより、容量形成部16を大きくすることができる。
この一方で、積層セラミックコンデンサ10では、エンドマージン部19,20のX軸方向の寸法が小さいほど、第1外部電極14と第2内部電極13とが近接し、第2外部電極15と第1内部電極12とが近接する。このため、エンドマージン部19,20のX軸方向の寸法が小さすぎると、例えばエンドマージン部19,20に進入する水分の影響などにより、絶縁抵抗の低下が生じやすくなる。
また、内部電極12,13の一方しか配置されていないエンドマージン部19,20では、内部電極12,13の両方が配置された容量形成部16よりも密度が低くなりやすい。このため、エンドマージン部19,20のX軸方向の寸法が小さすぎると、エンドマージン部19,20において各層の密着が不十分となり、各層が剥離するデラミネーションが発生しやすい。
エンドマージン部19,20にデラミネーションが発生すると、各層間の隙間を介して水分が進入しやすくなるため、絶縁抵抗の低下が生じやすくなる。また、積層セラミックコンデンサ10の製造過程において、外部電極14,15を形成する際のメッキ液がエンドマージン部19,20に侵入することにより、信頼性が低下しやすくなる。
図2には、第1エンドマージン部19のX軸方向の寸法Lと、第2エンドマージン部20のX軸方向の寸法Lと、が示されている。積層セラミックコンデンサ10では、エンドマージン部19,20の合計寸法(L+L)が68μm以下である場合に、特に信頼性を確保することが難しくなる。
積層セラミックコンデンサ10は、エンドマージン部19,20の寸法が小さく、特にエンドマージン部19,20の合計寸法(L+L)が68μm以下であっても、信頼性が損なわれにくい構成となっている。なお、エンドマージン部19,20の寸法L,Lは、理想的には等しいことが好ましいが、寸法精度などに応じて相互に異なっていてもよい。
より詳細に、積層セラミックコンデンサ10では、X軸方向における素体11に対するエンドマージン部19,20の比率Rと、容量形成部16のY−Z平面に沿った断面の面積Sと、が特定の条件を満たすように構成することで、高い信頼性が得られる。以下、エンドマージン部19,20の比率Rと容量形成部16の面積Sとについて説明する。
図2には、素体11のX軸方向の寸法Lが示されている。X軸方向における素体11に対するエンドマージン部19,20の比率Rは、エンドマージン部19,20の合計寸法(L+L)と、素体11の寸法Lと、を用いて、以下の式(1)で表される。
R(%)=100×(L+L)/L …(1)
また、図3には、容量形成部16のY軸方向の寸法WとZ軸方向の寸法Tとが示されている。容量形成部16のY−Z平面に沿った断面の面積Sは、容量形成部16の寸法W,Tを用いて、以下の式(2)で表される。
S(mm)=W(mm)×T(mm) …(2)
ここで、エンドマージン部19,20の比率Rが大きいほど、エンドマージン部19,20における水分の侵入経路が長くなり、なおかつデラミネーションが発生しにくくなる。したがって、エンドマージン部19,20の比率Rが大きいほど、エンドマージン部19,20に侵入する水分の影響による絶縁抵抗の低下が生じにくくなる。
この一方で、X軸方向の寸法が0.4mm以下の小型の積層セラミックコンデンサ10では、エンドマージン部19,20の比率Rを維持したまま更に小型化しようとすると、耐湿性が低下する傾向が見られている。これは、エンドマージン部19,20の絶対的な寸法L+Lが小さくなりすぎるためであると考えられる。
したがって、このような小型の積層セラミックコンデンサ10では、更なる小型化に伴って、耐湿性を確保するために必要なエンドマージン部19,20の比率Rが変化する。具体的に、本発明では、耐湿性を確保するために必要なエンドマージン部19,20の比率Rが、容量形成部16の断面の面積Sに応じて変化することを見出している。
図5は、エンドマージン部19,20の比率Rと、容量形成部16の断面の面積Sと、の関係を示すグラフである。図5では、縦軸にエンドマージン部19,20の比率Rを示し、横軸に容量形成部16の断面の面積Sを示している。図5に示された直線は、エンドマージン部19,20の比率Rの基準値を示している。
つまり、図5に示す直線によって、容量形成部16の断面の面積Sに応じたエンドマージン部19,20の比率Rの基準値が決定する。エンドマージン部19,20の比率Rがこの基準値以上である場合に、つまり図5に示す直線の上側領域及び直線上において、積層セラミックコンデンサ10の信頼性が確保されることが実験的に確認されている。
図5に示す直線は、以下の式(3)で表される。
R=−4.4×ln(S)+2.3 …(3)
したがって、積層セラミックコンデンサ10において信頼性が確保される条件は以下の式(4)で表される。
R≧−4.4×ln(S)+2.3 …(4)
なお、エンドマージン部19,20のみならず、外部電極14,15を薄く形成することによっても、容量形成部16を大きくすることができる。この一方で、外部電極14,15が薄すぎると、エンドマージン部19,20に水分が侵入しやすくなる。
このため、外部電極14,15もある程度の厚さが確保されていることが好ましい。具体的に、内部電極12,13に隣接する位置における外部電極14,15のそれぞれのX軸方向の寸法を3μm以上とすることにより、エンドマージン部19,20に侵入する水分の影響による絶縁抵抗の低下を効果的に抑制することができる。
[実施例]
以下、積層セラミックコンデンサ10の信頼性を評価するために行った実験の一例について説明する。
まず、様々なサイズの積層セラミックコンデンサ10を作製した。ここでは、積層セラミックコンデンサ10を、X軸方向の寸法が0.25mmで、Y軸及びZ軸方向の寸法が0.125mmである第1サイズとした例と、X軸方向の寸法が0.4mmで、Y軸及びZ軸方向の寸法が0.2mmである第2サイズとした例について説明する。
第1サイズの積層セラミックコンデンサ10における容量形成部16の断面の面積Sは0.003745mmであった。第2サイズの積層セラミックコンデンサ10における容量形成部16の断面の面積Sは0.01286mmであった。各サイズについてエンドマージン部19,20の比率Rが異なる5通りのサンプル1〜10を作製した。
積層セラミックコンデンサ10の各サンプル1〜10について、耐湿負荷試験及びデラミネーション観察によって信頼性の評価を行った。
耐湿負荷試験は、各1000個のサンプル1〜10について、温度40℃、湿度95%、6.3Vの電圧を印加した状態で500時間保持することにより行った。各サンプルについて電気抵抗値を測定し、電気抵抗値が50MΩ以上のサンプルを良品と判定し、電気抵抗値が50MΩ未満のサンプルを不良品と判断した。
デラミネーション観察では、各サンプルをY−Z平面に平行に研磨して、内部電極12,13の積層状態が見える断面を露出させた。各サンプルの断面を観察することにより、各サンプルのエンドマージン部19,20において各層が剥離するデラミネーションが存在するか否かを判定した。
表1は、サンプル1〜10における信頼性の評価結果を示している。なお、耐湿負荷試験については、1000個のサンプル中、不良品と判定されたサンプルの個数を示している。また、デラミネーション観察については、1000個のサンプル中、デラミネーションが発見されたサンプルの個数を示している。
なお、表1には、各サンプルの容量形成部16の断面の面積Sから上記式(3)(図5に示す直線)を用いて導出されるエンドマージン部19,20の比率Rの基準値が示されている。つまり、エンドマージン部19,20の比率Rがこの基準値よりも大きいサンプルでは、上記式(4)の条件を満たしている。
Figure 2018093165
表1に示すように、エンドマージン部19,20の比率Rが基準値以上であるサンプル3,4,5,8,9、10ではいずれも、耐湿負荷試験において全サンプルが良品と判定され、デラミネーション観察において全サンプルについてデラミネーションが発見されなかった。
この一方で、エンドマージン部19,20の比率Rが基準値未満であるサンプル1,2,6,7ではいずれも、耐湿負荷試験において不良品と判定されたサンプルと、デラミネーション観察においてデラミネーションが発見されたサンプルと、の少なくとも一方が存在していた。
この結果から、エンドマージン部19,20の比率Rを基準値以上とすることにより、積層セラミックコンデンサ10の信頼性をより確実に確保することができることが確認された。したがって、上記式(4)の条件を満たすように積層セラミックコンデンサ10の小型化設計を行うことにより、信頼性を損なうことなく小型化が実現可能である。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
10…積層セラミックコンデンサ
11…素体
12,13…内部電極
14,15…外部電極
16…容量形成部
17…カバー部
18…サイドマージン部
19…第1エンドマージン部
20…第2エンドマージン部

Claims (3)

  1. 一軸方向に相互に対向する第1及び第2端面と、前記第1端面に引き出された第1内部電極と、前記第2端面に引き出された第2内部電極と、前記第1及び第2内部電極が対向する容量形成部と、前記第1端面と前記第2内部電極との間に間隔を形成する第1エンドマージン部と、前記第2端面と前記第1内部電極との間に間隔を形成する第2エンドマージン部と、を有する素体と、
    前記素体の前記第1端面に設けられた第1外部電極と、
    前記素体の前記第2端面に設けられた第2外部電極と、
    を具備し、
    前記一軸方向の寸法が0.4mm以下であり、
    前記素体の前記一軸方向の寸法に対する前記第1及び第2エンドマージン部の前記一軸方向の合計寸法の割合をR(%)とし、前記容量形成部の前記一軸方向に直交する断面の面積をS(mm)とすると、
    R≧−4.4×ln(S)+2.3
    の条件を満たす
    積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記第1及び第2エンドマージン部の前記一軸方向の合計寸法が68μm以下である
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記第1及び第2内部電極に隣接する位置における前記第1及び第2外部電極のそれぞれの前記一軸方向の寸法が3μm以上である
    積層セラミックコンデンサ。
JP2017144787A 2016-11-30 2017-07-26 積層セラミックコンデンサ Pending JP2018093165A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106139590A TW201833955A (zh) 2016-11-30 2017-11-16 積層陶瓷電容器
KR1020170154655A KR20180062359A (ko) 2016-11-30 2017-11-20 적층 세라믹 콘덴서
US15/824,747 US20180151295A1 (en) 2016-11-30 2017-11-28 Multi-layer ceramic capacitor
CN201711239859.8A CN108122673A (zh) 2016-11-30 2017-11-30 层叠陶瓷电容器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016232116 2016-11-30
JP2016232116 2016-11-30

Publications (1)

Publication Number Publication Date
JP2018093165A true JP2018093165A (ja) 2018-06-14

Family

ID=62565704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017144787A Pending JP2018093165A (ja) 2016-11-30 2017-07-26 積層セラミックコンデンサ

Country Status (3)

Country Link
JP (1) JP2018093165A (ja)
KR (1) KR20180062359A (ja)
TW (1) TW201833955A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023122205A (ja) * 2022-02-22 2023-09-01 太陽誘電株式会社 積層セラミックコンデンサ及び回路基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539808B1 (ko) 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
KR101197921B1 (ko) 2011-10-18 2012-11-05 삼성전기주식회사 적층 세라믹 전자 부품

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023122205A (ja) * 2022-02-22 2023-09-01 太陽誘電株式会社 積層セラミックコンデンサ及び回路基板

Also Published As

Publication number Publication date
TW201833955A (zh) 2018-09-16
KR20180062359A (ko) 2018-06-08

Similar Documents

Publication Publication Date Title
US11557439B2 (en) Multi-layer ceramic electronic component
KR102520821B1 (ko) 적층 세라믹 전자 부품
JP7302940B2 (ja) 積層セラミック電子部品
CN113223858B (zh) 层叠陶瓷电子部件及其制造方法
US11024461B2 (en) Multi-layer ceramic electronic component having external electrode with base film and electrically conductive thin film
JP2022067608A (ja) 積層型電子部品
US20180151295A1 (en) Multi-layer ceramic capacitor
US10381160B2 (en) Multi-layer ceramic electronic component
US11201014B2 (en) Multi-layer ceramic electronic component and circuit board
JP2018093165A (ja) 積層セラミックコンデンサ
CN120770204A (zh) 电路板
CN120770058A (zh) 电路板
CN120435750A (zh) 电路板
JP2022105218A (ja) 積層セラミック電子部品及びその製造方法
CN120770057A (zh) 电路板