JP2018117030A - 複合基板および複合基板の製造方法 - Google Patents

Abstract

【課題】３００℃のプロセス後に高抵抗を保つことができる複合基板および複合基板の製造方法を提供すること。【解決手段】本発明に係る複合基板は、圧電材料基板に、格子間酸素濃度が２から１０ｐｐｍａのシリコン（Ｓｉ）ウェーハを支持基板として貼り合わせ、貼り合わせ後に圧電材料基板を薄化することにより作製されることを特徴とする。圧電材料基板は、タンタル酸リチウムウェーハ（ＬＴ）基板又はニオブ酸リチウム（ＬＮ）基板とすることが特に好ましい。【選択図】図１

Description

本発明は、表面弾性波（ＳＡＷ）デバイス等に用いられる複合基板および複合基板の製造方法に関する。

近年、スマートフォンに代表される移動体通信の市場において、通信量が急激に増大している。これに対応するため、必要なバンド数を増やすとともに、必然的に各種部品の小型化、高性能化が重要になってきている。

一般的な圧電材料であるタンタル酸リチウム（Lithiuｍ Tantalate：ＬＴと略称されることもあり）やニオブ酸リチウム（Lithiuｍ Niobate：ＬＮと略称されることもあり）は、表面弾性波（ＳＡＷ）デバイスの材料として広く用いられている。これらの材料は大きな電気機械結合係数を有し、広帯域化が可能である反面、温度安定性が低く、温度変化によって対応できる周波数がシフトしてしまうという問題点を有する。これはタンタル酸リチウムやニオブ酸リチウムが非常に高い熱膨張係数を有することに起因する。

この問題を低減するために、タンタル酸リチウムやニオブ酸リチウムに、より小さな熱膨張係数を有する材料、具体的にはサファイアを貼り合わせ、タンタル酸リチウムやニオブ酸リチウムのウェーハを研削などで数μｍ〜数十μｍに薄化することで、熱膨張を抑え、温度特性を改善する方法が提案されている（例えば、非特許文献１参照）。図５は、各種材料の熱膨張係数を対比して示すグラフである。この中でシリコンは熱膨張係数も小さく、且つ劈開などもしやすく、熱伝導性も高く、加工性にも優れていることからバランスの取れた優れた選択の様に見受けられる。

しかしこの方法にも問題がある。シリコン（Ｓｉ）は図５に示した他の材料（石英、サファイアなど）の様に絶縁体ではない。このため、薄化したＬＴ等の圧電材料の支持基板にＳｉを用いるとある程度の誘電損失が発生する。この誘電損失はＱ値（共振尖鋭度）などの特性を劣化させる。誘電損失を抑えるためにはＳｉ基板の抵抗率を極力高くする必要がある。Ｓｉ基板の抵抗率を高くするには、その製造過程でＳｉ結晶に混入する酸素の量を極力減らすことが重要である。通常のＳｉはＣＺ法（Czochralski法）で製造され、この際、石英坩堝に溶融したＳｉから単結晶インゴットを引き上げる。このとき石英坩堝から酸素が混入することを完全に防ぐことは困難である。

このことから、高抵抗Ｓｉを製造するには、成長に石英坩堝を用いないＦＺ法（Floating Zone法）が望ましいように思われる。しかしＦＺ法には、大口径化が難しい（最大でも１５０ｍｍΦ）、通常のＣＺ法と比較して生産性が低い、といった問題点がある。また、製造工程の生産性だけでなく、材料に不純物の少ないポリシリコンを厳選しなければならないという供給の問題点も、ＦＺ法の総合的な生産性に大きく影響を及ぼす。

生産性の問題を解決するために幾つかの方法が提案されている（例えば、特許文献１参照）。特許文献１で開示されているのは、低生産性の要因であるＦＺ法を用いず、ＣＺ法を用いる方法である。すなわち、磁場を印加することで（Magnetic Field Applied CZ：ＭＣＺ法）単結晶シリコンインゴットを成長する際にメルトの対流を抑制し、石英坩堝からの酸素の混入を極力防ぎ、且つ、混入した溶存した酸素を特殊な熱処理で析出させることで高抵抗を実現するというものである。ただし、酸素析出を促すための特殊熱処理が必要となるため、ＦＺ法ほどではないが、やはり生産性を根本的に向上させることは困難である。

また、室温での抵抗率に加えて、通常の半導体のＣＭＯＳ工程（最大１０５０℃程度）を経てもなお高抵抗を保っている必要があることが高抵抗ウェーハの製造が困難なもうひとつの理由である。特に溶存酸素がドナー化（サーマルドナー化）し抵抗率を下げると言われている温度域（４００℃〜６００℃）は特に抵抗率の低下を引き押す可能性のある危険な温度域と言える。このため、ＣＭＯＳ工程後に高抵抗を保つウェーハを製造することは容易ではない。

また、抵抗率の問題よりもさらに深刻且つ根本的な問題が存在する。それはＳｉそのものの機械的強度（あるいは熱耐性）の問題である。ＬＴ／Ｓｉ貼り合わせウェーハはＬＴとＳｉの膨張係数差が極めて大きいため、貼り合わせ後に低温の熱処理（例えば３００℃）を施すとＳｉ基板にスリップと呼ばれる結晶のズレを生じたり、基板そのものが割れてしまったりする場合がある。ＬＴ（２０μｍ厚）と高抵抗（＞１０００Ωｃｍ）ＦＺウェーハ（酸素濃度は１ｐｐｍａ未満）を貼り合わせたウェーハに３００℃の熱処理を加えた後に生じたスリップの光学顕微鏡写真を図６及び図７に示す。これらの写真はスリップ発生後にＬＴが剥がれた箇所を観察したものであり、図６は基板の外周付近、図７は基板の外周より５ｍｍ付近の写真である。スリップが生じると、その周辺のＬＴが剥がれ、基板が破損することもある。これは低酸素濃度ウェーハを使うがゆえの大きな問題と考えられる。

スリップの発生に関し重要な点として、用いるＳｉウェーハに溶存する酸素濃度が高くなることで降伏応力が増大し、Ｓｉ結晶に「粘り」が生じ（例えば、非特許文献２参照）、スリップ（転位）が発生し難くなることが明らかになっている。

つまり、誘電損失を抑制するために抵抗率を高めるには溶存酸素を少なくする必要がある一方で、機械的強度の問題を抑制するには溶存酸素を増やす必要がある。

なお、本明細書において、溶存酸素の測定方法は赤外を用いた格子間酸素の原子濃度の標準測定法であるＪＥＩＤＡ−６１−２０００に準拠した。この方法は格子間酸素に特有の吸収ピークである１１０６ｃｍ^−１を測定するものである。測定装置は日本電子（株）製のＪＩＲ−６５００フーリエ変換赤外分光器（ＦＴ−ＩＲ）を用いた。ここで得られた吸収係数αに係数６．２８を掛けたものが格子間酸素濃度（ｐｐｍａ）となる。本明細書では、この方法で得た格子間酸素濃度を単に「酸素濃度」を記す。

米国特許第６５４４６５６号明細書

電波新聞ハイテクノロジー，２０１２年１１月８日，「スマートフォンのＲＦフロントエンドに用いられるＳＡＷ−Ｄｕｐｌｅｘｅｒの温度補償技術」 ＵＣＳ半導体基盤技術研究会編、「シリコンの科学」リアライズ理工センター、1996年6月28日、p.576-582

本発明の目的は、３００℃のプロセス後に高抵抗を保つことができる複合基板および複合基板の製造方法を提供することである。

本発明は、Ｓｉを支持基板とした場合に生じる誘電損失と機械的強度の問題を同時に解決するために、本発明者らはＬＴ／Ｓｉ貼り合わせ基板を含むＬＴ−ＳＡＷデバイスの製造プロセスに着目した。ＬＴ、ＬＴ／ＳｉなどのＳＡＷデバイスでは、半導体ＣＭＯＳプロセスの様に高温プロセス（ゲート酸化など）が不要で、最高温度は最大３００℃程度である。この温度まで高抵抗を保っていれば特性上問題は生じない。よって、最大３００℃程度まで高抵抗を保つことのできるＳｉ基板を支持基板として使用すればよい、という発想に辿り着いた。この観点から、酸素濃度が多少高くとも本目的には合致すると言える。すなわち、ＬＴ−ＳＡＷデバイスへの適用においては、３００℃のプロセス後に高抵抗を保つことができるか否かが採用可否の非常に重要な判断基準となる。

上記課題を解決するために、本発明に係る複合基板は、圧電材料基板に、格子間酸素濃度が２から１０ｐｐｍａのシリコン（Ｓｉ）ウェーハを支持基板として貼り合わせ、貼り合わせ後に前記圧電材料基板を薄化することにより作製されることを特徴とする。

本発明では、前記圧電材料基板は、タンタル酸リチウムウェーハ（ＬＴ）基板又はニオブ酸リチウム（ＬＮ）基板とするとよい。また、シリコンウェーハは、ＦＺ法、ＭＣＺ法、及びＣＺ法の何れかにより製造された結晶から切り出されたものを用いるとよい。

本発明では、複合基板は、前記圧電材料基板と前記シリコンウェーハとの間に介在層を有するとよい。介在層は、シリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド（ＳｉＯＮ）、及びアモルファスシリコンのいずれかを含むとよい。また、前記介在層は熱酸化シリカであってもよい。また、前記介在層は、化学気相成長（ＣＶＤ）又は物理気相成長（ＰＶＤ）で形成されてもよいし、シリコーン系のオイルを塗布することで形成されてもよい。シリコーン系のオイルを塗布することで介在層を形成する場合、当該オイルはパーヒドロポリシラザン又はメチルトリメトキシシランを含有するとよい。このような介在層を設けることで、接合強度を高めるとともに、剥離を抑制することができる。

本発明では、前記圧電材料基板及び前記シリコンウェーハの片方もしくは双方に対し、貼り合わせの前に表面活性化処理を施すとよい。この場合、前記表面活性化処理は、真空イオンビーム又はプラズマ活性化法を用いて行われるとよい。これらの表面活性化処理により、接合強度を高めることができる。

また、上記課題を解決するために、本発明に係る複合基板の製造方法は、圧電材料基板を用意する工程と、支持基板として格子間酸素濃度が２から１０ｐｐｍａのシリコン（Ｓｉ）ウェーハを用意する工程と、前記圧電材料基板と前記シリコンウェーハとを貼り合わせる工程と、前記貼り合わせる工程の後で、前記圧電材料基板を薄化する工程とを含む。

本発明では、前記圧電材料基板は、タンタル酸リチウムウェーハ（ＬＴ）基板又はニオブ酸リチウム（ＬＮ）基板とするとよい。また、シリコンウェーハは、ＦＺ法、ＭＣＺ法、及びＣＺ法の何れかにより製造された結晶から切り出されたものを用いるとよい。

本発明では、前記貼り合わせる工程の前に、前記圧電材料基板及び前記シリコンウェーハの何れか又は両方の表面、介在層を設ける工程をさらに有するとよい。前記介在層は、シリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド（ＳｉＯＮ）、及びアモルファスシリコンのいずれかを含むとよい。また、介在層を設ける工程において、前記シリコンウェーハを熱酸化するとよい。また、前記介在層を設ける工程において、前記介在層を化学気相成長（ＣＶＤ）又は物理気相成長（ＰＶＤ）で形成してもよい。また、前記介在層を設ける工程において、シリコーン系のオイルを塗布することにより前記介在層を形成してもよい。この場合、前記シリコーン系のオイルは、パーヒドロポリシラザン又はメチルトリメトキシシランを含有するとよい。

本発明では、前記貼り合わせる工程の前に、前記圧電材料基板及び前記シリコンウェーハの片方もしくは双方に対し、表面活性化処理を施す工程をさらに備えるとよい。前記表面活性化処理は、真空イオンビーム又はプラズマ活性化法を用いて行われるとよい。これらの表面活性化処理により、接合強度を高めることができる。

本実施形態に係る複合基板の製造工程のフローチャートである。 本実施形態に係る複合基板を例示する模式断面図である。 実施例２の結果を示すグラフである。 実施例３の結果を示すグラフである。 各種材料の熱膨張係数を対比して示すグラフである。 Ｓｉ基板の外周付近における熱処理を加えた後に生じたスリップの光学顕微鏡写真である。 Ｓｉ基板の外周より５ｍｍ付近における熱処理を加えた後に生じたスリップの光学顕微鏡写真である。

本実施形態の複合基板１は、支持基板１０と圧電材料基板２０についてそれぞれ必要に応じて貼り合わせ前の処理を行い、その後両基板を貼り合わせる工程を経て製造される。以下ではその製造方法を、図１に示すフローチャートを参照して説明する。

〔支持基板の処理〕
はじめに、支持基板１０を用意する（ステップＳ１００）。支持基板１０としては、格子間酸素濃度が２から１０ｐｐｍａのシリコン（Ｓｉ）ウェーハを用いる。支持基板１０として用いるＳｉウェーハは、ＦＺ法、ＭＣＺ法、もしくはＣＺ法にて製造されたＳｉの単結晶インゴットから切り出される。

続いて、必要に応じて、支持基板１０の表面に介在層３１を形成する（ステップＳ１２０）。介在層３１の材質は、シリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド（ＳｉＯＮ）、アモルファスシリコンの何れかを含むとよい。介在層３１は、例えば、Ｓｉウェーハを熱酸化して得られる熱酸化シリカの膜として形成することができる。熱酸化シリカは、高温で成長させるため緻密で不純物が少なく、且つある程度の量のガスを吸収できるという性質がある。介在層３１は、他の方法で形成されてもよい。例えば、介在層３１は、プラズマＣＶＤ等の化学気相成長法（ＣＶＤ）により、介在層として適切な素材を堆積してもよい。また、介在層３１は、物理気相成長法（ＰＶＤ）により、介在層として適切な素材を堆積してもよい。あるいは、介在層３１は、シリコーン系のオイルを塗布することで形成されてもよい。塗布するシリコーン系のオイルは、パーヒドロポリシラザン又はメチルトリメトキシシランを含有するとよい。シリコーン系のオイルは、スピンコートにより塗布するとよい。

続いて、必要に応じて、圧電材料基板２０と貼り合わせる表面を平坦化する（ステップＳ１４０）。平坦化の程度としては、表面粗さがＲａ（算術平均粗さ）で０．３ｎｍ以下となるようにすることが好ましい。この平坦化は、化学的機械研磨により行うとよい。支持基板１０上に介在層３１を設けない場合には、支持基板１０自体を平坦化する。また、支持基板１０上に介在層３１を設ける場合には、介在層３１の表面を平坦化する。介在層３１を設ける場合、複合基板１の特性は、下地となる支持基板１０の初期面粗さには依存しない。例えば、支持基板１０の初期面粗さはＲａで１５０ｎｍ以上であってもよい。

また、「必要に応じて」と記載したとおり、平坦化の工程を経ずとも十分に平坦な表面が得られる場合には、平坦化の工程を省略してもよい。例えば、表面が鏡面に仕上げられている支持基板１０を用い、熱酸化により介在層３１を形成する場合、介在層３１の表面も下地と同様に鏡面となるので、この平坦化の工程は不要である。

さらに、貼り合わせ時の接合強度を高めるべく、必要に応じて、貼り合わせる表面（すなわち、介在層３１を設けない場合には支持基板１０の表面、介在層３１を設ける場合には介在層３１の表面）に活性化処理を施す（ステップＳ１６０）。表面活性化処理は、例えば、オゾン水処理、ＵＶオゾン処理、イオンビーム処理、プラズマ処理のいずれかとするとよい。

以上で支持基板１０に対する貼り合わせ前の処理が完了する。

〔圧電材料基板の処理〕
はじめに、圧電材料基板２０を用意する（ステップＳ２００）。圧電材料基板２０は、タンタル酸リチウム（ＬＴ）やニオブ酸リチウム（ＬＮ）などの圧電材料の基板であり、好ましくは、これらの圧電材料の単結晶基板である。

続いて、必要に応じて、圧電材料基板２０の表面に介在層３２形成する（ステップＳ２２０）。介在層３２の材質は、シリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド（ＳｉＯＮ）、アモルファスシリコンの何れかを含むとよい。介在層３２は、下記の方法で形成することができる。すなわち、介在層３２は、プラズマＣＶＤ等の化学気相成長法（ＣＶＤ）により、介在層として適切な素材を堆積してもよい。また、介在層３２は、物理気相成長法（ＰＶＤ）により、介在層として適切な素材を堆積してもよい。あるいは、介在層３２は、シリコーン系のオイルを塗布することで形成されてもよい。塗布するシリコーン系のオイルは、パーヒドロポリシラザン又はメチルトリメトキシシランを含有するとよい。シリコーン系のオイルは、スピンコートにより塗布するとよい。

続いて、必要に応じて、支持基板１０と貼り合わせる表面を平坦化する（ステップＳ２４０）。平坦化の程度としては、表面粗さがＲａ（算術平均粗さ）で０．３ｎｍ以下となるようにすることが好ましい。この平坦化は、化学的機械研磨により行うとよい。圧電材料基板２０上に介在層３２を設けない場合には、圧電材料基板２０自体を平坦化する。また、圧電材料基板２０上に介在層３２を設ける場合には、介在層３２の表面を平坦化する。介在層３２を設ける場合、複合基板１の特性は、下地となる圧電材料基板２０の初期面粗さには依存しない。例えば、圧電材料基板２０の初期面粗さはＲａで１５０ｎｍ以上であってもよい。

さらに、貼り合わせ時の接合強度を高めるべく、必要に応じて、貼り合わせる表面（すなわち、介在層３２を設けない場合には圧電材料基板２０の表面、介在層３１を設ける場合には介在層３２の表面）に活性化処理を施す（ステップＳ２６０）。表面活性化処理は、例えば、オゾン水処理、ＵＶオゾン処理、イオンビーム処理（例えば真空イオンビーム処理）、プラズマ処理のいずれかとするとよい。

以上で圧電材料基板２０に対する貼り合わせ前の処理が完了する。

〔貼り合わせとその後の処理〕
上記のように処理した支持基板１０と圧電材料基板２０とを貼り合わせる（ステップＳ３００）。その際、低温に加熱して接合強度を高めるとよい。この低温での加熱温度は例えば１００℃程度とするとよく、加熱時間は２４時間程度とするとよい。

続いて、必要に応じて、圧電材料基板２０を研削・研磨して薄化する（ステップＳ３２０）。例えば、圧電材料基板２０の厚さが２０μm程度になるまで薄化する。その後さらに必要に応じて追加の熱処理を行い、接合力を強化してもよい（ステップＳ３４０）。

以上で説明した製造方法により、圧電材料基板２０と支持基板１０とを張り合わせた複合基板１を製造することができる。図２に本実施形態に係る複合基板１の模式断面図を示す。複合基板１において、支持基板１０に設けた介在層３１及び／又は圧電材料基板２０に設けた介在層３２が、圧電材料基板２０と支持基板１０との間に挟まれた介在層３０となる。

以下、本発明の効果を確認すべく行った実施例を説明する。圧電材料基板として主にタンタル酸リチウム（ＬＴ）ウェーハを用いた実施例を記載するが、ＬＴウェーハに代えてニオブ酸リチウム（ＬＮ）ウェーハを用いても同様の効果が得られる。

［実施例１］
１０種類の１５０ｍｍΦのＳｉウェーハ（厚さ６２５μｍ、Ｐ型、抵抗率１１００Ωｃｍ前後）を用意し、１５０ｍｍΦのＬＴウェーハ（厚さ２５０μｍ）を貼り合わせ行った。用意した１０種類のＳｉウェーハのそれぞれについて、単結晶インゴットの製造方法と酸素濃度を表１に示す。なお、ウェーハの種類は、単結晶インゴットの製造方法と酸素濃度の数値との組み合わせにより表した。例えば、ＦＺ法で製造した１ｐｐｍａのウェーハは「ＦＺ１」と記載した。

貼り合わせるＳｉウェーハ及びＬＴウェーハの表面粗さは、いずれもＲａ（算術平均粗さ）で０．３ｎｍ以下であることを確認した。貼り合わせは真空イオンビームを用いた常温接合法で行った。貼り合わせの後にＬＴウェーハを２０μｍまで研削と研磨で薄化した。このようにして貼り合わせた複合基板のウェーハを３００℃のホットプレートと冷却ステージを１０往復させ、その後でスリップの発生やウェーハの割れ状況を観察した。その結果を表２に示す。この結果からスリップの発生やウェーハ割れは、Ｓｉウェーハの酸素濃度が２ｐｐｍａ以上であれば防ぐことが可能であることが判明した。なお、同様の実験を、ＬＴに代えてＬＮを用いた場合も同様の結果となった。

［実施例２］
実施例１と同様の１０種類のＳｉウェーハを用意し、２５０℃、３００℃、３５０℃、４００℃、４５０℃、５００℃の熱処理を窒素雰囲気で１時間行った。熱処理の前後で抵抗率の測定を行った結果を表３及び図３に示す。この結果、Ｓｉウェーハの酸素濃度が１０ｐｐｍａ以下であれば、Ｓｉ単結晶インゴットの製造方法によらず、ＬＴデバイス製造プロセスの最高温度と考えられる３５０℃までの熱処理を行っても抵抗率の変化はほとんど無いことが判明した。

［実施例３］
実施例１にて得られた１０種類の複合基板のウェーハを用いて共振器を作製し、Ｑ値を測定した。ＬＴデバイスである共振器の製造プロセスの最高温度は３５０℃程度である。割れたウェーハについては生き残った箇所（つまり、デバイスの製造が可能な程度のサイズの部位）を用い、スリップの出たウェーハについてはスリップの出ていない部分でデバイスを作製し、測定を行った。Ｑ値の結果を表４及び図４に示す。この結果からＳｉウェーハの酸素濃度が１０ｐｐｍａ以下のものに関しては特性の劣化が無く、１０ｐｐｍａよりも大きいものは特性の劣化が観察された。この結果は、実施例２における抵抗率の変化と整合していることが判明した。

［実施例４］
実施例１と同様の１０種類の１５０ｍｍΦのＳｉウェーハ（厚さ６２５μｍ）を用意し、１００ｎｍの熱酸化膜を成長させた。熱酸化の条件は７００℃投入、１０００℃のドライ酸化である。また、１５０ｍｍΦのＬＴウェーハ（厚さ２５０μｍ）を用意した。熱酸化膜を成長させたＳｉウェーハ及びＬＴウェーハの双方にプラズマ活性化により表面活性化を行い、両ウェーハを貼り合わせた。貼り合わせ後は１００℃で２４時間の熱処理を施した。貼り合わせ前の各ウェーハの表面粗さは、いずれもＲａで０．３ｎｍ以下であることを確認した。

貼り合わせ・熱処理の後にＬＴウェーハを２０μｍまで研削と研磨で薄化した。これらのウェーハを３００℃のホットプレートと冷却ステージを１０往復させ、その後でスリップの発生やウェーハの割れ状況を観察した。その結果を表５に示す。この結果からスリップの発生、ウェーハ割れはＳｉウェーハの酸素濃度が２ｐｐｍａ以上であれば防ぐことが可能であることが判明した。この結果は実施例１とほぼ同様であり、熱酸化膜の有無によらず、スリップの発生やウェーハ割れはＳｉウェーハの酸素濃度に依存し、酸素濃度が２ｐｐｍａ以上であることが重要であることが判明した。

［実施例５］
実施例１と同様の１０種類のＳｉウェーハを用意し、実施例４と同様の方法で熱酸化を施した。このようにして熱酸化膜を設けたＳｉウェーハについて、追加熱処理の条件を変化させ、追加熱処理の前後における抵抗率を測定した。追加熱処理の条件は、追加熱処理無し、２５０℃、３００℃、３５０℃、４００℃、５００℃の６通りであり、追加熱処理は窒素雰囲気で１時間行った。その前後で抵抗率の測定を行った。測定の結果は実施例２とほぼ同様となり、酸素濃度が１０ｐｐｍａ以下であれば、３５０℃までの熱処理を行っても抵抗率の変化はほとんど無いことが判明した。熱酸化膜を設けたＳｉウェーハを用いた場合でもサーマルドナー発生温度域（４００〜６００℃）での処理を避けることで、抵抗率の低下などの問題無く使用できることが判明した。

［実施例６］
実施例１と同様の１０種類の１５０ｍｍΦのＳｉウェーハ（厚さ６２５μｍ）を用意し、２００ｎｍのプラズマＣＶＤ酸化膜を室温近傍で堆積した。酸化膜を堆積した後、鏡面化のために研磨を行った。また、１５０ｍｍΦのＬＴウェーハ（厚さ２５０μｍ）を用意した。酸化膜を堆積したＳｉウェーハ及びＬＴウェーハの双方にプラズマ活性化により表面活性化を行い、両ウェーハを貼り合わせた。貼り合わせ後は１００℃で２４時間の熱処理を施した。貼り合わせ前の両ウェーハの表面粗さは、いずれもＲａで０．３ｎｍ以下であることを確認した。実施例１と同様の熱耐性実験を行った結果、実施例１と同じ傾向を示した。この結果から、酸化膜の形成方法には依存せず、本発明の効果が得られることが判明した。

［実施例７］
実施例１と同様の１０種類の１５０ｍｍΦのＳｉウェーハ（厚さ６２５μｍ）と１５０ｍｍΦのＬＴウェーハ（厚さ２５０μｍ）を用意し、２００ｎｍのプラズマＣＶＤ酸化膜をＬＴウェーハ上に室温近傍で堆積した。堆積の後に鏡面化のために研磨を行った。Ｓｉウェーハ及び酸化膜を堆積したＬＴウェーハの双方にプラズマ活性化により表面活性化を行い、両ウェーハを貼り合わせた。貼り合わせ後は１００℃で２４時間の熱処理を施した。貼り合わせ前の両ウェーハの表面粗さは、いずれもＲａで０．３ｎｍ以下であることを確認した。実施例１と同様の熱耐性実験を行ったが、結果は実施例１と全く同じ傾向を示した。この結果から、酸化膜の形成箇所（すなわち、ＳｉウェーハとＬＴウェーハのどちらに酸化膜等の介在層を設けるか）には依存せず、本発明の効果が得られることが判明した。

［実施例８］
実施例１と同様の１０種類の１５０ｍｍΦのＳｉウェーハ（厚さ６２５μｍ）と、表面の荒れた（Ｒａ=１６０ｎｍ）１５０ｍｍΦのＬＴウェーハ（厚さ２５０μｍ）を用意し、５μｍのプラズマＣＶＤ酸化膜をＬＴウェーハ上に室温近傍に堆積した。堆積の後に鏡面化のために研磨を行った。Ｓｉウェーハ及び酸化膜を堆積したＬＴウェーハの双方にプラズマ活性化により表面活性化を行い、両ウェーハを貼り合わせた。貼り合わせ後は１００℃で２４時間の熱処理を施した。貼り合わせ前の両ウェーハの表面粗さは、いずれもＲａで０．３ｎｍ以下であることを確認した。結果は実施例１と全く同じ傾向を示した。この結果から、介在層を形成するＬＴウェーハの初期面粗さには依存せず本発明の効果が得られることが判明した。同様に表面の荒れたＳｉ（Ｒａ＝１７５ｎｍ）を用い、同様の実験をした場合も実施例１と同様の結果を示した。また、ＬＴとＳｉ双方の貼り合わせ面が荒れているものに介在層を設けた場合も同様の結果を示した。よって、ＬＴとＳｉの間に介在層を設ける場合は、ＬＴもしくはＳｉの貼り合わせ面の片方、もしくは両面が鏡面化されていなくとも本方法の効果には影響が無い事が判明した。

［実施例９］
実施例１と同様の１０種類の１５０ｍｍΦのＳｉウェーハ（厚さ６２５μｍ）を用意し、２００ｎｍのプラズマＣＶＤ窒化（ＳｉＮ）膜を室温近傍で堆積した。堆積の後に鏡面化のために研磨を行った。また、１５０ｍｍΦのＬＴウェーハ（厚さ２５０μｍ）を用意した。窒化膜を堆積したＳｉウェーハ及びＬＴウェーハの双方にプラズマ活性化により表面活性化を行い、両ウェーハを貼り合わせた。貼り合わせ後は１００℃で２４時間の熱処理を施した。貼り合わせ前の両ウェーハの表面粗さは、いずれもＲａで０．３ｎｍ以下であることを確認した。結果は実施例１と全く同じ傾向を示した。本方法は酸化膜の形成方法には依存しないことが判明した。また、同様にＳｉウェーハの上にアモルファスＳｉ（物理気相成長法（ＰＶＤ法）で形成）やＳｉＯＮなどを堆積した場合も同様の結果となった。この結果から、介在層の種類（材質）によらず本発明の効果が得られることが判明した。またシリコン酸化膜をパーヒドロポリシラザンやメチルトリメトキシシランなどのシリコーンオイルをスピンコートして形成した場合も同様の結果となった。

以上の結果から支持基板として格子間酸素濃度が２から１０ｐｐｍａのＳｉウェーハを用いることで高い機械的強度・熱耐性（スリップ耐性、基板割れ耐性）を達成できると同時に誘電損失に伴うデバイス特性（Ｑ値）の劣化も防げることが判明した。また、介在層の有無や種類、また基板の初期面粗さなどには依存しないことも判明した。ＣＺ法により作製したＳｉウェーハを支持基板として用いることもできるため、機械的強度及び誘電損失の問題を解消するとともに、低コストも同時に達成できることが判明した。

なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

１…複合基板
１０…支持基板
２０…圧電材料基板
３０、３１、３２…介在層

Claims (24)

1. 圧電材料基板に、格子間酸素濃度が２から１０ｐｐｍａのシリコン（Ｓｉ）ウェーハを支持基板として貼り合わせ、貼り合わせ後に前記圧電材料基板を薄化することにより作製される複合基板。
2. 前記圧電材料基板は、タンタル酸リチウムウェーハ（ＬＴ）基板又はニオブ酸リチウム（ＬＮ）基板であることを特徴とする請求項１に記載の複合基板。
3. 前記シリコンウェーハは、ＦＺ法、ＭＣＺ法、及びＣＺ法の何れかにより製造された結晶から切り出されたものであることを特徴とする請求項１または２に記載の複合基板。
4. 前記圧電材料基板と前記シリコンウェーハとの間に介在層を有することを特徴とする請求項１から３の何れか１項に記載の複合基板。
5. 前記介在層が、シリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド（ＳｉＯＮ）、及びアモルファスシリコンのいずれかを含むことを特徴とする請求項４に記載の複合基板。
6. 前記介在層が熱酸化シリカであることを特徴とする請求項４に記載の複合基板。
7. 前記介在層が化学気相成長（ＣＶＤ）又は物理気相成長（ＰＶＤ）で形成されることを特徴とする請求項４または５に記載の複合基板。
8. 前記介在層がシリコーン系のオイルを塗布することで形成されることを特徴とする請求項４または５に記載の複合基板。
9. 前記シリコーン系のオイルがパーヒドロポリシラザン又はメチルトリメトキシシランを含有することを特徴とする請求項８に記載の複合基板。
10. 前記圧電材料基板及び前記シリコンウェーハの少なくとも一方の表面が非鏡面とされ、当該非鏡面の表面上に貼り合せ前に前記介在層が予め設けられることを特徴とすることを特徴とする請求項４から９の何れか１項に記載の複合基板。
11. 前記圧電材料基板及び前記シリコンウェーハの片方もしくは双方に対し、貼り合わせの前に表面活性化処理を施すことを特徴とする請求項１から１０のいずれか１項に記載の複合基板。
12. 前記表面活性化処理が、真空イオンビーム又はプラズマ活性化法を用いて行われることを特徴とする請求項１１に記載の複合基板。
13. 圧電材料基板を用意する工程と、
    支持基板として格子間酸素濃度が２から１０ｐｐｍａのシリコン（Ｓｉ）ウェーハを用意する工程と、
    前記圧電材料基板と前記シリコンウェーハとを貼り合わせる工程と、
    前記貼り合わせる工程の後で、前記圧電材料基板を薄化する工程とを含む
    複合基板の製造方法。
14. 前記圧電材料基板は、タンタル酸リチウムウェーハ（ＬＴ）基板もしくはニオブ酸リチウム（ＬＮ）基板であることを特徴とする請求項１３に記載の複合基板の製造方法。
15. 前記シリコンウェーハは、ＦＺ法、ＭＣＺ法、及びＣＺ法の何れかにより製造された結晶から切り出されたものであることを特徴とする請求項１３または１４に記載の複合基板の製造方法。
16. 前記貼り合わせる工程の前に、前記圧電材料基板及び前記シリコンウェーハの何れか又は両方の表面に、介在層を設ける工程をさらに有することを特徴とする請求項１３から１５の何れか１項に記載の複合基板の製造方法。
17. 前記介在層が、シリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド（ＳｉＯＮ）、及びアモルファスシリコンのいずれかを含むことを特徴とする請求項１６に記載の複合基板の製造方法。
18. 前記介在層を設ける工程において、前記シリコンウェーハを熱酸化することを特徴とする請求項１６に記載の複合基板の製造方法。
19. 前記介在層を設ける工程において、前記介在層を化学気相成長（ＣＶＤ）又は物理気相成長（ＰＶＤ）で形成することを特徴とする請求項１６または１７に記載の複合基板の製造方法。
20. 前記介在層を設ける工程において、シリコーン系のオイルを塗布することにより前記介在層を形成することを特徴とする請求項１６または１７に記載の複合基板の製造方法。
21. 前記シリコーン系のオイルがパーヒドロポリシラザン又はメチルトリメトキシシランを含有することを特徴とする請求項２０に記載の複合基板の製造方法。
22. 前記圧電材料基板及び前記シリコンウェーハの少なくとも一方の表面が非鏡面とされ、当該非鏡面の表面上に貼り合せ前に前記介在層が予め設けられることを特徴とする請求項１６から２１の何れか１項に記載の複合基板の製造方法。
23. 前記貼り合わせる工程の前に、前記圧電材料基板及び前記シリコンウェーハの片方もしくは双方に対し、表面活性化処理を施す工程をさらに備えることを特徴とする請求項１３から２２のいずれか１項に記載の複合基板の製造方法。
24. 前記表面活性化処理が、真空イオンビーム又はプラズマ活性化法を用いて行われることを特徴とする請求項２２に記載の複合基板の製造方法。