JP2018107423A - 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 - Google Patents
有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 Download PDFInfo
- Publication number
- JP2018107423A JP2018107423A JP2017182938A JP2017182938A JP2018107423A JP 2018107423 A JP2018107423 A JP 2018107423A JP 2017182938 A JP2017182938 A JP 2017182938A JP 2017182938 A JP2017182938 A JP 2017182938A JP 2018107423 A JP2018107423 A JP 2018107423A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- organic layer
- layer
- base organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る有孔基板の一例としての貫通電極基板10の構成について説明する。図1は、貫通電極基板10を示す断面図である。
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。
貫通電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。貫通電極22の厚みは、例えば100nm以上且つ20μm以下である。
次に、第1配線構造部30について説明する。第1配線構造部30は、基板12の第1面13側に電気的な回路を構成するよう第1面13側に設けられた導電層や絶縁層などの層を有する。本実施の形態では、第1配線構造部30の一部によって、キャパシタ15が構成されている。また、第1配線構造部30の一部によって、インダクタ16の一部が構成されている。本実施の形態において、第1配線構造部30は、第1面下地有機層30A、第1面第1導電層31、第1面第1無機層32、第1面第2導電層33、第1面第1被覆有機層34、第1面第3導電層35及び第1面第2被覆有機層36を有する。
第1面下地有機層30Aは、基板12の第1面13上に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面下地有機層30Aの有機材料としては、ポリイミド、エポキシなどを用いることができる。第1面下地有機層30Aの有機材料は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する。
第1面第1導電層31は、第1面下地有機層30A上に位置する、導電性を有する層であり、配線層として機能する層である。第1面第1導電層31は、貫通電極22に電気的に接続されていてもよく、図示の例では、貫通電極22が、第1面第1導電層31に電気的に接続されている。また、第1面第1導電層31は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第1面第1導電層31は、貫通電極22と同様に、基板12の第1面13上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第1面第1導電層31を構成する材料は、貫通電極22を構成する材料と同様である。第1面第1導電層31の厚みは、例えば100nm以上且つ20μm以下である。
第1面第1無機層32は、少なくとも部分的に第1面第1導電層31上及び第1面下地有機層30A上に位置し、無機材料を含み、且つ絶縁性を有する層である。第1面第1無機層32の無機材料としては、SiNなどの珪素窒化物を用いることができる。その他にも、第1面第1無機層32の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第1面第1無機層32の無機材料の比誘電率は、例えば3以上且つ50以下である。また、第1面第1無機層32の厚みは、例えば50nm以上且つ400nm以下である。第1面第1無機層32は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。
第1面第2導電層33は、第1面第1無機層32上に位置する、導電性を有する層である。図1に示すように、第1面第2導電層33の端部33eは、第1面第1無機層32上に位置する。上述の第1面第1導電層31と、第1面第1導電層31上に位置する上述の第1面第1無機層32と、第1面第1無機層32上に位置する第1面第2導電層33とによって、キャパシタ15が構成されている。
第1面第1被覆有機層34は、第1面第1無機層32上及び第1面第2導電層33に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第1被覆有機層34の有機材料としては、ポリイミド、エポキシなどを用いることができる。第1面第1被覆有機層34の有機材料は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する。誘電正接の小さい有機材料を用いて第1面第1被覆有機層34を構成することにより、キャパシタ15やインダクタ16を通るべき電気信号が第1面第1被覆有機層34を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16を備える貫通電極基板10の帯域を高周波側に広げることができる。
第1面第3導電層35は、第1面第1導電層31上又は第1面第2導電層33上に位置する、導電性を有する層である。図1に示す例において、第1面第3導電層35は、キャパシタ15の一方の電極である第1面第1導電層31に接続された部分、及び、キャパシタ15の他方の電極である第1面第2導電層33に接続された部分を含む。
第1面第2被覆有機層36は、第1面第1被覆有機層34上及び第1面第3導電層35上に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第2被覆有機層36は、第1面第1被覆有機層34と同様に、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第1面第2被覆有機層36の有機材料としては、第1面第1被覆有機層34と同様に、ポリイミド、エポキシなどを用いることができる。
次に、第2配線構造部40について説明する。第2配線構造部40は、基板12の第2面14側に電気的な回路を構成するよう第2面14側に設けられた導電層や絶縁層などの層を有する。第2配線構造部40の一部と、上述の第1配線構造部30の一部及び貫通電極22とによって、インダクタ16が構成されている。本実施の形態において、第2配線構造部40は、第2面下地有機層40A、第2面第1導電層41及び第2面第1被覆有機層43を有する。
第2面下地有機層40Aは、基板12の第2面14上に位置し、有機材料を含み、且つ絶縁性を有する層である。第2面下地有機層40Aの有機材料としては、ポリイミド、エポキシなどを用いることができる。第2面下地有機層40Aの有機材料は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する。
第2面第1導電層41は、第2面下地有機層40A上に位置する、導電性を有する層であり、配線層として機能する層である。第2面第1導電層41は、貫通電極22に接続されていてもよく、図示の例では、貫通電極22が、第2面第1導電層41に接続されている。また、第2面第1導電層41は、貫通電極22や第1面第1導電層31と同様に、基板12の第2面14上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第1導電層41を構成する材料は、貫通電極22を構成する材料と同様である。第2面第1導電層41の厚みは、例えば100nm以上且つ20μm以下である。
第2面第1被覆有機層43は、第2面第1導電層41上及び、第2面下地有機層40A上に位置し、有機材料を含み、且つ絶縁性を有する層である。第2面第1被覆有機層43は、第1面第1被覆有機層34や第1面第2被覆有機層36と同様に、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第2面第1被覆有機層43の有機材料としては、第1面第1被覆有機層34や第1面第2被覆有機層36と同様に、ポリイミド、エポキシなどを用いることができる。
以下、有孔基板の一例としての貫通電極基板10の製造方法の一例について、図4乃至図14を参照して説明する。
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図4に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
次に、第1面下地有機層30Aおよび第2面下地有機層40Aを形成する。図示の例では、まず、図5に示すように、基板12の第1面13に、ポリイミドを主成分として含む有機材料としての第1感光性フィルム51を積層し、第2面14に、ポリイミド料を主成分として含む有機材料としての第2感光性フィルム52を積層する。
次に、貫通孔20の側壁21に貫通電極22を形成する。本実施の形態においては、貫通電極22と同時に、第1面下地有機層30Aの一部分上に第1面第1導電層31を形成し、第2面下地有機層40Aの一部分上に第2面第1導電層41を形成する例について説明する。
次に、図11に示すように、第1面第1導電層31上の全域に第1面第1無機層32を形成する。第1面第1無機層32を形成する方法としては、例えば、プラズマCVD、スパッタリングなどを採用することができる。好ましくは、第1面第1無機層32を形成する工程は、第1面第1導電層31を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。これらの工程は、好ましくは、第1面第1導電層31が酸化することが抑制された雰囲気下で、例えばアンモニアガスなどの還元ガスの雰囲気下で実施される。
次に、図12に示すように、第1面第1無機層32の一部分上に第1面第2導電層33を形成する。これにより、第1面第1導電層31と、第1面第1導電層31上の第1面第1無機層32と、第1面第1無機層32上の第1面第2導電層33と、を備えるキャパシタ15を構成することができる。第1面第2導電層33を形成する工程は、第1面第1導電層31を形成する工程と同様であるので、説明を省略する。
次に、図13に示すように、第1面第2導電層33の一部分上及び第1面第1無機層32の一部分上に第1面第1被覆有機層34を形成する。例えば、まず、有機材料を含む感光層と、基材とを有する第1面側フィルムを、基板12の第1面13側に貼り付ける。続いて、第1面側フィルムに露光処理及び現像処理を施す。これによって、第1面側フィルムの感光層からなり、開口部34aが形成された第1面第1被覆有機層34を、基板12の第1面13側に形成することができる。この際、第1面第1被覆有機層34の場合と同様にして、図13に示すように、第2面下地有機層40Aの一部分上及び第2面第1導電層41の一部分上に第2面第1被覆有機層43を形成してもよい。
次に、図14に示すように、第1面第1被覆有機層34の開口部34aを介して第1面第1導電層31又は第1面第2導電層33に接続される第1面第3導電層35を形成する。第1面第3導電層35を形成する工程は、第1面第1導電層31を形成する工程と同様であるので、説明を省略する。
その後、第1面第1被覆有機層34の一部分上及び第1面第3導電層35の一部分上に第1面第2被覆有機層36を形成する。これによって、図1に示す貫通電極基板10を得ることができる。第1面第2被覆有機層36を形成する方法は特には限定されない。例えば、第1面第1被覆有機層34の場合と同様に、有機材料を含むフィルムや液を用いることによって、第1面第2被覆有機層36を形成することができる。
図15乃至17は、第1変形例に係る貫通電極基板10の製造工程を示す図である。第1変形例に係る製造方法では、まず、図15に示すように、基板12を準備し、貫通孔20を形成する。次いで、第1面下地有機層30Aおよび第2面下地有機層40Aを形成する。この際、本変形例では、まず、基板12の第1面13に、有機材料としての第1感光性フィルム51を積層し、第2面14に、有機材料としての第2感光性フィルム52を積層する。各感光性フィルム51,52は、例えばローラーを用いて基板12に押し付けられることにより、基板12上に固定される。この際、本変形例では、図16に示すように、各感光性フィルム51,52の一部が貫通孔20の内部に部分的に進入するように、各感光性フィルム51,52が基板12上に固定される。ここで、各感光性フィルム51,52は、加熱をしながら基板12に押し付けられることが好ましく、この場合は、各感光性フィルム51,52の一部が貫通孔20の内部に進入し易くなる。
図18乃至20は、第2変形例に係る貫通電極基板10の製造工程を示す図である。第2変形例に係る製造方法では、まず、図18に示すように、基板12を準備し、貫通孔20を形成する。次いで、第1面下地有機層30Aおよび第2面下地有機層40Aを形成する。この際、本変形例では、まず、基板12の第1面13に、有機材料としての第1感光性フィルム51を積層し、第2面14に、有機材料としての第2感光性フィルム52を積層する。各感光性フィルム51,52は、例えばローラーを用いて基板12に押し付けられることにより、基板12上に固定される。この際、本変形例では、図19に示すように、各感光性フィルム51,52の一部が貫通孔20の内部に全体的に進入するように、各感光性フィルム51,52が基板12上に固定される。ここで、各感光性フィルム51,52は、加熱をしながら基板12に押し付けられることが好ましく、この場合は、各感光性フィルム51,52の一部が貫通孔20の内部に進入し易くなる。さらに、基板12の第1面13に第1感光性フィルム51を積層するとともに、第2面14に第2感光性フィルム52を積層した際に、貫通孔20を密閉し、この際の貫通孔20の内部の圧力よりも高い圧力の環境下で、第1感光性フィルム51および第2感光性フィルム52を基板12に押し付けることも好ましい。
図21は、第3変形例に係る貫通電極基板10の断面図である。第3変形例に係る貫通電極基板10では、基板12の貫通孔20がテーパ状となっており、貫通孔20は、第1面13側に大径側の端部を有し、第2面14側に小径側の端部を有している。
図22及び図23は、第4変形例に係る貫通電極基板10の製造工程を示す図である。第4変形例に係る製造方法では、まず、図22に示すように、貫通孔20が形成された基板12を準備し、次いで、第1面下地有機層30Aおよび第2面下地有機層40Aを形成する。この際、本変形例では、まず、基板12の第1面13に、有機材料としての第1有機材料フィルム51Aを積層し、第2面14に、有機材料としての第2有機材料フィルム52Aを積層する。各フィルム51A,52Aは、例えばローラーを用いて基板12に押し付けられることにより、基板12上に固定される。この際、本変形例では、各フィルム51A,52Aの一部が貫通孔20の内部に全体的に進入、充填するように、各フィルム51A,52Aが基板12上に固定される。ここで、各フィルム51A,52Aは、加熱をしながら基板12に押し付けられることが好ましく、この場合は、各フィルム51A,52Aの一部が貫通孔20の内部に進入し易くなる。さらに、基板12の第1面13に第1有機材料フィルム51Aを積層するとともに、第2面14に第2有機材料フィルム52Aを積層した際に、貫通孔20を密閉し、この際の貫通孔20の内部の圧力よりも高い圧力の環境下で、第1有機材料フィルム51Aおよび第2有機材料フィルム52Aを基板12に押し付けることも好ましい。
図24は、その他の実施の形態にかかる有孔基板の断面図であり、図25及び図26は、図24に示す有孔基板の製造方法を示す図である。図24に示す有孔基板は、第1面13及び第1面13の反対側に位置する第2面14を含むとともに貫通孔20が設けられた基板12と、第1面13上に位置し有機材料を含む第1面下地有機層30Aと、第2面14上に位置し有機材料を含む第2面下地有機層40Aと、第1面下地有機層30A上に位置し導電性を有する第1面第1導電層31と、第2面下地有機層40A上に位置し導電性を有する第2面第1導電層41と、貫通孔20内に位置し、導電層31,41のそれぞれに電気的に接続された貫通電極22と、を備えている。
図31は、図1に示した貫通電極基板10と、貫通電極基板10に搭載され、貫通孔20に設けられた貫通電極22に電気的に接続された素子61と、を備える実装基板60の一例を示す断面図である。素子61は、ロジックICやメモリICなどのLSIチップである。また、素子61は、MEMS(Micro Electro Mechanical Systems)チップであってもよい。MEMSチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。図31に示すように、素子61は、貫通電極基板10の第1面第3導電層35などの導電層に電気的に接続された端子62を有する。
図32は、本開示の実施形態に係る貫通電極基板10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
12…基板
12S…側部
13…第1面
13P…外縁
14…第2面
14P…外縁
20…貫通孔
20P1…周縁(第1面側)
20P2…周縁(第2面側)
21…側壁(内周面)
22…貫通電極
30A…第1面下地有機層
30B…平坦部
30C…延長部
31…第1面第1導電層
40A…第2面下地有機層
40B…平坦部
40C…延長部
41…第2面第1導電層
60…実装基板
Claims (15)
- 第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板と、
前記第1面及び前記第2面のうちの少なくともいずれかの面上に位置し、有機材料を含む下地有機層と、
前記下地有機層上に位置し、導電性を有する配線層と、を備え、
前記下地有機層は、前記貫通孔の周縁、前記第1面の外縁、及び前記第2面の外縁のうちの少なくともいずれかを前記基板の法線方向及び面内方向に沿って覆っている、有孔基板。 - 前記貫通孔及び前記下地有機層に跨がって位置する貫通電極をさらに備え、
前記貫通電極は、前記配線層に電気的に接続されている、請求項1に記載の有孔基板。 - 前記下地有機層は、前記貫通孔の周縁を前記基板の法線方向及び面内方向に沿って覆っており、
前記貫通電極は、前記下地有機層のうちの前記貫通孔内に位置する部分を覆う、請求項2に記載の有孔基板。 - 前記下地有機層のうちの前記基板の面内方向に沿って前記貫通孔の周縁、前記第1面の外縁、及び前記第2面の外縁のうちの少なくともいずれかを覆う部分は、前記貫通孔の内周面又は前記基板における前記第1面と前記第2面との間に位置する側部を部分的に覆っている、請求項1乃至3のいずれかに記載の有孔基板。
- 前記下地有機層は、前記貫通孔の周縁を前記基板の面内方向に沿って覆い、
前記貫通孔は、その内周面が前記第1面及び前記第2面のうちの少なくともいずれかから前記基板の内部側に向けて先細りとなるテーパ状となっており、
前記下地有機層のうちの前記貫通孔内に位置する部分は、テーパ状の前記貫通孔の内周面の幅の大きい方の端部側に設けられ、幅の小さい方の端部側に設けられていない、請求項4に記載の有孔基板。 - 前記下地有機層は、前記貫通孔の周縁を前記基板の面内方向に沿って覆い、
前記下地有機層のうちの前記基板の面内方向に沿って前記貫通孔の周縁を覆う部分は、前記貫通孔の周縁を含む前記貫通孔の内周面を全体的に覆っている、請求項1乃至3のいずれかに記載の有孔基板。 - 前記下地有機層は、ポリイミドを含む、請求項1乃至6のいずれかに記載の有孔基板。
- 第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板と、
前記第1面及び前記第2面のうちの少なくともいずれかの面上に位置し、有機材料を含む下地有機層と、
前記下地有機層上に位置し、導電性を有する配線層と、
前記貫通孔内に位置し、前記配線層に電気的に接続された貫通電極と、を備える、有孔基板。 - 前記下地有機層は、前記基板の面内方向に前記貫通孔の周縁から5μm以上10μm以下の範囲で離れている、請求項8に記載の有孔基板。
- 前記下地有機層と前記貫通孔の周縁との前記基板の面内方向における位置の差が、5μm未満である、請求項8に記載の有孔基板。
- 請求項1乃至10のいずれかに記載の有孔基板と、前記有孔基板の貫通孔に設けられた貫通電極に電気的に接続された素子と、を備える、実装基板。
- 第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板を準備する工程と、
前記第1面及び前記第2面のうちの少なくともいずれかの面上に、有機材料を含む下地有機層を設ける工程であって、前記下地有機層は、前記貫通孔の周縁、前記第1面の外縁、及び前記第2面の外縁のうちの少なくともいずれかを前記基板の法線方向及び面内方向に沿って覆うように、設けられる工程と、
前記下地有機層上に、導電性を有する配線層を設ける工程と、を備える、有孔基板の製造方法。 - 前記下地有機層を設ける工程は、
前記基板の前記第1面及び前記第2面上に、有機材料を設けるとともに、前記貫通孔に、有機材料を充填する工程と、
前記貫通孔に充填された有機材料を、前記基板の法線方向に沿って照射されるレーザによって前記第1面側から前記第2面側に貫通させることにより、前記第1面及び前記第2面を覆うとともに前記貫通孔の内周面を覆う前記下地有機層を形成する工程と、を含む、請求項12に記載の有孔基板の製造方法。 - 第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板を準備する工程と、
前記第1面及び前記第2面のうちの少なくともいずれかの面上に、有機材料を含む下地有機層を設ける工程であって、前記下地有機層は、前記基板の面内方向に前記貫通孔の周縁から離れるように、設けられる工程と、
前記下地有機層上に、導電性を有する配線層を設けるとともに、前記配線層に電気的に接続する貫通電極を前記貫通孔に設ける工程と、を備える、有孔基板の製造方法。 - 第1面及び前記第1面の反対側に位置する第2面を含む基板を準備する工程と、
前記第1面及び前記第2面のうちの少なくともいずれかの面上に、有機材料を設ける工程と、
前記有機材料及び前記基板を、前記基板の法線方向に沿って照射されるレーザによって前記第1面側から前記第2面側に貫通させることにより、前記基板に貫通孔を形成するとともに前記第1面及び前記第2面のうちの少なくともいずれかを覆う前記有機材料を含む下地有機層を形成する工程と、を備える、有孔基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021191265A JP7279769B2 (ja) | 2016-12-27 | 2021-11-25 | 有孔基板及び実装基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016254041 | 2016-12-27 | ||
| JP2016254041 | 2016-12-27 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021191265A Division JP7279769B2 (ja) | 2016-12-27 | 2021-11-25 | 有孔基板及び実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018107423A true JP2018107423A (ja) | 2018-07-05 |
| JP6984277B2 JP6984277B2 (ja) | 2021-12-17 |
Family
ID=62785785
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017182938A Active JP6984277B2 (ja) | 2016-12-27 | 2017-09-22 | 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 |
| JP2021191265A Active JP7279769B2 (ja) | 2016-12-27 | 2021-11-25 | 有孔基板及び実装基板 |
| JP2023078886A Active JP7552789B2 (ja) | 2016-12-27 | 2023-05-11 | 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021191265A Active JP7279769B2 (ja) | 2016-12-27 | 2021-11-25 | 有孔基板及び実装基板 |
| JP2023078886A Active JP7552789B2 (ja) | 2016-12-27 | 2023-05-11 | 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP6984277B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022522392A (ja) * | 2019-03-07 | 2022-04-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
| JP2022522590A (ja) * | 2019-03-07 | 2022-04-20 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
| JP2023009615A (ja) * | 2021-07-07 | 2023-01-20 | 大日本印刷株式会社 | 貫通電極基板 |
| US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
| US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
| US12198994B2 (en) | 2019-03-12 | 2025-01-14 | Absolics Inc. | Packaging substrate and method for manufacturing same |
| US12456672B2 (en) | 2019-03-12 | 2025-10-28 | Absolics Inc. | Packaging substrate having element group in cavity unit and semiconductor device comprising the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039864A (ja) * | 2002-07-03 | 2004-02-05 | Fujitsu Ltd | 回路基板およびその製造方法 |
| JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
| JP2015156424A (ja) * | 2014-02-20 | 2015-08-27 | 凸版印刷株式会社 | 印刷回路基板、半導体装置、およびそれらの製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4212739B2 (ja) | 1999-12-07 | 2009-01-21 | 日本特殊陶業株式会社 | プリント配線板 |
| JP3967239B2 (ja) * | 2001-09-20 | 2007-08-29 | 株式会社フジクラ | 充填金属部付き部材の製造方法及び充填金属部付き部材 |
| JP4158159B2 (ja) * | 2004-12-06 | 2008-10-01 | 日立金属株式会社 | 貫通電極付基板およびその製造方法 |
| JP5455538B2 (ja) * | 2008-10-21 | 2014-03-26 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| JP6201663B2 (ja) * | 2013-11-13 | 2017-09-27 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
| JP2015198094A (ja) * | 2014-03-31 | 2015-11-09 | 凸版印刷株式会社 | インターポーザ、半導体装置、およびそれらの製造方法 |
| JP6596906B2 (ja) * | 2015-04-30 | 2019-10-30 | 大日本印刷株式会社 | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 |
-
2017
- 2017-09-22 JP JP2017182938A patent/JP6984277B2/ja active Active
-
2021
- 2021-11-25 JP JP2021191265A patent/JP7279769B2/ja active Active
-
2023
- 2023-05-11 JP JP2023078886A patent/JP7552789B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039864A (ja) * | 2002-07-03 | 2004-02-05 | Fujitsu Ltd | 回路基板およびその製造方法 |
| JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
| JP2015156424A (ja) * | 2014-02-20 | 2015-08-27 | 凸版印刷株式会社 | 印刷回路基板、半導体装置、およびそれらの製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022522392A (ja) * | 2019-03-07 | 2022-04-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
| JP2022522590A (ja) * | 2019-03-07 | 2022-04-20 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
| JP7293360B2 (ja) | 2019-03-07 | 2023-06-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
| JP7433318B2 (ja) | 2019-03-07 | 2024-02-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
| US12165979B2 (en) | 2019-03-07 | 2024-12-10 | Absolics Inc. | Packaging substrate and semiconductor apparatus comprising same |
| US12288742B2 (en) | 2019-03-07 | 2025-04-29 | Absolics Inc. | Packaging substrate and semiconductor apparatus comprising same |
| US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
| US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
| US12198994B2 (en) | 2019-03-12 | 2025-01-14 | Absolics Inc. | Packaging substrate and method for manufacturing same |
| US12456672B2 (en) | 2019-03-12 | 2025-10-28 | Absolics Inc. | Packaging substrate having element group in cavity unit and semiconductor device comprising the same |
| JP2023009615A (ja) * | 2021-07-07 | 2023-01-20 | 大日本印刷株式会社 | 貫通電極基板 |
| JP7739799B2 (ja) | 2021-07-07 | 2025-09-17 | 大日本印刷株式会社 | 貫通電極基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023100958A (ja) | 2023-07-19 |
| JP2022031792A (ja) | 2022-02-22 |
| JP7552789B2 (ja) | 2024-09-18 |
| JP7279769B2 (ja) | 2023-05-23 |
| JP6984277B2 (ja) | 2021-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7552789B2 (ja) | 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 | |
| JP7723914B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP7022365B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP7068638B2 (ja) | 配線基板及び実装基板 | |
| JP7298667B2 (ja) | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 | |
| JPWO2018043184A1 (ja) | 貫通電極基板、貫通電極基板の製造方法及び実装基板 | |
| JP7096992B2 (ja) | 貫通電極基板及び実装基板 | |
| JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
| WO2017135395A1 (ja) | 貫通電極基板及びその製造方法 | |
| JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
| JP7790509B2 (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
| JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2018148141A (ja) | 信号伝送基板およびその製造方法 | |
| JP7003412B2 (ja) | 導電基板およびその製造方法 | |
| JP2018120932A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP6344671B1 (ja) | 貫通電極基板及びその製造方法 | |
| JP7307898B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP2018110157A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
| JP6909435B2 (ja) | 貫通電極基板およびその製造方法 | |
| JP2024134681A (ja) | 配線基板および配線基板の製造方法 | |
| JP2022046713A (ja) | 導電基板およびその製造方法 | |
| JP2019016653A (ja) | 導電基板、電子部品搭載基板および導電基板の製造方法 | |
| JP2019004085A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6984277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |