[go: up one dir, main page]

JP2018198310A - 半導体部品 - Google Patents

半導体部品 Download PDF

Info

Publication number
JP2018198310A
JP2018198310A JP2018084921A JP2018084921A JP2018198310A JP 2018198310 A JP2018198310 A JP 2018198310A JP 2018084921 A JP2018084921 A JP 2018084921A JP 2018084921 A JP2018084921 A JP 2018084921A JP 2018198310 A JP2018198310 A JP 2018198310A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
carbon nanotube
conductive film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018084921A
Other languages
English (en)
Other versions
JP6546679B2 (ja
Inventor
金 張
Jin Zhang
金 張
洋 魏
Yo Gi
洋 魏
開利 姜
Kaili Jiang
開利 姜
▲ハン▼　守善
守善 ▲ハン▼
Shoushan Fan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hon Hai Precision Industry Co Ltd
Original Assignee
Tsinghua University
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hon Hai Precision Industry Co Ltd filed Critical Tsinghua University
Publication of JP2018198310A publication Critical patent/JP2018198310A/ja
Application granted granted Critical
Publication of JP6546679B2 publication Critical patent/JP6546679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/031—Manufacture or treatment of three-or-more electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/205—Nanosized electrodes, e.g. nanowire electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H10P14/22—
    • H10P14/2923—
    • H10P14/3238—
    • H10P14/3241—
    • H10P14/3248—
    • H10P14/3256—
    • H10P14/3402—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10P14/3206—

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Composite Materials (AREA)

Abstract

【課題】ファンデルワールスヘテロ接合構造を有する半導体部品を提供する。【解決手段】半導体部品１００は、第一カーボンナノチューブ１０６及び第二カーボンナノチューブ１０８が間隔を置いて絶縁層１０４の表面に設置される。Ｐ型半導体層１１０が第一カーボンナノチューブを覆い、絶縁層の表面に設置され、Ｎ型半導体層１１２が第二カーボンナノチューブを覆い、絶縁層の表面に設置される。導電フィルム１１４がＰ型半導体層及びＮ型半導体層の表面に設置され、Ｐ型半導体層が導電フィルムと第一カーボンナノチューブとの間に設置され、Ｎ型半導体層が導電フィルムと第二カーボンナノチューブとの間に設置される。第一電極１１６が第一カーボンナノチューブと電気的に接続される。第二電極１１８が第二カーボンナノチューブと電気的に接続される。第三電極１２０が導電フィルムと電気的に接続される。【選択図】図１

Description

本発明は、半導体部品に関する。
最近、ファンデルワールスヘテロ接合構造が新しい研究領域となっている。ファンデルワールスヘテロ接合構造が、異なる性質（電気学及び熱学など）を持つ二次元材料を積み上げることを通じて、組み合わせて、形成される新しい材料の性質を人工的に調節できる。層と層との間の弱いファンデルワールス力により、隣接する層に結晶格子が必ずしもマッチングしなければならない制限を受けない。しかも、成分の移行は無いので、形成されるヘテロ接合構造が原子スケールの急であるキャリアー（ポテンシャル場）勾配を有して、遷移金属の硫化物を代表とする非グラフェンの二次元の層状材料が通常に２種類のエネルギー帯関係を形成できるので、それらを基礎として形成されるヘテロ接合構造が非常に強いキャリアーの分離能力を有する。また、ヘテロ接合構造が極めて薄い厚さ及び特別な二次元の構造を有するので、ゲート電極の応答能力を有して、伝統的なマイクロエレクトロニクス加工工程及び柔らかい基板と互換性を有する。
これによって、ファンデルワールスヘテロ接合構造を有する半導体部品を提供する必要がある。
半導体部品は、ゲート電極、絶縁層、第一カーボンナノチューブ、第二カーボンナノチューブ、Ｐ型半導体層、Ｎ型半導体層、導電フィルム、第一電極、第二電極及び第三電極を含む。前記ゲート電極が層状の構造である。前記絶縁層が前記ゲート電極の表面に設置される。前記第一カーボンナノチューブ及び前記第二カーボンナノチューブが間隔を置いて前記絶縁層の表面に設置される。前記Ｐ型半導体層が前記第一カーボンナノチューブを覆い、前記絶縁層の表面に設置され、前記Ｎ型半導体層が前記第二カーボンナノチューブを覆い、前記絶縁層の表面に設置される。前記導電フィルムが前記Ｐ型半導体層及び前記Ｎ型半導体層の表面に設置され、前記Ｐ型半導体層が前記導電フィルムと前記第一カーボンナノチューブとの間に設置され、前記Ｎ型半導体層が前記導電フィルムと前記第二カーボンナノチューブとの間に設置される。前記第一電極が前記第一カーボンナノチューブと電気的に接続される。前記第二電極が前記第二カーボンナノチューブと電気的に接続される。前記第三電極が前記導電フィルムと電気的に接続される。
前記第一カーボンナノチューブ及び前記第二カーボンナノチューブは、金属性のカーボンナノチューブである。
前記第一カーボンナノチューブ、前記Ｐ型半導体層及び前記導電フィルムが積層して、第一多層立体構造を形成し、該第一多層立体構造の横方向断面の面積が０．２５ｎｍ２〜１０００ｎｍ２である。
前記第二カーボンナノチューブ、前記Ｎ型半導体層及び前記導電フィルムが積層して、第二多層立体構造を形成し、該第二多層立体構造の横方向断面の面積が０．２５ｎｍ２〜１０００ｎｍ２である。
前記導電フィルムは、前記Ｐ型半導体層及び前記Ｎ型半導体層に跨って、前記導電フィルムの一つの部分が前記Ｐ型半導体層の前記絶縁層から離れる表面に位置し、一つの部分が前記Ｎ型半導体層の前記絶縁層から離れる表面に位置し、もう一つの部分が前記Ｐ型半導体層と前記Ｎ型半導体層との間に位置して、前記絶縁層の表面に設置される。
従来技術と比べて、本発明は、新型の半導体部品を提供する。半導体部品は、未来のナノ電子工学及びナノ光電子工学の領域に巨大な応用潜在力を有する。
本発明の実施例の半導体部品の立体構造の構造を示す図である。 本発明の実施例の半導体部品の側面を示す図である。 本発明の実施例の半導体部品がＣＭＯＳとして作動する時の特徴グラフである。
以下、図面を参照して、本発明の実施例について説明する。
図１及び図２を参照すると、本発明の第一実施例は、半導体部品１００を提供する。半導体部品１００は、ゲート電極１０２、絶縁層１０４、第一カーボンナノチューブ１０６、第二カーボンナノチューブ１０８、Ｐ型半導体層１１０、Ｎ型半導体層１１２、導電フィルム１１４、第一電極１１６、第二電極１１８及び第三電極１２０を含む。ゲート電極１０２が層状の構造である。絶縁層１０４がゲート電極１０２の表面に設置される。第一カーボンナノチューブ１０６及び第二カーボンナノチューブ１０８が間隔を置いて絶縁層１０４の表面に設置される。Ｐ型半導体層１１０が第一カーボンナノチューブ１０６を覆い、絶縁層１０４の表面に設置される。Ｎ型半導体層１１２が第二カーボンナノチューブ１０８を覆い、絶縁層１０４の表面に設置される。導電フィルム１１４がＰ型半導体層１１０及びＮ型半導体層１１２の表面に設置される。Ｐ型半導体層１１０が導電フィルム１１４と第一カーボンナノチューブ１０６との間に設置される。Ｎ型半導体層１１２が導電フィルム１１４と第二カーボンナノチューブ１０８との間に設置される。第一電極１１６が第一カーボンナノチューブ１０６と電気的に接続される。第二電極１１８が第二カーボンナノチューブ１０８と電気的に接続される。第三電極１２０が導電フィルム１１４と電気的に接続される。
ゲート電極１０２は、導電材料からなり、導電材料が金属、ＩＴＯ、ＡＴＯ、導電銀テープ、導電性ポリマー又は導電性カーボンナノチューブ等である。金属材料がアルミニウム、銅、タングステン、モリブデン、金、チタン、パラジウム又は任意の組み合わせの合金である。本実施例において、ゲート電極１０２が層状構造であり、絶縁層１０４がゲート電極１０２の表面に設置される。第一カーボンナノチューブ１０６、第二カーボンナノチューブ１０８、Ｐ型半導体層１１０、Ｎ型半導体層１１２、導電フィルム１１４、第一電極１１６及び第二電極１１８は、絶縁層１０４の表面に設置され、且つゲート電極１０２及び絶縁層１０４に支持される。
絶縁層１０４は、材料が絶縁材料であり、厚さが１ナノメートル〜１００マイクロメートルである。絶縁層１０４は、第一カーボンナノチューブ１０６、第二カーボンナノチューブ１０８、Ｐ型半導体層１１０及びＮ型半導体層１１２をゲート電極１０２と間隔を置いて絶縁して設置させる。本実施例において、絶縁層１０４の材料が酸化シリコンである。
第一カーボンナノチューブ１０６又は第二カーボンナノチューブ１０８は、金属性カーボンナノチューブである。第一カーボンナノチューブ１０６又は第二カーボンナノチューブ１０８は、直径が制限されず、０．５ナノメートル〜１５０ナノメートルである。ある実施例において、第一カーボンナノチューブ１０６又は第二カーボンナノチューブ１０８は、直径が１ナノメートル〜１０ナノメートルである。好ましくは、第一カーボンナノチューブ１０６及び第二カーボンナノチューブ１０８が単層カーボンナノチューブであり、その直径が１ナノメートル〜５ナノメートルである。本実施例において、第一カーボンナノチューブ１０６及び第二カーボンナノチューブ１０８が金属性の単層カーボンナノチューブであり、その直径が１ナノメートルである。本実施例において、第一カーボンナノチューブ１０６及び第二カーボンナノチューブ１０８は、直接的に絶縁層１０４の表面に設置される。第一カーボンナノチューブ１０６及び第二カーボンナノチューブ１０８がゲート電極１０２に接近し、導電フィルム１１４がゲート電極１０２から離れ、導電フィルム１１４がＰ型半導体層１１０とゲート電極１０２との間又はＮ型半導体層１１２とゲート電極１０２との間に遮蔽効果を形成して、半導体部品１００の実際応用に影響を及ぼすことができない。第一カーボンナノチューブ１０６及び第二カーボンナノチューブ１０８が絶縁層１０４の表面に並列して設置され、第一カーボンナノチューブ１０６と第二カーボンナノチューブ１０８との間の距離が制限されず、実際の応用によって調節できる。ある実施例において、第一カーボンナノチューブ１０６と第二カーボンナノチューブ１０８との間の距離が１ナノメートル〜１センチメートルである。第一カーボンナノチューブ１０６と第二カーボンナノチューブ１０８とが成す角度は、制限されない。第一カーボンナノチューブ１０６と第二カーボンナノチューブ１０８とは、接触せず、互いに平行して、又は所定の角度を成してもよい。
Ｐ型半導体層１１０又はＮ型半導体層１１２は、二次元構造の半導体層である。二次元構造とは、半導体層の厚さが小さくて、半導体層の厚さが１ナノメートル〜１００ナノメートルである。好ましくは、Ｐ型半導体層１１０又はＮ型半導体層１１２の厚さが１ナノメートル〜５０ナノメートルである。Ｐ型半導体層１１０又はＮ型半導体層１１２が一層の半導体材料だけを含んでもよい。即ち、Ｐ型半導体層１１０又はＮ型半導体層１１２が単層の構造である。Ｐ型半導体層１１０又はＮ型半導体層１１２の材料が制限されず、無機化合物半導体、元素半導体又は有機半導体であり、例えば、ガリウムヒ素、炭化ケイ素、多結晶シリコン、単結晶シリコン、ナフタレンなどである。Ｐ型半導体層１１０の材料がＰ型半導体材料であり、Ｎ型半導体層１１２の材料がＮ型半導体材料である。本実施例において、Ｎ型半導体層１１２の材料が硫化モリブデン（ＭＯＳ２）であり、その厚さが３７ナノメートルである。Ｐ型半導体層１１０の材料がセレン化タングステン（ＷＳｅ２）であり、その厚さが２２ナノメートルである。Ｐ型半導体層１１０とＮ型半導体層１１２が間隔を置いて設置され、互いに接触しない。Ｐ型半導体層１１０が第一カーボンナノチューブ１０６を覆い、絶縁層１０４の表面に直接的に設置される。Ｎ型半導体層１１２が第二カーボンナノチューブ１０８を覆い、絶縁層１０４の表面に直接的に設置される。
導電フィルム１１４の材料が導電材料であり、金属、導電ポリマー又はＩＴＯである。導電フィルム１１４は、Ｐ型半導体層１１０及びＮ型半導体層１１２の絶縁層１０４から離れる表面に直接的に堆積され、Ｐ型半導体層１１０及びＮ型半導体層１１２に跨る。Ｐ型半導体層１１０及びＮ型半導体層１１２が間隔を置いて設置されるので、該間隔に位置する導電フィルム１１４が絶縁層１０４の表面に設置される。即ち、導電フィルム１１４が三つの部分に分かれ、一つの部分がＰ型半導体層１１０の絶縁層１０４から離れる表面に位置し、一つの部分がＮ型半導体層１１２の絶縁層１０４から離れる表面に位置し、もう一つの部分がＰ型半導体層１１０とＮ型半導体層１１２との間に位置して、絶縁層１０４の表面に設置される。導電フィルム１１４の堆積される具体的な方法が制限されず、イオンスパッタリング法、マグネトロンスパッタリング法又は他のフィルムをコーティングする方法であってもよい。導電フィルム１１４の厚さが制限されず、５ナノメートル〜１００マイクロメートルである。ある実施例では、導電フィルム１１４の厚さが５ナノメートル〜１００ナノメートルである。ある実施例では、導電フィルム１１４の厚さが５ナノメートル〜２０ナノメートルである。導電フィルム１１４の形状が制限されず、長手形状、線形、方形などの形状である。本実施例において、導電フィルム１１４の形状が長手形状である。
第一カーボンナノチューブ１０６、Ｐ型半導体層１１０及び導電フィルム１１４が積層して、第一多層立体構造１２２を形成する。第一カーボンナノチューブ１０６のサイズがＰ型半導体層１１０及び導電フィルム１１４のサイズより小さいので、第一多層立体構造１２２の断面の面積が第一カーボンナノチューブ１０６の直径及び長さによって決まる。第一カーボンナノチューブ１０６がナノ材料であるので、第一多層立体構造１２２の断面の面積もナノスケールである。第一多層立体構造１２２は、横方向断面及び縦方向断面を定義し、横方向断面がＰ型半導体層１１０の表面に平行する断面であり、縦方向断面がＰ型半導体層１１０の表面に垂直する断面である。横方向断面の面積が第一カーボンナノチューブ１０６の直径及び長さによって決まる。縦方向断面の面積が第一カーボンナノチューブ１０６の長さ及び第一多層立体構造１２２の厚さによって決まる。好ましくは、第一多層立体構造１２２の横方向断面の面積は、０．２５ｎｍ２〜１０００ｎｍ２である。更に好ましくは、第一多層立体構造１２２の横方向断面の面積は、１ｎｍ２〜１００ｎｍ２である。
第二カーボンナノチューブ１０８、Ｎ型半導体層１１２及び導電フィルム１１４が積層して、第二多層立体構造１２４を形成する。第二カーボンナノチューブ１０８のサイズがＮ型半導体層１１２及び導電フィルム１１４のサイズより小さいので、第二多層立体構造１２４の断面の面積が第二カーボンナノチューブ１０８の直径及び長さによって決まる。第二カーボンナノチューブ１０８がナノ材料であるので、第二多層立体構造１２４の断面の面積もナノスケールである。第二多層立体構造１２４は、横方向断面及び縦方向断面を定義し、横方向断面がＮ型半導体層１１２の表面に平行する断面であり、縦方向断面がＮ型半導体層１１２の表面に垂直する断面である。横方向断面の面積が第二カーボンナノチューブ１０８の直径及び長さによって決まる。縦方向断面の面積が第二カーボンナノチューブ１０８の長さ及び第二多層立体構造１２４の厚さによって決まる。好ましくは、第二多層立体構造１２４の横方向断面の面積は、０．２５ｎｍ２〜１０００ｎｍ２である。更に好ましくは、第二多層立体構造１２４の横方向断面の面積は、１ｎｍ２〜１００ｎｍ２である。
第一カーボンナノチューブ１０６及び導電フィルム１１４と二次元のＰ型半導体層１１０は、第一多層立体構造１２２にファンデルワールスヘテロ接合構造が形成される。応用される時には、第一カーボンナノチューブ１０６、導電フィルム１１４及びＰ型半導体層１１０の間はショットキー接合が形成され、電流は第一多層立体構造１２２を流れる。第一カーボンナノチューブ１０６がナノ材料であるので、第一多層立体構造１２２の横方向断面の面積もナノスケールであり、即ち、ナノスケールの半導体構造が形成される。半導体構造は、低いエネルギー消費、ナノスケールのサイズ及びより高い集積度を持つ。
第二カーボンナノチューブ１０８及び導電フィルム１１４と二次元のＮ型半導体層１１２は、第二多層立体構造１２４にファンデルワールスヘテロ接合構造が形成される。応用される時には、第二カーボンナノチューブ１０８、導電フィルム１１４及びＮ型半導体層１１２の間はショットキー接合が形成され、電流は第二多層立体構造１２４を流れる。第二カーボンナノチューブ１０８がナノ材料であるので、第二多層立体構造１２４の横方向断面の面積もナノスケールであり、即ち、ナノスケールの半導体構造が形成される。半導体構造は、低いエネルギー消費、ナノスケールのサイズ及びより高い集積度、高い空間解像度及びより高い完全性を持つ。
第一電極１１６、第二電極１１８及び第三電極１２０が導電材料からなり、導電材料が金属、ＩＴＯ、ＡＴＯ、導電銀テープ、導電性ポリマー又は導電カーボンナノチューブ等である。金属材料がアルミニウム、銅、タングステン、モリブデン、金、チタン、パラジウム又は任意の組み合わせの合金である。ある実施例において、第一電極１１６及び第二電極１１８も導電フィルムであってもよく、導電フィルムの厚さが２マイクロメートル〜１００マイクロメートルである。本実施例において、第一電極１１６及び第二電極１１８が金であり、金層の厚さが５０ナノメートルである。本実施例において、第一電極１１６は、第一カーボンナノチューブ１０６の一端に設置され、第一カーボンナノチューブ１０６の表面と緊密に接触する。即ち、金層が第一カーボンナノチューブ１０６の表面に設置される。第二電極１１８は、第二カーボンナノチューブ１０８の一端に設置され、第二カーボンナノチューブ１０８の表面と緊密に接触する。即ち、金層が第二カーボンナノチューブ１０８の表面に設置される。第三電極１２０は、長手形状の導電層であり、導電フィルム１１４の端部に設置され、導電フィルム１１４と電気的に接続される。第三電極１２０の材料は、第一電極１１６の材料又は第二電極１１８の材料と同じである。
本発明の半導体部品１００がカーボンナノチューブに基づく非対称の二つのファンデルワールスヘテロ接合構造（ＣＣＶＨ）を含む。半導体部品１００が応用される時に、ファンデルワールスヘテロ接合構造が対向して設置されるソース電極とドレイン電極のバイアス箇所に非対称の出力特性を表現する。輸送性能の多様性は、主にカーボンナノチューブのフェルミエネルギーが変調されやすいこと及び、カーボンナノチューブ及び導電フィルムが二次元の半導体層との非対称接触することの影響を受ける。且つ、カーボンナノチューブ電極は、電子型電気伝導又は正孔型電気伝導に適用する。半導体構造の調節できる機能及び半導体構造がより小さいサイズを有することは、カーボンナノチューブを含む非対称接触のファンデルワールスヘテロ接合構造を有する半導体構造に独立性を持たせる。未来のナノ電子工学及びナノ光電子工学の領域に巨大な潜在力を有する。図３を参照すると、半導体部品１００がＣＭＯＳとして使用される時には、ゲート電極１０２が入力端であり、第三電極１２０が出力端であり、第一電極１１６及び第二電極１１８が電源と接続され、三つの曲線が第一電極１１６と第二電極１１８との間の電位差が０．１ボルト、０．２ボルト、０．４ボルトである時に対応する曲線である。図３から、ＣＭＯＳが優れた作動性能を有することが分かれる。
半導体部品１００が応用される時には、第一カーボンナノチューブ１０６及び導電フィルム１１４がＰ型半導体層１１０の対向する二つの表面に設置される電極であると見られ、第二カーボンナノチューブ１０８及び導電フィルム１１４がＮ型半導体層１１２の対向する二つの表面に設置される電極であると見られる。第一カーボンナノチューブ１０６、第一カーボンナノチューブ１０６及び導電フィルム１１４に電圧を印加して、半導体部品１００がオン状態になる。この時に、電流が第一多層立体構造１２２の横方向断面から第二多層立体構造１２４の横方向断面に流れる。半導体部品１００の有効部分が第一多層立体構造１２２及び第二多層立体構造１２４である。従って、半導体部品１００が第一多層立体構造１２２及び第二多層立体構造１２４を含めばよい。これによって、半導体部品１００は、小さいサイズを有して、ナノスケールの半導体部品となる。
１００ 半導体部品
１０２ ゲート電極
１０４ 絶縁層
１０６ 第一カーボンナノチューブ
１０８ 第二カーボンナノチューブ
１１０ Ｐ型半導体層
１１２ Ｎ型半導体層
１１４ 導電フィルム
１１６ 第一電極
１１８ 第二電極
１２０ 第三電極
１２２ 第一多層立体構造
１２４ 第二多層立体構造

Claims (5)

  1. ゲート電極、絶縁層、第一カーボンナノチューブ、第二カーボンナノチューブ、Ｐ型半導体層、Ｎ型半導体層、導電フィルム、第一電極、第二電極及び第三電極を含む半導体部品において、
    前記ゲート電極が層状の構造であり、
    前記絶縁層が前記ゲート電極の表面に設置され、
    前記第一カーボンナノチューブ及び前記第二カーボンナノチューブが間隔を置いて前記絶縁層の表面に設置され、
    前記Ｐ型半導体層が前記第一カーボンナノチューブを覆い、前記絶縁層の表面に設置され、前記Ｎ型半導体層が前記第二カーボンナノチューブを覆い、前記絶縁層の表面に設置され、
    前記導電フィルムが前記Ｐ型半導体層及び前記Ｎ型半導体層の表面に設置され、前記Ｐ型半導体層が前記導電フィルムと前記第一カーボンナノチューブとの間に設置され、前記Ｎ型半導体層が前記導電フィルムと前記第二カーボンナノチューブとの間に設置され、
    前記第一電極が前記第一カーボンナノチューブと電気的に接続され、
    前記第二電極が前記第二カーボンナノチューブと電気的に接続され、
    前記第三電極が前記導電フィルムと電気的に接続されることを特徴とする半導体部品。
  2. 前記第一カーボンナノチューブ及び前記第二カーボンナノチューブは、金属性のカーボンナノチューブであることを特徴とする、請求項１に記載の半導体部品。
  3. 前記第一カーボンナノチューブ、前記Ｐ型半導体層及び前記導電フィルムが積層して、第一多層立体構造を形成し、該第一多層立体構造の前記Ｐ型半導体層の表面に平行する断面の面積が０．２５ｎｍ２〜１０００ｎｍ２であることを特徴とする、請求項１に記載の半導体部品。
  4. 前記第二カーボンナノチューブ、前記Ｎ型半導体層及び前記導電フィルムが積層して、第二多層立体構造を形成し、該第二多層立体構造の前記Ｎ型半導体層の表面に平行する断面の面積が０．２５ｎｍ２〜１０００ｎｍ２であることを特徴とする、請求項１に記載の半導体部品。
  5. 前記導電フィルムは、前記Ｐ型半導体層及び前記Ｎ型半導体層に跨って、前記導電フィルムの一つの部分が前記Ｐ型半導体層の前記絶縁層から離れる表面に位置し、一つの部分が前記Ｎ型半導体層の前記絶縁層から離れる表面に位置し、もう一つの部分が前記Ｐ型半導体層と前記Ｎ型半導体層との間に位置して、前記絶縁層の表面に設置されることを特徴とする、請求項１に記載の半導体部品。
JP2018084921A 2017-05-24 2018-04-26 半導体部品 Active JP6546679B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710375328.5 2017-05-24
CN201710375328.5A CN108933134B (zh) 2017-05-24 2017-05-24 半导体器件

Publications (2)

Publication Number Publication Date
JP2018198310A true JP2018198310A (ja) 2018-12-13
JP6546679B2 JP6546679B2 (ja) 2019-07-17

Family

ID=64401727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018084921A Active JP6546679B2 (ja) 2017-05-24 2018-04-26 半導体部品

Country Status (4)

Country Link
US (1) US10424638B2 (ja)
JP (1) JP6546679B2 (ja)
CN (1) CN108933134B (ja)
TW (1) TWI667191B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115784208B (zh) 2021-07-23 2024-07-23 清华大学 碳纳米管p型掺杂的方法
CN115802764A (zh) * 2021-07-23 2023-03-14 清华大学 隧穿晶体管
CN115811887A (zh) * 2021-07-23 2023-03-17 清华大学 碳纳米管复合结构
CN115784209B (zh) 2021-07-23 2024-07-23 清华大学 碳纳米管n型掺杂的方法
EP4199115A1 (en) * 2021-12-17 2023-06-21 IMEC vzw Transistor with low parasitic capacitance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150034907A1 (en) * 2013-08-02 2015-02-05 Northwestern University Gate-tunable p-n heterojunction diode, and fabrication method and application of same
JP2015090984A (ja) * 2013-11-05 2015-05-11 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 二次元物質及びその形成方法、並びに該二次元物質を含む素子
US20150311458A1 (en) * 2014-04-24 2015-10-29 Tsinghua University Thin film transistor
JP2015209373A (ja) * 2014-04-24 2015-11-24 ツィンファ ユニバーシティ カーボンナノチューブ複合膜、その製造方法、及びそれを利用した薄膜トランジスタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521292B2 (en) * 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
WO2008094517A1 (en) 2007-01-30 2008-08-07 Solasta, Inc. Photovoltaic cell and method of making thereof
CN100505264C (zh) * 2007-09-14 2009-06-24 北京大学 一种基于半导体纳米材料的cmos电路及其制备
CN101562203B (zh) 2008-04-18 2014-07-09 清华大学 太阳能电池
TWI450402B (zh) 2008-05-02 2014-08-21 Hon Hai Prec Ind Co Ltd 太陽能電池
WO2010062644A2 (en) 2008-10-28 2010-06-03 The Regents Of The University Of California Vertical group iii-v nanowires on si, heterostructures, flexible arrays and fabrication
CN101667611B (zh) 2009-09-15 2011-07-20 上海交通大学 基于定向碳纳米管的太阳能微电池制备方法
EP2661775A1 (en) * 2011-01-04 2013-11-13 Ecole Polytechnique Fédérale de Lausanne (EPFL) Semiconductor device
CN104103695B (zh) * 2013-04-02 2017-01-25 清华大学 薄膜晶体管及其制备方法
CN104867876B (zh) * 2014-02-24 2017-11-14 清华大学 薄膜晶体管阵列的制备方法
JP6330415B2 (ja) * 2014-03-27 2018-05-30 富士通株式会社 半導体装置の製造方法
CN104979468A (zh) * 2014-04-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105489694A (zh) 2016-01-14 2016-04-13 中国石油大学(华东) 氧化锌/硅p-n异质结紫外光探测器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150034907A1 (en) * 2013-08-02 2015-02-05 Northwestern University Gate-tunable p-n heterojunction diode, and fabrication method and application of same
JP2015090984A (ja) * 2013-11-05 2015-05-11 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 二次元物質及びその形成方法、並びに該二次元物質を含む素子
US20150311458A1 (en) * 2014-04-24 2015-10-29 Tsinghua University Thin film transistor
JP2015209373A (ja) * 2014-04-24 2015-11-24 ツィンファ ユニバーシティ カーボンナノチューブ複合膜、その製造方法、及びそれを利用した薄膜トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIN ZHANG ET AL.: "SWCNT-MoS2-SWCNT Vertical Point Heterostructures", ADVANCED MATERIALS, vol. 29, JPN6019020796, 6 December 2016 (2016-12-06), pages 1604469, ISSN: 0004051225 *

Also Published As

Publication number Publication date
JP6546679B2 (ja) 2019-07-17
US20180342578A1 (en) 2018-11-29
CN108933134A (zh) 2018-12-04
TWI667191B (zh) 2019-08-01
US10424638B2 (en) 2019-09-24
TW201900544A (zh) 2019-01-01
CN108933134B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN108933172B (zh) 半导体元件
JP6546679B2 (ja) 半導体部品
JP6487502B2 (ja) 半導体素子
JP6621499B2 (ja) 半導体素子及び半導体部品
JP6730367B2 (ja) 太陽電池
JP6377813B2 (ja) ナノヘテロ接合構造
JP2018198314A (ja) 光検出器
JP6377814B2 (ja) ナノヘテロ接合構造
CN105932049B (zh) 纳米二极管器件及其制备方法
CN108933166B (zh) 半导体器件
JP6621498B2 (ja) 半導体構造及び半導体部品
JP6946491B2 (ja) 半導体構造体及び半導体部品
Moulick et al. Charge noise in low Schottky barrier multilayer tellurium field-effect transistors
CN105810747A (zh) N型薄膜晶体管
Hwang et al. Graphene and Atom‐Thick 2D Materials: Device Application Prospects

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190621

R150 Certificate of patent or registration of utility model

Ref document number: 6546679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250