[go: up one dir, main page]

JP2018195735A - Semiconductor manufacturing apparatus and manufacturing method of semiconductor device - Google Patents

Semiconductor manufacturing apparatus and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2018195735A
JP2018195735A JP2017099163A JP2017099163A JP2018195735A JP 2018195735 A JP2018195735 A JP 2018195735A JP 2017099163 A JP2017099163 A JP 2017099163A JP 2017099163 A JP2017099163 A JP 2017099163A JP 2018195735 A JP2018195735 A JP 2018195735A
Authority
JP
Japan
Prior art keywords
die
substrate
region
imaging device
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017099163A
Other languages
Japanese (ja)
Other versions
JP6975551B2 (en
Inventor
英晴 小橋
Hideharu Kobashi
英晴 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2017099163A priority Critical patent/JP6975551B2/en
Priority to TW107113799A priority patent/TWI702673B/en
Priority to KR1020180054614A priority patent/KR102104936B1/en
Priority to CN201810472295.0A priority patent/CN108962784B/en
Publication of JP2018195735A publication Critical patent/JP2018195735A/en
Priority to JP2021148231A priority patent/JP7225337B2/en
Application granted granted Critical
Publication of JP6975551B2 publication Critical patent/JP6975551B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P72/0446
    • H10P72/06
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10P72/0428
    • H10P72/0604
    • H10P72/0606
    • H10W72/071
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/20Electroluminescent [EL] light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Die Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体チップ(ダイ)の表面上の異常検出を2値化や良品との画像差分法の手法で行うと、1画素未満の幅のクラックを見つけることができない。【解決手段】半導体製造装置は、ダイを撮像する撮像装置と、前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する。【選択図】図20When an abnormality on the surface of a semiconductor chip (die) is detected by binarization or an image difference method with a non-defective product, a crack having a width of less than one pixel cannot be found. A semiconductor manufacturing apparatus includes: an imaging device configured to image a die; an illumination device arranged on a line connecting the die and the imaging device; and a control device configured to control the imaging device and the illumination device. Prepare. The control device illuminates a part of the die with the lighting device, forms a bright portion, a dark portion, and a gradation portion between the bright portion and the dark portion on the die, and images the die with the imaging device. I do. [Selection diagram] FIG.

Description

本開示は半導体製造装置に関し、例えばダイを認識するカメラを備えるダイボンダに適用可能である。   The present disclosure relates to a semiconductor manufacturing apparatus, and can be applied to, for example, a die bonder including a camera that recognizes a die.

円板状のウェハを先行してダイシングして半導体チップを製造する場合には、ダイシング時の切削抵抗などにより半導体チップに切断面から内部に延びるクラックが発生することがある。個片化後の半導体チップは、クラックの有無などが検査されてその製品としての良否判定が行われる(例えば、特開2008−98348号公報)。   When a semiconductor chip is manufactured by dicing a disk-shaped wafer in advance, cracks extending from the cut surface to the inside may occur due to cutting resistance during dicing. The separated semiconductor chip is inspected for the presence or absence of cracks, and the quality of the product is determined (for example, Japanese Patent Application Laid-Open No. 2008-98348).

特開2008−98348号公報JP 2008-98348 A 特開2008−66452号公報JP 2008-66452 A

半導体チップ(ダイ)の表面上の異常検出を撮像画像の2値化や良品との画像差分法の手法で行うと、1画素未満の幅のクラックを見つけることができない。
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
If abnormality detection on the surface of a semiconductor chip (die) is performed by a method of binarizing a captured image or an image difference method with a non-defective product, a crack with a width of less than one pixel cannot be found.
The subject of this indication is providing the technique which can improve the recognition accuracy of a crack.
Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体製造装置は、ダイを撮像する撮像装置と、前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する。
An outline of typical ones of the present disclosure will be briefly described as follows.
That is, the semiconductor manufacturing apparatus includes an imaging device that images a die, an illumination device that is disposed on a line connecting the die and the imaging device, and a control device that controls the imaging device and the illumination device. The control device illuminates a part of the die with the illumination device, forms a bright part, a dark part, and a gradation part between the bright part and the dark part on the die, and images the die with the imaging device To do.

上記半導体製造装置によれば、クラックの認識精度を向上することができる。   According to the semiconductor manufacturing apparatus, the crack recognition accuracy can be improved.

ダイボンダの構成例を示す概略上面図Schematic top view showing a configuration example of a die bonder 図1において矢印A方向から見たときの概略構成を説明する図The figure explaining schematic structure when it sees from the arrow A direction in FIG. 図1のダイ供給部の構成を示す外観斜視図FIG. 1 is an external perspective view showing the configuration of the die supply unit of FIG. 図2のダイ供給部の主要部を示す概略断面図Schematic sectional view showing the main part of the die supply unit of FIG. 図1のダイボンダの制御系の概略構成を示すブロック図The block diagram which shows schematic structure of the control system of the die bonder of FIG. 図1のダイボンダにおけるダイボンディング工程を説明するフローチャートFlowchart explaining the die bonding process in the die bonder of FIG. 倣い動作を説明するためのフローチャートFlowchart for explaining copying operation ユニークな部分(選択領域)の例を示す図Diagram showing an example of a unique part (selected area) 登録画像および類似画像の例を示す図Diagram showing examples of registered images and similar images 連続着工動作を説明するためのフローチャートFlow chart for explaining the continuous construction operation クラックがあるダイの画像を示す図Diagram showing an image of a die with cracks 図11の画像を2値化した画像を示す図The figure which shows the image which binarized the image of FIG. 良品のダイの画像を示す図Diagram showing a good die image 図11の画像と図13の画像の差分を示す図The figure which shows the difference of the image of FIG. 11 and the image of FIG. クラックが太い場合の画像を示す図Diagram showing an image when the crack is thick クラックが細い場合の画像を示す図Diagram showing an image when the crack is thin クラックの間接検出方式を説明するための画像を示す図The figure which shows the image for demonstrating the indirect detection system of a crack ウェハ供給部の光学系を説明するための図The figure for demonstrating the optical system of a wafer supply part 同軸照明の光源を説明するための図The figure for explaining the light source of the coaxial illumination クラックの間接検出方式を説明するための図Diagram for explaining crack indirect detection method クラックの間接検出方式を説明するための画像を示す図The figure which shows the image for demonstrating the indirect detection system of a crack クラックの間接検出方式を説明するための画像を示す図The figure which shows the image for demonstrating the indirect detection system of a crack 照明の発光面と遮蔽面を説明するための図The figure for demonstrating the light emission surface and shielding surface of illumination 照明部を説明するための図The figure for demonstrating an illumination part 面発光照明を説明するための図Diagram for explaining surface-emitting illumination クラックの撮像画像Captured image of crack

半導体装置の製造工程の一部に半導体チップ(以下、単にダイという。)を配線基板やリードフレーム等(以下、単に基板という。)に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ(以下、単にウェハという。)からダイを分割する工程と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される半導体製造装置がダイボンダである。   As part of the manufacturing process of a semiconductor device, there is a process of assembling a package by mounting a semiconductor chip (hereinafter simply referred to as a die) on a wiring board, a lead frame or the like (hereinafter simply referred to as a substrate). In part, there are a step of dividing a die from a semiconductor wafer (hereinafter simply referred to as a wafer) and a bonding step of mounting the divided die on a substrate. A semiconductor manufacturing apparatus used in the bonding process is a die bonder.

ダイボンダは、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング(搭載して接着)する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作(作業)が繰り返して行われる。コレットは、吸着孔を有し、エアを吸引して、ダイを吸着保持する保持具であり、ダイと同程度の大きさを有する。   The die bonder is an apparatus for bonding (mounting and bonding) a die onto a substrate or an already bonded die using solder, gold plating, or resin as a bonding material. For example, in a die bonder that bonds a die to the surface of a substrate, the die is adsorbed from the wafer using a suction nozzle called a collet, picked up, transported onto the substrate, imparts pressing force, and heats the bonding material. By doing so, the operation (work) of performing bonding is repeated. The collet is a holder that has suction holes, sucks air, and sucks and holds the die, and has the same size as the die.

<実施形態>
以下に、実施形態に係る半導体製造装置について説明する。なお、括弧内の符号は例示であってこれに限定されるものではない。
半導体製造装置(10)は、ダイ(D)を撮像する撮像装置(ID)と、ダイ(D)と撮像装置(ID)とを結ぶ線上に配置される照明装置(LD)と、撮像装置(ID)および照明装置(LD)を制御する制御装置(8)と、を備える。制御装置(8)は、照明装置(LD)でダイ(D)の一部を照明し、明部(B)、暗部(S)、および明部(B)と暗部(S)の間にグラデーション部(M)をダイ(D)の上に形成し、撮像装置(ID)でダイ(D)を撮像する。
これにより、ダイの表面上の異常検出を2値化や良品との画像差分法の手法で検出できない1画素未満の幅のクラックを見つけることができ、クラックの認識精度を向上させることが可能である。
<Embodiment>
The semiconductor manufacturing apparatus according to the embodiment will be described below. In addition, the code | symbol in parenthesis is an illustration, Comprising: It is not limited to this.
The semiconductor manufacturing apparatus (10) includes an imaging device (ID) that images the die (D), an illumination device (LD) that is disposed on a line connecting the die (D) and the imaging device (ID), and an imaging device ( ID) and a control device (8) for controlling the illumination device (LD). The control device (8) illuminates a part of the die (D) with the illumination device (LD), and gradation between the bright part (B), the dark part (S), and the bright part (B) and the dark part (S). The part (M) is formed on the die (D), and the die (D) is imaged by the imaging device (ID).
As a result, it is possible to find cracks with a width of less than one pixel that cannot be detected by binarization or the image difference method with a non-defective product on the die surface, and the crack recognition accuracy can be improved. is there.

以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。   Examples will be described below with reference to the drawings. However, in the following description, the same components may be denoted by the same reference numerals and repeated description may be omitted. In order to clarify the description, the drawings may be schematically represented with respect to the width, thickness, shape, etc. of each part as compared to the actual embodiment, but are merely examples, and the interpretation of the present invention is not limited to them. It is not limited.

図1は実施例に係るダイボンダの概略を示す上面図である。図2は図1において矢印A方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。   FIG. 1 is a top view schematically illustrating a die bonder according to an embodiment. FIG. 2 is a diagram for explaining the operation of the pickup head and the bonding head when viewed from the direction of arrow A in FIG.

ダイボンダ10は、大別して、一つ又は複数の最終1パッケージとなる製品エリア(以下、パッケージエリアPという。)をプリントした基板9に実装するダイDを供給する供給部1と、ピックアップ部2、中間ステージ部3と、ボンディング部4と、搬送部5、基板供給部6と、基板搬出部7と、各部の動作を監視し制御する制御部8と、を有する。Y軸方向がダイボンダ10の前後方向であり、X軸方向が左右方向である。ダイ供給部1がダイボンダ10の手前側に配置され、ボンディング部4が奥側に配置される。   The die bonder 10 is roughly divided into a supply unit 1 for supplying a die D to be mounted on a substrate 9 on which a product area (hereinafter referred to as a package area P) to be one or a plurality of final packages is printed, a pickup unit 2, The intermediate stage unit 3, the bonding unit 4, the transport unit 5, the substrate supply unit 6, the substrate carry-out unit 7, and a control unit 8 that monitors and controls the operation of each unit. The Y-axis direction is the front-rear direction of the die bonder 10, and the X-axis direction is the left-right direction. The die supply unit 1 is disposed on the front side of the die bonder 10 and the bonding unit 4 is disposed on the back side.

まず、ダイ供給部1は基板9のパッケージエリアPに実装するダイDを供給する。ダイ供給部1は、ウェハ11を保持するウェハ保持台12と、ウェハ11からダイDを突き上げる点線で示す突上げユニット13と、を有する。ダイ供給部1は図示しない駆動手段によってXY方向に移動し、ピックアップするダイDを突上げユニット13の位置に移動させる。   First, the die supply unit 1 supplies a die D to be mounted on the package area P of the substrate 9. The die supply unit 1 includes a wafer holding table 12 that holds the wafer 11 and a push-up unit 13 indicated by a dotted line that pushes up the die D from the wafer 11. The die supply unit 1 is moved in the XY directions by a driving means (not shown), and the die D to be picked up is moved to the position of the push-up unit 13.

ピックアップ部2は、ダイDをピックアップするピックアップヘッド21と、ピックアップヘッド21をY方向に移動させるピックアップヘッドのY駆動部23と、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド21は、突き上げられたダイDを先端に吸着保持するコレット22(図2も参照)を有し、ダイ供給部1からダイDをピックアップし、中間ステージ31に載置する。ピックアップヘッド21は、コレット22を昇降、回転及びX方向移動させる図示しない各駆動部を有する。   The pickup unit 2 includes a pickup head 21 that picks up the die D, a Y drive unit 23 of the pickup head that moves the pickup head 21 in the Y direction, and drive units (not shown) that move the collet 22 up and down, rotate, and move in the X direction. Have. The pickup head 21 has a collet 22 (see also FIG. 2) that holds the pushed-up die D at the tip, picks up the die D from the die supply unit 1, and places it on the intermediate stage 31. The pickup head 21 has driving units (not shown) that move the collet 22 up and down, rotate, and move in the X direction.

中間ステージ部3は、ダイDを一時的に載置する中間ステージ31と、中間ステージ31上のダイDを認識する為のステージ認識カメラ32を有する。   The intermediate stage unit 3 includes an intermediate stage 31 on which the die D is temporarily placed and a stage recognition camera 32 for recognizing the die D on the intermediate stage 31.

ボンディング部4は、中間ステージ31からダイDをピックアップし、搬送されてくる基板9のパッケージエリアP上にボンディングし、又は既に基板9のパッケージエリアPの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部4は、ピックアップヘッド21と同様にダイDを先端に吸着保持するコレット42(図2も参照)を備えるボンディングヘッド41と、ボンディングヘッド41をY方向に移動させるY駆動部43と、基板9のパッケージエリアPの位置認識マーク(図示せず)を撮像し、ボンディング位置を認識する基板認識カメラ44とを有する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
The bonding unit 4 picks up the die D from the intermediate stage 31 and bonds the die D on the package area P of the substrate 9 being conveyed, or stacks the die D on the die already bonded on the package area P of the substrate 9. Bond in shape. The bonding unit 4 includes a bonding head 41 having a collet 42 (see also FIG. 2) for attracting and holding the die D at the tip like the pickup head 21, a Y driving unit 43 for moving the bonding head 41 in the Y direction, and a substrate. 9 has a substrate recognition camera 44 that picks up an image of a position recognition mark (not shown) of the package area P and recognizes the bonding position.
With such a configuration, the bonding head 41 corrects the pickup position / orientation based on the imaging data of the stage recognition camera 32, picks up the die D from the intermediate stage 31, and the substrate based on the imaging data of the substrate recognition camera 44. The die D is bonded to the substrate.

搬送部5は、基板9を掴み搬送する基板搬送爪51と、基板9が移動する搬送レーン52と、を有する。基板9は、搬送レーン52に設けられた基板搬送爪51の図示しないナットを搬送レーン52に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板9は、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板9を渡す。
The transport unit 5 includes a substrate transport claw 51 that grips and transports the substrate 9 and a transport lane 52 in which the substrate 9 moves. The substrate 9 is moved by driving a nut (not shown) of the substrate transfer claw 51 provided on the transfer lane 52 with a ball screw (not shown) provided along the transfer lane 52.
With such a configuration, the substrate 9 moves from the substrate supply unit 6 to the bonding position along the transfer lane 52, moves to the substrate unloading unit 7 after bonding, and passes the substrate 9 to the substrate unloading unit 7.

制御部8は、ダイボンダ10の各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。   The control unit 8 includes a memory that stores a program (software) that monitors and controls the operation of each unit of the die bonder 10, and a central processing unit (CPU) that executes the program stored in the memory.

次に、ダイ供給部1の構成について図3および図4を用いて説明する。図3はダイ供給部の外観斜視図を示す図である。図4はダイ供給部の主要部を示す概略断面図である。   Next, the configuration of the die supply unit 1 will be described with reference to FIGS. 3 and 4. FIG. 3 is an external perspective view of the die supply unit. FIG. 4 is a schematic cross-sectional view showing the main part of the die supply unit.

ダイ供給部1は、水平方向(XY方向)に移動するウェハ保持台12と、上下方向に移動する突上げユニット13と、を備える。ウェハ保持台12は、ウェハリング14を保持するエキスパンドリング15と、ウェハリング14に保持され複数のダイDが接着されたダイシングテープ16を水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。   The die supply unit 1 includes a wafer holding table 12 that moves in the horizontal direction (XY direction) and a push-up unit 13 that moves in the vertical direction. The wafer holder 12 includes an expand ring 15 that holds the wafer ring 14 and a support ring 17 that horizontally positions the dicing tape 16 that is held by the wafer ring 14 and to which a plurality of dies D are bonded. The push-up unit 13 is disposed inside the support ring 17.

ダイ供給部1は、ダイDの突き上げ時に、ウェハリング14を保持しているエキスパンドリング15を下降させる。その結果、ウェハリング14に保持されているダイシングテープ16が引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイD下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。なお、薄型化に伴いダイを基板に接着する接着剤は、液状からフィルム状となり、ウェハ11とダイシングテープ16との間にダイアタッチフィルム(DAF)18と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム18を有するウェハ11では、ダイシングは、ウェハ11とダイアタッチフィルム18に対して行なわれる。従って、剥離工程では、ウェハ11とダイアタッチフィルム18をダイシングテープ16から剥離する。なお、以降では、ダイアタッチフィルム18の存在を無視して、説明する。   The die supply unit 1 lowers the expand ring 15 holding the wafer ring 14 when the die D is pushed up. As a result, the dicing tape 16 held on the wafer ring 14 is stretched to widen the distance between the dies D, and the die D is pushed up from below the die D by the push-up unit 13 to improve the pick-up property of the die D. Note that the adhesive that bonds the die to the substrate in accordance with the reduction in thickness is changed from a liquid to a film, and a film-like adhesive material called a die attach film (DAF) 18 is attached between the wafer 11 and the dicing tape 16. Yes. In the wafer 11 having the die attach film 18, dicing is performed on the wafer 11 and the die attach film 18. Therefore, in the peeling process, the wafer 11 and the die attach film 18 are peeled from the dicing tape 16. In the following description, the presence of the die attach film 18 is ignored.

ダイボンダ10は、ウェハ11上のダイDの姿勢を認識するウェハ認識カメラ24と、中間ステージ31に載置されたダイDの姿勢を認識するステージ認識カメラ32と、ボンディングステージBS上の実装位置を認識する基板認識カメラ44とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド41によるピックアップに関与するステージ認識カメラ32と、ボンディングヘッド41による実装位置へのボンディングに関与する基板認識カメラ44である。本実施例ではウェハ認識カメラ24を用いてダイDのクラックを検出する。   The die bonder 10 includes a wafer recognition camera 24 that recognizes the posture of the die D on the wafer 11, a stage recognition camera 32 that recognizes the posture of the die D placed on the intermediate stage 31, and a mounting position on the bonding stage BS. And a substrate recognition camera 44 for recognition. It is the stage recognition camera 32 that is involved in the pickup by the bonding head 41 and the substrate recognition camera 44 that is involved in the bonding to the mounting position by the bonding head 41 that must correct the posture deviation between the recognition cameras. In this embodiment, the wafer recognition camera 24 is used to detect cracks in the die D.

制御部8について図5を用いて説明する。図5は制御系の概略構成を示すブロック図である。制御系80は制御部8と駆動部86と信号部87と光学系88とを備える。制御部8は、大別して、主としてCPU(Central Processor Unit)で構成される制御・演算装置81と、記憶装置82と、入出力装置83と、バスライン84と、電源部85とを有する。記憶装置82は、処理プログラムなどを記憶しているRAMで構成されている主記憶装置82aと、制御に必要な制御データや画像データ等を記憶しているHDDで構成されている補助記憶装置82bとを有する。入出力装置83は、装置状態や情報等を表示するモニタ83aと、オペレータの指示を入力するタッチパネル83bと、モニタを操作するマウス83cと、光学系88からの画像データを取り込む画像取込装置83dと、を有する。また、入出力装置83は、ダイ供給部1のXYテーブル(図示せず)やボンディングヘッドテーブルのZY駆動軸等の駆動部86を制御するモータ制御装置83eと、種々のセンサ信号や照明装置などのスイッチ等の信号部87から信号を取り込み又は制御するI/O信号制御装置83fとを有する。光学系88には、ウェハ認識カメラ24、ステージ認識カメラ32、基板認識カメラ44が含まれる。制御・演算装置81はバスライン84を介して必要なデータを取込み、演算し、ピックアップヘッド21等の制御や、モニタ83a等に情報を送る。   The control unit 8 will be described with reference to FIG. FIG. 5 is a block diagram showing a schematic configuration of the control system. The control system 80 includes a control unit 8, a drive unit 86, a signal unit 87, and an optical system 88. The control unit 8 broadly includes a control / arithmetic apparatus 81 mainly composed of a CPU (Central Processor Unit), a storage device 82, an input / output device 83, a bus line 84, and a power supply unit 85. The storage device 82 includes a main storage device 82a configured by a RAM that stores processing programs and the like, and an auxiliary storage device 82b configured by an HDD that stores control data and image data necessary for control. And have. The input / output device 83 includes a monitor 83a for displaying device status and information, a touch panel 83b for inputting operator instructions, a mouse 83c for operating the monitor, and an image capturing device 83d for capturing image data from the optical system 88. And having. The input / output device 83 includes a motor control device 83e that controls a drive unit 86 such as an XY table (not shown) of the die supply unit 1 and a ZY drive shaft of the bonding head table, and various sensor signals and illumination devices. And an I / O signal control device 83f that takes in or controls a signal from a signal unit 87 such as a switch. The optical system 88 includes a wafer recognition camera 24, a stage recognition camera 32, and a substrate recognition camera 44. The control / arithmetic unit 81 takes in necessary data via the bus line 84, calculates the data, and sends information to the control of the pickup head 21 and the like, the monitor 83a and the like.

制御部8は画像取込装置83dを介してウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44で撮像した画像データを記憶装置82に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置81を用いてダイDおよび基板9のパッケージエリアPの位置決め、並びにダイDおよび基板9の表面検査を行う。制御・演算装置81が算出したダイDおよび基板9のパッケージエリアPの位置に基づいてソフトウェアによりモータ制御装置83eを介して駆動部86を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部2およびボンディング部4の駆動部で動作させダイDを基板9のパッケージエリアP上にボンディングする。使用するウェハ認識カメラ24、ステージ認識カメラ32および基板認識カメラ44はグレースケール、カラー等であり、光強度を数値化する。   The control unit 8 stores image data captured by the wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44 in the storage device 82 via the image capturing device 83d. With the software programmed based on the stored image data, positioning of the package area P of the die D and the substrate 9 and surface inspection of the die D and the substrate 9 are performed using the control / arithmetic unit 81. Based on the position of the die D and the package area P of the substrate 9 calculated by the control / arithmetic unit 81, the drive unit 86 is moved by the software via the motor control unit 83e. The die is positioned on the wafer by this process, and the die D is bonded onto the package area P of the substrate 9 by operating the pickup unit 2 and the driving unit of the bonding unit 4. The wafer recognition camera 24, the stage recognition camera 32, and the substrate recognition camera 44 to be used are gray scale, color, etc., and digitize the light intensity.

図6は図1のダイボンダにおけるダイボンディング工程を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
FIG. 6 is a flowchart for explaining a die bonding process in the die bonder of FIG.
In the die bonding process of the embodiment, first, the control unit 8 takes out the wafer ring 14 holding the wafer 11 from the wafer cassette and places it on the wafer holding table 12, and the wafer holding table 12 is picked up by the die D. The wafer is transported to a reference position to be performed (wafer loading (process P1)). Next, the control unit 8 performs fine adjustment from the image acquired by the wafer recognition camera 24 so that the arrangement position of the wafer 11 exactly matches the reference position.

次に、制御部8は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイDをピックアップ位置に配置する(ダイ搬送(工程P2))。ウェハ11は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部8の記憶装置82に記憶される。ピックアップ対象となるダイDが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部8は、ダイDが不良品である場合は、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置し、不良品のダイDをスキップする。   Next, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch and holds it horizontally to place the die D to be picked up first at the pickup position (die transfer). (Process P2)). The wafer 11 is inspected in advance for each die by an inspection device such as a prober, and map data indicating good or defective is generated for each die and stored in the storage device 82 of the control unit 8. Whether the die D to be picked up is a non-defective product or a defective product is determined based on the map data. When the die D is defective, the control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed at a predetermined pitch, and arranges the die D to be picked up next at the pickup position. Die D is skipped.

制御部8は、ウェハ認識カメラ24によってピックアップ対象のダイDの主面(上面)を撮影し、取得した画像からピックアップ対象のダイDの上記ピックアップ位置からの位置ずれ量を算出する。制御部8は、この位置ずれ量を基にウェハ11が載置されたウェハ保持台12を移動させ、ピックアップ対象のダイDをピックアップ位置に正確に配置する(ダイ位置決め(工程P3))。   The control unit 8 images the main surface (upper surface) of the die D to be picked up by the wafer recognition camera 24, and calculates the amount of positional deviation from the pickup position of the die D to be picked up from the acquired image. The control unit 8 moves the wafer holding table 12 on which the wafer 11 is placed based on the positional deviation amount, and accurately places the die D to be picked up at the pick-up position (die positioning (process P3)).

次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ダイDの表面検査を行う(工程P4)。ダイの表面検査(外観検査)の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイDの工程P9以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。   Next, the controller 8 performs a surface inspection of the die D from the image acquired by the wafer recognition camera 24 (process P4). Details of the die surface inspection (appearance inspection) will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection. When it is determined that there is no problem on the surface of the die D, the control unit 8 proceeds to the next process (process P9 described later), but determines that there is a problem. In such a case, the surface image is visually checked, and if there is a problem, skip processing is performed, and if there is no problem, processing in the next step is performed. In the skip processing, the process after P9 of the die D is skipped, the wafer holding table 12 on which the wafer 11 is placed is moved by a predetermined pitch, and the die D to be picked up next is arranged at the pickup position.

制御部8は、基板供給部6で基板9を搬送レーン52に載置する(基板ローディング(工程P5))。制御部8は、基板9を掴み搬送する基板搬送爪51をボンディング位置まで移動させる(基板搬送(工程P6))。   The control unit 8 places the substrate 9 on the transport lane 52 by the substrate supply unit 6 (substrate loading (process P5)). The control unit 8 moves the substrate transport claw 51 that grips and transports the substrate 9 to the bonding position (substrate transport (process P6)).

基板認識カメラ44にて基板を撮像して位置決めを行う(基板位置決め(工程P7))。   The substrate is imaged and positioned by the substrate recognition camera 44 (substrate positioning (process P7)).

次いで、制御部8は、基板認識カメラ44によって取得した画像から、基板9のパッケージエリアPの表面検査を行う(工程P8)。基板表面検査の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、基板9のパッケージエリアPの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、基板9のパッケージエリアPの該当タブへの工程P10以降をスキップし、基板着工情報に不良登録を行う。   Next, the control unit 8 performs surface inspection of the package area P of the substrate 9 from the image acquired by the substrate recognition camera 44 (process P8). Details of the substrate surface inspection will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and if it is determined that there is no problem on the surface of the package area P of the substrate 9, the process proceeds to the next step (step P9 described later). If it is determined that there is a problem, the surface image is visually confirmed. If there is a problem, a skip process is performed. If there is no problem, the next process is performed. In the skip processing, the process P10 and subsequent steps to the corresponding tab in the package area P of the substrate 9 are skipped, and defect registration is performed in the substrate start information.

制御部8は、ピックアップ対象のダイDを正確にピックアップ位置に配置した後、コレット22を含むピックアップヘッド21によってダイDをダイシングテープ16からピックアップし(ダイハンドリング(工程P9))、中間ステージ31に載置する((工程P10)。制御部8は、中間ステージ31に載置したダイの姿勢ずれ(回転ずれ)の検出をステージ認識カメラ32にて撮像して行う(工程P11)。制御部8は、姿勢ずれがある場合は中間ステージ31に設けられた旋回駆動装置(不図示)によって実装位置を有する実装面に平行な面で中間ステージ31を旋回させて姿勢ずれを補正する。   The control unit 8 accurately arranges the die D to be picked up at the pick-up position, and then picks up the die D from the dicing tape 16 by the pick-up head 21 including the collet 22 (die handling (process P9)). (Step P10) The control unit 8 detects the posture deviation (rotational deviation) of the die placed on the intermediate stage 31 by imaging with the stage recognition camera 32 (step P11). If there is a posture deviation, the middle stage 31 is swung on a plane parallel to the mounting surface having the mounting position by a turning drive device (not shown) provided on the intermediate stage 31 to correct the posture deviation.

制御部8は、ステージ認識カメラ32によって取得した画像から、ダイDの表面検査を行う(工程P12)。ダイの表面検査(外観検査)の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ダイDの表面に問題なしと判定した場合には次工程(後述する工程P13)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理は、ダイDの工程P13以降をスキップし、ウェハ11が載置されたウェハ保持台12を所定ピッチでピッチ移動させ、次にピックアップされるダイDをピックアップ位置に配置する。   The control unit 8 performs surface inspection of the die D from the image acquired by the stage recognition camera 32 (process P12). Details of the die surface inspection (appearance inspection) will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection. When it is determined that there is no problem on the surface of the die D, the control unit 8 proceeds to the next process (process P13 described later), but determines that there is a problem. In such a case, the surface image is visually checked, and if there is a problem, skip processing is performed, and if there is no problem, processing in the next step is performed. In the skip process, the process after the process P13 of the die D is skipped, the wafer holding table 12 on which the wafer 11 is placed is moved by a predetermined pitch, and the die D to be picked up next is arranged at the pickup position.

制御部8は、コレット42を含むボンディングヘッド41によって中間ステージ31からダイDをピックアップし、基板9のパッケージエリアPまたは既に基板9のパッケージエリアPにボンディングされているダイにダイボンディングする(ダイアタッチ((工程P13))。   The control unit 8 picks up the die D from the intermediate stage 31 by the bonding head 41 including the collet 42, and performs die bonding to the package area P of the substrate 9 or the die already bonded to the package area P of the substrate 9 (die attach). ((Step P13)).

制御部8は、ダイDをボンディングした後、そのボンディング位置が正確になされているかを検査する(ダイと基板の相対位置検査(工程P14))。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。   After bonding the die D, the control unit 8 inspects whether or not the bonding position is accurately performed (inspection of the relative position between the die and the substrate (process P14)). At this time, the center of the die and the center of the tab are obtained in the same manner as the die alignment described later, and it is inspected whether the relative position is correct.

次いで、制御部8は、基板認識カメラ44によって取得した画像から、ダイDおよび基板9の表面検査を行う(工程P15)。ダイDおよび基板9の表面検査の詳細については後述する。ここで、制御部8は、表面検査で問題があるかどうかを判定し、ボンディングされたダイDの表面に問題なしと判定した場合には次工程(後述する工程P9)へ進むが、問題ありと判定した場合には、表面画像を目視で確認し、問題がある場合はスキップ処理し、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。   Next, the control unit 8 performs surface inspection of the die D and the substrate 9 from the image acquired by the substrate recognition camera 44 (process P15). Details of the surface inspection of the die D and the substrate 9 will be described later. Here, the control unit 8 determines whether or not there is a problem in the surface inspection, and when it is determined that there is no problem on the surface of the bonded die D, the process proceeds to the next step (step P9 described later), but there is a problem. If it is determined, the surface image is visually confirmed. If there is a problem, the skip process is performed. If there is no problem, the next process is performed. In the skip processing, defect registration is performed in the substrate start information.

以後、同様の手順に従ってダイDが1個ずつ基板9のパッケージエリアPにボンディングする。1つの基板のボンディングが完了すると、基板搬送爪51で基板9を基板搬出部7まで移動して(基板搬送(工程P16))、基板搬出部7に基板9を渡す(基板アンローディング(工程P17))。   Thereafter, the die D is bonded to the package area P of the substrate 9 one by one according to the same procedure. When bonding of one substrate is completed, the substrate transfer claw 51 moves the substrate 9 to the substrate unloading unit 7 (substrate transfer (process P16)), and passes the substrate 9 to the substrate unloading unit 7 (substrate unloading (process P17). )).

以後、同様の手順に従ってダイDが1個ずつダイシングテープ16から剥がされる(工程P9)。不良品を除くすべてのダイDのピックアップが完了すると、それらダイDをウェハ11の外形で保持していたダイシングテープ16およびウェハリング14等をウェハカセットへアンローディングする(工程P18)。   Thereafter, the dies D are peeled off from the dicing tape 16 one by one according to the same procedure (step P9). When the pick-up of all the dies D excluding defective products is completed, the dicing tape 16 and the wafer ring 14 holding the dies D with the outer shape of the wafer 11 are unloaded to the wafer cassette (process P18).

ダイ位置決めの方法について図7〜10を用いて説明する。図7は倣い動作を説明するためのフローチャートである。図8はユニークな部分(選択領域)の例を示す図である。図9は登録画像および類似画像の例を示す図である。図10は連続着工動作を説明するためのフローチャートである。   A die positioning method will be described with reference to FIGS. FIG. 7 is a flowchart for explaining the copying operation. FIG. 8 is a diagram showing an example of a unique portion (selected region). FIG. 9 is a diagram showing examples of registered images and similar images. FIG. 10 is a flowchart for explaining the continuous construction operation.

ダイ位置決めアルゴリズムは、主にテンプレートマッチングを用い、一般に知られている正規化相関式での演算とする。その結果を一致率とする。テンプレートマッチングはリファレンス学習の倣い動作と連続着工用動作がある。   The die positioning algorithm mainly uses template matching, and uses a generally known normalized correlation equation. The result is taken as the coincidence rate. Template matching includes a reference learning copying operation and a continuous construction operation.

まず、倣い動作について説明する。制御部8はリファレンスサンプルをピックアップ位置に搬送する(ステップS1)。制御部8はウェハ認識カメラVSWでリファレンスサンプルの画像PCrを取得する(ステップS2)。ダイボンダの操作者がヒューマンインタフェース(タッチパネル83bやマウス83c)により画像内から、図8に示すようなユニークな部分UAを選択する(ステップS3)。制御部8は選択されたユニークな部分(選択領域)UAとリファレンスサンプルとの位置関係(座標)を記憶装置82に保存する(ステップS4)。制御部8は選択領域の画像(テンプレート画像)PTを記憶装置82に保存する(ステップS5)。基準となるワーク画像とその座標を記憶装置に保存する。   First, the copying operation will be described. The controller 8 transports the reference sample to the pickup position (Step S1). The control unit 8 acquires the reference sample image PCr with the wafer recognition camera VSW (step S2). The operator of the die bonder selects a unique portion UA as shown in FIG. 8 from the image by using a human interface (touch panel 83b or mouse 83c) (step S3). The control unit 8 stores the positional relationship (coordinates) between the selected unique portion (selected region) UA and the reference sample in the storage device 82 (step S4). The controller 8 stores the image (template image) PT of the selected area in the storage device 82 (step S5). The reference work image and its coordinates are stored in the storage device.

次に、連続動作について説明する。制御部8は連続着工用に部材(製品用ウェハ)をピックアップ位置に搬送する(ステップS11)。制御部8はウェハ認識カメラVSWで製品用ダイの画像PCnを取得する(ステップS2)。図9に示すように、制御部8は倣い動作で保存していたテンプレート画像PTと製品用ダイの取得画像PCnとを比較し、最も類似した部分の画像PTnの座標を算出する(ステップS13)。その座標とリファレンスサンプルで測定した座標とを比較し、製品用ダイの位置(画像PTnとテンプレート画像PTとのオフセット)を算出する(ステップS14)。
ダイ外観検査認識(クラックや異物等の異常検出)について図11〜14を用いて説明する。図11はクラックがあるダイの画像を示す図である。図12は図11の画像を2値化した画像を示す図である。図13は良品のダイの画像を示す図である。図14は図11の画像と図13の画像の差分を示す図である。
Next, the continuous operation will be described. The control unit 8 conveys the member (product wafer) to the pickup position for continuous construction (step S11). The controller 8 acquires the product die image PCn with the wafer recognition camera VSW (step S2). As shown in FIG. 9, the control unit 8 compares the template image PT stored in the copying operation with the acquired image PCn of the product die, and calculates the coordinates of the image PTn of the most similar part (step S13). . The coordinates and the coordinates measured with the reference sample are compared, and the position of the product die (the offset between the image PTn and the template image PT) is calculated (step S14).
Die appearance inspection recognition (detection of abnormalities such as cracks and foreign matter) will be described with reference to FIGS. FIG. 11 shows an image of a die with cracks. FIG. 12 is a view showing an image obtained by binarizing the image of FIG. FIG. 13 shows an image of a good die. FIG. 14 is a diagram showing the difference between the image of FIG. 11 and the image of FIG.

ダイ表面上の異常検出は2値化や画像差分法などの手法を用いる。クラックCRがあるダイの画像PCa(図11)の2値化を行った画像PC2(図12)を生成し、異常部分(クラックCR)を検出する。クラックCRがあるダイの画像PCa(図11)と良品のダイの画像PCn(図13)との差分をとった画像PCa−nを生成し、クラックCRを検出する。   Anomaly detection on the die surface uses a technique such as binarization or an image difference method. An image PC2 (FIG. 12) obtained by binarizing the die image PCa (FIG. 11) having the crack CR is generated, and an abnormal portion (crack CR) is detected. An image PCa-n is generated by taking the difference between the die image PCa with the crack CR (FIG. 11) and the good die image PCn (FIG. 13), and the crack CR is detected.

上記の手法の課題について図15、16を用いて説明する。図15はクラックが太い場合の画像である。図16はクラックが細い場合の画像である。上記の手法ではクラックを直接見るものであり、図15に示すように画像PCa1のクラックCR1が太い場合は検出できるが、図16に示すように画像PCa2のクラックCR2が細くなったり、色が薄くなったりすると、検出は難しい。すなわち、上記手法には以下の課題がある。
(1)1画素未満の幅のクラックは見つけられない
クラック幅が1画素未満の場合にクラックを画像で写そうとすると、その像が薄れてしまい認識できなくなる。クラックの方向などを考慮した場合、実質は3画素以上の幅が無いと確実には検出できない。
(2)ダイの表面模様の影響を受けやすい
ダイ表面に複雑な模様がある場合は、その表面を走るクラックとの識別が難しくなる。
(3)クラックの明るさを制御することが難しい
クラックのみを明るくないしは暗く写し出すことが難しい。
The subject of said method is demonstrated using FIG. FIG. 15 is an image when the crack is thick. FIG. 16 is an image when the crack is thin. In the above method, the crack is directly seen, and it can be detected when the crack CR1 of the image PCa1 is thick as shown in FIG. 15, but the crack CR2 of the image PCa2 becomes thin or light in color as shown in FIG. Once detected, it is difficult to detect. That is, the above method has the following problems.
(1) A crack with a width of less than one pixel cannot be found. If the crack width is less than one pixel and an attempt is made to copy the crack with an image, the image becomes faint and cannot be recognized. In consideration of the direction of the crack, etc., it cannot be reliably detected unless there is substantially a width of 3 pixels or more.
(2) Easily affected by the surface pattern of the die When there is a complex pattern on the die surface, it is difficult to distinguish it from cracks running on the surface.
(3) It is difficult to control the brightness of cracks. It is difficult to project only cracks brightly or darkly.

上記の課題はダイ位置決め認識時と同様にクラックの直接観察を行っている為生じる問題であることと、製品不良はクラックの有無できまり、その幅は考慮する必要が無いことから、クラックの間接検出方式を考案した。   Since the above problem is a problem caused by direct observation of cracks as in die positioning recognition, and product defects can be determined by the presence or absence of cracks, and the width does not need to be considered. A detection method was devised.

図17はクラックの間接検出方式を説明するための画像である。クラックの間接検出方式はクラックがあるときに周囲に発生する変化をとらえる方式である。例えば、図17に示すように、クラックCRを境界としてダイの画像PCの明るさが変われば、クラックCRの幅に関係せずに、クラックをとらえることができる。図17ではクラックCRの右側の画像は暗く、左側の画像は明るい。以下、クラックの間接検出方式の具体的な手段について説明する。   FIG. 17 is an image for explaining an indirect crack detection method. The indirect detection method for cracks is a method for detecting changes occurring in the surroundings when there is a crack. For example, as shown in FIG. 17, if the brightness of the die image PC changes with the crack CR as a boundary, the crack can be caught regardless of the width of the crack CR. In FIG. 17, the image on the right side of the crack CR is dark and the image on the left side is bright. Hereinafter, specific means of the crack indirect detection method will be described.

まず、基板認識カメラについて図18を用いて説明する。図18はボンディング部の光学系を説明するための図であり、基板認識カメラおよびダイに画像撮影用の光を照射する照明部の配置を示している。
基板認識カメラ44の撮像部IDは鏡筒BTの一端と接続され、鏡筒BTの他端には対物レンズ(図示は省略)が取り付けられ、この対物レンズを通してダイDの主面の画像を撮影する構成となっている。
撮像部IDとダイDとを結ぶ線上の鏡筒BTとダイDとの間には、面発光照明(光源)SL、ハーフミラー(半透過鏡)HMを内部に備えた照明部LDが配置されている。面発光照明SLからの照射光は、ハーフミラーHMによって撮像部IDと同じ光軸で反射され、ダイDに照射される。撮像部IDと同じ光軸でダイDに照射されたその散乱光は、ダイDで反射し、そのうちの正反射光がハーフミラーHMを透過して撮像部IDに達し、ダイDの映像を形成する。すなわち、照明部LDは同軸落射照明(同軸照明)の機能を有する。
First, the substrate recognition camera will be described with reference to FIG. FIG. 18 is a diagram for explaining the optical system of the bonding unit, and shows the arrangement of the substrate recognition camera and the illumination unit that irradiates the die with light for image capturing.
The imaging unit ID of the substrate recognition camera 44 is connected to one end of the lens barrel BT, and an objective lens (not shown) is attached to the other end of the lens barrel BT, and an image of the main surface of the die D is taken through this objective lens. It is the composition to do.
Between the lens barrel BT and the die D on the line connecting the imaging unit ID and the die D, an illumination unit LD including a surface emitting illumination (light source) SL and a half mirror (semi-transmissive mirror) HM is disposed. ing. The irradiation light from the surface emitting illumination SL is reflected by the half mirror HM on the same optical axis as that of the imaging unit ID and is applied to the die D. The scattered light irradiated to the die D with the same optical axis as the image pickup unit ID is reflected by the die D, and the regular reflection light of the light passes through the half mirror HM and reaches the image pickup unit ID to form an image of the die D. To do. That is, the illumination unit LD has a function of coaxial epi-illumination (coaxial illumination).

基板認識カメラ44およびその照明部LDについて説明したが、ステージ認識カメラ32およびその照明部、ウェハ認識カメラ24およびその照明部も同様である。   Although the substrate recognition camera 44 and its illumination unit LD have been described, the stage recognition camera 32 and its illumination unit, the wafer recognition camera 24 and its illumination unit are the same.

同軸照明のメカニズムについて図19を用いて説明する。図19は同軸照明の光源を説明するための図である。   The mechanism of coaxial illumination will be described with reference to FIG. FIG. 19 is a diagram for explaining a light source for coaxial illumination.

同軸照明は光源をそのまま配置をするとダイ−カメラ間の光路をふさいでしまうので、図19に示すようにハーフミラーHMを置いて光路から外れた位置に光源SLを配置する。しかし、ダイDからみればハーフミラーHMによってダイ−カメラ間の仮想位置に光源(仮想光源)VSLがあるのともみなすことできる。ただし、仮想光源VSLは実際の光源SLより光度は低下する。以下、同軸照明の光源の位置は光の仮想光源VSLで示す。   In the coaxial illumination, if the light source is arranged as it is, the optical path between the die and the camera is blocked. Therefore, as shown in FIG. 19, the half mirror HM is placed and the light source SL is arranged at a position off the optical path. However, from the viewpoint of the die D, it can be considered that the light source (virtual light source) VSL exists at the virtual position between the die and the camera by the half mirror HM. However, the light intensity of the virtual light source VSL is lower than that of the actual light source SL. Hereinafter, the position of the light source of the coaxial illumination is indicated by a virtual light source VSL of light.

本実施例では貫通クラックに自然に生じるより少ない角度差を利用する。角度差が少ない分、検出しにくくなるため、ダイを貫通するクラック部の僅かな段差を浮かび上がらせる照明方法およびそれを検出する方法を用いる。   In this embodiment, a smaller angle difference that occurs naturally in the through crack is used. Since the angle difference is small, it becomes difficult to detect, and therefore, an illumination method and a method for detecting the same are used to raise a slight level difference in the crack portion penetrating the die.

図20はクラックの間接検出方式を説明するための図である。図21はクラックの間接検出方式を説明するための画像を示す図であり、図21(A)は影になる領域が少ない場合、図21(B)は影になる領域が中程度の場合、図21(C)は影になる領域が多い場合である。図22はクラックの間接検出方式を説明するための画像を示す図であり、図22(A)はエッジ抽出フィルタ未使用時のクラックがある画像、図22(B)はエッジ抽出フィルタ未使用時のクラックがない画像、図22(C)はエッジ抽出フィルタ使用時のクラックがある画像、図22(D)はエッジ抽出フィルタ使用時のクラックがない画像である。   FIG. 20 is a diagram for explaining a crack indirect detection method. FIG. 21 is a diagram showing an image for explaining the crack indirect detection method. FIG. 21A shows a case where there are few shadow areas, FIG. 21B shows a case where the shadow area is medium, FIG. 21C shows a case where there are many shadow areas. FIG. 22 is a diagram showing an image for explaining the crack indirect detection method, FIG. 22A is an image with a crack when the edge extraction filter is not used, and FIG. 22B is when the edge extraction filter is not used. 22C shows an image with a crack when using the edge extraction filter, and FIG. 22D shows an image without a crack when using the edge extraction filter.

図20に示すように、仮想光源VSLの発光面の一部を例えば遮蔽板SHLで遮蔽する。図20、21に示すように、遮蔽する領域によって影になる領域Sが発生し、影とそうでない領域Bの境界に、グラデーションがかった中間領域Mが発生する。この中間領域Mにクラックが発生すると、図22(A)に示すようにクラックCRの境界面を境に明暗差がはっきり現れやすい。僅かな段差によりクラックCRが撮像される。   As shown in FIG. 20, a part of the light emitting surface of the virtual light source VSL is shielded by a shielding plate SHL, for example. As shown in FIGS. 20 and 21, a shadow area S is generated by the shielding area, and an intermediate area M with gradation is generated at the boundary between the shadow and the non-shadow area B. When a crack occurs in the intermediate region M, a light-dark difference tends to appear clearly at the boundary surface of the crack CR as shown in FIG. The crack CR is imaged by a slight step.

この方法で得た画像(図22(A))を、ソベルフィルタ、ラプラシアンフィルタ、ロバーツフィルタ、プレウィットフィルタなどのエッジ抽出フィルタを用いることで、図22(C)に示すように既存の模様とクラック部分とをグラデーション領域から分離することができる。   By using an edge extraction filter such as a Sobel filter, a Laplacian filter, a Roberts filter, or a pre-witt filter, the image obtained by this method (FIG. 22A) can be converted into an existing pattern as shown in FIG. The crack portion can be separated from the gradation region.

分離後の画像(図22(C))は、クラックの無い(良品)ダイで同じ処理を施した画像(図22(D))との差分処理を行うことで、クラック部分と既存の模様を分離することができる。これは、クラックがあるダイと良品ダイとの写りが同じでないため、差分処理した画像(差分画像)の濃淡を確認することで検出することができる。それによりクラック部分の位置や長さを検出することができる。差分画像の他に、画像内に意図しないエッジが無いか検出するエッジ検出(ソベルフィルタ・微分フィルタなどの空間フィルタの利用を含む。)や指定エリアの平均輝度・ヒストグラムの変化を検出する輝度データを用いてもよい。   The separated image (FIG. 22C) is subjected to a difference process with an image (FIG. 22D) subjected to the same processing with a crack-free (non-defective) die, so that the crack portion and the existing pattern are represented. Can be separated. This can be detected by checking the density of the differentially processed image (difference image) since the image of the die having a crack and the non-defective die are not the same. Thereby, the position and length of a crack part are detectable. In addition to difference images, edge detection (including the use of spatial filters such as Sobel filters and differential filters) that detects whether there are unintended edges in the image, and luminance data that detects changes in the average luminance and histogram of the specified area May be used.

図23は照明の発光面と遮蔽面を説明するための図であり、図23(A)は好ましい例を示す図であり、図23(B)は好ましくない例を示す図である。   FIG. 23 is a diagram for explaining a light emitting surface and a shielding surface of illumination. FIG. 23A is a diagram illustrating a preferred example, and FIG. 23B is a diagram illustrating an unfavorable example.

図23(A)では発光面EAと遮蔽面SAとの境界面A1がはっきりしており、また発光面EAおよび遮蔽面SAにムラがない。図23(B)では発光面EAと遮蔽面SAの間に中間領域B1があり境界面がはっきりしておらず、また発光面EAおよび遮蔽面SAにムラがある。境界面に淡さが無く、発光面および遮蔽面にムラがないことが好ましい。   In FIG. 23A, the boundary surface A1 between the light emitting surface EA and the shielding surface SA is clear, and the light emitting surface EA and the shielding surface SA are not uneven. In FIG. 23B, there is an intermediate region B1 between the light emitting surface EA and the shielding surface SA, the boundary surface is not clear, and the light emitting surface EA and the shielding surface SA are uneven. It is preferable that the boundary surface is not light and the light emitting surface and the shielding surface are not uneven.

実施例のクラックの間接検出方式は、クラックを境界面の平面としての不連続性と照明照射エリアの境界面を利用し、境界面を挟んだ両側の明度にコントラストを与え、微少幅クラックを検出しやすくする。通常(例えば直接検出方式のダイ位置決め認識)はダイの全景を見る為に十分な発光面面積を持つ同軸照明を用意する。仮想光源VSLの発光面面積をダイDの面積よりも十分大きくする。   The crack indirect detection method of the embodiment uses the discontinuity of the crack as a plane of the boundary surface and the boundary surface of the illumination irradiation area, gives contrast to the brightness on both sides of the boundary surface, and detects a minute width crack. Make it easier to do. Normally (for example, direct detection type die positioning recognition), a coaxial illumination having a sufficient light emitting surface area is prepared for viewing the entire view of the die. The light emitting surface area of the virtual light source VSL is made sufficiently larger than the area of the die D.

一方、間接検出方式では発光面面積(または照射面積)を小さくする手段を設けて発光面と遮蔽面を形成する。ただし、直接検出方式と間接検出方式の両方式を切替可能とするため、発光面面積を大きくしたり小さくしたりする手段(発光面を制御する手段)を設ける。発光面を制御する手段は、
(a)遮蔽板(図20の遮蔽板SHL)の移動
(b)液晶のON/OFF
(c)平面配列したLEDの部分的なON/OFFによる発光エリア、遮光エリアの切換え
(d)ダイを照射する照明の移動
(e)クラックを撮像するカメラの移動
(f)不連続性の照射エリアの境界面に対し、例えば中間ステージを利用してダイを移動させる。
等の方法により実現する。以下、発光面の制御は(c)の平面配列したLEDの部分的ON/OFFを例に説明する。図24は照明部の斜視図である。図25は面発光照明の断面図である。図26はクラックの撮像画像を示す図である。
On the other hand, in the indirect detection method, means for reducing the light emitting surface area (or irradiation area) is provided to form the light emitting surface and the shielding surface. However, in order to be able to switch between both the direct detection method and the indirect detection method, means for increasing or decreasing the light emitting surface area (means for controlling the light emitting surface) is provided. The means for controlling the light emitting surface is:
(A) Movement of shielding plate (shielding plate SHL in FIG. 20) (b) ON / OFF of liquid crystal
(C) Switching of light emitting area and light shielding area by partial ON / OFF of planarly arranged LEDs (d) Movement of illumination for illuminating die (e) Movement of camera for imaging crack (f) Irradiation of discontinuity The die is moved with respect to the boundary surface of the area using, for example, an intermediate stage.
This is realized by such a method. Hereinafter, the control of the light emitting surface will be described by taking the partial ON / OFF of the planarly arranged LEDs in (c) as an example. FIG. 24 is a perspective view of the illumination unit. FIG. 25 is a cross-sectional view of surface emitting illumination. FIG. 26 is a diagram illustrating a captured image of a crack.

照明部LD内の面発光照明SLは面発光タイプのLED光源であり、平面配列したLEDを有するLED基板SL1と、LED基板SL1に対向して設けられる拡散板SL2と、LED基板SL1と拡散板SL2の間に設けられる遮蔽板SL3と、を備える。遮蔽板SL3を境界としてLEDを点灯(ON)する領域と、消灯(OFF)する領域を設ける。例えば、LED基板SL1を上部の第1領域SL1Aと下部の第2領域SL1Bに分割する。直接検出方式では第1領域SL1Aおよび第2領域SL1Bの両方のLEDをONして発光面面積を大きくする。間接検出方式では、例えば第1領域SL1AのLEDをONし、第2領域SL1BのLEDをOFFして、発光面面積を小さくして発光面と遮蔽面を形成する。これにより、図20と同様にすることができる。   The surface-emitting illumination SL in the illumination unit LD is a surface-emitting LED light source, and includes an LED substrate SL1 having planarly arranged LEDs, a diffusion plate SL2 provided to face the LED substrate SL1, an LED substrate SL1, and a diffusion plate. And a shielding plate SL3 provided between SL2. A region where the LED is turned on (ON) and a region where the LED is turned off (OFF) are provided with the shielding plate SL3 as a boundary. For example, the LED substrate SL1 is divided into an upper first region SL1A and a lower second region SL1B. In the direct detection method, the LEDs in both the first region SL1A and the second region SL1B are turned on to increase the light emitting surface area. In the indirect detection method, for example, the LED in the first region SL1A is turned on and the LED in the second region SL1B is turned off to reduce the light emitting surface area and form the light emitting surface and the shielding surface. This can be the same as in FIG.

上述したように、面発光タイプのLED光源の内部に遮蔽板を挿入し、境界ごとに発光を制御すると図26に示すようにクラック検出可能エリアCDAではクラックの可視化が可能になり、ダイ表面に現れた照明の反射面境界付近のクラックが可視化することができる。このとき、光を拡散する拡散板表面の発光面境界がしっかりできていることが好ましい。   As described above, when a shielding plate is inserted inside the surface light emitting type LED light source and light emission is controlled for each boundary, cracks can be visualized in the crack detectable area CDA as shown in FIG. Cracks near the boundary of the reflecting surface of the illumination that has appeared can be visualized. At this time, it is preferable that the light emitting surface boundary of the surface of the diffusion plate that diffuses light is firmly formed.

発光面と遮蔽面とを切り替えることで、検出可能エリアを広げることができる。また、遮蔽板SL3を動かす、または複数設けて発光面と遮蔽面との領域を変更することで検出可能エリアを広げることができる。   By switching between the light emitting surface and the shielding surface, the detectable area can be expanded. Further, the detectable area can be expanded by moving the shielding plate SL3 or by providing a plurality of shielding plates SL3 and changing the area between the light emitting surface and the shielding surface.

拡散板SL2の代わりに液晶パネルを用いてもよい。この場合、遮蔽板SL3は不要であり、液晶パネルの透過/非透過の領域を制御することで検査可能エリアを広げることができる。   A liquid crystal panel may be used instead of the diffusion plate SL2. In this case, the shielding plate SL3 is unnecessary, and the inspectable area can be expanded by controlling the transmission / non-transmission area of the liquid crystal panel.

クラックの外観検査は、ダイ位置認識を行う場所であるダイ供給部、中間ステージ、およびボンディングステージの少なくとも1か所で行うが、中間ステージおよびボンディングステージの2か所で行うのが好ましく、すべての箇所で行うのがより好ましい。中間ステージに行えば、ダイ供給部で検出できなかったクラックまたはピックアップ工程以降で発生したクラック(ボンディング工程よりも前に顕在化しなかったクラック)をボンディング前に検出することができる。また、ボンディングステージに行えば、ダイ供給部および中間ステージで検出できなかったクラック(ボンディング工程よりも前に顕在化しなかったクラック)またはボンディング工程以降で発生したクラックを、次のダイを積層するボンディング前に、または基板排出前に検出することができる。   The appearance inspection of the crack is performed at at least one of the die supply unit, the intermediate stage, and the bonding stage, which is a place where the die position is recognized. It is more preferable to carry out at a location. By going to the intermediate stage, cracks that could not be detected by the die supply unit or cracks that occurred after the pick-up process (cracks that did not appear before the bonding process) can be detected before bonding. In addition, if it goes to the bonding stage, a crack that could not be detected by the die supply unit and the intermediate stage (a crack that did not appear before the bonding process) or a crack that occurred after the bonding process is laminated to the next die. It can be detected before or before substrate discharge.

以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。   Although the invention made by the present inventor has been specifically described based on the embodiments and examples, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made. Not too long.

例えば、実施例では同軸照明は対物レンズ−ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
For example, in the embodiment, the coaxial illumination has been described as being disposed between the objective lens and the die, but it may be an in-lens insertion type.
In the embodiment, the die appearance inspection recognition is performed after the die position recognition. However, the die position recognition may be performed after the die appearance inspection recognition.
In the embodiment, DAF is affixed to the back surface of the wafer, but DAF is not necessary.
In the embodiment, one pickup head and one bonding head are provided, but two or more may be provided. Moreover, although the intermediate stage is provided in the embodiment, the intermediate stage may not be provided. In this case, the pickup head and the bonding head may be combined.
Further, in the embodiment, the bonding is performed with the die surface facing up, but after picking up the die, the front and back surfaces of the die may be reversed and the bonding may be performed with the back surface of the die facing up. In this case, the intermediate stage may not be provided. This device is called a flip chip bonder.
In the embodiment, the bonding head is provided, but the bonding head may not be provided. In this case, the picked up die is placed on a container or the like. This device is called a pickup device.

また、先に検出されたクラックの方向に合わせ、発光エリア遮光エリアの再調整および再検査を行うようにしてもよい。これにより、検出率を向上させることができる。   Further, the light emitting area shading area may be readjusted and reinspected in accordance with the direction of the previously detected crack. Thereby, a detection rate can be improved.

10・・・ダイボンダ
1・・・ダイ供給部
13・・・突上げユニット
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
51・・・基板搬送爪
8・・・制御部
9・・・基板
BS・・・ボンディングステージ
D・・・ダイ
P・・・パッケージエリア
LD・・・照明部
HM・・・ハーフミラー
SL・・・光源
SL1・・・LED基板
SL1A・・・第1領域
SL1B・・・第2領域
SL2・・・拡散板
SL3・・・遮蔽板
DESCRIPTION OF SYMBOLS 10 ... Die bonder 1 ... Die supply part 13 ... Push-up unit 2 ... Pick-up part 24 ... Wafer recognition camera 3 ... Alignment part 31 ... Intermediate stage 32 ... Stage recognition Camera 4 ... Bonding unit 41 ... Bonding head 42 ... Collet 44 ... Substrate recognition camera 5 ... Transport unit 51 ... Substrate transport claw 8 ... Control unit 9 ... Substrate BS ... Bonding stage D ... Die P ... Package area LD ... Illumination part HM ... Half mirror SL ... Light source SL1 ... LED substrate SL1A ... First area SL1B ... Second region SL2 ... diffusion plate SL3 ... shielding plate

Claims (19)

ダイを撮像する撮像装置と、
前記ダイと前記撮像装置とを結ぶ線上に配置される照明装置と、
前記撮像装置および前記照明装置を制御する制御装置と、
を備え、
前記制御装置は、前記照明装置で前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する
半導体製造装置。
An imaging device for imaging the die;
A lighting device disposed on a line connecting the die and the imaging device;
A control device for controlling the imaging device and the illumination device;
With
The control device illuminates a part of the die with the illumination device, forms a bright part, a dark part, and a gradation part between the bright part and the dark part on the die, and images the die with the imaging device Semiconductor manufacturing equipment.
請求項1において、
前記制御装置は、前記ダイの撮像画像にエッジ抽出フィルタを用いて処理を施した画像と、クラックの無いダイに前記エッジ抽出フィルタを用いた処理を施した画像と、の差分処理を行う
半導体製造装置。
In claim 1,
The control device performs a difference process between an image obtained by processing an image of the die using an edge extraction filter and an image obtained by performing a process using the edge extraction filter on a die having no crack. apparatus.
請求項1において、
前記照明装置は発光面と遮蔽面とを有する
半導体製造装置。
In claim 1,
The lighting device has a light emitting surface and a shielding surface.
請求項3において、
前記照明装置は前記撮像装置の中心線上に配置されるハーフミラーと前記ハーフミラーの横に配置される発光源と備える同軸照明である
半導体製造装置。
In claim 3,
The said illuminating device is coaxial illumination provided with the half mirror arrange | positioned on the centerline of the said imaging device, and the light emission source arrange | positioned beside the said half mirror. Semiconductor manufacturing apparatus.
請求項4において、
前記発光源は面発光源であり、第1領域と第2領域とを有し、前記第1領域と前記第2領域との点灯および消灯を個別に制御可能である
半導体製造装置。
In claim 4,
The light emitting source is a surface light emitting source, has a first region and a second region, and can be individually controlled to turn on and off the first region and the second region.
請求項5において、
前記第1領域は前記発光面であり、前記第2領域は前記遮蔽面である
半導体製造装置。
In claim 5,
The first region is the light emitting surface, and the second region is the shielding surface.
請求項6において、
前記発光源は、平面配列されたLEDを有するLED基板と、前記LED基板に対向して設けられた拡散板と、前記LED基板と前記拡散板との間に設けられた遮蔽板と、を備え、
前記遮蔽板は前記第1領域と前記第2領域との境界に配置される
半導体製造装置。
In claim 6,
The light emitting source includes an LED substrate having LEDs arranged in a plane, a diffusion plate provided to face the LED substrate, and a shielding plate provided between the LED substrate and the diffusion plate. ,
The said shielding board is arrange | positioned in the boundary of the said 1st area | region and the said 2nd area | region. Semiconductor manufacturing apparatus.
請求項6において、
前記発光源は、平面配列されたLEDを有するLED基板と、前記LED基板に対向して設けられた液晶パネルと、を備え、
前記液晶パネルは前記第1領域と前記第2領域とを形成する
半導体製造装置。
In claim 6,
The light emitting source includes an LED substrate having LEDs arranged in a plane, and a liquid crystal panel provided to face the LED substrate,
The liquid crystal panel forms the first region and the second region. A semiconductor manufacturing apparatus.
請求項1において、
前記制御装置は、前記撮像装置を移動させ、前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する
半導体製造装置。
In claim 1,
The control device moves the imaging device, illuminates a part of the die, forms a bright portion, a dark portion, and a gradation portion between the bright portion and the dark portion on the die, and the imaging device Semiconductor manufacturing equipment that captures images of dies.
請求項1において、
前記制御装置は、前記ダイを移動させ、前記ダイの一部を照明し、明部、暗部、および明部と暗部の間のグラデーション部を前記ダイの上に形成し、前記撮像装置で前記ダイを撮像する
半導体製造装置。
In claim 1,
The control device moves the die, illuminates a part of the die, forms a bright part, a dark part, and a gradation part between the bright part and the dark part on the die. Semiconductor manufacturing equipment that captures images.
請求項5乃至8の何れか1項において、
さらに、前記発光源を移動させる機構を備え、
前記制御装置は、前記発光源を移動させ前記第1領域と前記第2領域とを形成する
半導体製造装置。
In any one of Claims 5 thru | or 8,
And a mechanism for moving the light source.
The control device moves the light emitting source to form the first region and the second region. A semiconductor manufacturing device.
請求項1において、さらに、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングホルダを有するダイ供給部を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられたダイを撮像する
半導体製造装置。
The claim 1, further comprising:
A die supply unit having a wafer ring holder for holding a dicing tape to which the die is attached;
The said control apparatus images the die | dye stuck on the said dicing tape using the said imaging device and the said illuminating device. Semiconductor manufacturing apparatus.
請求項1において、さらに、
前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像する
半導体製造装置。
The claim 1, further comprising:
A bonding head for bonding the die onto a substrate or an already bonded die;
The said control apparatus images the die | dye bonded on the said board | substrate or die | dye using the said imaging device and the said illuminating device. Semiconductor manufacturing apparatus.
請求項1において、さらに、
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像する
半導体製造装置。
The claim 1, further comprising:
A pickup head for picking up the die;
An intermediate stage on which the picked-up die is placed;
With
The said control apparatus images the die | dye mounted on the said intermediate | middle stage using the said imaging device and the said illuminating device. Semiconductor manufacturing apparatus.
(a)請求項1乃至10の何れか1項の半導体製造装置を準備する工程と、
(b)ダイが貼付されたダイシングテープを保持するウェハリングホルダを搬入する工程と、
(c)基板を搬入する工程と、
(d)前記ダイをピックアップする工程と、
(e)前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
を備える
半導体装置の製造方法。
(A) preparing the semiconductor manufacturing apparatus according to any one of claims 1 to 10;
(B) carrying in a wafer ring holder for holding a dicing tape with a die attached thereto;
(C) carrying in the substrate;
(D) picking up the die;
(E) bonding the picked-up die onto the substrate or a die already bonded to the substrate;
A method for manufacturing a semiconductor device.
請求項15において、
前記(d)工程は前記ピックアップされたダイを中間ステージに載置し、
前記(e)工程は前記中間ステージに載置されたダイをピックアップする
半導体装置の製造方法。
In claim 15,
In the step (d), the picked-up die is placed on an intermediate stage,
The step (e) is a method of manufacturing a semiconductor device that picks up a die placed on the intermediate stage.
請求項15において、さらに
(g)前記(d)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 15, further comprising: (g) inspecting an appearance of the die using the imaging device and the illumination device before the step (d).
請求項15において、さらに
(h)前記(e)工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 15, further comprising: (h) after the step (e), inspecting an appearance of the die using the imaging device and the illumination device.
請求項16において、さらに
(i)前記(d)工程の後であって前記(e)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。
The semiconductor device according to claim 16, further comprising: (i) a step of inspecting an appearance of the die using the imaging device and the illumination device after the step (d) and before the step (e). Manufacturing method.
JP2017099163A 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment Active JP6975551B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017099163A JP6975551B2 (en) 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
TW107113799A TWI702673B (en) 2017-05-18 2018-04-24 Semiconductor manufacturing device and semiconductor device manufacturing method
KR1020180054614A KR102104936B1 (en) 2017-05-18 2018-05-14 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
CN201810472295.0A CN108962784B (en) 2017-05-18 2018-05-17 Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP2021148231A JP7225337B2 (en) 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017099163A JP6975551B2 (en) 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021148231A Division JP7225337B2 (en) 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2018195735A true JP2018195735A (en) 2018-12-06
JP6975551B2 JP6975551B2 (en) 2021-12-01

Family

ID=64499182

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017099163A Active JP6975551B2 (en) 2017-05-18 2017-05-18 Semiconductor manufacturing equipment and methods for manufacturing semiconductor equipment
JP2021148231A Active JP7225337B2 (en) 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021148231A Active JP7225337B2 (en) 2017-05-18 2021-09-13 Semiconductor manufacturing equipment and semiconductor device manufacturing method

Country Status (4)

Country Link
JP (2) JP6975551B2 (en)
KR (1) KR102104936B1 (en)
CN (1) CN108962784B (en)
TW (1) TWI702673B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230215770A1 (en) * 2022-01-06 2023-07-06 Fasford Technology Co., Ltd. Semiconductor manufacturing apparatus, inspection apparatus, and manufacturing method for semiconductor device
JP2023100561A (en) * 2022-01-06 2023-07-19 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment, inspection equipment, and semiconductor device manufacturing method
JP2023100562A (en) * 2022-01-06 2023-07-19 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment, inspection equipment, and semiconductor device manufacturing method
JP2024000142A (en) * 2022-06-20 2024-01-05 株式会社Screenホールディングス Substrate processing equipment, control method for substrate processing equipment

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299728B2 (en) * 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP7437987B2 (en) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
JP7635075B2 (en) * 2021-05-28 2025-02-25 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312375A (en) * 1994-05-18 1995-11-28 Fujitsu Ltd Method and apparatus for manufacturing semiconductor device
JP2007220754A (en) * 2006-02-14 2007-08-30 Shibuya Kogyo Co Ltd Device for collecting defective electronic components
JP2008066452A (en) * 2006-09-06 2008-03-21 Renesas Technology Corp Manufacturing method of semiconductor device
JP2010091361A (en) * 2008-10-07 2010-04-22 Yamatake Corp Method and device for inspecting image

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995349B2 (en) * 1991-03-29 1999-12-27 マツダ株式会社 Lighting device for surface condition inspection
JP2897754B2 (en) * 1997-03-27 1999-05-31 日本電気株式会社 Inspection method for semiconductor device
JP2003185590A (en) 2001-12-18 2003-07-03 Stk Technology Co Ltd Work inspection method and device
JP2004311576A (en) * 2003-04-03 2004-11-04 Toshiba Corp Method for manufacturing semiconductor device
JP4392213B2 (en) 2003-09-24 2009-12-24 株式会社岡本工作機械製作所 Surface inspection device for inspecting for cracks in semiconductor substrates
JP2005191060A (en) * 2003-12-24 2005-07-14 Seiko Epson Corp Exposure apparatus and exposure method
JP4878907B2 (en) 2006-05-08 2012-02-15 三菱電機株式会社 Image inspection apparatus and image inspection method using the image inspection apparatus
KR20080015363A (en) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 Method and apparatus for inspecting wafers and semiconductor devices
JP4830772B2 (en) * 2006-10-11 2011-12-07 ヤマハ株式会社 Inspection method of semiconductor chip
JP2008103493A (en) * 2006-10-18 2008-05-01 Lintec Corp Method and apparatus for picking up chip
JP2008249397A (en) * 2007-03-29 2008-10-16 Toyota Motor Corp Surface inspection device
JP4358889B1 (en) * 2008-06-27 2009-11-04 日本エレクトロセンサリデバイス株式会社 Wafer defect inspection equipment
CN102313740B (en) * 2010-07-05 2013-05-29 汉王科技股份有限公司 Solar panel crack detection method
JP2016076505A (en) * 2013-01-23 2016-05-12 株式会社新川 Die bonder and semiconductor die breakage detection method using die bonder
CN103499297B (en) * 2013-10-25 2016-01-13 爱科维申科技(天津)有限公司 A kind of high-precision measuring method based on CCD
CN103679167A (en) * 2013-12-18 2014-03-26 杨新锋 Method for processing CCD images
KR20150073512A (en) * 2013-12-23 2015-07-01 세메스 주식회사 Apparatus for inspecting dies
KR101550263B1 (en) * 2014-02-27 2015-09-15 뉴인텍 주식회사 Optical inspection apparatus
US9262821B2 (en) * 2014-05-12 2016-02-16 Kla-Tencor Corp. Inspection recipe setup from reference image variation
JP6324823B2 (en) 2014-06-26 2018-05-16 ファスフォードテクノロジ株式会社 Semiconductor or electronic component mounting apparatus and semiconductor or electronic component mounting method
CN104409376B (en) * 2014-10-20 2017-12-15 上海技美电子科技有限公司 Wafer detecting apparatus
JP6584234B2 (en) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 Die bonder, bonding method and semiconductor device manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312375A (en) * 1994-05-18 1995-11-28 Fujitsu Ltd Method and apparatus for manufacturing semiconductor device
JP2007220754A (en) * 2006-02-14 2007-08-30 Shibuya Kogyo Co Ltd Device for collecting defective electronic components
JP2008066452A (en) * 2006-09-06 2008-03-21 Renesas Technology Corp Manufacturing method of semiconductor device
JP2010091361A (en) * 2008-10-07 2010-04-22 Yamatake Corp Method and device for inspecting image

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230215770A1 (en) * 2022-01-06 2023-07-06 Fasford Technology Co., Ltd. Semiconductor manufacturing apparatus, inspection apparatus, and manufacturing method for semiconductor device
JP2023100561A (en) * 2022-01-06 2023-07-19 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment, inspection equipment, and semiconductor device manufacturing method
JP2023100562A (en) * 2022-01-06 2023-07-19 ファスフォードテクノロジ株式会社 Semiconductor manufacturing equipment, inspection equipment, and semiconductor device manufacturing method
JP2024000142A (en) * 2022-06-20 2024-01-05 株式会社Screenホールディングス Substrate processing equipment, control method for substrate processing equipment
JP7485728B2 (en) 2022-06-20 2024-05-16 株式会社Screenホールディングス SUBSTRATE PROCESSING APPARATUS AND METHOD FOR CONTROLLING SUBSTRATE PROCESSING APPARATUS

Also Published As

Publication number Publication date
KR20180127204A (en) 2018-11-28
JP2021193744A (en) 2021-12-23
KR102104936B1 (en) 2020-04-27
TW201911448A (en) 2019-03-16
TWI702673B (en) 2020-08-21
CN108962784B (en) 2022-05-31
JP6975551B2 (en) 2021-12-01
JP7225337B2 (en) 2023-02-20
CN108962784A (en) 2018-12-07

Similar Documents

Publication Publication Date Title
JP7225337B2 (en) Semiconductor manufacturing equipment and semiconductor device manufacturing method
JP6685126B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
KR102100889B1 (en) Die bonding device and method of manufacturing semiconductor device
TWI729397B (en) Semiconductor manufacturing device and manufacturing method of semiconductor device
CN109524320B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
CN111725086B (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
KR102516586B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
KR102829382B1 (en) Die bonding device and manufacturing method of semiconductor device
CN120709172A (en) Semiconductor manufacturing apparatus, inspection apparatus, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210913

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210913

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210930

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211108

R150 Certificate of patent or registration of utility model

Ref document number: 6975551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250