JP2018195628A - 配線基板の製造方法 - Google Patents

Abstract

【課題】信頼性の低下を抑制すること。【解決手段】一対の研磨ヘッド６１，６２は、互いの研磨面６１ａ，６２ａを対向して支持されている。一対の研磨ヘッド６１，６２の間に配線基板１０ａを配設する。配線基板１０ａは、上面に突起電極４１を有し、下面に保護層５２を有している。そして、一対の研磨ヘッド６１，６２を互いに逆方向に回転させ、配線基板１０ａに向かって相対的に移動させ、配線基板１０ａの上面の突起電極４１と下面の保護層５２とを同時に研磨する。【選択図】図４

Description

配線基板の製造方法に関する。

従来、配線基板に半導体チップを搭載した半導体装置が知られている。そして、半導体チップは、例えばフェースダウン状態にて配線基板に接続される。半導体チップの高集積化により、半導体チップのパッド間隔が狭くなってきている。このため、半導体チップに接続する突起電極を有する配線基板が各種提案されている（例えば、特許文献１，２参照）。

特開２００５−１０１０６８号公報 特開２００８−６０１２２号公報

ところで、配線基板において、突起電極の高さにばらつきがあると、配線基板と半導体チップとの間の接続ばらつきが生じ、接続信頼性が低下する。このため、接続信頼性の低下抑制が求められる。

本発明の一観点によれば、配線基板の製造方法は、互いの研磨面を対向して配置した一対の研磨ヘッドの間に、第１の面と前記第１の面と反対側の第２の面とを有し、前記第１の面に突起電極を有し、前記第２の面に保護層を有する配線基板を配設し、前記一対の研磨ヘッドを互いに逆方向に回転させて前記突起電極と前記保護層とを同時に研磨する工程を有する。

本発明の一観点によれば、信頼性の低下を抑制できる。

配線基板の製造方法を示す断面図。 （ａ）（ｂ）は配線基板の製造方法を示す概略断面図。 （ａ）（ｂ）は配線基板の製造方法を示す概略断面図。 （ａ）（ｂ）は配線基板の製造方法を示す概略断面図。 （ａ）（ｂ）は配線基板の製造方法を示す概略断面図。 （ａ）は配線基板の製造方法を示す概略断面図、（ｂ）は半導体装置を示す概略断面図。 （ａ）は比較例の配線基板の製造方法を示す概略断面図、（ｂ）は比較例の半導体装置を示す概略断面図。

以下、添付図面を参照して各実施形態を説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。

（本実施形態の製造方法）
図１は、突起電極を形成する前段階の配線基板１０の断面を示す。
図１に示すように、所定の厚さのコア基板１１を用意する。コア基板１１の材料は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板である。なお、補強材として、ガラスやアラミドの織布や不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。また、絶縁性樹脂として、エポキシ樹脂に限らず、ポリイミド樹脂やシアネート樹脂を用いることができる。

次に、コア基板１１に貫通孔１１Ｘを形成する。貫通孔１１Ｘの形成には、例えばレーザ加工機やドリル機を用いることができる。例えば、レーザ加工機により貫通孔１１Ｘを形成した場合、デスミア処理を行い、貫通孔１１Ｘ内に残留する樹脂スミア等を除去する。デスミア処理として、例えば過マンガン酸カリウム等を用いることができる。

次に、貫通孔１１Ｘ内に貫通電極１２を形成し、コア基板１１の上面と下面とに配線層１３，１４を形成する。例えば、無電解めっき法（無電解銅めっき法）によりコア基板１１の表面にシード層を形成する。そのシード層を給電電極に利用した電解めっき法（電解銅めっき法）により貫通孔１１Ｘ内に貫通電極１２を形成する。そして、例えばサブトラクティブ法により配線層１３，１４を形成する。なお、導電性ペーストを用いて貫通電極１２を形成してもよい。

次に、配線層１３，１４を覆う絶縁層２１，３１を形成する。例えば、絶縁層２１，３１の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２１，３１は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２１，３１を形成してもよい。

次に、絶縁層２１の上面の配線層２２と、絶縁層３１の下面の配線層３２とを形成する。絶縁層２１，３１にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層２２，３２を形成する。配線層２２は、絶縁層２１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１３に接続された配線パターンとを有する。配線層３２は、絶縁層３１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１４に接続された配線パターンとを有する。

次に、配線層２２，３２を覆う絶縁層２３，３３を形成する。例えば、絶縁層２３，３３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２３，３３は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２３，３３を形成してもよい。

次に、絶縁層２３の上面の配線層２４と、絶縁層３３の下面の配線層３４とを形成する。絶縁層２３，３３にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層２４，３４を形成する。配線層２４は、絶縁層２３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層２２に接続された配線パターンとを有する。配線層３４は、絶縁層３３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層３２に接続された配線パターンとを有する。

次に、絶縁層２３と配線層２４の一部を覆うソルダーレジスト層２５と、絶縁層３３と配線層３４の一部を覆うソルダーレジスト層３５とを形成する。ソルダーレジスト層２５は、配線層２４の上面の一部を露出する開口部２５Ｘを有している。ソルダーレジスト層３５は、配線層３４の下面の一部を露出する開口部３５Ｘを有している。

ソルダーレジスト層２５は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。同様に、ソルダーレジスト層３５は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。

次に、ソルダーレジスト層２５の表面と開口部２５Ｘにより露出する配線層２４の上面を覆うシード層（図示略）を形成する。シード層の材料としては、例えば銅や銅合金を用いることができる。シード層は、例えばスパッタ法や無電解めっき法により形成することができる。なお、シード層として複数層により形成することもできる。例えば、チタン（Ｔｉ）やクロム（Ｃｒ）等の金属層と、銅やニッケル（Ｎｉ）や銅ニッケル合金（Ｃｕ−Ｎｉ）等の金属層とにより構成することもできる。

図２（ａ）に示すように、レジスト層２６，３６を形成する。レジスト層２６は、次に形成する突起電極に対応する位置に開口部２６Ｘを有している。レジスト層２６は、例えば次工程のめっき工程に耐性を有する材料を用いることができる。例えば、レジスト層２６としては、例えば感光性のドライフィルムレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。ソルダーレジスト層２５と配線層２４とを、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部２６Ｘを有するレジスト層２６を形成する。

レジスト層３６は、ソルダーレジスト層３５の表面とソルダーレジスト層３５の開口部３５Ｘより露出する配線層３４の下面を覆うように形成される。レジスト層３６は、例えば次工程のめっき工程に耐性を有する材料を用いることができる。例えば、レジスト層３６としては、例えば感光性のドライフィルムレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。ソルダーレジスト層３５と配線層３４とを、熱圧着したドライフィルムによりラミネートしてレジスト層３６を形成する。

図２（ｂ）に示すように、レジスト層２６の開口部２６Ｘ内に、突起電極４１を形成する。突起電極４１の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。突起電極４１は、例えば、上述のシード層を給電電極に利用した電解めっき法により、レジスト層２６の開口部２６Ｘ内に露出するシード層上にめっき金属を析出成長させて形成することができる。

図３（ａ）に示すように、レジスト層２６，３６（図２（ｂ）参照）を除去する。レジスト層２６，３６は、例えばアッシング処理やアルカリ性の剥離液を用いて除去することができる。

以上の工程により、上面（第１の面）に突起電極４１を有する配線基板１０ａを形成することができる。
上記の工程により形成される配線基板１０ａにおいて厚さに不均一が生じる。この厚さの不均一性は、各配線層１３，１４，２２，２４，３２，３４における配線の粗密、コア基板１１や絶縁層２１，２３，３１，３３の厚さの不均一、等の要因により生じる。この厚さの不均一性は、配線基板１０ａの上面と下面とにそれぞれうねりを生じさせる。配線基板１０ａに生じるうねりは、配線基板１０ａに形成した突起電極４１の高さにばらつきを生じさせる。この突起電極４１の高さのばらつきを低減するため、突起電極４１を研磨する。

図３（ｂ）に示すように、配線基板１０ａの上面（第１の面）と下面（第２の面）とに保護層５１，５２を形成する。保護層５１は、ソルダーレジスト層２５の表面を覆い、突起電極４１の上端を露出するように形成される。保護層５２は、ソルダーレジスト層３５の表面と、ソルダーレジスト層３５の開口部３５Ｘにて露出する配線層３４の表面とを覆う、つまり配線基板１０ａの面の全体を覆うように形成される。

なお、図２（ａ）に示すレジスト層２６，３６を除去せずに継続的に使用して保護層５１，５２として用いることもできる。この場合、配線基板１０ａの上面の突起電極４１よりも前に配線基板１０ａの下面（第２の面）の側の保護層（レジスト層３６）が形成される。

図４（ａ）に示すように、一対の研磨ヘッド６１，６２を有する研磨装置を用いる。一対の研磨ヘッド６１，６２は、互いの研磨面６１ａ，６２ａを対向して支持されている。一対の研磨ヘッド６１，６２の間に、上述のように保護層５１，５２を形成した配線基板１０ａを配設する。そして、図示しない駆動源（例えばモータ）により一対の研磨ヘッド６１，６２を互いに逆方向に回転させ、配線基板１０ａに向かって相対的に移動させる。例えば、研磨ヘッド６２の研磨面６２ａに保護層５２を向けて配線基板１０ａを載置し、その配線基板１０ａに向かって研磨ヘッド６１を下降させる。これら研磨ヘッド６１，６２により、配線基板１０ａの上面側の突起電極４１と、配線基板１０ａの下面側の保護層５２とが同時に研磨される。

上述したように配線基板１０ａの厚さは不均一である。このため、一対の研磨ヘッド６１，６２により、配線基板１０ａの厚い部分、つまり最も高い突起電極４１の上端と、最も低い保護層５２から研磨される。そして、図４（ｂ）に示すように、配線基板１０ａの多くの突起電極４１が、研磨ヘッド６１によって研磨される。また、配線基板１０ａの厚い部分の保護層５２が研磨ヘッド６２によって研磨される。

このような研磨工程により、多数の突起電極４１の上端が研磨された配線基板１０ｂを得る。配線基板１０ｂにおいて、多くの突起電極４１の上面４１ａは、同一の平面上に位置している。なお、研磨前において、ソルダーレジスト層３５を覆う保護層５２の厚さは、配線基板１０ａにおける最大研磨量に応じて、保護層５２が残存するように設定されることが好ましい、
なお、このような研磨工程において、ソルダーレジスト層２５の上面に保護層５１が残存し、ソルダーレジスト層３５の下面に保護層５２が残存することが好ましく、このように研磨工程における処理時間が設定される。配線基板１０ｂにおいて、できるだけ多くの突起電極４１の上面が同一平面上にあることが好ましい。しかし、保護層５１により被覆されたソルダーレジスト層２５が研磨されることは好ましい形態ではない。このため、ソルダーレジスト層２５の上面に保護層５１が残存するように研磨工程の処理時間が設定される。ソルダーレジスト層２５が露出しないように突起電極４１を研磨したときの研磨量を最大研磨量とする。このとき、ソルダーレジスト層３５の下面に保護層５２が残存するように、その保護層５２の厚さが設定される。例えば、保護層５２の厚さを、保護層５１の厚さよりも厚くする。これにより、ソルダーレジスト層３５の下面に保護層５２を残存させることができる。

図５（ｂ）に示すように、保護層５１，５２（図５（ａ）参照）を除去する。保護層５１，５２は、例えばアッシング処理やアルカリ性の剥離液を用いて除去することができる。

図６（ａ）に示すように、個片化した配線基板１０ｃを得る。例えば、図５（ｂ）に示す配線基板１０ｂを一点鎖線にて示す位置にて例えばダイシングブレードを用いて切断し、図６（ａ）に示す個々の配線基板１０ｃを得る。

図６（ｂ）に示すように、図示しないボンディングツール（コレット）に吸着した半導体チップ１００をフェースダウンにて配線基板１０ｃに実装する。このとき、半導体チップ１００の接続端子には、はんだバンプ１０１が形成されている。半導体チップ１００と配線基板１０ｃとを加熱しながら半導体チップ１００を配線基板１０ｃに向かって押圧する。これにより、はんだバンプ１０１が溶融し、半導体チップ１００の端子が突起電極４１に接続される。このとき、配線基板１０ｃの複数の突起電極４１の上面４１ａは、面一状態、つまり１つの平面上に位置している。このため、配線基板１０ａの複数の突起電極４１に対して、半導体チップ１００の各端子を接続することができる。なお、配線基板１０ｃの複数の突起電極４１の上面４１ａの傾きに応じて、ボンディングツールにより半導体チップ１００を傾け、突起電極４１の上面４１ａに対して半導体チップ１００が平行とすることもできる。

（作用）
先ず、比較例の製造方法とその製造方法によって形成される配線基板について説明する。なお、上述の実施形態と同じ部材については同じ符号を付し、その説明の一部又は全てを省略する。

（比較例）
図７（ａ）は、比較例の製造工程を示す。この比較例の研磨装置は、支持台２０１と研磨ヘッド２０２とを有する。支持台２０１は、例えば、配線基板１０ａを保持する基板吸着ステージである。この支持台２０１により配線基板１０ａを吸着固定する。そして、研磨ヘッド２０２を回転させながら、配線基板１０ａに向かって下降させる。

上述したように、配線基板１０ａは、１つの配線基板１０ａにおいて厚さが不均一である。このため、配線基板１０ａの上面と下面とにそれぞれうねりが生じている。配線基板１０ａの下面を支持台２０１にて吸着保持すると、配線基板１０ａの上面のうねりが強調される、つまり吸着保持しないときのうねりよりも大きくなる。このようにうねりが強調された配線基板１０ａでは、研磨ヘッド２０２により研磨されない突起電極４１が多数生じる。配線基板１０ａの全ての突起電極４１を研磨しようとすると、保護層５１及びソルダーレジスト層２５を研磨してしまう。

図７（ｂ）に示すように、比較例の研磨方法により研磨した配線基板１０ａを個片化した配線基板１０ｄを得る。そして、個片化した配線基板１０ｄに半導体チップ１００を実装する。しかし、この配線基板１０ｄにおいて、複数の突起電極４１のうちの一部（図７（ｂ）において右端の突起電極４１）は研磨されていない。このため、実装した半導体チップ１００のはんだバンプ１０１は、研磨されていない突起電極４１に接続されない場合がある。つまり、この配線基板１０ｄは、接続信頼性が低い。

なお、図７（ａ）では、基板吸着ステージを支持台２０１に用いた。これに対し、吸着しない支持台を用いた場合、研磨ヘッド２０２とともに配線基板１０ａが回転しないように、研磨ヘッド２０２によって支持台に向かって配線基板１０ａを高い押圧力によって固定する必要がある。この場合、研磨ヘッド２０２による押圧力によって、配線基板１０ａの下面が支持台２０１により平坦に矯正される。このため、吸着しない支持台を用いても、上述と同様に、接続信頼性が低い。

上記の配線基板の製造方法による作用を説明する。
本実施形態では、図４（ａ）及び図４（ｂ）に示すように、一対の研磨ヘッド６１，６２を互いに逆方向に回転させ、配線基板１０ａの突起電極４１と、突起電極４１と反対側の面の保護層５２とを研磨する。このため、配線基板１０ａの下面を平坦に矯正することなく、突起電極４１を研磨ヘッド６１によって研磨することができる。従って、研磨される突起電極４１の数は、比較例よりも多くなる。上面及び下面のうねりが小さい配線基板１０ａでは、全ての突起電極４１を研磨することもできる。このように、本実施形態では、突起電極４１を有する配線基板１０ａにおいて、研磨できる突起電極４１の数が増加する。つまり、半導体チップ１００の接続に利用できる突起電極４１の数が増加する。これにより、半導体チップ１００を搭載する場合における接続信頼性を向上できる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）一対の研磨ヘッド６１，６２は、互いの研磨面６１ａ，６２ａを対向して支持されている。一対の研磨ヘッド６１，６２の間に、突起電極４１を有する配線基板１０ａを配設する。そして、一対の研磨ヘッド６１，６２を互いに逆方向に回転させ、配線基板１０ａに向かって相対的に移動させ、配線基板１０ａの突起電極４１を研磨する。このため、配線基板１０ａの下面を平坦に矯正することなく、突起電極４１を研磨ヘッド６１によって研磨することができる。従って、研磨される突起電極４１の数は、比較例よりも多くなる。つまり、半導体チップ１００の接続に利用できる突起電極４１の数が増加する。これにより、半導体チップ１００を搭載する場合における接続信頼性を向上できる。

（２）配線基板１０ａのソルダーレジスト層２５は、保護層５１により覆われている。この保護層５１により、ソルダーレジスト層２５を保護することができる。また、保護層５１により、突起電極４１が研磨時に傾くのを抑制することができる。

（３）配線基板１０ａのソルダーレジスト層３５は、保護層５２により覆われている。このため、ソルダーレジスト層３５を保護することができる。
尚、上記実施形態は、以下の態様で実施してもよい。

・上記実施形態に対し、配線基板１０ａの上面側の保護層５１を省略することもできる。また、配線基板１０ａの下面側の保護層５２を省略することもできる。
・上記実施形態では、配線基板１０ｂを個片化して個々の配線基板１０ｃを形成し、各配線基板１０ｃに半導体チップ１００を搭載したが、配線基板１０ｂに半導体チップ１００を搭載した後に個片化するようにしてもよい。

１０，１０ａ，１０ｂ 配線基板
２４ 配線層（第１の配線層）
２５ ソルダーレジスト層（第１の保護絶縁層）
２６ レジスト層（他の保護層）
３４ 配線層（第２の配線層）
３５ ソルダーレジスト層（第２の保護絶縁層）
３６ レジスト層（保護層）
４１ 突起電極
５１ 保護層（他の保護層）
５２ 保護層（保護層）
６１，６２ 研磨ヘッド

Claims (8)

1. 互いの研磨面を対向して配置した一対の研磨ヘッドの間に、第１の面と前記第１の面と反対側の第２の面とを有し、前記第１の面に突起電極を有し、前記第２の面に保護層を有する配線基板を配設し、前記一対の研磨ヘッドを互いに逆方向に回転させて前記突起電極と前記保護層とを同時に研磨する工程を有すること、
   を特徴とする配線基板の製造方法。
2. 前記保護層は、前記配線基板の前記第２の面の全体を覆うように形成されることを特徴とする請求項１に記載の配線基板の製造方法。
3. 前記保護層を形成する工程と、
   前記保護層の形成後に前記突起電極を形成する工程と、
   を有することを特徴とする請求項１又は２に記載の配線基板の製造方法。
4. 前記配線基板は、第１の配線層と、前記第１の配線層の上面の一部を露出する開口部を有する第１の保護絶縁層とを有し、前記突起電極は前記第１の保護絶縁層の前記開口部内に露出する前記第１の配線層に接続され、
   前記研磨する工程の前に、前記第１の保護絶縁層を覆う他の保護層を形成する工程を有し、
   前記研磨する工程の後に、前記他の保護層を除去する工程を有すること、
   を特徴とする請求項１〜３の何れか１項に記載の配線基板の製造方法。
5. 前記保護層は、前記他の保護層よりも厚く形成されていることを特徴とする請求項４に記載の配線基板の製造方法。
6. 前記突起電極を形成する工程の前に、前記他の保護層を形成する工程を有することを特徴とする請求項４又は５に記載の配線基板の製造方法。
7. 前記配線基板の前記第２の面には、第２の配線層と、前記第２の配線層の下面の一部を露出する開口部を有する第２の保護絶縁層とを有し、
   前記研磨する工程の後に、前記保護層を除去する工程を有する、
   を特徴とする請求項１〜６の何れか１項に記載の配線基板の製造方法。
8. 前記保護層は、前記第２の保護絶縁層及び前記第２の保護絶縁層から露出する前記第２の配線層の下面を被覆するように形成されることを特徴とする請求項７に記載の配線基板の製造方法。