[go: up one dir, main page]

JP2018195673A - バンプ及びその形成方法、並びに基板 - Google Patents

バンプ及びその形成方法、並びに基板 Download PDF

Info

Publication number
JP2018195673A
JP2018195673A JP2017097530A JP2017097530A JP2018195673A JP 2018195673 A JP2018195673 A JP 2018195673A JP 2017097530 A JP2017097530 A JP 2017097530A JP 2017097530 A JP2017097530 A JP 2017097530A JP 2018195673 A JP2018195673 A JP 2018195673A
Authority
JP
Japan
Prior art keywords
bump
metal
main component
bumps
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2017097530A
Other languages
English (en)
Inventor
崇 久保田
Takashi Kubota
崇 久保田
松村 貴由
Takayoshi Matsumura
貴由 松村
中村 直章
Naoaki Nakamura
直章 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017097530A priority Critical patent/JP2018195673A/ja
Priority to US15/975,813 priority patent/US10629556B2/en
Publication of JP2018195673A publication Critical patent/JP2018195673A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H10W72/20
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H10W72/012
    • H10W72/01225
    • H10W72/072
    • H10W72/07233
    • H10W72/07236
    • H10W72/221
    • H10W72/222
    • H10W72/224
    • H10W72/232
    • H10W72/234
    • H10W72/241
    • H10W72/252
    • H10W72/261
    • H10W72/29
    • H10W72/952
    • H10W90/724
    • H10W95/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 接合の導通信頼性を高めることが可能なバンプ及びその形成方法、並びに前記バンプを用いて得られる基板を提供すること。【解決手段】 第一のバンプと、前記第一のバンプ、及びチップのパッドに金属接合された複数の第二のバンプと有するバンプである。前記第二のバンプは、前記主成分金属以外に、銀、パラジウム、銅、及び白金の少なくともいずれかを含む態様が好ましい。前記第二のバンプに含まれる前記主成分金属の含有割合が、前記第一のバンプに含まれる前記主成分金属の含有割合より少ない態様がより好ましい。【選択図】図3B

Description

本発明は、バンプ及びその形成方法、並びに基板に関する。
電子機器又は電子部品には、チップと呼ばれる素子を基板に実装したものがよく用いられている。素子を基板に実装する方法の一つに、フリップチップ法(FC法)がある。フリップチップ法においては、シリコン製のチップと金属製のパッドとが、金属組成物からなるバンプと呼ばれる突起状の端子により接続される。バンプにより接続されると、バンプとチップ及びバンプと基板との接続界面に合金層が生成され、電気的な接合が起きる。フリップチップ法は、実装面積が小さい、素子と基板との間隔が狭く、電気的特性が良いなどの長所を有することから広く用いられている。
フリップチップ法により実装された電子部品が多くなるにつれて、チップ又は基板は様々な大きさのものが求められるようになっている。例えば、以下の理由などにより接合の導通信頼性が低下するという問題があった。
チップと基板とは、通常、その素材や厚みが異なることから熱膨張係数が異なる。このため、チップと基板とをバンプにより接合した基板を電子機器に実装した後においては、電子機器内の熱により温められることがある。電子機器が温められると、チップ及び基板が反り、チップと基板との間隔が大きくなる。チップと基板との間隔が大きくなると、チップと基板との接合が破断され、導通が取れなくなる問題がある。これは、チップ及び基板のサイズが大きい時に顕在化しやすい。
また、チップと基板とが小さい場合には、バンプのサイズを小さくするため、バンプとチップ又は基板との接触面積が小さくなり、導通が取りにくくなる問題がある。
これらの問題を解決するため、バンプの構造として、積層構造のバンプが提案されている(例えば、特許文献1、2参照)。しかし、提案では、チップの同一の箇所に対して合金層を形成するためのエネルギーを複数回かける必要があり、図1Bのようにチップの破壊が起きる問題がある。また、バンプを形成するためのエネルギーが小さいと、図1Aに示すようにバンプの未着が起きるという問題がある。これらのことから、提案では、基板の反り又はバンプの小型化による接合の導通信頼性の低下は避けられていない。
チップと基板との接合の導通信頼性の低下は、バンプに含まれる金属が、合金層内に拡散し、侵食することにより合金層内部に空隙(ボイド)が生成する現象によっても起きる。ボイドが発生すると、合金層の抵抗値が上昇し、接合の導通信頼性が低下する。
近年になり、電子機器又は電子部品が使用される場面は更に拡大し、電子部品に要求される性能もより高度なものとなっている。このことから、基板に用いられる材料が変化している。材料としては、従来用いられているシリコンより出力を上げることができる材料(例えば、SiC、GaNなど)が用いられるようになってきた。これらの材料にあわせ、バンプと接続するチップの材料も変化している。ボイドの発生は、例えば、金を含有するバンプを、アルミニウムを含むチップに形成するときに顕在化する。したがって、これまでのバンプでは接合の導通信頼性を保つことが難しくなっているのが実情である。
特開2001−257229号公報 特開2000−164619号公報
本発明は、接合の導通信頼性を高めることが可能なバンプ及びその形成方法、並びにバンプを用いて得られる基板を提供することを目的とする。
接合の導通信頼性とは、バンプが基板に物理的に接合していること、及びバンプの抵抗が低いこと(例えば、チップと基板間の導通が取れること)の両方を満たしていることを指す。
課題を解決するための手段として一つの態様では、バンプは、
第一のバンプと、前記第一のバンプ、及びチップのパッドに金属接合された複数の第二のバンプと、を有する。
また、一つの態様では、バンプ形成方法は、
第一のバンプと、前記第一のバンプ及びチップのパッドに金属接合された複数の第二のバンプと、を有するバンプの形成方法であって、
前記チップのパッドと金属接合されるように複数の前記第二のバンプを形成する第二のバンプ形成工程と、
複数の前記第二のバンプと金属接合されるように前記第一のバンプを形成する第一のバンプ形成工程と、を含む。
また、一つの態様では、基板は、
チップと、
前記チップのパッドと、
前記パッドに接する又は接しない第一のバンプと、
前記パッド及び前記第一のバンプに金属接合された複数の第二のバンプと、
前記第一のバンプに接着された基板本体と、を有する。
開示のバンプによると、接合の導通信頼性を高めることが可能なバンプを提供できる。
開示のバンプ形成方法によると、接合の導通信頼性を高めることが可能なバンプ形成方法を提供できる。
開示の基板によると、接合の導通信頼性を高めることが可能な基板を提供できる。
図1Aは、バンプの未着の一例の写真である。 図1Bは、バンプと基板とが剥れた一例の写真である。 図2Aは、開示のバンプを形成する一例の概略図である。 図2Bは、開示のバンプを形成する一例の概略図である。 図2Cは、開示のバンプを形成する一例の概略図である。 図2Dは、開示のバンプを形成する一例の概略図である。 図3Aは、開示のバンプの一例である実施例1のバンプを上から見た概略図である。 図3Bは、開示のバンプの一例である実施例1のバンプ側面から見た概略図である。 図4Aは、開示のバンプの一例である実施例2のバンプを上から見た概略図である。 図4Bは、開示のバンプの一例である実施例2のバンプ側面から見た概略図である。 図5Aは、開示のバンプの一例である実施例3のバンプを上から見た概略図である。 図5Bは、開示のバンプの一例である実施例3のバンプ側面から見た概略図である。 図6は、開示のバンプの適用例の一例を側面から見た概略図である。 図7は、開示のバンプの適用例の一例を側面から見た概略図である。
(バンプ)
開示のバンプは、第一のバンプと複数の第二のバンプとが、金属接合されたバンプである(以下、複合バンプとも称する)。第二のバンプは、チップのパッドに金属接合されている。なお、金属接合しているとは、物理的に接合している、かつ電気的に接合していることを指す。
<第一のバンプ>
第一のバンプは、主成分金属を含み、更に必要に応じてその他の成分を含有する。
主成分金属としては、通常のバンプに用いられる材料であれば、特に制限はなく、目的に応じて適宜選択することができるが、導電性、耐腐食性等の点から、金が好ましい。
第一のバンプに含まれる主成分金属の含有割合としては、特に制限はなく、目的に応じて適宜選択することができるが、後述する第二のバンプの主成分金属の含有割合より多いことが好ましい。
なお、本明細書において、「主成分」とは、第一のバンプ又は後述する第二のバンプに含まれる成分のうち、最も含有割合が多い成分とする。本明細書において、「主成分金属」とは、第一のバンプ又は後述する第二のバンプに含まれる金属のうち、最も含有割合が多い金属と定義する。なお、主成分金属の含有割合のことを、純度とも称する。
その他の成分としては、例えば、銀などが挙げられる。
第一のバンプの形状としては、通常のバンプの形状であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、一般的にバンプは、図2Dに示すような円錐のような形状をしている。
第一のバンプの大きさとしては、通常のバンプの大きさであれば、特に制限はなく、目的に応じて適宜選択することができる。なお、大きさとは、投影面積相当径とする。一般的なバンプの投影面積相当径は、30μm〜85μm程度である。
第一のバンプの投影面積円相当径としては、後述する第二のバンプの投影面積円相当径以上であることが好ましい。
投影面積円相当径(projected area diameter)は、測定する粒子の投影面積と同じ面積を持つ円の直径として定義される。この定義は、Heywood(ヘイウッド)が初めて提案したため、Heywood Diameter(ヘイウッド径)とも呼ばれる。
投影面積円相当径の測定方法としては、一般的な粉体等の測定で行われている装置及びプログラムを用いることができ、例えば、第一のバンプを光学顕微鏡で撮影して得られる写真画像を画像処理して求めることができる。対象となる粒径により最適倍率が異なるため、顕微鏡はどのようなものでも構わない。
<第二のバンプ>
第二のバンプは、複数であり、チップのパッドに金属接合される。
第二のバンプは、第一のバンプと金属接合される。複数の第二のバンプは、すべて第一のバンプと金属接合していることが好ましいが、少なくとも2個の第二のバンプが第一のバンプと金属接合されていてもよい。
第二のバンプの個数としては、2個〜4個が好ましい。
第二のバンプは、主成分金属を含み、更に必要に応じてその他の成分を含有する。
第二のバンプに含まれる主成分金属は、上述の第一のバンプと同様である。
第一のバンプ及び第二のバンプに含まれる主成分金属は、同じであっても違っていてもよいが、同じであることが好ましい。第一のバンプ及び第二のバンプの主成分金属が同じであることで、第一のバンプと第二のバンプとを金属接合する際に、第一のバンプをチップのパッドに電気的に接続する際のエネルギーより小さいエネルギーで金属接合できる。
第二のバンプに含まれる主成分金属の含有割合(質量%)は、特に制限はなく、目的に応じて適宜選択することができるが、99.00質量%〜99.98質量%が好ましい。また、第二のバンプに含まれる主成分金属の含有割合は、第一のバンプに含まれる主成分金属の含有割合より少ないことが好ましい。なお、第一のバンプ及び第二のバンプに含まれる主成分金属の含有割合の単位は、第一のバンプ及び第二のバンプと同じ単位系にて比較する(例えば、第一のバンプの含有量が質量%単位で算出するならば、第二のバンプも質量%単位で算出し、比較する)。
第二のバンプに含まれるその他の成分としては、特に制限はなく、目的に応じて適宜選択することができるが、主成分金属拡散防止の点から、銀、パラジウム、銅、白金が好ましい。
第一のバンプ及び第二のバンプに含まれる主成分金属の含有割合の関係、及び第二のバンプに主成分金属以外の成分を含有することの少なくともいずれかについて調節することで、第一のバンプに含まれる主成分金属の拡散を防止できる。
主成分金属の拡散とは、以下のようなことを指す。一般的に、バンプはパッド(「電極パッド」とも称する)に含まれる成分とバンプの主成分金属とが合金層を作ることで電極パッドとバンプとを金属接合する。金属接合した直後は、合金層の体積はバンプの体積に対してごくわずかであるが、バンプ形成条件によっては、電極パッドに含まれる成分と主成分金属との反応が進み、増加する。このバンプ形成後の主成分金属の反応が更に進むことを主成分金属の拡散と言う。
合金層の体積が増加すると、合金層に空隙(ボイド)が生成することが知られている。ボイドが生成すると、基板とバンプとの抵抗値が上昇する、及び基板とバンプとの物理的な接着が弱くなることがある。このため、主成分金属の拡散を防止することは、バンプ形成において重要である。
第二のバンプの投影面積円相当径としては、複数ある第二のバンプの投影面積円相当径のうち、最大のものを第二のバンプの投影面積相当径とする。
<チップ>
チップは、パッド(以下、「電極パッド」とも称する)を有する。
チップの材質、大きさ、形状などとしては、通常のチップとして用いられているものであれば、特に制限はなく、目的に応じて適宜選択することができる。
パッドの材質としては、導電性組成物であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム、金などが挙げられる。
パッドの形状としては、特に制限はなく、目的に応じて適宜選択することができるが、平面状が好ましい。
パッドの大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、40μm四方〜120μm四方が好ましい。
パッドの平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、1μm〜3μmが好ましい。
パッドの位置としては、特に制限はなく、目的に応じて適宜選択することができる。
(バンプ形成方法)
開示のバンプ形成方法は、上述の複合バンプを形成する方法であり、第一のバンプ形成工程と第二のバンプ形成工程を含み、必要に応じてその他の工程を含む。第一のバンプ形成工程は、第二のバンプ形成工程の後に行う。
<第二のバンプ形成工程>
第二のバンプ形成工程は、チップのパッドと金属接合されるように複数の第二のバンプを形成する工程である。第二のバンプの形成工程の手段としては、通常のバンプ形成手段であれば、特に制限はなく、目的に応じて適宜選択でき、例えば、前述のとおり、金属ワイヤを用いたボールボンディングにより形成することができる。
金属ワイヤを用いたボールボンディングでは、金属ワイヤと電極パッドとを接合(金属接合)させる際に、電極パッドに熱、超音波、及び荷重をかける。この際には、下記の5つの条件を適宜調節し電極パッドにかかるエネルギーを調節する。
1.バンプを形成する部分(「電極パッド」)の温度
2.超音波の出力(振動数)
3.超音波をかける時間
4.荷重の大きさ
5.荷重をかける時間
上記の条件(エネルギー)は、大きいと電極パッドを破壊することがあり、小さいとバンプが電極パッドに付着しないことがある。また、エネルギーは、バンプの大きさ(投影面積円相当径)にある程度比例する。つまり、大きいバンプを形成する際には大きなエネルギーを必要とし、小さいバンプを形成する際には、小さなエネルギーで形成することができる。
第二のバンプの大きさ(投影面積円相当径)が、第一のバンプの大きさより小さいと、第二のバンプの形成時に電極パッドを破壊することを防止できる。
<第一のバンプ形成工程>
第一のバンプ形成工程は、複数の第二のバンプと金属接合されるように第一のバンプを形成する工程である。第一のバンプは、少なくとも2つの第二のバンプと金属接合されるように形成することが好ましい。第一のバンプは、複数の第二のバンプのそれぞれと金属接合されるように形成することがより好ましい。
第一のバンプ形成工程の手段としては、通常のバンプ形成手段であれば、特に制限はなく、目的に応じて適宜選択できる。具体的には、例えば、以下のように形成することができる。
複数の第二のバンプの中心になるように、第一のバンプを第二のバンプの形成と同様に金属ワイヤを用いたボールボンディングにより形成する。
第一のバンプは、チップのパッドに接していてもよく、接していなくてもよい。
第一のバンプが、チップのパッドに接している態様であるときは、第一のバンプの形成工程における超音波の振動方向としては、隣接する2つの第二のバンプを結んだ線分に対して直交方向が好ましい。
第一のバンプを形成するエネルギーは、第一のバンプと第二のバンプとの主成分金属が同じである場合では、第一のバンプを直接パッドに形成するエネルギーより小さい。これは、第二のバンプの形成は、バンプの材料となる金属ワイヤとチップとの合金層を作ること(金属接合されること)である。これに対して、第一のバンプの形成は、第一のバンプに含有される主成分金属と第二のバンプに含有される主成分金属との金属接合である。同種の金属による金属接合と、異種の金属による金属接合では、同種の金属による金属接合の方がより少ないエネルギーで行える。このため、第一のバンプを直接電極パッドに形成するよりも、第一のバンプより小さい第二のバンプの上に第一のバンプを形成する方が、電極パッドを破壊することなく、導通の信頼性が高い大きなサイズのバンプを形成できる。
また、第二のバンプを複数個形成しているため、第一のバンプ形成時のエネルギーを複数の第二のバンプに分散させることができる。このため、電極パッドの破壊を防ぐことができる。
<その他の工程>
その他の工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、形成した複合バンプを洗浄する工程などが挙げられる。
(基板)
開示の基板は、上述の複合バンプがチップのパッド及び基板本体に電気的に接続されている。第一のバンプは基板本体と接着しており、第二のバンプはチップのパッドと金属接合している。
複合バンプは、上述の特徴を有する。
第一のバンプは、電気的に接合されていれば、基板本体に金属接合してもよく、物理的に接着しているだけでもよい。
<基板本体>
基板本体としては、複合バンプと電気的に接続することができれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、導電性組成物、プリント基板などが挙げられる。また、基板本体としては、基板本体にパッド(電極パッド)を形成した基板本体であってもよい。この場合には、第一のバンプは基板本体のパッドと接着することが好ましい。
(基板の製造方法)
基板の製造方法としては、第一のバンプ形成工程と、第二のバンプ形成工程と、接着工程とを含む。第一のバンプ形成工程及び第二のバンプ形成工程は、上述したとおりである。
<接着工程>
接着工程としては、第一のバンプを基板本体に接着する工程である。
基板本体に接着する方法としては、通常の基板の実装に用いられる方法であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、超音波により圧着させる超音波接合、接着剤により接着する接着剤固定、はんだにより接着するはんだ接合などが挙げられる。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
(実施例1)
平均厚み1μm、100μm四方のアルミニウム基板(以下、電極パッドと称する)に、第二のバンプを2つ、第一のバンプを1つ有するバンプを以下のようにして形成した。
第二のバンプ13bの形成を、金属ワイヤを用いたボールボンディングにより行った。即ち、図2Aに示すように、ボンディングキャピラリ18Aより導出された、主成分金属として金を含むワイヤ19(ワイヤ径20μm、金の純度が99質量%、銀も含有する)の先端を、高電圧(スパーク)でボール形状に溶融し、ボール部19Aを形成した。そして、図2Bに示すように、半導体チップ(不図示)上の電極パッド12にボール部19Aを当接させ、図2Cに示すように、ボンディングキャピラリ18Aにより、ボール部19Aに荷重と超音波を図中矢印方向に印加し、ワイヤと電極パッド12とを接合(金属接合)した。接合後、図2Dに示すように、ボンディングキャピラリ18Aを垂直方向に引き上げ、ワイヤ19を引きちぎることにより、1つ目の第二のバンプ13bを形成した。
1つ目の第二のバンプを形成した後、上記と同様な方法により、図3Aに示すように、電極パッドにおいて1つ目の第二のバンプの位置に対して、対角線上になるようにして、2つ目の第二のバンプを形成した。
2つの第二のバンプを形成した後、金属ワイヤを用いたボールボンディングにより図3Aに示す位置に、電極パッドには触れないように、第一のバンプを形成した。なお、第一のバンプの主成分金属の含有割合は、第二のバンプの主成分金属の含有割合より多い。実施例1のバンプの側面の概略図を図3Bに示した。なお、図3B中の黒い太線のうち、濃い黒の線はアルミニウムと金との合金層が形成された金属接合を示し、薄い黒の線は金同士の金属接合を示す。
第一のバンプ及び第二のバンプの投影面積円相当径(バンプ径)、及び各バンプを形成する際に印加した荷重及び超音波、並びに温度の条件を表1に示した。
実施例1のバンプは、第二のバンプが第一のバンプより小さく、第二のバンプが複数個であり第一のバンプ形成時のエネルギーを分散させることができたため、電極パッドの破壊が起こらなかった。また、第二のバンプは、第一のバンプより主成分金属(金)の含有割合が少なく、銀を含むため、第一のバンプからの主成分金属の拡散を防ぐことができた。したがって、接合の導通信頼性が高いバンプ形成ができた。
(実施例2)
平均厚み1μm、100μm四方のアルミニウム基板(以下、電極パッドと称する)に、図4Aに示すように、第二のバンプを4つ、第一のバンプを1つ有するバンプを、実施例1と同様の金属ワイヤを用いたボールボンディングにより形成した。なお、第一のバンプは、電極パッドに接していない。
実施例2のバンプの側面の概略図を図4Bに示した。なお、図4B中の黒い太線のうち、濃い黒の線はアルミニウムと金との合金層が形成された金属接合を示し、薄い黒の線は金同士の金属接合を示す。
第一のバンプ及び第二のバンプの投影面積円相当径(バンプ径)、及び各バンプを形成する際に印加した荷重及び超音波、並びに温度の条件を表2に示した。
実施例2のバンプは、第二のバンプが第一のバンプより小さく、第二のバンプが複数個であり第一のバンプ形成時のエネルギーを分散させることができたため、電極パッドの破壊が起こらなかった。また、第二のバンプは、第一のバンプより主成分金属(金)の含有割合が少なく、銀を含むため、第一のバンプからの主成分金属の拡散を防ぐことができた。したがって、接合の導通信頼性が高いバンプ形成ができた。
(実施例3)
平均厚み1μm、100μm四方のアルミニウム基板(以下、電極パッドと称する)に、図5Aに示すように、第二のバンプを2つ、第一のバンプを1つ有するバンプを実施例1と同様の金属ワイヤを用いたボールボンディングにより形成した。なお、第一のバンプは、電極パッドには接している。
実施例2のバンプの側面の概略図を図5Bに示した。なお、図5B中の黒い太線のうち、濃い黒の線はアルミニウムと金との合金層が形成された金属接合を示し、薄い黒の線は金同士の金属接合を示す。
第一のバンプ及び第二のバンプの投影面積円相当径(バンプ径)、及び各バンプを形成する際に印加した荷重及び超音波、並びに温度の条件を表3に示した。
実施例3のバンプは、第一のバンプが接合しているのは第二のバンプのみであり、電極パッドには接しているのみである(電極パッドとの合金層は形成していない)ため、第一のバンプ形成時のエネルギーは、第二のバンプに分散させることができており、電極パッドの破壊が起こらなかった。また、第二のバンプは、第一のバンプより主成分金属(金)の含有割合が少なく、銀を含むため、第一のバンプからの主成分金属の拡散を防ぐことができた。したがって、接合の導通信頼性が高いバンプ形成ができた。
本発明の複合バンプを有するチップを、基板本体に実装する場合の適用例を図6、7により説明する。
図6は、超音波接合を用いた場合の図である。図6は、第一のバンプ13a、複数の第二のバンプ13bからなる複合バンプを電極パッド(不図示)上に有するチップ14を基板本体15に実装した図を示している。ここでは、第一のバンプは、超音波接合により基板本体と接着している。第二のバンプは、チップの電極パッドと金属接合している。この態様では、基板本体とチップが圧着された場合であっても、チップ(電極パッド)にかかる圧力(ストレス)を複数の第二のバンプで受けることができる。このため、ストレスが分散し、電極パッドの破壊を防止でき、接合信頼性が向上する。
図7は、はんだ接合を用いた場合の図である。図7は、第一のバンプ13a、複数の第二のバンプ13bからなる複合バンプを電極パッド(不図示)上に有するチップ14を基板本体15に実装した図を示している。また、チップと基板との間にある薄いグレーで塗られた図形17は、はんだを表す。ここでは、第一のバンプは、はんだと基板本体とに接している。第二のバンプは、チップの電極パッドと金属接合している。
一般的に、電極パッド上にバンプを有するチップを、半導体などに実装する際にはんだ接合がよく行われている。しかし、特にアルミニウムを含む電極パッドにはんだが接着すると接合が破断することがあることが知られている。また、開示のバンプに含まれる主成分金属が金である場合、はんだとバンプとが接すると、主成分金属とはんだが反応し、バンプ内にはんだが侵食し、バンプがはんだに吸い込まれる(「飲み込まれる」とも言われる)現象が起こる。その結果、バンプを飲み込んだはんだと電極パッドとが接着する。
開示のバンプでは、第二のバンプ13bは第一のバンプ13aより主成分金属の含有割合を少なくしていることから、上述のはんだの飲み込みが起こりにくい。即ち、第一のバンプがはんだに飲み込まれる現象が起きたとしても、第二のバンプがのみこまれないため接続は保たれる。したがって、はんだ接合に対する信頼性を向上させることができる。
更に以下の付記を開示する。
(付記1)
第一のバンプと、
前記第一のバンプ、及びチップのパッドに金属接合された複数の第二のバンプと、を有することを特徴とするバンプ。
(付記2)
前記第二のバンプが、主成分金属を含み、
前記第二のバンプが、前記主成分金属以外に、銀、パラジウム、銅、及び白金の少なくともいずれかを含む付記1に記載のバンプ。
(付記3)
前記第一のバンプが、前記第二のバンプに含まれる前記主成分金属と同じ金属を主成分金属として含み、
前記第二のバンプに含まれる前記主成分金属の前記第二のバンプにおける含有割合が、前記第一のバンプに含まれる前記主成分金属の前記第一のバンプにおける含有割合より少ない付記2に記載のバンプ。
(付記4)
前記第二のバンプにおける主成分金属が、金である付記2から3のいずれかに記載のバンプ。
(付記5)
前記第一のバンプの投影面積円相当径が、複数の前記第二のバンプの各投影面積円相当径のうち最大の投影面積円相当径以上である付記1から4のいずれかに記載のバンプ。
(付記6)
第一のバンプと、前記第一のバンプ及びチップのパッドに金属接合された複数の第二のバンプと、を有するバンプの形成方法であって、
前記チップのパッドと金属接合されるように複数の前記第二のバンプを形成する第二のバンプ形成工程と、
複数の前記第二のバンプと金属接合されるように前記第一のバンプを形成する第一のバンプ形成工程と、を含むことを特徴とするバンプ形成方法。
(付記7)
前記第二のバンプが、主成分金属を含み、
前記第二のバンプが、前記主成分金属以外に、銀、パラジウム、銅、及び白金の少なくともいずれかを含む付記6に記載のバンプ形成方法。
(付記8)
前記第一のバンプが、前記第二のバンプに含まれる前記主成分金属と同じ金属を主成分金属として含み、
前記第二のバンプに含まれる前記主成分金属の前記第二のバンプにおける含有割合が、前記第一のバンプに含まれる前記主成分金属の前記第一のバンプにおける含有割合より少ない付記7に記載のバンプ形成方法。
(付記9)
前記第一のバンプの投影面積円相当径が、複数の前記第二のバンプの各投影面積円相当径のうち最大の投影面積円相当径以上である付記6から8のいずれかに記載のバンプ形成方法。
(付記10)
チップと、
前記チップのパッドと、
前記パッドに接する又は接しない第一のバンプと、
前記パッド及び前記第一のバンプに金属接合された複数の第二のバンプと、
前記第一のバンプに接着された基板本体と、を有することを特徴とする基板。
(付記11)
チップと、
前記チップのパッドと、
前記パッドに接する又は接しない第一のバンプと、
前記パッド及び前記第一のバンプに金属接合された複数の第二のバンプと、
前記第一のバンプに接着された基板本体と、を有する基板の製造方法であって、
前記チップのパッドに金属接合されるように複数の前記第二のバンプを形成する第二のバンプの形成工程と、
複数の前記第二のバンプと金属接合されるように前記第一のバンプを形成する第一のバンプ形成工程と、
前記第一のバンプを前記基板本体に接着する接着工程と、含むことを特徴とする基板の製造方法。
(付記12)
前記第一のバンプ形成工程において、前記第一のバンプが前記パッドに接触せずに複数の前記第二のバンプに金属接合される工程を含む付記11に記載の基板の製造方法。
(付記13)
前記第一のバンプ形成工程において、前記第一のバンプが前記パッドに接触し、かつ複数の前記第二のバンプに金属接合される工程を含む付記11に記載の基板の製造方法。
(付記14)
前記第一のバンプ形成工程が、隣接する2つの前記第二のバンプを結んだ線分に対して直交方向に振動する超音波を印加する工程を含む付記13に記載の基板の製造方法。
12 電極パッド
13 バンプ
13a 第一のバンプ
13b 第二のバンプ
14 チップ
15 基板本体
17 はんだ
18A ボンディングキャピラリ
19 ワイヤ
19A (ワイヤの)ボール部

Claims (6)

  1. 第一のバンプと、
    前記第一のバンプ、及びチップのパッドに金属接合された複数の第二のバンプと、を有することを特徴とするバンプ。
  2. 前記第二のバンプが、主成分金属を含み、
    前記第二のバンプが、前記主成分金属以外に、銀、パラジウム、銅、及び白金の少なくともいずれかを含む請求項1に記載のバンプ。
  3. 前記第一のバンプが、前記第二のバンプに含まれる前記主成分金属と同じ金属を主成分金属として含み、
    前記第二のバンプに含まれる前記主成分金属の前記第二のバンプにおける含有割合が、前記第一のバンプに含まれる前記主成分金属の前記第一のバンプにおける含有割合より少ない請求項2に記載のバンプ。
  4. 前記第一のバンプの投影面積円相当径が、複数の前記第二のバンプの各投影面積円相当径のうち最大の投影面積円相当径以上である請求項1から3のいずれかに記載のバンプ。
  5. 第一のバンプと、前記第一のバンプ及びチップのパッドに金属接合された複数の第二のバンプと、を有するバンプの形成方法であって、
    前記チップのパッドと金属接合されるように複数の前記第二のバンプを形成する第二のバンプ形成工程と、
    複数の前記第二のバンプと金属接合されるように前記第一のバンプを形成する第一のバンプ形成工程と、を含むことを特徴とするバンプ形成方法。
  6. チップと、
    前記チップのパッドと、
    前記パッドに接する又は接しない第一のバンプと、
    前記パッド及び前記第一のバンプに金属接合された複数の第二のバンプと、
    前記第一のバンプに接着された基板本体と、を有することを特徴とする基板。
JP2017097530A 2017-05-16 2017-05-16 バンプ及びその形成方法、並びに基板 Ceased JP2018195673A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017097530A JP2018195673A (ja) 2017-05-16 2017-05-16 バンプ及びその形成方法、並びに基板
US15/975,813 US10629556B2 (en) 2017-05-16 2018-05-10 Composite bump, method for forming composite bump, and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017097530A JP2018195673A (ja) 2017-05-16 2017-05-16 バンプ及びその形成方法、並びに基板

Publications (1)

Publication Number Publication Date
JP2018195673A true JP2018195673A (ja) 2018-12-06

Family

ID=64272555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017097530A Ceased JP2018195673A (ja) 2017-05-16 2017-05-16 バンプ及びその形成方法、並びに基板

Country Status (2)

Country Link
US (1) US10629556B2 (ja)
JP (1) JP2018195673A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171395B (zh) * 2022-02-11 2022-05-24 深圳中科四合科技有限公司 一种半导体的封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310565A (ja) * 1993-04-20 1994-11-04 Fujitsu Ltd フリップチップボンディング方法
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH118270A (ja) * 1997-06-16 1999-01-12 Tokai Rika Co Ltd 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
JP2001007158A (ja) * 1999-06-25 2001-01-12 Fujitsu Ltd 半田バンプの接合方法及び半田バンプ接合体
JP2001068509A (ja) * 1999-08-25 2001-03-16 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体デバイス
JP2005019895A (ja) * 2003-06-27 2005-01-20 Denso Corp フリップチップ実装構造
JP2006295548A (ja) * 2005-04-11 2006-10-26 Hitachi Media Electoronics Co Ltd 表面弾性波デバイス
JP2006318974A (ja) * 2005-05-10 2006-11-24 Toshiba Components Co Ltd バンプ構造を用いた半導体素子及びその製造方法
US20070202683A1 (en) * 2005-09-14 2007-08-30 Touchdown Technologies, Inc. Stacked contact bump

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164619A (ja) 1998-11-26 2000-06-16 Sony Corp 半導体装置及びその製造方法
US6483190B1 (en) * 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
JP4126840B2 (ja) 2000-03-10 2008-07-30 株式会社デンソー バンプを有する電子部品及びその実装方法
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
US9159686B2 (en) * 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310565A (ja) * 1993-04-20 1994-11-04 Fujitsu Ltd フリップチップボンディング方法
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH118270A (ja) * 1997-06-16 1999-01-12 Tokai Rika Co Ltd 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
JP2001007158A (ja) * 1999-06-25 2001-01-12 Fujitsu Ltd 半田バンプの接合方法及び半田バンプ接合体
JP2001068509A (ja) * 1999-08-25 2001-03-16 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体デバイス
JP2005019895A (ja) * 2003-06-27 2005-01-20 Denso Corp フリップチップ実装構造
JP2006295548A (ja) * 2005-04-11 2006-10-26 Hitachi Media Electoronics Co Ltd 表面弾性波デバイス
JP2006318974A (ja) * 2005-05-10 2006-11-24 Toshiba Components Co Ltd バンプ構造を用いた半導体素子及びその製造方法
US20070202683A1 (en) * 2005-09-14 2007-08-30 Touchdown Technologies, Inc. Stacked contact bump

Also Published As

Publication number Publication date
US10629556B2 (en) 2020-04-21
US20180337156A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
US7847399B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
TW200303588A (en) Semiconductor device and its manufacturing method
CN101295692B (zh) 半导体装置
TW201444037A (zh) 玻璃覆晶接合結構
CN100342513C (zh) 无凸点半导体器件
CN101719485A (zh) 芯片结构、衬底结构、芯片封装结构及其工艺
CN100594603C (zh) 半导体器件及其制造方法
TW201133662A (en) Copper-Manganese compound structure for electronic packaging application
TWI246175B (en) Bonding structure of device packaging
JP2007242900A (ja) 電子デバイス及びその製造方法
JP2018195673A (ja) バンプ及びその形成方法、並びに基板
JP2002368039A (ja) フリップチップ実装構造及びその製造方法
TW201044527A (en) Chip architecture having film-faced metal bumps and semiconductor flip-chip device applied from the same
CN100521171C (zh) 一种元件的封装接合结构
JP2009070865A (ja) 半導体装置
TW200939431A (en) Ball grid array assembly and solder pad
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JP2008219052A (ja) 半導体装置の製造方法
CN104051388A (zh) 用于增强粘附性的无电镀工艺中的表面处理
JP2003258161A (ja) 電子部品実装用配線基板
CN107768262A (zh) 引线接合方法及引线接合结构
CN207800580U (zh) 一种半导体芯片
US20100148364A1 (en) Semiconductor device and method for producing semiconductor device
JP2001308139A (ja) 半導体素子の電極構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20211221