[go: up one dir, main page]

JP2018195365A - メモリ装置およびメモリ装置の制御方法 - Google Patents

メモリ装置およびメモリ装置の制御方法 Download PDF

Info

Publication number
JP2018195365A
JP2018195365A JP2017099626A JP2017099626A JP2018195365A JP 2018195365 A JP2018195365 A JP 2018195365A JP 2017099626 A JP2017099626 A JP 2017099626A JP 2017099626 A JP2017099626 A JP 2017099626A JP 2018195365 A JP2018195365 A JP 2018195365A
Authority
JP
Japan
Prior art keywords
voltage
memory cell
current
value
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017099626A
Other languages
English (en)
Inventor
森　陽太郎
Yotaro Mori
陽太郎 森
北川　真
Makoto Kitagawa
真 北川
潤 奥野
Jun Okuno
潤 奥野
晴彦 寺田
Haruhiko Terada
晴彦 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017099626A priority Critical patent/JP2018195365A/ja
Priority to TW107115653A priority patent/TWI773757B/zh
Priority to US16/612,458 priority patent/US11024376B2/en
Priority to CN201880031274.3A priority patent/CN110612574A/zh
Priority to PCT/JP2018/018251 priority patent/WO2018212082A1/ja
Priority to KR1020197032319A priority patent/KR102471567B1/ko
Publication of JP2018195365A publication Critical patent/JP2018195365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)

Abstract

【課題】リセットされたメモリセルの保持特性や書き換え寿命の低下を抑制することの可能なメモリ装置およびメモリ装置の制御方法を提供する。【解決手段】本開示の一実施の形態のメモリ装置は、第１の配線と第２の配線との交差部に配置されメモリセルを備えている。このメモリセルは、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子と、選択素子とを含んでいる。このメモリ素子は、さらに、抵抗変化型素子を第１の状態から第２の状態へと変化させることでメモリセルにデータの書き込みを行い、抵抗変化型素子を第２の状態から第１の状態へと変化させることでメモリセルに記憶されたデータの消去を行う駆動回路を備えている。駆動回路は、データの消去を行う際に、メモリセルに印加する電圧を段階的に変えるとともに、メモリセルに流れる電流の大きさを制限する電流制限値を段階的に変える。【選択図】図１２

Description

本開示は、メモリ装置およびメモリ装置の制御方法に関する。
不揮発性メモリとして、ＲｅＲＡＭ（Resistive Random Access Memory：抵抗変化型メモリ）、ＣＢＲＡＭ（Conduction Bridge Random Access Memory：導電性ブリッジメモリ）、ＰＣＲＡＭ（Phase-Change Random Access Memory：相変化メモリ）、ＭＲＡＭ（Magnetoresistive Random Access Memory：磁気抵抗メモリ）、ＳＴＴＲＡＭ（Spin Transfer Torque Random Access Memory：スピン注入メモリ）などが知られている。ＲｅＲＡＭは、抵抗状態の変化によってデータを記憶する抵抗変化型素子を不揮発性記憶素子として用いている（例えば特許文献１，２参照）。
また、上記不揮発性メモリを用いたメモリセルの構成として、１Ｒ（１ Resistor）タイプや１Ｄ１Ｒ（１ Diode １ Resistor）タイプが知られている。そのようなメモリセルを複数のビット線と複数のワード線との交差部に配置したクロスポイント型のメモリ装置が知られている。
特開２０１１−２４３２６５号公報 国際公開第２０１６／０７２１７３号
メモリセルに抵抗変化型素子を用いたクロスポイント型のメモリ装置において、データの書き込みは、例えばメモリセルに書き込みに必要な電圧を印加して抵抗変化型素子を高抵抗状態から低抵抗状態へと変化させることで行われる。このデータの書き込みは「セット」と呼ばれる。データの消去は、例えばメモリセルに消去に必要な電圧を印加して抵抗変化型素子を低抵抗状態から高抵抗状態へと変化させることで行われる。このデータの消去は「リセット」と呼ばれる。
リセットされたメモリセルでは、印加される電圧の大きさによって保持特性や寿命が大きく異なる。例えば、メモリセルに印加される電圧（メモリセル電圧）が適正な範囲を下回っている場合には、保持特性が劣化する。また、例えば、メモリセル電圧が適正な範囲を上回っている場合には、書き込み・消去の繰り返しのストレスにより、書き換え寿命が低下する。従って、リセットされたメモリセルの保持特性や書き換え寿命の低下を抑制することの可能なメモリ装置およびメモリ装置の制御方法を提供することが望ましい。
本開示の一実施の形態のメモリ装置は、第１の配線と第２の配線との交差部に配置されメモリセルを備えている。このメモリセルは、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子と、選択素子とを含んでいる。このメモリ素子は、さらに、抵抗変化型素子を第１の状態から第２の状態へと変化させることでメモリセルにデータの書き込みを行い、抵抗変化型素子を第２の状態から第１の状態へと変化させることでメモリセルに記憶されたデータの消去を行う駆動回路を備えている。駆動回路は、データの消去を行う際に、メモリセルに印加する電圧を段階的に変えるとともに、メモリセルに流れる電流の大きさを制限する電流制限値を段階的に変える。
本開示の一実施の形態のメモリ装置の制御方法は、第１の配線と第２の配線との交差部に配置されメモリセルに対して、駆動回路によって以下の２つを行うことを含む。ここで、メモリセルは、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子と、選択素子とを含んでいる。
（１）抵抗変化型素子を第１の状態から第２の状態へと変化させることでメモリセルにデータの書き込みを行うこと
（２）抵抗変化型素子を第２の状態から第１の状態へと変化させることでメモリセルに記憶されたデータの消去を行うこと
この制御方法は、データの消去を行う際に、メモリセルに印加する電圧を段階的に変えるとともに、メモリセルに流れる電流の大きさを制限する電流制限値を段階的に変える。
本開示の一実施の形態のメモリ装置、およびメモリ装置の制御方法では、データの消去を行う際に、メモリセルに印加する電圧が段階的に変えられ、メモリセルに流れる電流の大きさを制限する電流制限値も段階的に変えられる。これにより、データの消去が完了したときに抵抗変化型素子に印加される電圧を適正電圧範囲内に収めることができる。
本開示の一実施の形態のメモリ装置、およびメモリ装置の制御方法によれば、データの消去が完了したときに抵抗変化型素子に印加される電圧を適正電圧範囲内に収めることができるようにしたので、リセットされたメモリセルの保持特性や書き換え寿命の低下を抑制することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
不揮発性記憶素子として抵抗変化型素子を用いた抵抗変化型メモリ素子の第１の例を示す回路図である。 不揮発性記憶素子として抵抗変化型素子を用いた抵抗変化型メモリ素子の第２の例を示す回路図である。 本開示の第１の実施の形態に係る情報処理システムの機能ブロックの一例を表す図である。 図３のメモリセルアレイユニットの機能ブロックの一例を表す図である。 図３のメモリセルアレイの回路構成の一例を表す図である。 図３の電圧制御回路の回路構成の一例を表す図である。 図３の電圧制御回路の回路構成の一例を表す図である。 図３の電流制御回路の回路構成の一例を表す図である。 比較例１に係るメモリセルにおけるリセット動作の一例を示すタイミングチャートである。 比較例２に係るメモリセルにおけるリセット動作の一例を示すタイミングチャートである。 比較例３に係るメモリセルにおけるリセット動作の一例を示すタイミングチャートである。 本実施の形態に係る情報処理システムに係るメモリセルにおけるリセット動作の一例を示すタイミングチャートである。 本開示の第３の実施の形態に係る情報処理システムに係るメモリセルにおけるリセット動作の一例を示すタイミングチャートである。 図１３のリセット動作の一変形例を示すタイミングチャートである。 図１１のリセット動作の一変形例を示すタイミングチャートである。 図１の情報処理システムの機能ブロックの一変形例を表す図である。 図１６の電流検出回路の回路構成の一例を表す図である。 図１６のメモリ装置におけるエラー処理の一例を示すフローチャートである。
以下、開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

０．抵抗変化型メモリ素子の説明（図１、図２）
１．第１の実施の形態（図３〜図１２）
２．第２の実施の形態（図１３〜図１４）
３．各実施の形態の変形例（図１５）
４．第３の実施の形態の変形例（図１６〜図１８）
＜０．抵抗変化型メモリ素子の説明＞
［構成］
図１は、不揮発性記憶素子として抵抗変化型素子ＶＲを用いた抵抗変化型メモリ素子の第１の例を表したものである。図２は、抵抗変化型メモリ素子の第２の例を表したものである。
図１に示した抵抗変化型メモリ素子は、抵抗変化型素子ＶＲと３端子のＭＯＳ（Metal Oxide Semiconductor）トランジスタＴＥとからなる１Ｔ１Ｒ（１ Transistor １ Resistor）タイプのメモリセルＭＣを有する構造となっている。ＭＯＳトランジスタＴＥのゲート端子はワード線ＷＬに接続され、ドレイン端子はビット線ＢＬに接続され、ソース端子は抵抗変化型素子ＶＲを介してソース線ＳＬに接続されている。ビット線ＢＬおよびソース線ＳＬにはそれぞれ、配線抵抗ＲBL，ＲSLが存在する。ビット線ＢＬおよびソース線ＳＬにはまた、それぞれ寄生容量ＣBL，ＣSLが存在する。
１Ｔ１Ｒタイプの抵抗変化型メモリ素子を用いてメモリセルアレイを構成する場合、ビット線ＢＬ、ワード線ＷＬ、およびソース線ＳＬの３本の配線が必要となり、クロスポイント型のメモリ装置の長所であるメモリセルＭＣの高密度配置が困難となる。１Ｔ１Ｒタイプでは、ワード線ＷＬによってメモリセルＭＣの電流値を制御できる。これによって抵抗変化型素子ＶＲの抵抗変化時のビット線ＢＬとワード線ＷＬとの電圧変化を抑制できる。
図２に示した抵抗変化型メモリ素子は、抵抗変化型素子ＶＲと選択素子ＳＥとを直列接続した１Ｓ１Ｒ（１ Selector １ Resistor）タイプのメモリセルＭＣを有する構造となっている。なお、図２では１Ｓ１ＲタイプのメモリセルＭＣとして、選択素子ＳＥにダイオードを用いた１Ｄ１Ｒ（１ Diode １ Resistor）タイプのメモリセルＭＣの構造を示す。
このような１Ｄ１ＲタイプのメモリセルＭＣを、複数のビット線ＢＬと複数のワード線ＷＬとの交差部に配置することでクロスポイント型のメモリ装置が構成される。そのようなクロスポイント型のメモリ装置において、ビット線ＢＬは抵抗変化型素子ＶＲの一端に接続され、ワード線ＷＬは選択素子ＳＥの一端に接続される。ビット線ＢＬおよびワード線ＷＬにはそれぞれ、配線抵抗ＲBL，ＲWLが存在する。ビット線ＢＬおよびワード線ＷＬにはまた、それぞれ寄生容量ＣBL，ＣWLが存在する。
抵抗変化型メモリ素子において、抵抗変化型素子ＶＲの抵抗状態は高抵抗状態と低抵抗状態とに変化し、記憶されるデータ値は例えば高抵抗状態であれば“０”、低抵抗状態であれば“１”と区別される。
［課題］
クロスポイント型のメモリ装置においては、高密度なメモリセルアレイを実現するために、１Ｄ１Ｒタイプのように選択素子ＳＥに３端子のＭＯＳトランジスタＴＥではなく、２端子の選択素子ＳＥが用いられることが多い。そのため、選択素子ＳＥが電流を制限するための機能を持たない。
抵抗変化型メモリ素子においては、消去（リセット）動作時に、２種類の電圧が存在する。具体的には、１種類目の電圧は、低抵抗状態の抵抗変化型素子ＶＲの抵抗状態を反転させるために必要な電流を流すための電圧である。２種類目の電圧は、抵抗変化型素子ＶＲが高抵抗状態へ変化した後、その高抵抗状態の特性を安定させるために必要なある一定の範囲の電圧Ｖｈｒｓ＿ｌｉｍｉｔである。電圧Ｖｈｒｓ＿ｌｉｍｉｔが、本開示の「適正電圧範囲」の一具体例に相当する。電圧Ｖｈｒｓ＿ｌｉｍｉｔは、データの消去を行う際に後述の初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに選択素子ＳＥに印加される電圧値と、データの消去を行う際に初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに抵抗変化型素子ＶＲに印加される電圧値とで挟まれた範囲に相当する。
選択素子ＳＥのばらつきの大きさによっては、選択素子ＳＥの一度の選択により、抵抗変化型素子ＶＲに印加される電圧が所定範囲の電圧Ｖｈｒｓ＿ｌｉｍｉｔよりも低くなることがある。この場合、抵抗変化型素子ＶＲの抵抗値が所望の値よりも低いものになってしまい、保持特性が劣化する可能性がある。また、選択素子ＳＥのばらつきの大きさによっては、選択素子ＳＥの二度の選択により、抵抗変化型素子ＶＲに印加される電圧が所定範囲の電圧Ｖｈｒｓ＿ｌｉｍｉｔよりも高くなることがある。この場合、書き込み・消去の繰り返しのストレスにより、抵抗変化型素子ＶＲが劣化、破壊されやすくなり、書き換え寿命が低下する可能性がある。
＜１．第１の実施の形態＞
［構成］
図３は、本開示の第１の実施の形態に係る情報処理システムの機能ブロックの一例を表したものである。この情報処理システムは、ホストコンピュータ１００およびメモリ装置２００を備えている。メモリ装置２００は、メモリコントローラ３００、１または複数のメモリセルアレイユニット４００および電源回路５００を備えている。なお、図３には、１つのメモリセルアレイユニット４００が設けられている様子が例示されている。メモリコントローラ３００が、本開示の「判定部」の一具体例に相当する。
（ホストコンピュータ１００）
ホストコンピュータ１００は、メモリ装置２００を制御する。具体的には、ホストコンピュータ１００は、アクセス先の論理アドレスを指定するコマンドを発行して、そのコマンドやデータをメモリ装置２００に供給する。また、ホストコンピュータ１００は、メモリ装置２００から出力されたデータを受け取る。ここで、コマンドは、メモリ装置２００を制御するためのものであり、例えば、データの書き込み処理を指示するライトコマンド、データの読み出し処理を指示するリードコマンド、または、データの消去処理を指示するリセットコマンドを含む。また、論理アドレスは、ホストコンピュータ１００が定義するアドレス空間において、ホストコンピュータ１００がメモリ装置２００にアクセスする際のアクセス単位の領域ごとに割り振られたアドレスである。このアクセス単位の領域を以下、「セクタ」と称する。
（メモリコントローラ３００）
メモリコントローラ３００は、１または複数のメモリセルアレイユニット４００を制御する。メモリコントローラ３００は、ホストコンピュータ１００から、論理アドレスを指定するライトコマンドを受け取る。また、メモリコントローラ３００は、ライトコマンドに従って、データの書き込み処理を実行する。この書き込み処理においては、論理アドレスが物理アドレスに変換され、その物理アドレスにデータが書き込まれる。ここで、物理アドレスは、メモリコントローラ３００が１または複数のメモリセルアレイユニット４００にアクセスする際のアクセス単位ごとに１または複数のメモリセルアレイユニット４００において割り振られたアドレスである。メモリコントローラ３００が１または複数のメモリセルアレイユニット４００にアクセスする単位は、例えば、セクタと同一であるものとする。この場合、１または複数のメモリセルアレイユニット４００において、セクタごとに物理アドレスが割り当てられる。また、メモリコントローラ３００は、論理アドレスを指定するリードコマンドを受け取ると、その論理アドレスを物理アドレスに変換し、その物理アドレスからデータを読み出す。そして、メモリコントローラ３００は、読み出したデータをリードデータとしてホストコンピュータ１００に出力する。また、メモリコントローラ３００は、ホストコンピュータ１００から、論理アドレスを指定するリセットコマンドを受け取ると、その論理アドレスを物理アドレスに変換し、その物理アドレスに書き込まれたデータを消去する。メモリコントローラ３００によるアクセス単位は、ホストコンピュータ１００によるアクセス単位と同一となっていてもよいし、異なっていてもよい。
（電源回路５００）
電源回路５００は、１または複数のメモリセルアレイユニット４００に対して所望の電圧を供給するものである。具体的には、電源回路５００は、後述のビット線デコーダ２６に対して、書き込み時に用いるセット電圧、読み出し時に用いるセンス電圧、および消去時に用いるリセット電圧を供給する。このときのリセット電圧には、例えば、初期ビット電圧Ｖｂｌ１、後期ビット電圧Ｖｂｌ２、共通電圧Ｖｉｎｈなどが含まれる。また、電源回路５００は、後述のワード線デコーダ２３に対して、センス電圧およびリセット電圧を供給する。このときのリセット電圧には、例えば、初期ワード電圧Ｖｗｌ１、後期ワード電圧Ｖｗｌ２などが含まれる。初期ワード電圧Ｖｗｌ１と初期ビット電圧Ｖｂｌ１との差分（＝初期ワード電圧Ｖｗｌ１−初期ビット電圧Ｖｂｌ１）である初期リセット電圧Ｖｒｓｔ１が、本開示の「第１の電圧」の一具体例に相当する。初期リセット電圧Ｖｒｓｔ１は、リセット動作において、抵抗変化型素子ＶＲが低抵抗状態となっているときに選択素子ＳＥを選択状態にする電圧である。後期ワード電圧Ｖｗｌ２と後期ビット電圧Ｖｂｌ２との差分（＝後期ワード電圧Ｖｗｌ２−後期ビット電圧Ｖｂｌ２）である後期リセット電圧Ｖｒｓｔ２が、本開示の「第２の電圧」の一具体例に相当する。後期リセット電圧Ｖｒｓｔ２は、リセット動作において、抵抗変化型素子ＶＲが高抵抗状態となっているときに選択素子ＳＥを選択状態にする電圧であり、初期リセット電圧Ｖｒｓｔ１よりも大きな値となっている。
（メモリセルアレイユニット４００）
次に、メモリセルアレイユニット４００について説明する。図４は、メモリセルアレイユニット４００の機能ブロックの一例を表したものである。メモリセルアレイユニット４００は、例えば、半導体チップで構成されている。メモリセルアレイユニット４００は、制御回路１０、駆動回路２０およびメモリセルアレイ３０を有している。制御回路１０は、メモリコントローラ３００との間で、コマンド、ライトデータおよびリードデータなどをやりとりする。制御回路１０は、ライトコマンドに従って、メモリセルアレイ３０にデータを書き込み、リードコマンドに従って、メモリセルアレイ３０からデータを読み出す。また、制御回路１０は、リセットコマンドに従って、メモリセルアレイ３０における所定の箇所のデータを消去する。
（メモリセルアレイ３０）
図５は、メモリセルアレイ３０の回路構成の一例を表したものである。メモリセルアレイ３０は、ｎ（ｎは２以上の整数）個のセクタを有している。それぞれのセクタは、セクタのサイズに応じた個数の複数のメモリセルＭＣを有している。そして、セクタごとに物理アドレスが割り振られる。
メモリセルアレイ３０は、いわゆるクロスポイント型のメモリセルアレイであり、具体的には、複数のワード線ＷＬと、複数のビット線ＢＬと、ワード線ＷＬとビット線ＢＬとが互いに対向する位置ごとに１つずつ配置された複数のメモリセルＭＣとを有している。ワード線ＷＬが、本開示の「第１の配線」の一具体例に相当する。ビット線ＢＬが、本開示の「第２の配線」の一具体例に相当する。図５には、３本のビット線ＢＬ０，ＢＬ１，ＢＬ２と３本のワード線ＷＬ０，ＷＬ１，ＷＬ２との交差部にメモリセルＭＣが配置された例が示されている。なお、ビット線ＢＬ、ワード線ＷＬおよびメモリセルＭＣの数は図示した例に限定されない。
メモリセルアレイ３０では、外部からのアドレス入力によって指定されるメモリセルＭＣにデータを書き込むことができる。また、アドレス入力により指定されるメモリセルＭＣに記憶されたデータを読み出すことができる。メモリセルＭＣに記憶されるデータ値は抵抗変化型素子ＶＲの抵抗状態で区別される。例えば高抵抗状態であれば“０”、低抵抗状態であれば“１”と区別される。高抵抗状態が、本開示の「第１の抵抗状態」の一具体例に相当する。低抵抗状態が、本開示の「第２の抵抗状態」の一具体例に相当する。
（駆動回路２０）
次に、駆動回路２０について説明する。駆動回路２０は、データの消去を行う際に、メモリセルＭＣに印加する電圧を段階的に変えるとともに、メモリセルＭＣに流れる電流の大きさを制限する電流制限値を段階的に変える。具体的には、駆動回路２０は、データの消去を行う際に、メモリセルＭＣに印加する電圧を段階的に大きくし、メモリセルＭＣに流れる電流の大きさを制限する電流制限値を段階的に小さくする。
駆動回路２０は、例えば、図４に示したように、タイミング制御回路２１、電圧制御回路２２、ワード線デコーダ２３、電圧制御回路２４、電流制御回路２５およびビット線デコーダ２６を有している。
タイミング制御回路２１は、電圧制御回路２２，２４に対して出力電圧を変更するタイミングを制御する信号を出力する。タイミング制御回路２１は、例えば、後述の第１のリセットイネーブル信号／ｒｓｔ＿ｅｎ１をｈｉｇｈとすることにより、電圧制御回路２２の出力電圧を電圧Ｖｗｌ１に設定する。タイミング制御回路２１は、例えば、後述の第２のリセットイネーブル信号／ｒｓｔ＿ｅｎ２をｈｉｇｈとすることにより、電圧制御回路２２の出力電圧を電圧Ｖｗｌ２に設定する。タイミング制御回路２１は、例えば、後述の第３のリセットイネーブル信号／ｒｓｔ＿ｅｎ３をｈｉｇｈとすることにより、電圧制御回路２４の出力電圧を電圧Ｖｂｌ１に設定する。タイミング制御回路２１は、例えば、後述の第４のリセットイネーブル信号／ｒｓｔ＿ｅｎ４をｈｉｇｈとすることにより、電圧制御回路２４の出力電圧を電圧Ｖｂｌ２に設定する。
タイミング制御回路２１は、さらに、電流制御回路２５に対して電流制限値を変更するタイミングを制御する信号を出力する。タイミング制御回路２１は、例えば、後述の第５のリセットイネーブル信号／ｒｓｔ＿ｅｎ５をｈｉｇｈとすることにより、電流制御回路２５の電流制限値を定電流（初期リセット電流Ｉｒｓｔ１）に設定する。タイミング制御回路２１は、例えば、後述の第６のリセットイネーブル信号／ｒｓｔ＿ｅｎ６をｈｉｇｈとすることにより、電流制御回路２５の電流制限値を定電流Ｉｒｓｔ２（後期リセット電流Ｉｒｓｔ２）に設定する。
電圧制御回路２２は、データ「１」を書き込む動作を行う際、すなわち、メモリセルＭＣの抵抗変化型素子ＶＲを高抵抗状態から低抵抗状態へと変化させる書き込み（セット）動作を行う際に、データ「１」を書き込むワード線ＷＬをセット動作に必要な所定の電圧（セット電圧）にドライブする回路を含んでいる。つまり、電圧制御回路２２は、抵抗変化型素子ＶＲを高抵抗状態から低抵抗状態へと変化させることでメモリセルＭＣにデータの書き込みを行う。電圧制御回路２２は、さらに、データ「０」を書き込む動作を行う際、すなわち、メモリセルＭＣの抵抗変化型素子ＶＲを低抵抗状態から高抵抗状態へと変化させる書き込み（リセット）動作を行う際に、データ「０」を書き込むワード線ＷＬをリセット動作に必要な所定の電圧（リセット電圧）にドライブする回路を含んでいる。つまり、電圧制御回路２２は、抵抗変化型素子ＶＲを低抵抗状態から高抵抗状態へと変化させることでメモリセルＭＣに記憶されたデータの消去を行う。
電圧制御回路２２は、データ「１」の消去を行う際に初期リセット電圧Ｖｒｓｔ１が所定の電圧値となるように、ワード線ＷＬに印加される電圧（初期ワード電圧Ｖｗｌ１）を制御する。電圧制御回路２２は、さらに、データ「１」の消去を行う際に後期リセット電圧Ｖｒｓｔ２が所定の電圧値となるように、ワード線ＷＬに印加される電圧（後期ワード電圧Ｖｗｌ２）を制御する。電圧制御回路２２は、データの消去を行う際に、抵抗変化型素子ＶＲが低抵抗状態となっているときに選択素子ＳＥを選択状態にする初期リセット電圧Ｖｒｓｔ１をメモリセルＭＣに印加する。電圧制御回路２２は、初期リセット電圧Ｖｒｓｔ１をメモリセルＭＣに印加した後、抵抗変化型素子ＶＲが高抵抗状態となっているときに選択素子ＳＥを選択状態にする後期リセット電圧Ｖｒｓｔ２（＞初期リセット電圧Ｖｒｓｔ１）をメモリセルＭＣに印加する。電圧制御回路２２は、ワード線ＷＬに対して、初期ワード電圧Ｖｗｌ１を印加した後、続けて、後期ワード電圧Ｖｗｌ２を印加する。
図６は、電圧制御回路２２の回路構成の一例を表したものである。電圧制御回路２２は、ワード線ＷＬに印可する電圧を切り替える機能を持つ。電圧制御回路２２は、例えば、ＰＭＯＳ型のトランジスタＴ１，Ｔ２と、ＮＭＯＳ型のトランジスタＴ３と、ＡＮＤ回路Ａ１とを有している。トランジスタＴ３のゲート端子はＡＮＤ回路Ａ１の出力端子に接続されている。
電圧制御回路２２では、第１のリセットイネーブル信号／ｒｓｔ＿ｅｎ１がｈｉｇｈのとき、トランジスタＴ１がオンとなり、ワード線ＷＬ（または、ワード線ＷＬと接続されるデコーダ線ＷＬ＿ｄｅｃ）の電圧を初期ワード電圧Ｖｗｌ１にする。また、第２のリセットイネーブル信号／ｒｓｔ＿ｅｎ２がｈｉｇｈのときトランジスタＴ２がオンとなり、ワード線ＷＬの電圧を後期ワード電圧Ｖｗｌ２にする。第１のリセットイネーブル信号／ｒｓｔ＿ｅｎ１と第２のリセットイネーブル信号／ｒｓｔ＿ｅｎ２は同時にｈｉｇｈになることは許されない。第１のリセットイネーブル信号／ｒｓｔ＿ｅｎ１と第２のリセットイネーブル信号／ｒｓｔ＿ｅｎ２とが同時にｌｏｗの場合、ＡＮＤ回路Ａ１はｈｉｇｈを出力し、トランジスタＴ３がオンとなり、トランジスタＴ１，Ｔ２はオフとなる。この場合、ワード線ＷＬは非選択となり、その電圧は共通電圧Ｖｉｎｈとなる。
ワード線デコーダ２３は、メモリセルアレイ３０の各ワード線ＷＬに接続され、アドレス線から入力された行アドレスによって、対応するワード線ＷＬを選択する。ワード線デコーダ２３によって選択されたワード線ＷＬを選択ワード線と称し、ワード線デコーダ２３によって選択されなかったワード線ＷＬをすべて非選択ワード線と称する。
電圧制御回路２４は、データ「１」を書き込む動作を行う際、すなわち、メモリセルＭＣの抵抗変化型素子ＶＲを高抵抗状態から低抵抗状態へと変化させる書き込み（セット）動作を行う際に、データ「１」を書き込むビット線ＢＬをセット動作に必要な所定の電圧（セット電圧）にドライブする回路を含んでいる。電圧制御回路２４は、さらに、データ「０」を書き込む動作を行う際、すなわち、メモリセルＭＣの抵抗変化型素子ＶＲを低抵抗状態から高抵抗状態へと変化させる書き込み（リセット）動作を行う際に、データ「０」を書き込むビット線ＢＬをリセット動作に必要な所定の電圧（リセット電圧）にドライブする回路を含んでいる。
電圧制御回路２４は、データ「１」の消去を行う際に初期リセット電圧Ｖｒｓｔ１が所定の電圧値となるように、ビット線ＢＬに印加される電圧（初期ビット電圧Ｖｂｌ１）を制御する。電圧制御回路２４は、さらに、データ「１」の消去を行う際に後期リセット電圧Ｖｒｓｔ２が所定の電圧値となるように、ビット線ＢＬに印加される電圧（後期ビット電圧Ｖｂｌ２）を制御する。
図７は、電圧制御回路２４の回路構成の一例を表したものである。電圧制御回路２４は、ビット線ＢＬに印可する電圧を切り替える機能を持つ。電圧制御回路２４は、例えば、ＰＭＯＳ型のトランジスタＴ４，Ｔ５と、ＮＭＯＳ型のトランジスタＴ６と、ＡＮＤ回路Ａ２とを有している。トランジスタＴ６のゲート端子はＡＮＤ回路Ａ２の出力端子に接続されている。
電圧制御回路２４では、第３のリセットイネーブル信号／ｒｓｔ＿ｅｎ３がｈｉｇｈのとき、トランジスタＴ４がオンとなり、ビット線ＢＬ（または、ビット線ＢＬと接続されるデコーダ線ＢＬ＿ｄｅｃ）の電圧を初期ビット電圧Ｖｂｌ１にする。また、第４のリセットイネーブル信号／ｒｓｔ＿ｅｎ４がｈｉｇｈのときトランジスタＴ５がオンとなり、ビット線ＷＬの電圧を後期ビット電圧Ｖｂｌ２にする。第３のリセットイネーブル信号／ｒｓｔ＿ｅｎ３と第４のリセットイネーブル信号／ｒｓｔ＿ｅｎ４は同時にｈｉｇｈになることは許されない。第３のリセットイネーブル信号／ｒｓｔ＿ｅｎ３と第４のリセットイネーブル信号／ｒｓｔ＿ｅｎ４とが同時にｌｏｗの場合、ＡＮＤ回路Ａ２はｈｉｇｈを出力し、トランジスタＴ６がオンとなり、トランジスタＴ４，Ｔ５はオフとなる。この場合、ビット線ＢＬは非選択となり、その電圧は共通電圧Ｖｉｎｈとなる。
ビット線デコーダ２６は、メモリセルアレイ３０の各ビット線ＢＬに接続され、アドレス線から入力された列アドレスによって、対応するビット線ＢＬを選択する。ビット線デコーダ２６によって選択されたビット線ＢＬを選択ビット線と称し、ビット線デコーダ２６によって選択されなかったワード線ＷＬをすべて非選択ビット線と称する。
電流制御回路２５は、ビット線ＢＬに流れる電流を所定の制限電流値に制限するための回路である。電流制御回路２５は、初期リセット電圧Ｖｒｓｔ１をメモリセルＭＣに印加することでメモリセルＭＣに消去電流が流れる期間（後述のｔ３〜ｔ５）においてビット線ＢＬの電流制限値を、抵抗変化型素子ＶＲを低抵抗状態から高抵抗状態へと変化させるのに必要な電流値（初期リセット電流Ｉｒｓｔ１）に設定する。電流制御回路２５は、例えば、後述のｔ３〜ｔ５を含み、後期リセット電圧Ｖｒｓｔ２をメモリセルＭＣに印加する期間（後述のｔ８以降）を含まない期間の間（例えば後述のｔ０〜ｔ６）、ビット線ＢＬの電流制限値を初期リセット電流Ｉｒｓｔ１に設定する。
電流制御回路２５は、さらに、後期リセット電圧Ｖｒｓｔ２をメモリセルＭＣに印加する期間（後述のｔ８以降）においてビット線ＢＬの電流制限値を、抵抗変化型素子ＶＲに印加される電圧の値が適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内の値となるのに必要な電流値（後期リセット電流Ｉｒｓｔ２）に設定する。電流制御回路２５は、例えば、後述のｔ８以降の期間の間ビット線ＢＬの電流制限値を後期リセット電流Ｉｒｓｔ２に設定する。後期リセット電流Ｉｒｓｔ２は、初期リセット電流Ｉｒｓｔ１よりも小さな値であり、消去時の抵抗変化型素子ＶＲの抵抗値を維持するのに必要な電流値である。初期リセット電流Ｉｒｓｔ１が、本開示の「第１の電流値」の一具体例に相当する。後期リセット電流Ｉｒｓｔ２が、本開示の「第２の電流値」の一具体例に相当する。
図８は、電流制御回路２５の回路構成の一例を表したものである。電流制御回路２５は、例えば、互いのゲート端子が接続されたＮＭＯＳ型のトランジスタＴ９，Ｔ１０と、定電流源Ｉ１，Ｉ２と、定電流源Ｉ１と直列に接続されたトランジスタＴ７と、定電流源Ｉ２と直列に接続されたトランジスタＴ８とを有している。定電流源Ｉ１は、初期リセット電流Ｉｒｓｔ１を流す。定電流源Ｉ２は、後期リセット電流Ｉｒｓｔ２を流す。
定電流源Ｉ１は、トランジスタＴ７を介して、トランジスタＴ１０のソース端子に接続されている。定電流源Ｉ２は、トランジスタＴ８を介して、トランジスタＴ１０のソース端子に接続されている。つまり、定電流源Ｉ１，Ｉ２は、トランジスタＴ７，Ｔ８を介して、トランジスタＴ１０のソース端子に対して、互いに並列に接続されている。トランジスタＴ１０のゲート端子およびソース端子は、互いに電気的に接続されている。トランジスタＴ９のソースがビット線ＢＬ（例えば、ビット線ＢＬに接続されたデコーダ線ＢＬ−ｄｅｃに接続されている。つまり、電流制御回路２５は、カレントミラー回路を構成している。
電流制御回路２５は、トランジスタＴ９が飽和領域で動作する場合、所定の制限電流となるコンプライアンス電流Ｉｃｏｍｐとして、初期リセット電流Ｉｒｓｔ１または後期リセット電流Ｉｒｓｔ２をビット線ＢＬに供給する。電流制御回路２５は、第５のリセットイネーブル信号／ｒｓｔ＿ｅｎ５がｈｉｇｈのとき、トランジスタＴ７がオンとなり、コンプライアンス電流Ｉｃｏｍｐとして、初期リセット電流Ｉｒｓｔ１をビット線ＢＬ（または、ビット線ＢＬと接続されるデコーダ線ＢＬ＿ｄｅｃ）に供給する。このとき、電流制御回路２５は、ビット線ＢＬに流れる電流の上限値（電流制限値）を、初期リセット電流Ｉｒｓｔ１に制限している。電流制御回路２５は、第６のリセットイネーブル信号／ｒｓｔ＿ｅｎ６がｈｉｇｈのとき、トランジスタＴ８がオンとなり、コンプライアンス電流Ｉｃｏｍｐとして、後期リセット電流Ｉｒｓｔ２をビット線ＢＬ（または、ビット線ＢＬと接続されるデコーダ線ＢＬ＿ｄｅｃ）に供給する。このとき、電流制御回路２５は、ビット線ＢＬに流れる電流の上限値（電流制限値）を、後期リセット電流Ｉｒｓｔ２に制限している。
［リセット動作］
次に、図９、図１０、図１１を参照して、比較例１，２，３におけるリセット動作の一例を説明する。図９、図１０、図１１において、上段には横軸を時間、縦軸を電圧値としたビット線ＢＬおよびワード線ＷＬの電圧波形を示す。中段には横軸を時間、縦軸を電圧値とした選択素子ＳＥおよび抵抗変化型素子ＶＲに印加される電圧波形を示す。下段には横軸を時間、縦軸を電流値としたビット線ＢＬの電流波形を示す。
電流制御回路２５は、リセット動作全体に渡って、ビット線ＢＬの電流制限値を、リセット電流Ｉｒｓｔに設定する。電圧制御回路２２，２４は、最初に、ビット線デコーダ２６とワード線デコーダ２３とを介して、リセット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｉｎｈにドライブする。リセット動作が開始されると、電圧制御回路２４は、ビット線デコーダ２６を介して、選択ビット線を所定の電圧Ｖｂｌにドライブする。続いて、電圧制御回路２２は、ワード線デコーダ２３を介して、選択ワード線を所定の電圧Ｖｗｌにドライブする。これにより、メモリセルＭＣには、リセット電圧Ｖｒｓｔ（＝Ｖｗｌ−Ｖｂｌ）が印加される。
非選択状態の選択素子ＳＥに対して、選択状態への変化に必要な電圧Ｖｔｈ＿ｓｅｌが時刻ｔ３において印加されると、選択素子ＳＥが選択状態（低抵抗状態）となる。このとき、選択素子ＳＥおよび抵抗変化型素子ＶＲがともに低抵抗状態となるので、低抵抗状態のメモリセルＭＣに対して、低抵抗状態の抵抗変化型素子ＶＲが高抵抗状態へ変化するのに必要な電流が時刻ｔ４において流れる。その結果、抵抗変化型素子ＶＲは高抵抗状態へと変化する。抵抗変化型素子ＶＲが高抵抗状態へ変化すると、メモリセルＭＣに流れる電流が急激に減少する。
このとき、選択素子ＳＥの抵抗値のばらつきによって、メモリセルＭＣに流れる電流の減少量が変化する。その結果、例えば、図９に示したように、メモリセルＭＣに流れる電流が、選択素子ＳＥが非選択状態（高抵抗状態）へ変化するのに十分な大きさにまで減少した場合には、選択素子ＳＥおよび抵抗変化型素子ＶＲがともに時刻ｔ５において高抵抗状態となる。このとき、選択素子ＳＥおよび抵抗変化型素子ＶＲに印加される電圧の分圧比が選択素子ＳＥの抵抗値のばらつきによって変化する。その結果、例えば、図９に示したように、選択素子ＳＥが高抵抗状態へ変化するとともに、抵抗変化型素子ＶＲが低抵抗状態へ変化する。また、例えば、図１０に示したように、メモリセルＭＣに流れる電流が、選択素子ＳＥが非選択状態（高抵抗状態）へ変化するのに十分な大きさにまで減少しなかった場合には、選択素子ＳＥは低抵抗状態を維持し、抵抗変化型素子ＶＲも高抵抗状態を維持する。
ところで、図９に示したように、リセット動作完了後、抵抗変化型素子ＶＲに印加される電圧が適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）から外れている場合がある。この場合には、書き込み・消去の繰り返しのストレスにより、抵抗変化型素子ＶＲが劣化、破壊されやすくなり、書き換え寿命が低下する可能性がある。また、図１０に示したように、リセット動作完了後、抵抗変化型素子ＶＲに印加される電圧が適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）の下限近くの値となっている場合がある。この場合には、抵抗変化型素子ＶＲの抵抗値が所望の値よりも低いものになってしまい、保持特性が劣化する可能性がある。
書き換え寿命の低下を防ぐ方法として、例えば、図１１に示した方法が考えられる。具体的には、電圧制御回路２２，２４が、ビット線デコーダ２６とワード線デコーダ２３とを介して、リセット動作完了後に、選択ワード線の電圧を電圧Ｖｗｌ（＝Ｖｗｌ１）よりも若干小さな電圧Ｖｗｌ２にドライブする。同時に、電圧制御回路２２およびワード線デコーダ２３が、選択ワード線を電圧Ｖｂｌ（＝Ｖｂｌ１）よりも若干大きな電圧Ｖｄｌ２にドライブする。これにより、メモリセルＭＣには、リセット電圧Ｖｒｓｔ（＝Ｖｒｓｔ１）よりも若干小さなリセット電圧Ｖｒｓｔ２（＝Ｖｗｌ２−Ｖｂｌ２）が印加される。その結果、高抵抗状態へ変化した抵抗変化型素子ＶＲに印加される電圧Ｖｍｅｍを、Ｖｗ１−Ｖｗ２だけ下降させることができ、適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることができる。従って、書き換え寿命の低下を抑制することができる。
次に、図１２を参照して、本実施の形態におけるリセット動作の一例を説明する。図１２において、上段には横軸を時間、縦軸を電圧値としたビット線ＢＬおよびワード線ＷＬの電圧波形を示す。中段には横軸を時間、縦軸を電圧値とした選択素子ＳＥおよび抵抗変化型素子ＶＲに印加される電圧波形を示す。下段には横軸を時間、縦軸を電流値としたビット線ＢＬの電流波形を示す。
電流制御回路２５は、リセット動作開始前からｔ６の期間の間、ビット線ＢＬの電流制限値を、初期リセット電流Ｉｒｓｔ１に設定する。電圧制御回路２２，２４は、最初に、ビット線デコーダ２６とワード線デコーダ２３とを介して、リセット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｉｎｈにドライブする。リセット動作が開始されると、電圧制御回路２４は、ビット線デコーダ２６を介して、選択ビット線を所定の電圧Ｖｂｌ１にドライブする。続いて、電圧制御回路２２は、ワード線デコーダ２３を介して、選択ワード線を所定の電圧Ｖｗｌ１にドライブする。これにより、メモリセルＭＣには、リセット電圧Ｖｒｓｔ１（＝Ｖｗｌ１−Ｖｂｌ１）が印加される。
非選択状態の選択素子ＳＥに対して、選択状態への変化に必要な電圧Ｖｔｈ＿ｓｅｌが時刻ｔ３において印加されると、選択素子ＳＥが選択状態（低抵抗状態）となる。このとき、選択素子ＳＥおよび抵抗変化型素子ＶＲがともに低抵抗状態となるので、低抵抗状態のメモリセルＭＣに対して、低抵抗状態の抵抗変化型素子ＶＲが高抵抗状態へ変化するのに必要な電流が時刻ｔ４において流れる。その結果、抵抗変化型素子ＶＲは高抵抗状態へと変化する。抵抗変化型素子ＶＲが高抵抗状態へ変化すると、メモリセルＭＣに流れる電流が急激に減少する。
このとき、選択素子ＳＥの抵抗値のばらつきによって、メモリセルＭＣに流れる電流の減少量が変化する。その結果、例えば、図１２に示したように、メモリセルＭＣに流れる電流が、選択素子ＳＥが非選択状態（高抵抗状態）へ変化するのに十分な大きさにまで減少した場合には、選択素子ＳＥおよび抵抗変化型素子ＶＲがともに時刻ｔ５において高抵抗状態となる。このとき、選択素子ＳＥおよび抵抗変化型素子ＶＲに印加される電圧の分圧比が選択素子ＳＥの抵抗値のばらつきによって変化する。その結果、例えば、図１２に示したように、選択素子ＳＥが高抵抗状態へ変化するとともに、抵抗変化型素子ＶＲが低抵抗状態へ変化する。
続いて、電流制御回路２５は、選択ビット線に所定の電圧Ｖｂｌ２（＜Ｖｂｌ１）が印加される前の段階（ｔ６）から、ビット線ＢＬの電流制限値を、後期リセット電流Ｉｒｓｔ２に設定する。電圧制御回路２４は、ビット線デコーダ２６を介して、選択ビット線を所定の電圧Ｖｂｌ２にドライブする。つまり、電圧制御回路２４は、選択ビット線に印加する電圧を電圧Ｖｂｌ１から電圧Ｖｂｌ２に下げる。さらに、例えば、選択ビット線へ印加する電圧を電圧Ｖｂｌ１から電圧Ｖｂｌ２に下げるのと同時に、電圧制御回路２２は、ワード線デコーダ２３を介して、選択ワード線を所定の電圧Ｖｗｌ２（＞Ｖｗ１１）にドライブする。つまり、電圧制御回路２２は、選択ワード線に印加する電圧を電圧Ｖｗｌ１から電圧Ｖｗｌ２に上げる。これにより、メモリセルＭＣには、リセット電圧Ｖｒｓｔ１よりも大きな値のリセット電圧Ｖｒｓｔ２（＝Ｖｗｌ２−Ｖｂｌ２）が印加される。
非選択状態（高抵抗状態）の選択素子ＳＥに対して、選択状態への変化に必要な電圧Ｖｔｈ＿ｓｅｌが時刻ｔ８において印加されると、選択素子ＳＥが選択状態（低抵抗状態）となる。これにより、メモリセルＭＣに大きな電流が流れ始める。しかし、電流制御回路２５によって、ビット線ＢＬの電流制限値が後期リセット電流Ｉｒｓｔ２に設定されているので、メモリセルＭＣに流れる電流の上限値は、後期リセット電流Ｉｒｓｔ２に制限される。さらに、このとき、抵抗変化型素子ＶＲは高抵抗状態を維持しているので、抵抗変化型素子ＶＲに印加される電圧Ｖｍｅｍが急激に上昇する。しかし、メモリセルＭＣに流れる電流の上限値が後期リセット電流Ｉｒｓｔ２に制限されているので、抵抗変化型素子ＶＲに印加される電圧は、後期リセット電流Ｉｒｓｔ２と、抵抗変化型素子ＶＲの抵抗値との乗算により得られる値に制限される。その結果、抵抗変化型素子ＶＲに印加される電圧は、適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内の電圧値であって、かつ適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）の上限値よりも若干小さな電圧値となる。
[効果]
次に、本実施の形態のメモリ装置２００の効果について説明する。
本実施の形態では、データの消去を行う際に、メモリセルＭＣに印加する電圧が段階的に変わり、メモリセルＭＣに流れる電流の大きさを制限する電流制限値が段階的に変わる。具体的には、データの消去を行う際に、メモリセルＭＣに印加する電圧が段階的に大きくなり、メモリセルＭＣに流れる電流の大きさを制限する電流制限値が段階的に小さくなる。これにより、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることができる。その結果、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
また、本実施の形態では、データの消去を行う際に、初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加された後、初期リセット電圧Ｖｒｓｔ１よりも大きな値の後期リセット電圧Ｖｒｓｔ２がメモリセルＭＣに印加される。これにより、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることができる。その結果、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
また、本実施の形態では、初期リセット電圧Ｖｒｓｔ１をメモリセルＭＣに印加することでメモリセルＭＣに消去電流が流れる期間（ｔ３〜ｔ５）において電流制限値が、抵抗変化型素子ＶＲを低抵抗状態から高抵抗状態へと変化させるのに必要な電流値（Ｉｒｓｔ１）に設定される。さらに、後期リセット電圧Ｖｒｓｔ２をメモリセルＭＣに印加する期間（ｔ６以降）において電流制限値が、抵抗変化型素子ＶＲに印加される電圧の値が適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内の値となるのに必要な電流値（Ｉｒｓｔ２）に設定される。これにより、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることができる。その結果、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
また、本実施の形態では、電圧Ｖｈｒｓ＿ｌｉｍｉｔは、データの消去を行う際に初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに選択素子ＳＥに印加される電圧値と、データの消去を行う際に初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに抵抗変化型素子ＶＲに印加される電圧値とで挟まれた範囲に相当する。これにより、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることで、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
＜２．第２の実施の形態＞
図１３は、本開示の第２の実施の形態に係る情報処理システムにおけるリセット動作の一例を表したものである。本実施の形態では、駆動回路２０は、データの消去を行う際に、抵抗変化型素子ＶＲが低抵抗状態となっているときに選択素子ＳＥを選択状態にする初期リセット電圧Ｖｒｓｔ１をメモリセルＭＣに印加した後、初期リセット電圧Ｖｒｓｔ１よりも小さな後期リセット電圧Ｖｒｓｔ３をメモリセルＭＣに印加する。後期リセット電圧Ｖｒｓｔ３が、本開示の「第３の電圧」の一具体例に相当する。
電流制御回路２５は、初期リセット電圧Ｖｒｓｔ１をメモリセルＭＣに印加することで選択素子ＳＥが非選択状態から選択状態に変化する時点（後述のｔ３）においてビット線ＢＬの電流制限値を、抵抗変化型素子ＶＲが低抵抗状態を維持するのに必要な電流値（初期リセット電流Ｉｒｓｔ３）に設定する。電流制御回路２５は、後期リセット電圧Ｖｒｓｔ４をメモリセルＭＣに印加する期間（後述のｔ６以降）において電流制限値を、抵抗変化型素子ＶＲに印加される電圧の値が適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内の値となるのに必要な電流値（後期リセット電流Ｉｒｓｔ４）（＞初期リセット電流Ｉｒｓｔ３）に設定する。初期リセット電流Ｉｒｓｔ３が、本開示の「第３の電流値」の一具体例に相当する。後期リセット電流Ｉｒｓｔ４が、本開示の「第４の電流値」の一具体例に相当する。
本実施の形態では、適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）は、データの消去を行う際に電流制限値を設定しないで初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに選択素子ＳＥに印加される電圧値と、データの消去を行う際に初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに抵抗変化型素子ＶＲに印加される電圧値とで挟まれた範囲に相当する。
次に、図１３を参照して、本実施の形態におけるリセット動作の一例を説明する。図１３において、上段には横軸を時間、縦軸を電圧値としたビット線ＢＬおよびワード線ＷＬの電圧波形を示す。中段には横軸を時間、縦軸を電圧値とした選択素子ＳＥおよび抵抗変化型素子ＶＲに印加される電圧波形を示す。下段には横軸を時間、縦軸を電流値としたビット線ＢＬの電流波形を示す。
電圧制御回路２２，２４は、最初に、ビット線デコーダ２６とワード線デコーダ２３とを介して、リセット動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｉｎｈにドライブする。リセット動作が開始されると、電圧制御回路２４は、ビット線デコーダ２６を介して、選択ビット線を所定のビット電圧Ｖｂｌにドライブする。続いて、電圧制御回路２２は、ワード線デコーダ２３を介して、選択ワード線を所定の電圧Ｖｗｌ１にドライブする。これにより、メモリセルＭＣには、リセット電圧Ｖｒｓｔ１（＝Ｖｗｌ１−Ｖｂｌ）が印加される。電流制御回路２５は、リセット動作開始前から、選択ワード線に対して所定の電圧Ｖｗｌのドライブが開始される時（ｔ２）よりも前の時点（ｔ１）まで間、ビット線ＢＬの電流制限値を、後期リセット電流Ｉｒｓｔ４に設定する。電流制御回路２５は、さらに、ｔ１から、後期リセット電圧Ｖｒｓｔ３がメモリセルＭＣに印加される時（ｔ５）よりも後の時間（ｔ６）までの間、ビット線ＢＬの電流制限値を、初期リセット電流Ｉｒｓｔ３に設定する。
非選択状態の選択素子ＳＥに対して、選択状態への変化に必要な電圧Ｖｔｈ＿ｓｅｌが時刻ｔ３において印加されると、選択素子ＳＥが選択状態（低抵抗状態）となる。このとき、選択素子ＳＥおよび抵抗変化型素子ＶＲがともに低抵抗状態となるので、低抵抗状態のメモリセルＭＣに流れる電流量が増加し始める。しかし、メモリセルＭＣに流れる電流の上限値が初期リセット電流Ｉｒｓｔ３に制限されているので、抵抗変化型素子ＶＲには、抵抗変化型素子ＶＲが高抵抗状態へ変化するのに必要な電圧Ｖｔｈ＿ｍｅｍ以上の値の電圧が印加されない。その結果、抵抗変化型素子ＶＲは低抵抗状態を維持する。
続いて、電圧制御回路２２は、ワード線デコーダ２３を介して、選択ワード線を所定の電圧Ｖｗｌ３（Ｖｉｎｈ＜Ｖｗｌ３＜Ｖｗｌ１）にドライブする。つまり、電圧制御回路２２は、選択ワード線に印加する電圧を電圧Ｖｗ１から電圧Ｖｗ３に小さくする。このとき、電圧Ｖｗｌ３は、選択素子ＳＥの選択状態が維持できる範囲内に設定される。その後、電流制御回路２５は、ｔ６から、ビット線ＢＬの電流制限値を、後期リセット電流Ｉｒｓｔ４に設定する。すると、メモリセルＭＣに流れる電流の上限値が初期リセット電流Ｉｒｓｔ３から後期リセット電流Ｉｒｓｔ４に広がるので、抵抗変化型素子ＶＲに流れる電流量が増加し始め、抵抗変化型素子ＶＲが高抵抗状態へ変化するのに必要な電流Ｉｔｈ＿ｍｅｍ以上の値の電圧が印加される。これにより、抵抗変化型素子ＶＲは低抵抗状態から高抵抗状態に変化し、抵抗変化型素子ＶＲに印加される電圧Ｖｍｅｍが急激に上昇する。このとき、抵抗変化型素子ＶＲは低抵抗状態からの電圧上昇となっているため、抵抗変化型素子ＶＲの電圧Ｖｍｅｍが適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）を超えるまで上昇しない。その結果、抵抗変化型素子ＶＲに印加される電圧は、適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内の電圧値であって、かつ適正な電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）の上限値よりも若干小さな電圧値となる。
[効果]
次に、本実施の形態のメモリ装置２００の効果について説明する。
本実施の形態では、データの消去を行う際に、メモリセルＭＣに印加する電圧が段階的に変わり、メモリセルＭＣに流れる電流の大きさを制限する電流制限値が段階的に変わる。具体的には、データの消去を行う際に、抵抗変化型素子ＶＲが低抵抗状態となっているときに選択素子ＳＥを選択状態にする初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加された後、初期リセット電圧Ｖｒｓｔ１よりも小さな後期リセット電圧Ｖｒｓｔ３がメモリセルＭＣに印加される。さらに、初期リセット電圧Ｖｒｓｔ１をメモリセルＭＣに印加することで選択素子ＳＥが非選択状態から選択状態に変化する時点（後述のｔ３）においてビット線ＢＬの電流制限値が、抵抗変化型素子ＶＲが低抵抗状態を維持するのに必要な電流値（初期リセット電流Ｉｒｓｔ３）に設定される。さらに、後期リセット電圧Ｖｒｓｔ３をメモリセルＭＣに印加する期間（後述のｔ６以降）において電流制限値が、抵抗変化型素子ＶＲに印加される電圧の値が適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内の値となるのに必要な電流値（後期リセット電流Ｉｒｓｔ４）（＞初期リセット電流Ｉｒｓｔ３）に設定される。これにより、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることができる。その結果、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
また、本実施の形態では、電圧Ｖｈｒｓ＿ｌｉｍｉｔは、データの消去を行う際に電流制限値を設定しないで初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに選択素子ＳＥに印加される電圧値と、データの消去を行う際に初期リセット電圧Ｖｒｓｔ１がメモリセルＭＣに印加されているときに抵抗変化型素子ＶＲに印加される電圧値とで挟まれた範囲に相当する。これにより、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることで、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
なお、図１４に示したように、選択素子ＳＥのばらつきによって、選択素子ＳＥに印加される電圧Ｖｓｅｌの値と、抵抗変化型素子ＶＲに印加される電圧Ｖｍｅｍの値が逆転する場合もある。このような場合であっても、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることができる。その結果、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
また、図１５に示したように、電圧制御回路２４が、ビット電圧Ｖｂｌを選択ビット線に印加した後に、ビット電圧Ｖｂｌよりも小さい電圧（例えばグラウンド電圧）を選択ビット線に印加してもよい。さらに、電圧制御回路２２が、後期リセット電圧Ｖｒｓｔ３を選択ワード線に印加した後、後期リセット電圧Ｖｒｓｔ３および初期リセット電圧Ｖｒｓｔ１よりも大きな値の後期リセット電圧Ｖｒｓｔ２を選択ワード線に印加してもよい。これにより、データの消去が完了したときに抵抗変化型素子ＶＲに印加される電圧を適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内に収めることが可能になる。その結果、リセットされたメモリセルＭＣの保持特性や書き換え寿命の低下を抑制することができる。
＜３．各実施の形態に共通の変形例＞
図１６は、上記各実施の形態に係る情報処理システムに用いられるメモリセルアレイユニット４００の機能ブロックの一変形例を表したものである。本変形例に係るメモリセルアレイユニット４００は、上記各実施の形態に係るメモリセルアレイユニット４００に対して、電流検出回路２７を更に備えたものに相当する。
電流検出回路２７は、メモリセルＭＣに流れる電流を検出する。電流検出回路２７での検出結果（検出データ）は、メモリコントローラ３００に送信される。電流検出回路２７は、例えば、図１７に示したように、インバータＩＮＶ１，ＩＮＶ２と、コンパレータＣＰ１と、ＮＭＯＳ型のトランジスタＴ１，Ｔ２と、電流検出抵抗Ｒ１とを有している。
コンパレータＣＰ１の非反転入力端子（＋）には、電流検出抵抗Ｒ１に接続されたビット線ＢＬが接続されている。コンパレータＣＰ１の反転入力端子（−）には、基準電流Ｉｒｅｆ’が入力される。コンパレータＣＰ１は、ビット線ＢＬの電流値が基準電流Ｉｒｅｆ’よりも大きいときには検出信号としてｈｉｇｈを出力し、小さいときには検出信号としてｌｏｗを出力する電流検知回路となっている。
リセット動作を開始する場合には事前にトランジスタＴ２のゲートに初期化パルスｉｎｔ＿ｐｌｓを印加し、インバータＩＮＶ１，ＩＮＶ２からなるラッチを初期化する。ラッチが初期化されると、出力ｒｅｓｅｔ＿ｅｎ１はｈｉｇｈとなり、出力ｒｅｓｅｔ＿ｅｎ２はｌｏｗとなる。
トランジスタＴ１は、ラッチが初期化状態にあるときは電流検知回路とラッチを接続し、電流検知回路が検出信号としてｈｉｇｈを出力すると、出力ｒｅｓｅｔ＿ｅｎ１がｌｏｗとなることで、電流検知回路とラッチの接続をオフにする。そうすることにより、１回のリセット動作中には１回だけビット線ＢＬの電流の上昇が検出される。
次に、本変形例に係るメモリ装置におけるエラー処理について説明する。図１８は、本変形例に係るメモリ装置におけるエラー処理の一例を示すフローチャートである。
まず、メモリコントローラ３００は、ホストコンピュータ１００から、論理アドレスを指定するリセットコマンドを受け取る（ステップＳ１０１）。メモリコントローラ３００は、ホストコンピュータ１００から、リセットコマンドを受け取ると、その論理アドレスを物理アドレスに変換し、その物理アドレスに書き込まれたデータの消去を、メモリセルアレイユニット４００に指示する（ステップＳ１０２）。メモリセルアレイユニット４００は、メモリコントローラ３００から、データの消去の指示を受け取ると、指定のアドレスにおけるデータの消去を実施する。このとき、メモリセルアレイユニット４００は、電流検出回路２７から、消去を実施したメモリセルＭＣに流れる電流の検出結果（検出データ）を取得する（ステップＳ１０３）。
メモリコントローラ３００は、取得した検出結果（検出データ）と、抵抗変化型素子ＶＲの抵抗値とを互いに乗算することにより、消去を実施したメモリセルＭＣに含まれる抵抗変化型素子ＶＲに印加される電圧Ｖｍｅｍを導出する（ステップＳ１０４）。ここで、抵抗変化型素子ＶＲの抵抗値は、例えば、リセット後の状態安定化に必要な比較的高い電圧近辺での抵抗値の統計的なデータから算出した値である。メモリコントローラ３００は、導出により得られた電圧Ｖｍｅｍが適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内にあるか否か判定する（ステップＳ１０５）。その結果、電圧Ｖｍｅｍが適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）内にある場合には、メモリコントローラ３００は、リセット動作が適正に完了したこと（消去成功）をホストコンピュータ１００へ通知する（ステップＳ１０６）。
一方、電圧Ｖｍｅｍが適正電圧範囲（電圧Ｖｈｒｓ＿ｌｉｍｉｔ）外にある場合には、メモリコントローラ３００は、指定のアドレスに対してデータ消去を指示した回数をカウントするとともに、そのカウント数（再消去トライ数）が所定の上限値を超えたか否かを判定する（ステップＳ１０７）。その結果、再消去トライ数が所定の上限値を超えていない場合には、メモリコントローラ３００は、ステップＳ１０２を実行する。つまり、メモリコントローラ３００は、指定のアドレスにおけるデータの再消去を実施する。一方、再消去トライ数が所定の上限値を超えている場合には、メモリコントローラ３００は、指定のアドレスを記録し、アラート情報としてホストコンピュータ１００へ通知する（ステップＳ１０８，Ｓ１０９）。
本変形例では、メモリセルアレイユニット４００内の電流検出回路２７によって得られた検出結果（検出データ）に基づいて、消去を実施したメモリセルＭＣには不具合があるか否かが判定される。これにより、消去を実施したメモリセルＭＣに不具合がある場合には、直ちに、代替のメモリセルＭＣをあてがうことができる。その結果、メモリセルアレイユニット４００を有効に活用することができる。
以上、実施の形態およびその変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
また、例えば、本開示は以下のような構成を取ることができる。
（１）
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子と、選択素子とを含むメモリセルと、
前記抵抗変化型素子を前記第１の抵抗状態から前記第２の抵抗状態へと変化させることで前記メモリセルにデータの書き込みを行い、前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させることで前記メモリセルに記憶された前記データの消去を行う駆動回路と
を備え、
前記駆動回路は、前記データの消去を行う際に、前記メモリセルに印加する電圧を段階的に変えるとともに、前記メモリセルに流れる電流の大きさを制限する電流制限値を段階的に変える
メモリ装置。
（２）
前記駆動回路は、前記データの消去を行う際に、前記メモリセルに印加する電圧を段階的に大きくし、前記メモリセルに流れる電流の大きさを制限する電流制限値を段階的に小さくする
（１）に記載のメモリ装置。
（３）
前記駆動回路は、前記データの消去を行う際に、前記抵抗変化型素子が前記第２の抵抗状態となっているときに前記選択素子を選択状態にする第１の電圧を前記メモリセルに印加した後、前記抵抗変化型素子が前記第１の抵抗状態となっているときに前記選択素子を選択状態にする第２の電圧（＞前記第１の電圧）を前記メモリセルに印加する
（２）に記載のメモリ装置。
（４）
前記駆動回路は、前記第１の電圧を前記メモリセルに印加することで前記メモリセルに消去電流が流れる期間において前記電流制限値を、前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させるのに必要な第１の電流値に設定し、前記第２の電圧を前記メモリセルに印加する期間において前記電流制限値を、前記抵抗変化型素子に印加される電圧の値が適正電圧範囲内の値となるのに必要な第２の電流値（＜前記第１の電流値）に設定する
（３）に記載のメモリ装置。
（５）
前記適正電圧範囲は、前記データの消去を行う際に前記第１の電圧が前記メモリセルに印加されているときに前記選択素子に印加される電圧値と、前記データの消去を行う際に前記第１の電圧が前記メモリセルに印加されているときに前記抵抗変化型素子に印加される電圧値とで挟まれた範囲に相当する
（４）に記載のメモリ装置。
（６）
前記駆動回路は、前記データの消去を行う際に、前記抵抗変化型素子が前記第２の抵抗状態となっているときに前記選択素子を選択状態にする第１の電圧を前記メモリセルに印加した後、前記第１の電圧よりも小さな第３の電圧を前記メモリセルに印加する
（１）に記載のメモリ装置。
（７）
前記駆動回路は、前記第１の電圧を前記メモリセルに印加することで前記選択素子が非選択状態から選択状態に変化する時点において前記電流制限値を、前記抵抗変化型素子が前記第２の抵抗状態を維持するのに必要な第３の電流値に設定し、前記第３の電圧を前記メモリセルに印加する期間において前記電流制限値を、前記抵抗変化型素子に印加される電圧の値が適正電圧範囲内の値となるのに必要な第４の電流値（＞前記第３の電流値）に設定する
（６）に記載のメモリ装置。
（８）
前記適正電圧範囲は、前記データの消去を行う際に前記電流制限値を設定しないで前記第１の電圧が前記メモリセルに印加されているときに前記選択素子に印加される電圧値と、前記データの消去を行う際に前記第１の電圧が前記メモリセルに印加されているときに前記抵抗変化型素子に印加される電圧値とで挟まれた範囲に相当する
（７）に記載のメモリ装置。
（９）
前記メモリセルに流れる電流を検出する電流検出回路と、
前記電流検出回路での検出結果から得られた電流値と、前記メモリセルの抵抗値とを互いに乗算することにより、前記抵抗変化型素子に印加される電圧の値を導出し、それにより得られた電圧値が前記適正電圧範囲内であるか否かを判定する判定部と
を更に備えた
（５）または（８）に記載のメモリ装置。
（１０）
第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子と、選択素子とを含むメモリセルに対して、駆動回路によって、
前記抵抗変化型素子を前記第１の抵抗状態から前記第２の抵抗状態へと変化させることで前記メモリセルにデータの書き込みを行うことと、
前記データの消去を行う際に、前記メモリセルに印加する電圧を段階的に変えるとともに、前記メモリセルに流れる電流の大きさを制限する電流制限値を段階的に変える
を含み、
前記データの消去を行う際に、前記メモリセルに印加する電圧を段階的に大きくし、前記メモリセルに流れる電流の大きさを制限する電流制限値を段階的に小さくする
メモリ装置の制御方法。
１０…制御回路、２０…駆動回路、２１…タイミング制御回路、２２，２４…電圧制御回路、２３…ワード線デコーダ、２５…電流制御回路、２６…ビット線デコーダ、２７…電流検出回路、３０…メモリセルアレイ、１００…ホストコンピュータ、２００…メモリ装置、３００…メモリコントローラ、４００…メモリセルアレイユニット、５００…電源回路、Ａ１…ＡＮＤ回路、ＢＬ，ＢＬ０，ＢＬ１，ＢＬ２…ビット線、ＢＬ＿ｄｅｃ…デコーダ線、ＣSL，ＣBL，ＣWL…寄生容量、ＣＰ１…コンパレータ、Ｉ１，Ｉ２…定電流源、ＩＮＶ１，ＩＮＶ２…インバータ、Ｉｃｅｌｌ…メモリセルに流れる電流、Ｉｃｏｍｐ…コンプライアンス電流、Ｉｒｅｆ…基準電流、Ｉｒｓｔ１…初期リセット電流、Ｉｒｓｔ２…後期リセット電流、Ｉｔｈ＿ｓｅｌ…選択素子の閾値電流、Ｉｔｈ＿ｍｅｍ…抵抗変化型素子の閾値電流、ＭＣ…メモリセル、Ｒ１…電流検出抵抗、ＲSL，ＲBL，ＲWL…配線抵抗、／ｒｓｔ＿ｅｎ１…第１のリセットイネーブル信号、／ｒｓｔ＿ｅｎ２…第２のリセットイネーブル信号、／ｒｓｔ＿ｅｎ３…第３のリセットイネーブル信号、／ｒｓｔ＿ｅｎ４…第４のリセットイネーブル信号、／ｒｓｔ＿ｅｎ５…第５のリセットイネーブル信号、／ｒｓｔ＿ｅｎ６…第６のリセットイネーブル信号、ＳＥ…選択素子、ＳＬ…ソース線、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７…トランジスタ、ＴＥ…ＭＯＳトランジスタ、ＶＲ…抵抗変化型素子、Ｖｂｌ１…初期ビット電圧、Ｖｂｌ２…後期ビット電圧、Ｖｈｒｓ＿ｌｉｍｉｔ…電圧（適正電圧範囲）、Ｖｉｎｈ…共通電圧、Ｖｒｓｔ１…初期リセット電圧（第１の電圧）、Ｖｒｓｔ２…後期リセット電圧（第２の電圧）、Ｖｍｅｍ…抵抗変化型素子に印加される電圧、Ｖｓｅｌ…選択素子に印加される電圧、Ｖｔｈ＿ｓｅｌ…選択素子の閾値電圧、Ｖｔｈ＿ｍｅｍ…抵抗変化型素子の閾値電圧、Ｖｗｌ１…初期ワード電圧、Ｖｗｌ２…後期ワード電圧、ＷＬ，ＷＬ０，ＷＬ１，ＷＬ２…ワード線、ＷＬ＿ｄｅｃ…デコーダ線。

Claims (10)

  1. 第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子と、選択素子とを含むメモリセルと、
    前記抵抗変化型素子を前記第１の抵抗状態から前記第２の抵抗状態へと変化させることで前記メモリセルにデータの書き込みを行い、前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させることで前記メモリセルに記憶された前記データの消去を行う駆動回路と
    を備え、
    前記駆動回路は、前記データの消去を行う際に、前記メモリセルに印加する電圧を段階的に変えるとともに、前記メモリセルに流れる電流の大きさを制限する電流制限値を段階的に変える
    メモリ装置。
  2. 前記駆動回路は、前記データの消去を行う際に、前記メモリセルに印加する電圧を段階的に大きくし、前記メモリセルに流れる電流の大きさを制限する電流制限値を段階的に小さくする
    請求項１に記載のメモリ装置。
  3. 前記駆動回路は、前記データの消去を行う際に、前記抵抗変化型素子が前記第２の抵抗状態となっているときに前記選択素子を選択状態にする第１の電圧を前記メモリセルに印加した後、前記抵抗変化型素子が前記第１の抵抗状態となっているときに前記選択素子を選択状態にする第２の電圧（＞前記第１の電圧）を前記メモリセルに印加する
    請求項２に記載のメモリ装置。
  4. 前記駆動回路は、前記第１の電圧を前記メモリセルに印加することで前記メモリセルに消去電流が流れる期間において前記電流制限値を、前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させるのに必要な第１の電流値に設定し、前記第２の電圧を前記メモリセルに印加する期間において前記電流制限値を、前記抵抗変化型素子に印加される電圧の値が適正電圧範囲内の値となるのに必要な第２の電流値（＜前記第１の電流値）に設定する
    請求項３に記載のメモリ装置。
  5. 前記適正電圧範囲は、前記データの消去を行う際に前記第１の電圧が前記メモリセルに印加されているときに前記選択素子に印加される電圧値と、前記データの消去を行う際に前記第１の電圧が前記メモリセルに印加されているときに前記抵抗変化型素子に印加される電圧値とで挟まれた範囲に相当する
    請求項４に記載のメモリ装置。
  6. 前記駆動回路は、前記データの消去を行う際に、前記抵抗変化型素子が前記第２の抵抗状態となっているときに前記選択素子を選択状態にする第１の電圧を前記メモリセルに印加した後、前記第１の電圧よりも小さな第３の電圧を前記メモリセルに印加する
    請求項１に記載のメモリ装置。
  7. 前記駆動回路は、前記第１の電圧を前記メモリセルに印加することで前記選択素子が非選択状態から選択状態に変化する時点において前記電流制限値を、前記抵抗変化型素子が前記第２の抵抗状態を維持するのに必要な第３の電流値に設定し、前記第３の電圧を前記メモリセルに印加する期間において前記電流制限値を、前記抵抗変化型素子に印加される電圧の値が適正電圧範囲内の値となるのに必要な第４の電流値（＞前記第３の電流値）に設定する
    請求項６に記載のメモリ装置。
  8. 前記適正電圧範囲は、前記データの消去を行う際に前記電流制限値を設定しないで前記第１の電圧が前記メモリセルに印加されているときに前記選択素子に印加される電圧値と、前記データの消去を行う際に前記第１の電圧が前記メモリセルに印加されているときに前記抵抗変化型素子に印加される電圧値とで挟まれた範囲に相当する
    請求項７に記載のメモリ装置。
  9. 前記メモリセルに流れる電流を検出する電流検出回路と、
    前記電流検出回路での検出結果から得られた電流値と、前記メモリセルの抵抗値とを互いに乗算することにより、前記抵抗変化型素子に印加される電圧の値を導出し、それにより得られた電圧値が前記適正電圧範囲内であるか否かを判定する判定部と
    を更に備えた
    請求項５に記載のメモリ装置。
  10. 第１の配線と第２の配線との交差部に配置され、抵抗状態が第１の抵抗状態と第２の抵抗状態とに変化する抵抗変化型素子と、選択素子とを含むメモリセルに対して、駆動回路によって、
    前記抵抗変化型素子を前記第１の抵抗状態から前記第２の抵抗状態へと変化させることで前記メモリセルにデータの書き込みを行うことと、
    前記抵抗変化型素子を前記第２の抵抗状態から前記第１の抵抗状態へと変化させることで前記メモリセルに記憶された前記データの消去を行うことと
    を含み、
    前記データの消去を行う際に、前記メモリセルに印加する電圧を段階的に変えるとともに、前記メモリセルに流れる電流の大きさを制限する電流制限値を段階的に変える
    メモリ装置の制御方法。
JP2017099626A 2017-05-19 2017-05-19 メモリ装置およびメモリ装置の制御方法 Pending JP2018195365A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017099626A JP2018195365A (ja) 2017-05-19 2017-05-19 メモリ装置およびメモリ装置の制御方法
TW107115653A TWI773757B (zh) 2017-05-19 2018-05-09 記憶體裝置及記憶體裝置之控制方法
US16/612,458 US11024376B2 (en) 2017-05-19 2018-05-11 Memory apparatus and method of controlling memory apparatus
CN201880031274.3A CN110612574A (zh) 2017-05-19 2018-05-11 存储器装置和控制存储器装置的方法
PCT/JP2018/018251 WO2018212082A1 (ja) 2017-05-19 2018-05-11 メモリ装置およびメモリ装置の制御方法
KR1020197032319A KR102471567B1 (ko) 2017-05-19 2018-05-11 메모리 장치 및 메모리 장치의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017099626A JP2018195365A (ja) 2017-05-19 2017-05-19 メモリ装置およびメモリ装置の制御方法

Publications (1)

Publication Number Publication Date
JP2018195365A true JP2018195365A (ja) 2018-12-06

Family

ID=64273691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017099626A Pending JP2018195365A (ja) 2017-05-19 2017-05-19 メモリ装置およびメモリ装置の制御方法

Country Status (6)

Country Link
US (1) US11024376B2 (ja)
JP (1) JP2018195365A (ja)
KR (1) KR102471567B1 (ja)
CN (1) CN110612574A (ja)
TW (1) TWI773757B (ja)
WO (1) WO2018212082A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022065658A (ja) * 2020-10-15 2022-04-27 三星電子株式会社 相変化メモリセルを含むメモリ装置とその動作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12283319B2 (en) * 2019-08-02 2025-04-22 Peking University Operating circuit and operating method of resistive random access memory
US20230004293A1 (en) * 2019-11-27 2023-01-05 Sony Semiconductor Solutions Corporation Controller, memory system, and method of controlling memory

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595691B2 (ja) * 1998-08-25 2004-12-02 株式会社東芝 不揮発性半導体記憶装置
US7366046B2 (en) * 2005-08-16 2008-04-29 Novelics, Llc DRAM density enhancements
JP2007080311A (ja) * 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
US7898847B2 (en) * 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset
US7817475B2 (en) * 2007-12-05 2010-10-19 Ovonyx, Inc. Method and apparatus for accessing a phase-change memory
US7466584B1 (en) * 2008-01-02 2008-12-16 Ovonyx, Inc. Method and apparatus for driving an electronic load
TWI413121B (zh) * 2008-02-29 2013-10-21 Toshiba Kk Semiconductor memory device
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US8305793B2 (en) * 2008-05-16 2012-11-06 Qimonda Ag Integrated circuit with an array of resistance changing memory cells
JP4720912B2 (ja) * 2009-01-22 2011-07-13 ソニー株式会社 抵抗変化型メモリデバイス
JP4846813B2 (ja) * 2009-03-12 2011-12-28 株式会社東芝 不揮発性半導体記憶装置
JP5359663B2 (ja) * 2009-08-03 2013-12-04 ソニー株式会社 半導体メモリデバイスおよびその動作方法
JP5044617B2 (ja) * 2009-08-31 2012-10-10 株式会社東芝 不揮発性半導体記憶装置
JP5121864B2 (ja) * 2010-03-02 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5407949B2 (ja) * 2010-03-11 2014-02-05 ソニー株式会社 不揮発性記憶装置及びデータ書き込み方法
JP5306283B2 (ja) 2010-05-20 2013-10-02 株式会社東芝 不揮発性記憶装置及びその駆動方法
US8693233B2 (en) * 2010-06-18 2014-04-08 Sandisk 3D Llc Re-writable resistance-switching memory with balanced series stack
JP5091999B2 (ja) * 2010-09-24 2012-12-05 シャープ株式会社 半導体記憶装置
KR20120063136A (ko) * 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동방법
US8345472B2 (en) * 2010-12-21 2013-01-01 Intel Corporation Three-terminal ovonic threshold switch as a current driver in a phase change memory
US9153319B2 (en) * 2011-03-14 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
US8934292B2 (en) * 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories
JP2014032724A (ja) * 2012-08-03 2014-02-20 Sharp Corp 半導体記憶装置
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
JP5911814B2 (ja) 2012-09-12 2016-04-27 株式会社東芝 抵抗変化メモリ
WO2014103691A1 (ja) * 2012-12-25 2014-07-03 ソニー株式会社 記憶素子および記憶装置
WO2014103577A1 (ja) * 2012-12-26 2014-07-03 ソニー株式会社 記憶装置およびその製造方法
US8987699B2 (en) * 2013-01-18 2015-03-24 Macronix International Co., Ltd. Conductive bridge resistive memory device and method of manufacturing the same
US8995167B1 (en) * 2013-02-01 2015-03-31 Adesto Technologies Corporation Reverse program and erase cycling algorithms
US9373399B2 (en) * 2013-07-22 2016-06-21 Micron Technology, Inc. Resistance variable element methods and apparatuses
KR102179275B1 (ko) * 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
TWI584283B (zh) * 2014-07-16 2017-05-21 東芝股份有限公司 非揮發性記憶裝置及其控制方法
KR102264162B1 (ko) * 2014-10-29 2021-06-11 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
TWI688957B (zh) 2014-11-06 2020-03-21 日商索尼半導體解決方案公司 非揮發性記憶體裝置、及非揮發性記憶體裝置之控制方法
US9672907B2 (en) * 2015-01-27 2017-06-06 Brocere Electronics company limited Controlling both current and voltage of resistive random access memory device
US9570167B2 (en) * 2015-02-23 2017-02-14 Micron Technology, Inc. Apparatuses and methods of reading memory cells
CN106033679B (zh) * 2015-03-12 2019-03-08 华邦电子股份有限公司 电阻式存储器及量测该电阻式存储器的量测系统
US10002665B1 (en) * 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022065658A (ja) * 2020-10-15 2022-04-27 三星電子株式会社 相変化メモリセルを含むメモリ装置とその動作方法

Also Published As

Publication number Publication date
TWI773757B (zh) 2022-08-11
WO2018212082A1 (ja) 2018-11-22
KR102471567B1 (ko) 2022-11-29
US20200098425A1 (en) 2020-03-26
KR20200008998A (ko) 2020-01-29
TW201901666A (zh) 2019-01-01
US11024376B2 (en) 2021-06-01
CN110612574A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
US8077496B2 (en) Nonvolatile memory device and method of driving the same
JP2020074252A (ja) メモリおよびその動作を含む装置および方法
KR102661817B1 (ko) 불휘발성 메모리 장치
US11100990B2 (en) Memory device for avoiding multi-turn on of memory cell during reading, and operating method thereof
JP6547758B2 (ja) 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
CN111263963A (zh) 用于读取和写入优化的解码器电路中的电阻和栅极控制
WO2006134732A1 (ja) 半導体記憶装置
CN109872751B (zh) 存储器装置及其操作方法
US8488367B2 (en) Semiconductor memory device and method for controlling the same
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
KR20130117555A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20150116270A (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR20100123136A (ko) 비휘발성 메모리 장치
CN112116943B (zh) 用于减轻读取干扰的非易失性存储装置以及使用其的系统
TWI773757B (zh) 記憶體裝置及記憶體裝置之控制方法
JP5774154B1 (ja) 抵抗変化型メモリ
CN112242154B (zh) 用于减轻干扰的非易失性存储装置及其操作方法
US9659649B2 (en) Semiconductor storage device and driving method thereof
US9472276B1 (en) Semiconductor apparatus for reading stored information of a resistor or cell
KR102802846B1 (ko) 저항성 메모리 장치 및 그의 동작 방법
CN1811988B (zh) 存储单元阵列偏置方法以及半导体存储器件
JP2021149983A (ja) 半導体記憶装置及びその制御方法
CN105304129A (zh) 电阻可变型存储器及其写入方法