[go: up one dir, main page]

JP2018190767A - 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法 - Google Patents

回路基板と回路部品とを備えた回路装置、該回路装置の製造方法 Download PDF

Info

Publication number
JP2018190767A
JP2018190767A JP2017089605A JP2017089605A JP2018190767A JP 2018190767 A JP2018190767 A JP 2018190767A JP 2017089605 A JP2017089605 A JP 2017089605A JP 2017089605 A JP2017089605 A JP 2017089605A JP 2018190767 A JP2018190767 A JP 2018190767A
Authority
JP
Japan
Prior art keywords
circuit board
insulating layer
circuit
terminal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017089605A
Other languages
English (en)
Inventor
有延 中村
Arinobu Nakamura
有延 中村
奥見 慎祐
Shinsuke Okumi
慎祐 奥見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2017089605A priority Critical patent/JP2018190767A/ja
Priority to US16/606,112 priority patent/US20200051911A1/en
Priority to CN201880024620.5A priority patent/CN111133845A/zh
Priority to DE112018002205.6T priority patent/DE112018002205T5/de
Priority to PCT/JP2018/015788 priority patent/WO2018198872A1/ja
Publication of JP2018190767A publication Critical patent/JP2018190767A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H10W20/42
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H10W20/031
    • H10W20/081
    • H10W20/43
    • H10W90/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09281Layout details of a single conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10272Busbars, i.e. thick metal bars mounted on the printed circuit board [PCB] as high-current conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Geometry (AREA)

Abstract

【課題】端子の曲げ加工を不要とし、回路部品と回路基板とを確実に接続する回路装置を提供することを目的とする。【解決手段】回路装置は、絶縁層を介して積層された回路基板と導電板及び回路部品とを備える。絶縁層上に導電性接着剤によって、一部が絶縁層と回路基板の裏面との間に介在している導電経路を形成する。回路部品の第1端子は、導電経路を電気的に接続し、第2端子は、絶縁層に形成された欠落部を通じて、前記導電板と電気的に接続する。導電体パターンは回路基板の裏面に亘って延設され、延設された該導電体パターンと、導電経路とは、互いに重なり合う夫々の面同士で接着されている。【選択図】図2

Description

本発明は、回路基板と回路部品とを備えた回路装置、該回路装置の製造方法に関する。
例えば、FET等の回路部品及びFETを制御する制御部が実装され、該回路部品及び制御部とを電気的に接続する導電体パターンが形成された回路基板は、電源と負荷とを接続する電力回路に介装され、負荷への電力を給断する。
FETは、電力回路を構成する導電板(バスバー)に接続され、電源と負荷との間の電流が流れる端子(ドレイン端子、ソース端子)と、制御部から出力された制御信号が入力される端子(ゲート端子)とを備える。
そして、ゲート端子に入力された制御信号によって、導電板に接続されたドレイン端子とソース端子との間での電流の給断が、制御される(例えば、特許文献1参照)。
特許文献1の回路装置は、制御部が実装された回路基板の裏面に、絶縁層を介して導電板を積層し、回路基板に設けた貫通孔を通じて露出する導電板の上にFETを載置している。そして、ドレイン端子及びソース端子を、夫々の導電板に接続すると共に、ゲート端子を回路基板の表面上に形成された導電体パターンに接続している。
特開2003−164040号公報
FETの夫々の端子は、外周器の側面から外側に突設され、面一に並ぶ接続端を有している。特許文献1の回路装置の場合、ドレイン端子及びソース端子の接続は容易だが、ゲート端子と回路基板の表面上の導電体パターンとを接続するには、回路基板の厚み分の段差に対応するため、ゲート端子を曲げる必要があり手間がかかる。また、基板が厚い場合又は外周器からの端子の突出長が短い場合、接続が困難となることもあり得る。
本発明は斯かる事情を鑑みてなされたものであり、端子の曲げ加工を不要とし、回路部品と回路基板とを確実に接続する回路装置を提供することを目的とする。
本開示の一態様に係る回路装置は、導電体パターンが表面に形成された回路基板と、前記回路基板の裏面に、絶縁層を介して積層された導電板と、前記回路基板を表裏に貫通する貫通孔を通じて前記導電板上に載置され、第1端子及び第2端子が設けられた回路部品とを備える回路装置において、前記絶縁層上に導電性接着剤によって形成され、一部が前記絶縁層と前記回路基板の裏面との間に介在している導電経路を備え、前記第1端子は、前記導電経路と電気的に接続され、前記第2端子は、前記絶縁層に形成された欠落部を通じて、前記導電板と電気的に接続され、前記導電体パターンは前記回路基板の裏面に亘って延設され、前記導電経路と接着されている。
本開示の一態様に係る回路装置の製造方法は、導電板上に絶縁層を形成する工程と、前記絶縁層上に導電性接着剤を塗布し、線状の導電経路を形成する工程と、導電体パターンが表面から裏面に亘って延設されている回路基板を、前記絶縁層上に該回路基板の裏面を向けて接着して積層し、前記回路基板の裏面に延設された前記導電体パターンと前記導電経路の一端部とを重なり合わせて加圧し接着する工程と、前記絶縁層側の前記導電板上での前記回路基板が積層されていない領域に回路部品を載置し、前記回路部品の端子の先端部を前記導電経路の他端部に重ねる工程とを備える。
本開示の一態様によれば、回路部品の第1端子(端子)は絶縁層上の導電経路に接続されているので、回路基板の厚みに対応させるための端子の曲げ加工を不要とすることができる。
実施の形態1に係る回路装置の側断面図である。 実施の形態1に係る回路装置の平面図である。 実施の形態1に係る回路装置の模式的な回路図である。 回路装置の製造方法の説明図である。 実施の形態2に係る回路装置の模式的な側断面図である。
[本発明の実施形態の説明]
最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
(1)本開示の一態様に係る回路装置は、導電体パターンが表面に形成された回路基板と、前記回路基板の裏面に、絶縁層を介して積層された導電板と、前記回路基板を表裏に貫通する貫通孔を通じて前記導電板上に載置され、第1端子及び第2端子が設けられた回路部品とを備える回路装置において、前記絶縁層上に導電性接着剤によって形成され、一部が前記絶縁層と前記回路基板の裏面との間に介在している導電経路を備え、前記第1端子は、前記導電経路と電気的に接続され、前記第2端子は、前記絶縁層に形成された欠落部を通じて、前記導電板と電気的に接続され、前記導電体パターンは前記回路基板の裏面に亘って延設され、前記導電経路と接着されている。
本態様にあっては、回路部品の第1端子は絶縁層上の導電経路に接続されているので、回路基板の厚みに対応させるための端子の曲げ加工を不要とすることができる。
導電経路の一部は、絶縁層と回路基板の裏面との間に介在して、絶縁層、導電経路及び回路基板の順で積層構造が形成される。導電体パターンは、回路基板の裏面に亘って延設され、導電経路と導電体パターンとの互いに重なり合う夫々の面同士で接着されているので、確実に電気的に接続することができる。また、導電経路は、導電性接着剤で形成されているので、導電経路と導電体パターンを容易に接着することができる。
(2)前記導電性接着剤は、熱硬化性導電ペーストである構成が好ましい。
本態様にあっては、導電性接着剤は熱硬化性導電ペーストであるため、絶縁層に熱硬化性導電ペーストを塗布又は印刷し、加熱することによって、導電性の良い導電経路を容易に形成することができる。
(3)前記導電経路は、線状に形成され、前記導電経路の線幅は、前記第1端子側の一端側よりも、前記絶縁層と前記回路基板の裏面との間に介在している他端側が広くしてある構成が好ましい。
本態様にあっては、導電経路は線状をなし、回路基板の裏面に重なる導電経路の線幅は、ゲート端子側の線幅より広く形成してあるので、裏面に亘って延設された導電体パターンと導電経路との夫々の面同士を、確実に重なり合わせることができる。
(4)前記回路基板には、該回路基板を表裏に貫通するスルーホールが設けられており、前記導電体パターンは、前記スルーホールを通じて、前記回路基板の裏面に亘って延設されている構成が好ましい。
本態様にあっては、回路基板に設けられたスルーホールを通じて、表面に形成された導電体パターンを簡易に回路基板の裏面に亘って延設することができる。
(5)前記回路部品は、半導体スイッチであり、前記第1端子は、前記半導体スイッチをオン又はオフするための制御信号が入力される制御信号入力端子である構成が好ましい。
本態様にあっては、第1端子を制御信号入力端子とすることによって、半導体スイッチと回路基板との間で、半導体スイッチに入力される制御信号のための経路を形成することができる。
(6)本開示の一態様に係る回路装置の製造方法は、導電板上に絶縁層を形成する工程と、前記絶縁層上に導電性接着剤を塗布し、線状の導電経路を形成する工程と、導電体パターンが表面から裏面に亘って延設されている回路基板を、前記絶縁層上に該回路基板の裏面を向けて接着して積層し、前記回路基板の裏面に延設された前記導電体パターンと前記導電経路の一端部とを重なり合わせて加圧し接着する工程と、前記絶縁層側の前記導電板上での前記回路基板が積層されていない領域に回路部品を載置し、前記回路部品の端子の先端部を前記導電経路の他端部に重ねる工程とを備える。
本態様にあっては、導電性接着剤を用いることによって、導電性接着剤を絶縁層に塗布するという簡易な製造方法で、本開示の一態様に係る回路装置を製造することができる。
[本発明の実施形態の詳細]
本開示の実施態様に係る回路基板と回路部品とを備えた回路装置、該回路装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
(実施形態1)
図1は、実施の形態1に係る回路装置の側断面図である。図2は、実施の形態1に係る回路装置の平面図である。回路装置1は、回路部品としてのFET10並びに導電板としてのドレイン端子用バスバー50及びソース端子用バスバー51を備える。FET10は、nチャネル型FET、pチャネル型FETのいずれでもよい。なお、回路部品は、FET10に限定されずIGBT、バイポーラトランジスタ等の半導体スイッチ、レギュレータ等の電圧変換器又は交流直流変換器であってもよい。以下では、nチャネル型FETである場合について説明する。
回路基板20の表面には、制御部23を含む複数の回路部品(図示せず)が実装されており、これらを接続する導電体パターン(ランド)22が形成されている。導電体パターン22は、例えば、銅箔等の導電体を回路基板20に印刷することによって、形成される。制御部23は、マイコン又は制御IC等によって構成され、制御部23が備える端子からパルス信号等のFET10を制御する制御信号を出力する。
回路基板20の裏面には、ドレイン端子用バスバー50及びソース端子用バスバー51が、夫々の端縁を対向し間隔を開けて並設され、絶縁層40を介して積層されている。ソース端子用バスバー51及びドレイン端子用バスバー50は、モータ駆動電流等の大電流を流すのに好適な銅等の導電性の良い金属製の板である。
絶縁層40は、例えば絶縁性の樹脂材料のコーティング又は絶縁フィルムの貼付によって、形成されている。絶縁層40には、ソース端子用バスバー51及びドレイン端子用バスバー50の一部を露出させる欠落部41が、並設されたドレイン端子用バスバー50とソース端子用バスバー51とを跨いで設けられている。
回路基板20には、表面から裏面に貫通する貫通孔24が形成されている。回路基板20とドレイン端子用バスバー50及びソース端子用バスバー51とは、貫通孔24と欠落部41を位置合わせして積層され、貫通孔24及び欠落部41を介して、ドレイン端子用バスバー50とソース端子用バスバー51の対向部分は、露出している。
FET10は、ゲート端子11、ドレイン端子12、ソース端子13を備えている。ゲート端子11及びソース端子13は、FET10の外周器の一側面に並設され外側に向かって突設している。ドレイン端子12は、一側面の反対側に位置する他側面から外側に向かって突設している。夫々の端子(11、12、13)は、外周器の底面に向かって屈曲して延設され、面一に並ぶ先端部を有する。また、該先端部と外周器の底面とは、面一に形成されている。FET10は、貫通孔24を通じて、該貫通孔24から露出したソース端子用バスバー51及びドレイン端子用バスバー50上に、夫々の端縁の対向部間に架け渡すように載置されている。
ドレイン端子12は、絶縁層40に形成された欠落部41を通じて、欠落部41から露出したドレイン端子用バスバー50に電気的に接続されている。ソース端子13は、絶縁層40に形成された欠落部41を通じて、欠落部41から露出したソース端子用バスバー51に電気的に接続されている。ゲート端子11は、絶縁層40上に設けられた導電経路30と電気的に接続されている。
導電経路30は、ゲート端子11の接続位置から、回路基板20の裏面が重なる位置までに亘って、絶縁層40上に設けられている。図2に示す如く、導電経路30は線状に形成され、導電経路30の線幅は、ゲート端子11側の一端側よりも、回路基板20の裏面と重なっている他端側が、広くしてある。
回路基板20側の導電経路30は、絶縁層40と回路基板20との間に介在している。また、回路基板20の表面に形成されている導電体パターン22は、裏面側に重なる導電経路30の位置で回路基板20に形成されたスルーホール21を通じて、裏面に亘って延設されている。
絶縁層40と回路基板20との間に介在している導電経路30と、裏面に延設された導電体パターン22とは、互いに重なり合う夫々の面同士で接着され、電気的に接続されている。絶縁層40、導電経路30及び導電体パターン22の順で積層構造が形成されている。
導電経路30は、熱硬化性導電ペーストによって形成されている。熱硬化性導電ペーストは、例えば、ポリエステル、エポキシ樹脂又は耐熱性ウレタン樹脂等の熱硬化性樹脂に、微細な金属の粒子等の導電性フィラーを分散させ混ぜ合わせた導電性接着剤である。熱硬化性導電ペーストは、絶縁層40上に塗布又は印刷され、100〜200℃程度の温度で15〜30分程度加熱することによって硬化し導電性が向上する。なお、導電性接着剤は、熱硬化性導電ペーストに限らず、低温硬化形導電性接着剤、一液式導電性接着剤であってもよい。
ゲート端子11側の導電経路30上には、ゲート端子11の先端部が重ねられ、例えば、はんだ印刷等によって、ゲート端子11と導電経路30とは電気的に接続されている。FET10のゲート端子11と制御部23とは、導電経路30及び導電体パターン22を介して、電気的に接続されている。
以上のように構成された回路装置1においては、制御部23から出力された制御信号が、導電体パターン22及び導電経路30を経てゲート端子11からFET10に入力され、FET10の制御が行われる。
FET10は、貫通孔24及び欠落部41を通じてソース端子用バスバー51及びドレイン端子用バスバー50上に載置される。そして、ゲート端子11の先端部は、絶縁層40上に熱硬化性導電ペーストで薄膜状に形成された導電経路30上に重ねられ、はんだ印刷等によって導電経路30と電気的に接続してある。
FET10とゲート端子11の先端部との間には、回路基板20の厚み分の段差が存在しないため、ゲート端子11の曲げ加工を不要とすることができる。端子長さが短いFET10であっても使用可能となり、端子による配線損失を小さくできる。また、回路基板20の厚みが大きい場合であっても、FET10のゲート端子11と回路基板20とを電気的に接続することができる。
導電経路30を絶縁層40と回路基板20との間に介在させることによって、回路基板20の表面に形成され、裏面に亘って延設された導電体パターン22と、導電経路30とは、互いに重なり合う夫々の面同士で接着され、電気的に接続してある。
ゲート端子11と、回路基板20の表面に形成された導電体パターン22とを接続させるためのリード線や接続片等の中継部品を不要とし、ゲート端子11と導電体パターン22とを確実に電気的に接続できる。
また、導電経路30は線状をなし、回路基板20の裏面に重なる導電経路30の線幅は、ゲート端子11側の線幅より広く形成してある。従って、裏面に亘って延設された導電体パターン22と導電経路30との夫々の面同士を、確実に重なり合わせることができる。
図3は、実施の形態1に係る回路装置1の模式的な回路図である。回路装置1は、例えば、車両(図示せず)に搭載され、車載電源90と車載負荷91との間で電力の給断に使用される。
FET10のドレイン端子12は、ドレイン端子用バスバー50を介して車載電源90の正極に電気的に接続されている。FET10のソース端子13は、ソース端子用バスバー51を介して車載負荷91に電気的に接続されている。FET10のゲート端子11は、導電経路30及び導電体パターン22を介して制御部23と電気的に接続されている。
従って、制御部23から制御信号が出力されFET10がオンの場合、車載電源90からの電流は、ドレイン端子用バスバー50、FET10、ソース端子用バスバー51の順に流れ、車載負荷91に対し電力が供給される。FET10がオフの場合、車載電源90と車載負荷91との間の電流の流れは、遮断される。
(製造工程)
図4は、実施の形態1に係る回路装置の製造方法の説明図である。実施の形態1に係る回路装置1の製造方法について、図4に基づき、以下に説明する。なお、ドレイン端子用バスバー50及びソース端子用バスバー51と、絶縁層40とは、互いに逆向きのハッチングを施してあり、重なる部分(クロスハッチング部)が、分かるようにしてある。
まず、ドレイン端子用バスバー50及びソース端子用バスバー51を、夫々の端縁を対向させ、端縁間の間隔を開けて並設する(図4A参照)。
次に、欠落部41が設けられた絶縁フィルムからなる絶縁層40を用意する(図4B参照)。該欠落部41にドレイン端子用バスバー50とソース端子用バスバー51との対向部を合わせて、絶縁層40をドレイン端子用バスバー50及びソース端子用バスバー51に貼り付ける(図4C参照)。絶縁層40を貼り付けるにあたって、欠落部41から、ドレイン端子用バスバー50及びソース端子用バスバー51が露出するように、貼り付ける位置を設定する。絶縁フィルムの貼り付けは、絶縁フィルムに塗布された接着剤によって行われる。接着剤は、例えば加熱又は加圧で接着力を発現する。
欠落部41は、矩形の幅広部と幅狭部とを有し、幅広部と幅狭部は、連続している。幅広部の一部はドレイン端子用バスバー50側に位置し、幅広部の残部及び幅狭部はソース端子用バスバー51側に位置している。
次に、導電経路30を絶縁層40上に形成する(図4D参照)。導電経路30は、絶縁層40上に、接着性を有する熱硬化性導電ペーストを、印刷することによって形成される。熱硬化性導電ペーストの印刷は、欠落部41の幅狭部と幅広部との夫々の端縁によって囲まれた領域から、ドレイン端子用バスバー50とは反対方向に向かって、適宜長さで行われる。導電経路30は、線状をなし、欠落部41側の一端の線幅よりも、他端の線幅は、広くしてある。印刷はスクリーン印刷を含む。また、マスク等を用いて、熱硬化性導電ペーストを絶縁層40に塗布してもよい。
次に、欠落部41を含む大きさの貫通孔24が形成されている回路基板20を用意する(図4E参照)。そして、回路基板20の裏面を、絶縁層40が形成されている側のドレイン端子用バスバー50及びソース端子用バスバー51の面に重ね固定する(図4F参照)。なお、回路基板20は、ドットが施してあり、クロスハッチング部は省略してある。
固定は、例えば、回路基板20の裏面に接着材を塗布して行われる。重ねるにあたって、ドレイン端子用バスバー50及びソース端子用バスバー51が、貫通孔24及び欠落部41から露出するように貫通孔24と欠落部41との位置合わせを行う。また、導電経路30の一部が、貫通孔24から露出するように位置合わせを行う。更に、回路基板20の裏面に延設された導電体パターン22の部分と、線幅が広く形成されている導電経路30の一部とが、互いに接触して重なり合うように位置合わせを行い、圧接する。
次に、熱硬化性導電ペーストによって形成された導電経路30に熱を加えることによって、導電経路30は硬化し、裏面に延設された導電体パターン22と導電経路30とは接着され、電気的に接続される。
次に、貫通孔24及び欠落部41から露出するドレイン端子用バスバー50及びソース端子用バスバー51に架け渡して、FET10を載置する。(図4G参照)
この際、外周器の一側面から突設しているソース端子13の先端部をソース端子用バスバー51上に、他側面から突設しているドレイン端子12の先端部をドレイン端子用バスバー50上の夫々に重ねる。また、外周器の一側面から突設しているゲート端子12の先端部を、貫通孔24とから露出している導電経路30上に重ねる。
そして、ゲート端子11の先端部を導電経路30に、ドレイン端子12をドレイン端子用バスバー50に、ソース端子13をソース端子用バスバー51に、はんだ印刷等によって電気的に接続する。
(実施の形態2)
実施の形態2に係る回路装置1は、導電体パターン22の延設態様が異なること以外は、実施の形態1に係る回路装置1と同様の構成を有する。図5は、実施の形態2に係る回路装置1の模式的な側断面図である。実施の形態1と共通する構成要素には、図1と同一の参照符号を付して説明を省略する。
実施の形態2に係る導電体パターン22は、表面から回路基板20の表面と裏面との間の側面を介して、裏面に亘って延設されている。そして、裏面に延設された導電体パターン22の一部と、絶縁層40と回路基板20との間に介在する導電経路30とは、互いに重なり合う夫々の面同士で接着され、電気的に接続されている。
従って、回路基板20のスルーホール21を不要とすることができる。また、導電体パターン22の導電経路30側の端部を、回路基板20の裏面と面一となるまで側面上に延設し、該端部と導電経路30とを接着してもよい。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
1 回路装置
10 FET(回路部品)
11 ゲート端子(第1端子)
12 ドレイン端子(第2端子)
13 ソース端子
20 回路基板
21 スルーホール
22 導電体パターン
23 制御部
24 貫通孔
30 導電経路
40 絶縁層
41 欠落部
50 ドレイン端子用バスバー(導電板)
51 ソース端子用バスバー(導電板)
90 車載電源
91 車載負荷











Claims (6)

  1. 導電体パターンが表面に形成された回路基板と、
    前記回路基板の裏面に、絶縁層を介して積層された導電板と、
    前記回路基板を表裏に貫通する貫通孔を通じて前記導電板上に載置され、第1端子及び第2端子が設けられた回路部品と
    を備える回路装置において、
    前記絶縁層上に導電性接着剤によって形成され、一部が前記絶縁層と前記回路基板の裏面との間に介在している導電経路を備え、
    前記第1端子は、前記導電経路と電気的に接続され、
    前記第2端子は、前記絶縁層に形成された欠落部を通じて、前記導電板と電気的に接続され、
    前記導電体パターンは前記回路基板の裏面に亘って延設され、前記導電経路と接着されている
    回路装置。
  2. 前記導電性接着剤は、熱硬化性導電ペーストである
    請求項1に記載の回路装置。
  3. 前記導電経路は、線状に形成され、前記導電経路の線幅は、前記第1端子側の一端側よりも、前記絶縁層と前記回路基板の裏面との間に介在している他端側が広くしてある
    請求項1又は請求項2に記載の回路装置。
  4. 前記回路基板には、該回路基板を表裏に貫通するスルーホールが設けられており、
    前記導電体パターンは、前記スルーホールを通じて、前記回路基板の裏面に亘って延設されている
    請求項1から請求項3のいずれか一つに記載の回路装置。
  5. 前記回路部品は、半導体スイッチであり、
    前記第1端子は、前記半導体スイッチをオン又はオフするための制御信号が入力される制御信号入力端子である
    請求項1から請求項4のいずれか一つに記載の回路装置。
  6. 導電板上に絶縁層を形成する工程と、
    前記絶縁層上に導電性接着剤を塗布し、線状の導電経路を形成する工程と、
    導電体パターンが表面から裏面に亘って延設されている回路基板を、前記絶縁層上に該回路基板の裏面を向けて接着して積層し、前記回路基板の裏面に延設された前記導電体パターンと前記導電経路の一端部とを重なり合わせて加圧し接着する工程と、
    前記絶縁層側の前記導電板上での前記回路基板が積層されていない領域に回路部品を載置し、前記回路部品の端子の先端部を前記導電経路の他端部に重ねる工程と
    を備える回路装置の製造方法。
JP2017089605A 2017-04-28 2017-04-28 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法 Pending JP2018190767A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017089605A JP2018190767A (ja) 2017-04-28 2017-04-28 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法
US16/606,112 US20200051911A1 (en) 2017-04-28 2018-04-17 Circuit device provided with circuit board and circuit component, and method for manufacturing said circuit device
CN201880024620.5A CN111133845A (zh) 2017-04-28 2018-04-17 具备电路基板和电路元件的电路装置、该电路装置的制造方法
DE112018002205.6T DE112018002205T5 (de) 2017-04-28 2018-04-17 Schaltungsvorrichtung, die mit einer Leiterplatte und einer Schaltungskomponente versehen ist, sowie Verfahren zur Herstellung der Schaltungsvorrichtung
PCT/JP2018/015788 WO2018198872A1 (ja) 2017-04-28 2018-04-17 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017089605A JP2018190767A (ja) 2017-04-28 2017-04-28 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018190767A true JP2018190767A (ja) 2018-11-29

Family

ID=63918329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017089605A Pending JP2018190767A (ja) 2017-04-28 2017-04-28 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法

Country Status (5)

Country Link
US (1) US20200051911A1 (ja)
JP (1) JP2018190767A (ja)
CN (1) CN111133845A (ja)
DE (1) DE112018002205T5 (ja)
WO (1) WO2018198872A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020195103A1 (ja) * 2019-03-27 2020-10-01 株式会社オートネットワーク技術研究所 回路基板及び、回路基板を含む電気接続箱の製造方法
JP2020161694A (ja) * 2019-03-27 2020-10-01 株式会社オートネットワーク技術研究所 回路基板及び、回路基板を含む電気接続箱の製造方法
WO2021187171A1 (ja) * 2020-03-19 2021-09-23 株式会社オートネットワーク技術研究所 回路構成体
CN113728526A (zh) * 2019-05-13 2021-11-30 株式会社自动网络技术研究所 布线基板
WO2022217055A1 (en) * 2021-04-09 2022-10-13 Murata Manufacturing Co., Ltd. Circuit assembly including gallium nitride devices
JP2024534351A (ja) * 2021-09-08 2024-09-20 インディア ヴィーピー セミコンダクター プライベート リミテッド 基板レスハイブリッドパワーモジュールアセンブリおよびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710748U (ja) * 1980-06-18 1982-01-20
JPH09321395A (ja) * 1996-05-30 1997-12-12 Matsushita Electric Ind Co Ltd 電子部品搭載用放熱基板及びその製造方法
JP2002368155A (ja) * 2001-06-05 2002-12-20 Hitachi Cable Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2006158062A (ja) * 2004-11-29 2006-06-15 Auto Network Gijutsu Kenkyusho:Kk 回路構成体
JP2016122679A (ja) * 2014-12-24 2016-07-07 株式会社オートネットワーク技術研究所 回路構成体およびその製造方法
WO2016125543A1 (ja) * 2015-02-03 2016-08-11 株式会社オートネットワーク技術研究所 回路構成体
JP2017038044A (ja) * 2015-08-06 2017-02-16 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2017059560A (ja) * 2015-09-14 2017-03-23 株式会社オートネットワーク技術研究所 回路構成体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4002427B2 (ja) 2001-11-26 2007-10-31 株式会社オートネットワーク技術研究所 回路構成体の製造方法
TWI267173B (en) * 2004-03-29 2006-11-21 Sanyo Electric Co Circuit device and method for manufacturing thereof
CN101500745B (zh) * 2006-08-04 2012-10-10 松下电器产业株式会社 接合材料、接合部及电路基板
JP6630144B2 (ja) 2015-11-06 2020-01-15 川崎重工業株式会社 船舶

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710748U (ja) * 1980-06-18 1982-01-20
JPH09321395A (ja) * 1996-05-30 1997-12-12 Matsushita Electric Ind Co Ltd 電子部品搭載用放熱基板及びその製造方法
JP2002368155A (ja) * 2001-06-05 2002-12-20 Hitachi Cable Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2006158062A (ja) * 2004-11-29 2006-06-15 Auto Network Gijutsu Kenkyusho:Kk 回路構成体
JP2016122679A (ja) * 2014-12-24 2016-07-07 株式会社オートネットワーク技術研究所 回路構成体およびその製造方法
WO2016125543A1 (ja) * 2015-02-03 2016-08-11 株式会社オートネットワーク技術研究所 回路構成体
JP2017038044A (ja) * 2015-08-06 2017-02-16 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2017059560A (ja) * 2015-09-14 2017-03-23 株式会社オートネットワーク技術研究所 回路構成体

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020195103A1 (ja) * 2019-03-27 2020-10-01 株式会社オートネットワーク技術研究所 回路基板及び、回路基板を含む電気接続箱の製造方法
JP2020161694A (ja) * 2019-03-27 2020-10-01 株式会社オートネットワーク技術研究所 回路基板及び、回路基板を含む電気接続箱の製造方法
WO2020195104A1 (ja) * 2019-03-27 2020-10-01 株式会社オートネットワーク技術研究所 回路基板及び、回路基板を含む電気接続箱の製造方法
JP7115385B2 (ja) 2019-03-27 2022-08-09 株式会社オートネットワーク技術研究所 回路基板及び、回路基板を含む電気接続箱の製造方法
CN113728526A (zh) * 2019-05-13 2021-11-30 株式会社自动网络技术研究所 布线基板
CN113728526B (zh) * 2019-05-13 2022-09-20 株式会社自动网络技术研究所 布线基板
WO2021187171A1 (ja) * 2020-03-19 2021-09-23 株式会社オートネットワーク技術研究所 回路構成体
JP2021150502A (ja) * 2020-03-19 2021-09-27 株式会社オートネットワーク技術研究所 回路構成体
JP7452146B2 (ja) 2020-03-19 2024-03-19 株式会社オートネットワーク技術研究所 回路構成体
WO2022217055A1 (en) * 2021-04-09 2022-10-13 Murata Manufacturing Co., Ltd. Circuit assembly including gallium nitride devices
JP2024534351A (ja) * 2021-09-08 2024-09-20 インディア ヴィーピー セミコンダクター プライベート リミテッド 基板レスハイブリッドパワーモジュールアセンブリおよびその製造方法
JP7763394B2 (ja) 2021-09-08 2025-11-04 インディア ヴィーピー セミコンダクター プライベート リミテッド 基板レスハイブリッドパワーモジュールアセンブリおよびその製造方法

Also Published As

Publication number Publication date
DE112018002205T5 (de) 2020-01-09
US20200051911A1 (en) 2020-02-13
WO2018198872A1 (ja) 2018-11-01
CN111133845A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
WO2018198872A1 (ja) 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法
JP4270095B2 (ja) 電子装置
US10192818B2 (en) Electronic part mounting heat-dissipating substrate
US20170309555A1 (en) Electronic part mounting heat-dissipating substrate
CN107005145B (zh) 功率模块、功率模块组、功率输出级以及包括功率输出级的驱动系统
DE212018000087U1 (de) Halbleitervorrichtung
WO2021005916A1 (ja) 半導体装置及び電子装置
JP5782013B2 (ja) フレキシブルプリント基板の接合方法
CN105532079B (zh) 电路板组件、用于冷却风扇模块的控制装置和方法
JP2009224534A (ja) パワーモジュール
CN112425018B (zh) 电接线盒
KR20230142406A (ko) 배선 기판, 배선 기판을 가지는 반도체 패키지, 및 그 제조 방법
US10389099B2 (en) Circuit assembly
JP6433604B2 (ja) 非可逆回路素子、非可逆回路装置およびこれらの製造方法
JP5679266B2 (ja) プリント配線板の接続構造、配線板接続体及び電子機器
JP2017188528A (ja) 半導体装置
WO2019007624A1 (de) Toleranzausgleichselement für schaltbilder
JP2015002200A (ja) 配線基板とその製造方法および他基板との接続体
JP5857769B2 (ja) 配線パターンの接続構造およびその製造方法
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
JP2015082890A (ja) 回路構成体、電気接続箱及び回路構成体の製造方法
JP2005294093A (ja) 面状発熱体
JP2008016690A (ja) 基板の電極の接続構造体及び接続方法
JP2012253217A (ja) 半導体モジュールおよびその製造方法
JP2013153114A (ja) プリント配線板及び該プリント配線板を用いてなるプリント配線板の接続構造、プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200602