[go: up one dir, main page]

JP2017038044A - 配線基板及びその製造方法と電子部品装置 - Google Patents

配線基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP2017038044A
JP2017038044A JP2016142613A JP2016142613A JP2017038044A JP 2017038044 A JP2017038044 A JP 2017038044A JP 2016142613 A JP2016142613 A JP 2016142613A JP 2016142613 A JP2016142613 A JP 2016142613A JP 2017038044 A JP2017038044 A JP 2017038044A
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring layer
insulating layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016142613A
Other languages
English (en)
Other versions
JP6691451B2 (ja
Inventor
啓晴 柳沢
Hiroharu Yanagisawa
啓晴 柳沢
小林 和弘
Kazuhiro Kobayashi
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to US15/228,059 priority Critical patent/US9698094B2/en
Publication of JP2017038044A publication Critical patent/JP2017038044A/ja
Application granted granted Critical
Publication of JP6691451B2 publication Critical patent/JP6691451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W70/65
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H10W70/093
    • H10W70/095
    • H10W70/635
    • H10W70/6525
    • H10W74/012
    • H10W74/134
    • H10W74/15
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772Conductors directly under a component but not electrically connected to the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H10W70/682
    • H10W72/072
    • H10W72/07207
    • H10W72/073
    • H10W72/07307
    • H10W72/252
    • H10W72/354
    • H10W72/931
    • H10W74/019
    • H10W74/117
    • H10W74/142
    • H10W90/724
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】コアレスタイプの配線基板において、信頼性が得られる新規な構造を提供する。【解決手段】絶縁層40と、上面が絶縁層40から露出した状態で、側面及び下面が絶縁層40に埋め込まれた配線層30と、配線層30の上面の外縁部に形成されたへこみ部Hとを含み、配線層30のへこみ部Hが絶縁層40で埋め込まれている。【選択図】図14

Description

本発明は、配線基板及びその製造方法と電子部品装置に関する。
従来、半導体チップなどの電子部品を実装するための配線基板がある。そのような配線基板では、絶縁層から露出するパッドに半導体チップの端子がフリップチップ接続される。
2005−101137号公報
後述する予備的事項で説明するように、コアレスタイプの配線基板は、仮基板の上に銅箔を介して配線層を形成し、仮基板を除去した後に、銅箔をウェットエッチングすることに基づいて製造される。銅箔をウェットエッチングする際に、配線層の外縁部にへこみ部が形成される。
配線層の外縁部のへこみ部にエッチング液の硫酸成分が残留しやすいため、硫酸成分が大気の水分と反応して硫酸イオンとなり、配線層を腐食させたり、イオンマイグレーションが発生する課題がある。
コアレスタイプの配線基板及びその製造方法と電子部品装置において、信頼性が得られる新規な構造を提供することを目的とする。
以下の開示の一観点によれば、絶縁層と、上面が前記絶縁層から露出した状態で、側面及び下面が前記絶縁層に埋め込まれた配線層と、前記配線層の上面の外縁部に形成されたへこみ部とを有し、前記配線層のへこみ部が前記絶縁層で埋め込まれている配線基板が提供される。
また、その開示の他の観点によれば、絶縁層と、上面が前記絶縁層から露出した状態で、側面及び下面が前記絶縁層に埋め込まれた配線層と、前記配線層の上面の外縁部から厚み方向に形成されたへこみ部とを備え、前記配線層のへこみ部が前記絶縁層で埋め込まれた配線基板と、前記配線基板の配線層の上面に端子が接続された電子部品とを有する電子部品装置が提供される。
さらに、その開示の他の観点によれば、剥離できる状態で金属箔が形成された仮基板を用意する工程と、前記仮基板上の金属箔の上に配線層を形成する工程と、前記配線層の上面及び側面を粗化面にする工程と、前記金属箔及び前記配線層の上に絶縁層を形成する工程と、前記金属箔から前記仮基板を剥離する工程と、前記金属箔をウェットエッチングして、前記配線層を露出させると共に、前記配線層の外縁部にへこみ部が形成される工程と、前記配線層のへこみ部を前記絶縁層で埋め込む工程とを有する配線基板の製造方法が提供される。
以下の開示によれば、配線基板では、絶縁層に配線層が埋め込まれており、配線層の上面が絶縁層から露出し、配線層の側面及び下面が絶縁層に埋め込まれている。配線層の上面の外縁部にへこみ部が形成されており、へこみ部が絶縁層で埋め込まれている。
配線基板はコアレスタイプの配線基板の製造方法で製造されるため、最終的に露出する配線層の外縁部にへこみ部が形成される。
配線層の外縁部のへこみ部が絶縁層で埋め込まれているため、へこみ部にエッチング液の硫酸成分が残留するとしても、硫酸成分はへこみ部を埋め込む絶縁層で封じ込まれた状態となる。
これにより、硫酸成分が大気の水分と反応しにくくなり、硫酸イオンによって配線層が腐食したり、イオンマイグレーションが発生することが防止される。
さらに、配線層の外縁部のへこみ部が絶縁層の被覆部で保持されるため、配線層が絶縁層から抜けにくくなる。
図1(a)〜(d)は予備的事項に係る配線基板の課題を説明するための断面図(その1)である。 図2(a)〜(c)は予備的事項に係る配線基板の課題を説明するための断面図(その2)である。 図3(a)及び(b)は第1実施形態の配線基板の製造方法を示す断面図(その1)である。 図4は第1実施形態の配線基板の製造方法を示す断面図(その2)である。 図5は第1実施形態の配線基板の製造方法を示す断面図(その3)である。 図6は第1実施形態の配線基板の製造方法を示す断面図(その4)である。 図7(a)及び(b)は第1実施形態の配線基板の製造方法を示す断面図(その5)である。 図8(a)及び(b)は第1実施形態の配線基板の製造方法を示す断面図(その6)である。 図9(a)及び(b)は第1実施形態の配線基板の製造方法を示す断面図(その7)である。 図10は第1実施形態の配線基板の製造方法を示す断面図(その8)である。 図11(a)及び(b)は第1実施形態の配線基板の製造方法を示す断面図(その9)である。 図12は第1実施形態の配線基板の製造方法を示す断面図(その10)である。 図13は第1実施形態の配線基板の製造方法を示す断面図(その11)である。 図14は第1実施形態の配線基板を示す断面図である。 図15は第1実施形態の電子部品装置を示す断面図である。 図16(a)及び(b)は第2実施形態の配線基板の製造方法を示す断面図(その1)である。 図17(a)及び(b)は第2実施形態の配線基板の製造方法を示す断面図(その2)である。 図18は第2実施形態の配線基板の製造方法を示す断面図(その3)である。 図19は第2実施形態の配線基板を示す断面図である。 図20(a)及び(b)は第3実施形態の配線基板の製造方法を示す断面図(その1)である。

図21(a)及び(b)は第3実施形態の配線基板の製造方法を示す断面図(その2)である。 図22は第3実施形態の配線基板の製造方法を示す断面図(その3)である。 図23は第3実施形態の配線基板を示す断面図である。 図24は図23の配線基板を使用して電子部品装置を製造する方法を示す断面図である。 図25は第3実施形態の電子部品装置を示す断面図(その1)である。 図26は第3実施形態の電子部品装置を示す断面図(その2)である。 図27は第4実施形態の配線基板を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
図1及び図2は、予備的事項に係るコアレスタイプの配線基板の課題を説明するための図である。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない。
コアレスタイプの配線基板の製造方法では、まず、図1(a)に示すような積層基板100を用意する。積層基板100は、プリプレグ220とその上に接着された第1銅箔240とから形成される仮基板200を備えている。さらに、仮基板200の第1銅箔240の上に剥離できる状態で第2銅箔300が形成されている。
次いで、図1(b)に示すように、仮基板200上の第2銅箔300の上に銅からなる第1配線層400を形成する。
続いて、図1(c)に示すように、第2銅箔300及び第1配線層400の上に樹脂フィルムを貼付して絶縁層500を形成する。さらに、レーザで絶縁層500を加工することにより、第1配線層400に到達するビアホールVHを形成する。
続いて、図1(d)に示すように、ビアホールVH内のビア導体を介して第1配線層400に接続される第2配線層420を形成する。
次いで、図2(a)に示すように、仮基板200の第1銅箔240と第2銅箔300との界面から剥離して、仮基板200を第2銅箔300から分離する。
次の図2(b)では、図2(a)の構造体を上下反転させた状態が示されている。図2(b)に示すように、第2配線層420を保護シート(不図示)で保護した状態で、硫酸と過酸化水素水との混合液により、第2銅箔300をウェットエッチングして除去する。
これにより、図2(c)に示すように、第1配線層400及絶縁層500の各上面が露出する。このとき、第1配線層400の側面と絶縁層500との界面から絶縁層500の内部に多くのエッチング液が侵入しやすい。
このため、第1配線層400の外縁部のエッチングレートが中央主要部のエッチングレートより高くなる。その結果、第1配線層400の外縁部にへこみ部Hが微細な隙間として形成される。
第2銅箔300をウェットエッチングした後に、図2(c)の構造体に対して水洗及び乾燥の工程が遂行される。しかし、第1配線層400外縁部のへこみ部Hに、硫酸と過酸化水素水との混合液の硫酸成分が固化した状態で残留しやすい。
第1配線層400のへこみ部Hに硫酸成分が残っていると、硫酸成分が大気の水分と反応して硫酸イオンとなり、第1配線層400を腐食させる問題がある。
また、第1配線層400のへこみ部Hに硫酸成分が残っていると、水分がある環境下で第1配線層400に電圧を印加すると、イオンマイグレーションが発生し、第1配線層400の間で電気ショートが発生しやすい。
このため、第1配線層400の横方向に配置された絶縁層500の絶縁性の信頼性が低下する。
さらには、第1配線層400の外縁部にへこみ部Hが形成されると、第1配線層400と絶縁層500との接触面積が小さくなるため、第1配線層400と絶縁層500との密着性が十分に得られなくなる懸念がある。
以下に説明する実施形態の配線基板及びその製造方法と電子部品装置では、前述した課題を解決することができる。
(第1実施形態)
図3〜図13は第1実施形態の配線基板の製造方法を示す図、図14は第1実施形態の配線基板を示す図、図15は第1実施形態の電子部品装置を示す図である。
以下、配線基板及び電子部品装置の製造方法を説明しながら、配線基板及び電子部品装置の構造について説明する。
第1実施形態の配線基板の製造方法では、まず、図3(a)に示すような積層基板5を用意する。積層基板5は、プリプレグ10とその上に接着された第1銅箔20とから形成される仮基板6を備えている。さらに、仮基板6の第1銅箔20の上に剥離できる状態で第2銅箔22が形成されている。
プリプレグ10は、ガラス繊維、炭素繊維、又はアラミド繊維などの織布や不織布の補強繊維にエポキシやポリイミドなどの樹脂を含浸させた複合材料である。
例えば、仮基板6のプリプレグ10の厚みは50μm〜500μmであり、第1銅箔20の厚みは12μm〜70μmである。また、第2銅箔22の厚みは2μm〜3μmである。
仮基板6の第1銅箔20と第2銅箔22との間に離型剤(不図示)が形成されており、仮基板6の第1銅箔20と第2銅箔22との界面で容易に剥離できるようになっている。離型剤としては、シリコーン系離型剤、フッ素系離型剤、又はそれらの離型剤の成分中に金属成分を含む粒子が配合された離型剤などが使用される。
このようにして、剥離できる状態で最外に金属箔が形成された仮基板を用意する。仮基板の上に剥離できる状態で金属箔が形成されていればよく、金属箔の下の仮基板の層構成は、各種の構造を採用することができる。第2銅箔22が仮基板上に形成される金属箔の一例である。
次いで、図3(b)に示すように、第2銅箔22の上に、第1配線層が配置される領域に開口部12aが設けられためっきレジスト層12を形成する。
続いて、図4に示すように、第2銅箔22をめっき給電経路に利用する電解めっきにより、めっきレジスト層12の開口部12a内に銅めっき層30xを形成する。銅めっき層30xが電解金属めっき層の一例である。仮基板上に形成される金属箔と、電解金属めっき層とは同じ金属から形成される。
次いで、図5に示すように、めっきレジスト層12を除去する。これにより、銅めっき層30xから第1配線層30が形成される。
多面取り用の積層基板5を使用する場合は、積層基板5に複数の製品領域が画定されている。図5では、積層基板5の一つの製品領域が示されており、その中央部が電子部品搭載領域Rとなっている。
図5の部分平面図に示すように、第1配線層30は、電子部品搭載パッドP1と、ビア受けパッドP2と、電子部品搭載パッドP1とビア受けパッドP2とを接続する配線部とを備えている。また、第1配線層30は、電子部品搭載領域Rの中央部に配置された微細配線部30aを含んで形成される。
なお、一般的なセミアディティブ法で配線層を形成する場合は、銅めっき層をマスクとしてシード層をエッチングする工程がある。シード層は銅めっき層よりもエッチングレートが高いため、シード層が内側に食い込むアンダーカット形状になりやすい。
本実施形態では、銅めっき層30xのみから第1配線層30が形成され、シード層をエッチングする工程がない。このため、第1配線層30の基部でのアンダーカットが発生しないので、より微細な配線層を形成することができる。
続いて、図6に示すように、第1配線層30をギ酸系水溶液で粗化処理することにより、第1配線層30の上面及び側面を粗化面RSにする。第1配線層30の表面粗さ(Ra)は、100nm〜500nmの範囲、例えば300nmに設定される。他の配線層の表面を粗化面にする際にも同様な表面粗さに設定される。
次いで、図7(a)に示すように、第1配線層30及び第2銅箔22の上に半硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、絶縁層40を形成する。樹脂フィルムは、エポキシ樹脂又はポリイミド樹脂などの熱硬化性樹脂が使用される。あるいは、液状の熱硬化性樹脂を塗布することにより、絶縁層40を形成してもよい。
熱硬化性のエポキシ樹脂を使用する場合は、230℃程度で加熱処理することにより、半硬化の樹脂を完全に硬化させることができる。
あるいは、半硬化状態のプリプレグを貼付し、加熱処理して硬化させることにより、絶縁層40を形成してもよい。プリプレグを使用する場合は、前述した図3(a)の仮基板6のプリプレグ10と同様な材料が使用される。
その後に、図7(b)に示すように、絶縁層40をレーザで加工することにより、第1配線層30のビア受けパッドP2に到達するビアホールVHを形成する。さらに、過マンガン酸法などによってビアホールVH内をデスミア処理することにより、樹脂スミアを除去してクリーニングする。
あるいは、感光性樹脂をフォトリソグラフィに基づいてパターン化することにより、ビアホールVHを備えた絶縁層40を形成してもよい。
次いで、図8(a)に示すように、絶縁層40の上に、ビアホールVH内のビア導体を介して第1配線層30に接続される第2配線層32を形成する。ビアホールVH及びその中に充填されるビア導体は、第1配線層30側の底面の直径よりもビアホールVHの開口端側の直径が大きくなる円錐台形状に形成される。
第2配線層32は、例えば、セミアディティブ法により形成される。詳しく説明すると、絶縁層40上及びアホールVHの内面に無電解めっき又はスパッタ法により、銅などからなるシード層(不図示)を形成する。
次いで、第2配線層32が配置される領域に開口部が設けられためっきレジスト層(不図示)を形成する。続いて、シード層をめっき給電経路に利用する電解めっきにより、めっきレジスト層の開口部に銅などからなる金属めっき層(不図示)を形成した後に、めっきレジスト層を除去する。
さらに、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。これにより、シード層及び金属めっき層から第2配線層32が形成される。
なお、前述した態様では、プリプレグ10の片面に第1銅箔20を形成して仮基板6とし、その仮基板6の片面に第2銅箔22を介して多層配線層を形成している。この他に、プリプレグ10の両面に第1銅箔20を形成して仮基板とし、その仮基板の両面側に第2銅箔22を介して多層配線層をそれぞれ形成してもよい。
続いて、図8(b)に示すように、仮基板6の第1銅箔20と第2銅箔22との界面から剥離し、仮基板6を第2銅箔22から分離する。
次の図9(a)では、図8(b)の構造体を上下反転させた状態が示されている。図9(a)に示すように、絶縁層40の下面側に保護シート(不図示)を貼付して第2配線層32を保護した状態で、第2銅箔22をウェットエッチングして除去する。第2銅箔22のエッチング液としては、硫酸と過酸化水素水との混合液が使用される。
これにより、図9(b)に示すように、第1配線層30の上面及び絶縁層40の上面が露出する。第1配線層30は、第2銅箔22と同じ銅から形成されるため、第2銅箔22のウェットエッチングが終了してオーバーエッチングを行う際に第1配線層30がエッチングされる。
このとき、予備的事項で説明したように、オーバーエッチング時に第1配線層30の側面と絶縁層40との界面から絶縁層40の内部に多くのエッチング液が侵入しやすい。
このため、第1配線層30の外縁部のエッチングレートが中央主要部のエッチングレートより高くなる。その結果、第1配線層30の外縁部にへこみ部Hが微細な隙間として形成される。
へこみ部Hは、第1配線層30の上面の外縁部から厚み方向に形成される。そして、第1配線層30のへこみ部Hの外側に、絶縁層40の上端側の側面が露出した状態となる。第1配線層30のへこみ部Hの幅は、例えば1μm〜2μm程度であり、へこみ部Hの深さは、例えば2μm〜3μmである。
また、第1配線層30の中央主要部も同時にエッチングされるため、第1配線層30の上面の高さが絶縁層40の上面の高さよりも低くなる。例えば、第1配線層30の上面は、絶縁層40の上面から2μm〜3μm程度低い位置に配置される。
第1配線層30の上面及びへこみ部Hの内面は、平滑面がエッチングされた面であるため、側面及び下面の粗化面RSよりも表面粗さの小さい平滑面として露出する。
以上により、絶縁層40の両面側の第1配線層30及び第2配線層32がビアホールVH内のビア導体を介して相互接続された構造の配線部材3を得る。
次いで、図10に示すように、熱プレス装置50を用意する。熱プレス装置50は、下側熱プレス板52と上側熱プレス板54とを備えている。下側熱プレス板52は押圧板52aとその下に配置された加熱板52bとから形成される。下側熱プレス板52は支持部材52cで支持されており、上下方向に移動することができる。
また、上側熱プレス板54は、押圧板54aとその上に配置された加熱板54bとから形成される。上側熱プレス板54は支持部材54cで支持されており、上下方向に移動することができる。
下側熱プレス板52及び上側熱プレス板54の各押圧板52a,54aは、ステンレス鋼などの金属板から形成される。また、下側熱プレス板52及び上側熱プレス板54の各加熱板52b,54bには、電熱線又は熱媒体などからなるヒータ(不図示)が設けられており、ワークを加熱することができる。
このような熱プレス装置50の下側熱プレス板52及び上側熱プレス板54との間に、前述した図9の配線部材3を配置する。さらに、絶縁層40として熱硬化性のエポキシ樹脂を使用する場合は、下側熱プレス板52及び上側熱プレス板54の各加熱板52b,54bの加熱温度を150℃に設定する。ここで、熱硬化性のエポキシ樹脂のガラス転移点が150℃である。
熱硬化性樹脂は、一度硬化した後であってもガラス転移点(Tg)付近まで加熱すると、機械的に押圧すると容易に変形する。
続いて、図11(a)に示すように、熱プレス装置50の下側熱プレス板52及び上側熱プレス板54によって前述した図9の配線部材3を加熱した状態で押圧する。このとき、熱プレス装置50の圧力が好適には0.3MPa〜1.0MPaに設定されて、配線部材3が押圧される。
これにより、図11(b)の部分拡大断面図に示すように、第1配線層30の外縁部のへこみ部Hの外側の絶縁層40が上側熱プレス板54によって内側に押されて変形する。
その後に、配線部材3から熱プレス装置50を取り外す。これにより、図12に示すように、第1配線層30の外縁部のへこみ部Hが絶縁層40で埋め込まれた状態となり、第1配線層30のへこみ部Hの側面と絶縁層40との間に隙間がなくなる。
このため、第1配線層30の外縁部のへこみ部Hに硫酸成分が残留するとしても、硫酸成分はへこみ部Hを埋め込む絶縁層40で封じ込まれた状態となる。
従って、第1配線層30の外縁部のへこみ部Hに硫酸成分が大気の水分と反応しにくくなり、硫酸イオンによって第1配線層30が腐食することが防止される。
また、第1配線層30の外縁部のへこみ部Hに残留する硫酸成分は絶縁層40で封じ込まれるため、水分がある環境下で第1配線層30に電圧を印加しても、硫酸イオンが大気中に露出するまでの移動経路を長くすることができる。
このため、イオンマイグレーションが発生しにくくなり、第1配線層30の配線パターン間で電気ショートが発生することが防止される。これにより、第1配線層30の横方向に配置された絶縁層40の絶縁性の信頼性を確保することができる。
さらには、第1配線層30の外縁部のへこみ部Hが絶縁層40で埋め込まれるため、第1配線層30の外縁部が絶縁層40の被覆部で保持された状態となる。これにより、第1配線層30が絶縁層40から抜けにくくなる。
また、第1配線層30のへこみ部Hが露出している場合と比較して、第1配線層30と絶縁層40との接触面積が大きくなるため、第1配線層30と絶縁層40との密着性を向上させることができる。
次いで、図13に示すように、前述した図6の工程と同様に、第1配線層30の上面と、第2配線層32の下面及び側面とを粗化処理して粗化面RSにする。このとき、第1配線層30の外縁部のへこみ部Hの内面は、絶縁層40で被覆されているため、粗化されずに平滑面のままとなる。
あるいは、前述した図9の第2銅箔22をウェットエッチングして第1配線層を露出させた後に、粗化処理を行ってもよい。この場合は、第1配線層30の外縁部のへこみ部Hの内面も粗化面となる。
さらに、図14に示すように、絶縁層40の上面側に、電子部品搭載領域Rに一括した開口部42aが配置されるようにソルダレジスト層42を形成する。このとき、第1配線層30の上面が粗化面RSとなっているため、ソルダレジスト層42が密着性よく形成される。
また、絶縁層40の下面側に、第2配線層32の接続部上に開口部44aが配置されたソルダレジスト層44を形成する。このとき、第2配線層32の下面が粗化面RSになっているため、ソルダレジスト層44が密着性よく形成される。下面側のソルダレジスト層44の開口部44aに露出する第2配線層32が外部接続パッドP3となる。
図14の工程の後に、必要に応じて、上面側のソルダレジスト層42の開口部42aから露出する第1配線層30の上面に表面処理層を形成してもよい。また、必要に応じて、下面側のソルダレジスト層44の開口部44aから露出する第2配線層32の接続部に表面処理層を形成してもよい。
表面処理層としては、下から順に、無電解めっきで形成されるニッケル層/金層、ニッケル層/パラジウム層/金層、又は、OSP(Organic Solderability Preservative)処理によるアゾール化合物やイミダゾール化合物などの有機被膜が使用される。
以上により、第1実施形態の配線基板1が得られる。各製品領域が得られるように配線部材が切断されて配線基板1となる。
図14に示すように、第1実施形態の配線基板1は、電子部品搭載領域Rを有する絶縁層40を備えている。絶縁層40に第1配線層30が埋め込まれている。第1配線層30は、電解めっきによる銅めっき層30xのみから形成され、シード層を備えていない。第1配線層30は、上面が絶縁層40から露出した状態で、側面及び下面が絶縁層40に埋め込まれている。
第1配線層30は、電子部品搭載パッドP1と、ビア受けパッドP2とを備えている。また、第1配線層30は、電子部品搭載領域Rの中央部に配置された微細配線部30aを含んで形成される。
また、第1配線層30の上面、側面及び下面は粗化面RSとなっている。そして、第1配線層30の上面の外縁部のへこみ部Hの内面は、粗化面Rよりも表面粗さが小さい平滑面となっている。
第1配線層30の上面には他の部材は形成されておらず、第1配線層30の上面に電子部品の端子が接続される。図14の例では、第1配線層30の電子部品搭載パッドP1に電子部品の端子がフリップチップ接続される。
絶縁層40には第1配線層30のビア受けパッドP2に到達するビアホールVHが形成されている。絶縁層40の下面にはビアホールVH内のビア導体を介して第1配線層30に接続される第2配線層32が形成されている。第2配線層32の側面及び下面は粗化面RS(図13)となっている。
さらに、絶縁層40の上面側に、電子部品搭載領域Rに開口部42aが配置されたソルダレジスト層42が形成されている。また、絶縁層40の下面側に、第2配線層32の接続部上に開口部44aが配置されたソルダレジスト層44が形成されている。下面側のソルダレジスト層44の開口部44aに第2配線層32の外部接続パッドP3が露出している。
前述したように、本実施形態の配線基板1は、コアレスタイプの配線基板の製造方法で製造される。このため、仮基板6を除去した後に、第2銅箔22をウェットエッチングする際に、第1配線層30の上面の外縁部から厚み方向にへこみ部Hが形成される。
このため、後の工程で、熱プレスによって絶縁層40を変形させて、第1配線層30の外縁部のへこみ部Hを絶縁層40で埋め込んで被覆する。
これにより、第2銅箔22のエッチング液の硫酸成分が第1配線層30のへこみ部Hに残留するとしても、硫酸成分が水分と反応しにくくなり、第1配線層30が硫酸イオンによって腐食することが防止される。
また、水分がある環境下で第1配線層30に電圧を印加しても、硫酸イオンが大気中に露出するまでの移動経路を長くすることができる。これにより、イオンマイグレーションが発生しにくくなり、第1配線層30の配線パターン間で電気ショートが発生することが防止される。
さらには、第1配線層30の外縁部が絶縁層40の被覆部で保持された状態となるため、第1配線層30が絶縁層40から抜けにくくなる。
また、第1配線層30は、第2銅箔22をウェットエッチングする際に多少エッチングされる。このため、第1配線層30の上面の高さは、絶縁層40の上面の高さよりも低くなっている。
次に、前述した図14の配線基板1を使用して電子部品装置を構築する方法について説明する。
図15に示すように、電子部品として、下面に端子62を備えた半導体チップ60を用意する。半導体チップ60の端子62は、はんだバンプ又は金バンプなどからなる。そして、半導体チップ60の端子62を配線基板1の第1配線層30の電子部品搭載パッドP1にはんだ(不図示)を介してフリップチップ接続する。
その後に、半導体チップ60と配線基板1の間にアンダーフィル樹脂64を充填する。
以上により、第1実施形態の電子部品装置2が得られる。電子部品装置2は、前述した配線基板1を使用しているため、電子部品装置の十分な信頼性を確保することができる。
また、半導体チップ60に上側に向けて引っ張り応力がかかるとしても、配線基板1の第1配線部30のへこみ部Hが絶縁層40で保持されているため、第1配線部30が絶縁層40から抜けることが防止される。
前述した形態では、電子部品として半導体チップを例示したが、キャパシタ素子、抵抗素子及びインダクタ素子などから選択される各種の電子部品を搭載することができる。
(第2実施形態)
図16〜図18は第2実施形態の配線基板の製造方法を示す図、図19は第2実施形態の配線基板を示す図である。
前述した第1実施形態の配線基板1では、絶縁層40の一方の面に第1配線層30が形成され、他方の面に第2配線層32が形成された多層配線構造を採用している。
第2実施形態では、絶縁層の一方の面のみに配線層が形成された単層配線構造を採用する。
第2実施形態の配線基板の製造方法では、まず、前述した第1実施形態の図3(a)〜図7(b)と同一の工程を遂行する。これにより、図16(a)に示すように、前述した図7(b)と実質的に同一の構造体を得る。
図16(a)に示すように、第2実施形態では、前述した図7(b)の第1配線層30が配線層34となっている。配線層34は、前述した図5の部分平面図の第1配線層30と同じレイアウトで配置される。
配線層34は、微細配線部34aと、電子部品搭載パッドP1及び外部接続パッドP3とを含んで形成される。第2実施形態では、前述した図7(b)のビア受けパッドP2が外部接続パッドP3となっている。
そして、前述した図7(b)の絶縁層40に形成されたビアホールVHが外部接続パッドP3を露出させる開口部40aとして形成される。絶縁層40の開口部40aは、例えば、配線層34側の底面の直径よりも開口端側の直径が大きい円錐台状に形成される。
次いで、図16(b)に示すように、前述した第1実施形態の図8(b)の工程と同様に、仮基板6の第1銅箔20と第2銅箔22との界面から剥離し、仮基板6を第2銅箔22から分離する。
次の図17(a)では、図16(b)の構造体を上下反転させた状態が示されている。図17(a)及び(b)に示すように、前述した図9(a)及び(b)の工程と同様な方法により、図17(a)の構造体から第2銅箔22をウェットエッチングして除去する。
これにより、図17(b)に示すように、配線層34の上面及び絶縁層40の上面が露出する。図17(b)の部分拡大断面図に示すように、前述した図9(b)と同様に、配線層34の微細配線部34aの外縁部にへこみ部Hが微細な隙間として形成される。
また同様に、電子部品搭載パッドP1及び外部接続パッドP3を含む配線層34の外縁部にもへこみ部Hが微細な隙間として形成される。
次いで、図18に示すように、前述した図10及び図11の工程と同様な方法により、熱プレス装置50の下側熱プレス板52及び上側熱プレス板54により、図17(b)の構造体を加熱した状態で押圧する。
これにより、図19の部分拡大断面図に示すように、配線層34の微細配線部34aの外縁部のへこみ部Hが絶縁層40で埋め込まれた状態となり、微細配線部34aのへこみ部Hの側面と絶縁層40との間に隙間がなくなる。さらに、第2実施形態では、微細配線部34aの上面の周縁部PEが絶縁層40で被覆される。
また同様に、電子部品搭載パッドP1及び外部接続パッドP3を含む配線層34の外縁部のへこみ部Hも絶縁層40で埋め込まれ、かつ、配線層34の上面の周縁部PEが絶縁層40で被覆される。
熱プレス装置50の押圧条件を調整することにより、絶縁層40が配線層34のへこみ部Hからその内側の上面の周縁部PEを覆うように、絶縁層40を変形させることができる。
このように、配線層34の外縁部のへこみ部Hを絶縁層40で埋め込むと共に、第2銅箔22から露出する配線層34の露出面の周縁部PEを絶縁層40で被覆する。
さらに、絶縁層40の上面側に露出する配線層34の上面と、絶縁層40の開口部40aに露出する外部接続パッドP3の下面とにOSP処理などの表面処理を行う。
以上により、図19に示すように、第2実施形態の配線基板1aが得られる。
図19に示すように、第2実施形態の配線基板1aでは、第1実施形態の図14の配線基板1から第2配線層32が省略されており、絶縁層40の上面のみに配線層34が形成された単層配線構造を有する。
また、図19では、前述した図14の第1配線層30が配線層34になっており、図14のビア受けパッドP2が外部接続パッドP3となっている。そして、絶縁層40の下面に、配線層34の下面を露出させる開口部40aが形成されており、開口部40aに露出する配線層34の下面の部分が外部接続パッドP3となっている。
第1実施形態の図14と同様に、絶縁層40の上面に電子部品搭載領域Rを一括して露出させるソルダレジスト層を形成してもよい。
第2実施形態の配線基板1aでは、第1実施形態の配線基板1と違って、1層の絶縁層40の上に1層の配線層34が形成されているだけで、配線層34がビア導体を介して絶縁層40の下の配線層に接続されていない。このため、配線層34が絶縁層40から剥がれる懸念がある。
第2実施形態の配線基板1aでは、配線層34の外縁部のへこみ部Hが絶縁層40で埋め込まれ、さらに配線層34の上面の周縁部PEが絶縁層40で被覆されている。平面視すると、配線層34のパターンの外周に沿った周縁部PEを押さえるように絶縁層40が繋がって配置され、配線層34のパターンの中央部が絶縁層40から露出している。
このような構造にすることにより、配線層34の上面の周縁部PEが絶縁層40で支持されて固定されるため、配線層34の密着力が向上し、配線層34が絶縁層40から剥がれることが防止される。
また、配線層34の外縁部のへこみ部Hに残留する硫酸成分が大気中に露出するまでの移動経路を第1実施形態の構造よりも長くすることができる。このため、イオンマイグレーションの発生を防止する効果を向上させることができるので、絶縁層40の絶縁性の信頼性をさらに向上させることができる。
第2実施形態の配線基板1aは第1実施形態の図14の配線基板1と同様な効果を奏する。
(第3実施形態)
図20〜図22は第3実施形態の配線基板の製造方法を示す図、図23は第3実施形態の配線基板を示す図である。
第3実施形態の配線基板の製造方法では、第2実施形態と同様に、前述した第1実施形態の図3(a)〜図7(b)の工程を遂行する。これにより、図20(a)に示すように、前述した第2実施形態の図16(a)と同一の構造体を得る。
図20(a)に示すように、第3実施形態では、第2実施形態と同様に、図7(b)の絶縁層40に形成されたビアホールVHが外部接続パッドP3を露出させる開口部40aとして形成される。さらに、絶縁層40の開口部40aに露出する外部接続パッドP3にOSP処理などの表面処理を行う。
次いで、図20(b)に示すように、図20(a)の構造体の絶縁層40の上に、粘着層72によってキャリア70を接着して積層する。キャリア70としては、銅箔などの金属箔、ポリイミドフィルムなどの樹脂フィルム、又は、ガラスクロス入りのエポキシ樹脂などからなる樹脂基板などが使用される。
粘着層72としては、アクリル系、シリコーン系、又は、エポキシ系などの樹脂が使用される。
次の図21(a)では、図20(b)の構造体を上下反転させた状態が示されている。図21(b)に示すように、前述した図8(a)及び(b)の工程と同様に、図21(a)の仮基板6の第1銅箔20と第2銅箔22との界面から剥離し、仮基板6を第2銅箔22から分離する。
続いて、図22に示すように、前述した図9(a)及び(b)の工程と同様な方法により、図21(b)の構造体から第2銅箔22をウェットエッチングして除去する。
これにより、図22示すように、配線層34の上面及び絶縁層40の上面が露出する。図22の部分拡大断面図に示すように、前述した図17(b)と同様に、配線層34の微細配線部30aの外縁部にへこみ部Hが微細な隙間として形成される。また同様に、電子部品搭載パッドP1及び外部接続パッドP3を含む配線層34の外縁部にもへこみ部Hが微細な隙間として形成される。
次いで、図23に示すように、前述した図10及び図11の工程と同様な方法により、熱プレス装置50の下側熱プレス板52及び上側熱プレス板54(第3実施形態では不図示)によって図22の構造体を加熱した状態で押圧する。
これにより、図23の部分拡大断面図に示すように、配線層34の微細配線部34aの外縁部のへこみ部Hが絶縁層40で埋め込まれ、さらに配線層34の上面の周縁部PEが絶縁層40で被覆される。
また同様に、電子部品搭載パッドP1及び外部接続パッドP3を含む配線層34の外縁部のへこみ部Hも絶縁層40で埋め込まれ、かつ、配線層34の上面の周縁部PEが絶縁層40で被覆される。
その後に、絶縁層40の上面から露出する配線層34の上面にOSP処理などの表面処理を行う。
以上により、図23に示すように、第3実施形態の配線基板1bが得られる。
図23に示すように、第3実施形態の配線基板1bは、第2実施形態の図19の配線基板1aの絶縁層40の下面に粘着層72によってキャリア70が接着されている。図23において、キャリア70が接着されている以外の要素は第2実施形態の図19の配線基板1aと同じである。
第3実施形態の配線基板1bのキャリア70以外の本体部分は、1層の絶縁層40に1層の配線層34の下面及び側面が埋め込まれた薄型の配線基板である。このような薄型の配線基板であっても、キャリア70を積層することで十分な強度を確保することができる。
このため、配線基板1bを搬送する際や配線基板1bに半導体チップを実装する際に、ハンドリングが容易になる。
次に、図23の配線基板1bに半導体チップを搭載する方法について説明する。
図24に示すように、電子部品として、下面に端子62を備えた半導体チップ60を用意する。そして、半導体チップ60の端子62を配線基板1bの配線層34の電子部品搭載パッドP1にはんだ(不図示)を介してフリップチップ接続する。
その後に、半導体チップ60と配線基板1bの間にアンダーフィル樹脂64を充填する。さらに、半導体チップ60及び配線基板1bの上面を被覆する封止樹脂66を形成する。封止樹脂66は、例えば、エポキシ樹脂のトランスファーモールドによって形成される。
半導体チップ60の背面が封止樹脂66から露出するように、封止樹脂66を形成してもよい。
封止樹脂66を形成することにより、後述するようにキャリア70を剥離した後の電子部品装置2aの強度を確保することができる。
このとき、配線基板1bはキャリア70を備えて十分な強度を有するため、半導体チップ6を搭載する際やアンダーフィル樹脂64及び封止樹脂66を形成する際に、信頼性よく遂行することができる。
なお、半導体チップ60の封止やキャリア70を剥離した後の電子部品装置2aの補強が不要な場合は、封止樹脂66を省略してもよい。
次いで、図25に示すように、配線基板1bの絶縁層40の下面から粘着層72を引き剥がしてキャリア70を剥離する。これにより、配線基板1bが第2実施形態の図19と同じ構造の配線基板1aとなる。
以上により、図25に示すように、第3実施形態の電子部品装置2aが得られる。電子部品装置2aは、キャリア70が剥離されても封止樹脂66が存在するため、十分な強度が得られる。
図26に示すように、絶縁層40の開口部40a内の外部接続パッドP3にはんだボールを搭載するなどして、外部接続端子Tを搭載してもよい。
以上のように、第3実施形態では、配線基板にキャリア70を積層して基板強度を補強している。このため、単層配線構造の薄型の配線基板を使用する場合であっても、電子部品装置を構築する際に生産性及び歩留りの向上を図ることができる。
前述した第2実施形態の図19の配線基板1aに半導体チップ60を搭載する場合、図25及び図26と同様な形態となる。
(第4実施形態)
図27は第4実施形態の配線基板を示す図である。図27に示すように、第4実施形態の配線基板1cでは、絶縁層40の開口部40aの内壁の先端部に、開口部40aの内側に向けて突出する突出部41が形成されている。
絶縁層40の開口部40aは、平面視で例えば円形状で形成される。そして、突出部41は絶縁層40の開口部40aの開口端にリング状に配置される。
前述した第2実施形態の図18及び図19の工程で、熱プレス装置50で絶縁層40を加熱しながら押圧する際に、絶縁層40の開口部40aの開口端を潰して変形させることにより、突出部41を同時に形成することができる。
本実施形態では、絶縁層40の開口部40aの内壁の先端部に、内側に突出する突出部41が形成されている。これにより、前述した図26のように、絶縁層40の開口部40aにはんだボールなどで外部接続端子Tを形成する際に、突出部41によるアンカー効果によって外部接続端子Tの接合強度を向上させることができる。
1,1a,1b,1c…配線基板、2、2a…電子部品装置、3…配線部材、5…積層基板、6…仮基板、10…プリプレグ、12…めっきレジスト層、12a,40a,42a,44a…開口部、20…第1銅箔、22…第2銅箔、30…第1配線層、30a…微細配線部、30x…銅めっき層、32…第2配線層、34…配線層、40…絶縁層、41…突出部、42,44…ソルダレジスト層、50…熱プレス装置、52…下側熱プレス板、52a,54a…押圧板、52b,54b…加熱板、54…上側熱プレス板、60…半導体チップ、62…端子、64…アンダーフィル樹脂、66…封止樹脂、70…キャリア、72…粘着層、H…へこみ部、P1…電子部品搭載パッド、P2…ビア受けパッド、P3…外部接続パッド、PE…周縁部、R…電子部品搭載領域、RS…粗化面、VH…ビアホール。

Claims (14)

  1. 絶縁層と、
    上面が前記絶縁層から露出した状態で、側面及び下面が前記絶縁層に埋め込まれた配線層と、
    前記配線層の上面の外縁部に形成されたへこみ部と
    を有し、
    前記配線層のへこみ部が前記絶縁層で埋め込まれていることを特徴とする配線基板。
  2. 前記配線層の上面の高さは、前記絶縁層の上面の高さよりも低いことを特徴とする請求項1に記載の配線基板。
  3. 前記配線層は、電解金属めっき層のみから形成され、前記側面及び下面が粗化面になっていることを特徴とする請求項1又は2に記載の配線基板。
  4. 前記配線層は、配線部と、電子部品の端子が接続されるパッドとを含むことを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
  5. 前記配線層の上面の周縁部が前記絶縁層で被覆されていることを特徴とする請求項1乃至4のいずれか一項に記載の配線基板。
  6. 前記絶縁層の下面に、前記配線層の下面を露出させる開口部が形成されており、
    前記開口部に露出する前記配線層の下面の部分が外部接続パッドとなっていることを特徴とする請求項1乃至5のいずれか一項に記載の配線基板。
  7. 絶縁層と、
    上面が前記絶縁層から露出した状態で、側面及び下面が前記絶縁層に埋め込まれた配線層と、
    前記配線層の上面の外縁部から厚み方向に形成されたへこみ部と
    を備え、
    前記配線層のへこみ部が前記絶縁層で埋め込まれた配線基板と、
    前記配線基板の配線層の上面に端子が接続された電子部品と
    を有することを特徴とする電子部品装置。
  8. 剥離できる状態で金属箔が形成された仮基板を用意する工程と、
    前記仮基板上の金属箔の上に配線層を形成する工程と、
    前記配線層の上面及び側面を粗化面にする工程と、
    前記金属箔及び前記配線層の上に絶縁層を形成する工程と、
    前記金属箔から前記仮基板を剥離する工程と、
    前記金属箔をウェットエッチングして、前記配線層を露出させると共に、前記配線層の外縁部にへこみ部が形成される工程と、
    前記配線層のへこみ部を前記絶縁層で埋め込む工程と
    を有することを特徴とする配線基板の製造方法。
  9. 前記配線層のへこみ部を前記絶縁層で埋め込む工程において、
    前記金属箔から露出する前記配線層の露出面の周縁部を前記絶縁層で被覆することを特徴とする請求項8に記載の配線基板の製造方法。
  10. 前記絶縁層を形成する工程の後であって、前記仮基板を剥離する工程の前に、
    前記絶縁層に、配線層に到達する開口部を形成する工程を有し、
    前記開口部に露出する前記配線層の部分が外部接続パッドとなることを特徴とする請求項8又は9に記載の配線基板の製造方法。
  11. 前記配線層を形成する工程は、
    前記金属箔の上に、開口部が設けられためっきレジスト層を形成する工程と、
    前記金属箔をめっき給電経路に利用する電解めっきにより、前記めっきレジスト層の開口部に金属めっき層を形成する工程と、
    前記めっきレジスト層を除去する工程とを含むことを特徴とする請求項8乃至10のいずれか一項に記載の配線基板の製造方法。
  12. 前記金属箔及び前記配線層は銅から形成され、
    前記金属箔をウェットエッチングする工程において、エッチング液として硫酸と過酸化水素水との混合液が使用されることを特徴とする請求項8乃至11のいずれか一項に記載の配線基板の製造方法。
  13. 前記絶縁層は熱硬化性樹脂から形成され、
    前記配線層の外縁部のへこみ部を前記絶縁層で埋め込む工程において、
    熱プレスによって前記絶縁層を変形させることを特徴とする請求項8乃至12のいずれか一項に記載の配線基板の製造方法。
  14. 配線層を形成する工程において、
    前記配線層は、配線部と、電子部品の端子が接続されるパッドとを含むことを特徴とする請求項8乃至13のいずれか一項に記載の配線基板の製造方法。
JP2016142613A 2015-08-06 2016-07-20 配線基板及びその製造方法と電子部品装置 Active JP6691451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/228,059 US9698094B2 (en) 2015-08-06 2016-08-04 Wiring board and electronic component device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015155697 2015-08-06
JP2015155697 2015-08-06

Publications (2)

Publication Number Publication Date
JP2017038044A true JP2017038044A (ja) 2017-02-16
JP6691451B2 JP6691451B2 (ja) 2020-04-28

Family

ID=58047873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016142613A Active JP6691451B2 (ja) 2015-08-06 2016-07-20 配線基板及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US9698094B2 (ja)
JP (1) JP6691451B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190767A (ja) * 2017-04-28 2018-11-29 株式会社オートネットワーク技術研究所 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法
WO2023014039A1 (ko) * 2021-08-02 2023-02-09 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP6623056B2 (ja) * 2015-12-16 2019-12-18 新光電気工業株式会社 配線基板、半導体装置
US10687419B2 (en) 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11666924B2 (en) 2018-02-15 2023-06-06 Paul NEISER Apparatus and methods for selectively transmitting objects
CN113016067B (zh) * 2018-11-15 2024-02-02 罗姆股份有限公司 半导体器件
FR3095779B1 (fr) * 2019-05-06 2021-04-16 Safran Procede de fabrication d’un module electronique de puissance
TWI772160B (zh) * 2021-08-25 2022-07-21 慧榮科技股份有限公司 半導體封裝元件的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482595A (en) * 1987-09-25 1989-03-28 Meiko Electronics Co Ltd Printed wiring board
JPH0715099A (ja) * 1993-06-22 1995-01-17 Mitsubishi Shindoh Co Ltd 回路基板およびその製造方法
JP2007250925A (ja) * 2006-03-17 2007-09-27 Ricoh Co Ltd 配線構造体及びその製造方法
JP2011159688A (ja) * 2010-01-29 2011-08-18 Toppan Printing Co Ltd 配線基材及び配線基材の製造装置並びに配線基材の製造方法
JP2015050343A (ja) * 2013-09-02 2015-03-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
US9607936B2 (en) * 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482595A (en) * 1987-09-25 1989-03-28 Meiko Electronics Co Ltd Printed wiring board
JPH0715099A (ja) * 1993-06-22 1995-01-17 Mitsubishi Shindoh Co Ltd 回路基板およびその製造方法
JP2007250925A (ja) * 2006-03-17 2007-09-27 Ricoh Co Ltd 配線構造体及びその製造方法
JP2011159688A (ja) * 2010-01-29 2011-08-18 Toppan Printing Co Ltd 配線基材及び配線基材の製造装置並びに配線基材の製造方法
JP2015050343A (ja) * 2013-09-02 2015-03-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190767A (ja) * 2017-04-28 2018-11-29 株式会社オートネットワーク技術研究所 回路基板と回路部品とを備えた回路装置、該回路装置の製造方法
WO2023014039A1 (ko) * 2021-08-02 2023-02-09 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20170040249A1 (en) 2017-02-09
JP6691451B2 (ja) 2020-04-28
US9698094B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5795415B1 (ja) 配線基板及びその製造方法
JP6223909B2 (ja) 配線基板及びその製造方法
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
US9951434B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
US20160035661A1 (en) Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
JP6453625B2 (ja) 配線基板及びその製造方法と電子部品装置
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2017005074A (ja) 配線基板及びその製造方法と電子部品装置
CN108257875A (zh) 芯片封装基板、芯片封装结构及二者的制作方法
CN106455312A (zh) 布线基板以及其制造方法
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP2019067864A (ja) プリント配線板の製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2001144211A (ja) 半導体チップ及びその製造方法
JP2024069007A (ja) 配線基板、配線基板の製造方法及び半導体装置の製造方法
JP5409519B2 (ja) 配線基板およびその製造方法
JP2017201674A (ja) プリント配線板およびその製造方法
JP2017112199A (ja) 配線基板、半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200410

R150 Certificate of patent or registration of utility model

Ref document number: 6691451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150