JP2018189410A - ジッタ測定回路 - Google Patents

Abstract

【課題】ジッタを直接測定可能とする。【解決手段】クロック信号が重畳されたデータ信号Ｄｉと、クロック信号ＣＫｅとの位相差に基づいて第１の誤差信号を生成し、第１の誤差信号をフィルタ処理して調整値を生成し、調整値に基づいてクロック信号ＣＫｅの位相を調整するクロック発生回路１０が生成する調整値に対して、注入回路１１ａがデジタル値による矩形波信号を加え、自己相関計算回路１１ｂは、第１の誤差信号を受け、第１の誤差信号を可変の遅延量で遅延させた第２の誤差信号と、第１の誤差信号とに基づいて、調整値に矩形波信号が加えられていないときの第１の誤差信号の自己相関を表す第１の相関値と、調整値に矩形波信号が加えられているときの自己相関を表す第２の相関値とを計算し、第１の相関値と第２の相関値とを出力する。【選択図】図１

Description

本発明は、ジッタ測定回路に関する。

ＬＳＩ（Large Scale Integrated circuit）チップ（以下チップと略す）の内部やチップ間の通信に用いられる受信回路では、データ受信に用いるクロック信号を発生するクロック発生回路が用いられる。クロック発生回路として、データ信号から値（データ）とクロック信号を再生するＣＤＲ（Clock Data Recovery）回路がある。ＣＤＲ回路では、適切なタイミングでデータ判定（サンプリング）をするために、データ判定用のクロック信号とデータ信号との位相差を検出し、クロック信号の位相を調整することが行われる。

近年、通信基幹向け装置やサーバなどの情報処理装置の性能向上に伴い、装置内及びチップ内の情報処理速度も高速化しており、装置内で伝送されるデータ信号のデータレートが高くなっている。データレートが高くなると、データ信号やクロック信号の時間軸方向の位相の揺らぎ（ジッタ）が、データ信号の値を正しく判定できたかの指標であるＢＥＲ（Bit Error Rate）に与える影響が大きくなる。

従来、ＢＥＲを検出するために、アイモニタ機能を含むＣＤＲ回路が提案されている。アイモニタ機能は、上記の位相制御回路で用いられるクロック信号とは別の位相調整可能なクロック信号を用いてデータ信号の値を判定する回路（アイサンプラー）や、その回路の出力値に基づいてＢＥＲを算出する回路などにより実現される。

特開２０１４−１７４１３１号公報

しかし、従来のアイモニタ機能ではクロック発生回路において問題となるジッタを直接測定することができない。たとえば、従来のアイモニタ機能を含むＣＤＲ回路では、実際にデータ判定に用いるクロック信号の位相を制御する回路とは別の回路を用いてＢＥＲが検出され、ＢＥＲに基づいてジッタが求められるためである。ＢＥＲは、ジッタの他にノイズ（電圧方向の誤差）にも影響を受けるため、ＢＥＲに基づいて得られるジッタは、測定したいジッタとは異なる可能性がある。

一つの側面では、本発明は、ジッタを直接測定可能なジッタ測定回路を提供することを目的とする。

一つの実施態様では、第１のクロック信号または前記第１のクロック信号が重畳されたデータ信号と、第２のクロック信号との位相差に基づいて第１の誤差信号を生成し、前記第１の誤差信号をフィルタ処理して調整値を生成し、前記調整値に基づいて前記第２のクロック信号の位相または周波数を調整するクロック発生回路が生成する前記調整値に対して、デジタル値による矩形波信号を加える注入回路と、前記第１の誤差信号を受け、前記第１の誤差信号を可変の遅延量で遅延させた第２の誤差信号と、前記第１の誤差信号とに基づいて、前記調整値に前記矩形波信号が加えられていないときの前記第１の誤差信号の自己相関を表す第１の相関値と、前記調整値に前記矩形波信号が加えられているときの前記自己相関を表す第２の相関値とを計算し、前記第１の相関値と前記第２の相関値とを出力する計算回路と、を有するジッタ測定回路が提供される。

一つの側面では、本発明は、ジッタを直接測定できる。

第１の実施の形態のジッタ測定回路を含むジッタ測定システムの一例を示す図である。 位相検出回路の一例を示す図である。 ２シンボル分のデータ信号と２種類のクロック信号の一例を示すタイミングチャートである。 誤差信号生成回路の入出力例を示す図である。 位相調整回路の一例を示す図である。 調整値に基づく位相の調整例を示す図である。 自己相関計算回路の一例を示す図である。 クロック発生回路で発生するジッタと入力されるジッタの関係を示す図である。 実効値σ_ERの観測の流れを示すフローチャートである（その１）。 実効値σ_ERの観測の流れを示すフローチャートである（その２）。 注入される矩形波信号の一例を示す図である。 矩形波信号が注入されたときの相関値Ｒ（ｎ）の一例を示す図である。 第２の実施の形態のジッタ測定回路を含むジッタ測定システムの一例を示す図である。 多数決回路の動作例を示す図である。 ＭＭ型の位相検出回路をクロック発生回路に適用した例を示す図である。 誤差信号生成回路の入出力の関係を示す図である。 ＰＬＬ回路として機能するクロック発生回路を用いてジッタ測定を行うジッタ測定システムの一例を示す図である。

以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態のジッタ測定回路を含むジッタ測定システムの一例を示す図である。ジッタ測定システムは、ジッタ測定回路１１の他に、クロック発生回路１０とジッタ計算装置１２を含む。

図１の例では、クロック発生回路１０は、データ信号Ｄｉの１シンボル（１ＵＩ（Unit Interval）と呼ばれる場合もある）当たり２回のサンプリングを行うＣＤＲ回路として機能する。クロック発生回路１０は、データ信号Ｄｉのエッジ部分（ゼロクロス点）を検出するためにデータ判定用のクロック信号ＣＫｄとは別のクロック信号ＣＫｅを用いる。そして、クロック発生回路１０は、クロック信号ＣＫｅに同期したタイミングにおけるデータ信号Ｄｉの振幅レベルに基づいて、そのタイミングがゼロクロス点にロックされるように調整を行う。データ判定用のクロック信号ＣＫｄは、上記クロック信号ＣＫｅに対して、位相が０．５ＵＩ分ずれるように調整される。

上記のような機能を実行するために、クロック発生回路１０は、位相検出回路１０ａ、フィルタ１０ｂ、位相調整回路１０ｃ，１０ｄを有する。
位相検出回路１０ａは、クロック信号が重畳されたデータ信号Ｄｉと、クロック信号ＣＫｄ，ＣＫｅを受ける。そして、位相検出回路１０ａは、データ信号Ｄｉと、クロック信号ＣＫｅの位相差に基づいて誤差信号を生成し、誤差信号を出力する。図１の例では、位相検出回路１０ａは、Ｂａｎｇ−Ｂａｎｇ型の位相検出回路である。Ｂａｎｇ−Ｂａｎｇ型の位相検出回路の一例については後述する（図２参照）。

フィルタ１０ｂは、たとえば、デジタルループフィルタであり、位相検出回路１０ａが出力する誤差信号をフィルタ処理して調整値（デジタル値）を出力する。
位相調整回路１０ｃは、フィルタ１０ｂが出力する調整値に基づいてクロック信号ＣＫｄの位相を調整する。位相調整回路１０ｄは、フィルタ１０ｂが出力する調整値に基づいてクロック信号ＣＫｅの位相を調整する。図１の例では、位相調整回路１０ｃ，１０ｄは、基準クロックＣＫｒに基づいて、クロック信号ＣＫｄ，ＣＫｅを発生している。なお、位相調整回路１０ｄに供給される調整値には、後述するジッタ測定回路１１の機能によって、デジタル値による矩形波信号が加えられる場合もある。

ジッタ測定回路１１は、注入回路１１ａ、自己相関計算回路１１ｂ、制御回路１１ｃを有する。
注入回路１１ａは、フィルタ１０ｂが生成し出力する調整値に対して、デジタル値による矩形波信号を加える。図１の例では、注入回路１１ａは、矩形波生成回路１１ａ１と、加算器１１ａ２を有する。

矩形波生成回路１１ａ１は、制御回路１１ｃの制御に基づいて、所定の周波数及び振幅の矩形波信号を生成する。矩形波信号は、たとえば、振幅をｍとすると、ｍと０が、５０％のデューティ比で繰り返される信号である。なお、矩形波信号は、ジッタ測定回路１１の外部（たとえば、チップ外）から供給されるようにしてもよい。

加算器１１ａ２は、調整値に矩形波信号を加える。
なお、矩形波生成回路１１ａ１と加算器１１ａ２の間に、制御回路１１ｃによってオンオフが制御されるスイッチが設けられていてもよい。その場合、矩形波信号が調整値に加えられるか否かがスイッチのオンオフによって制御される。

自己相関計算回路１１ｂは、位相検出回路１０ａが出力する誤差信号を受け、その誤差信号を可変の遅延量で遅延させた誤差信号と、受信した誤差信号とに基づいて、受信した誤差信号の自己相関を表す相関値を計算し、計算した相関値を出力する。

自己相関計算回路１１ｂは、矩形波信号が調整値に加えられていないときの相関値と、矩形波信号が調整値に加えられているときの相関値とを計算し、両者を出力する。
遅延量がｎのときの、相関値Ｒ（ｎ）は、以下の式（１）で表されるように、ＰＤ_OUT（ｋ）とＰＤ_OUT（ｋ−ｎ）の積の平均値である。

ＰＤ_OUT（ｋ）は、クロック信号ＣＫｅのｋ番目のクロックサイクルに対応して位相検出回路１０ａが出力する誤差信号を示し、ＰＤ_OUT（ｋ−ｎ）は、クロック信号ＣＫｅの（ｋ−ｎ）番目のクロックサイクルに対応して位相検出回路１０ａが出力する誤差信号を示す。つまり、ＰＤ_OUT（ｋ）は、ＰＤ_OUT（ｋ−ｎ）に対して遅延量ｎだけ遅延した誤差信号である。

相関値には、データ信号Ｄｉに対するクロック信号ＣＫｅの時間軸方向の位相の揺らぎであるジッタψ_ERが反映されている。ジッタψ_ERは、データ信号Ｄｉのジッタとクロック信号ＣＫｅのジッタの差分ともいえる。図１には、矩形波信号が注入されていないとき（矩形波信号が調整値に加えられていないとき）のジッタψ_ERの変化が示されている。このような場合、相関値Ｒ（ｎ）は、ｎ＝０のときだけ０でない値をもつ。

一方、矩形波信号が注入されているとき、位相検出回路１０ａが出力する誤差信号のジッタψ_TOTは、図１に示すように矩形波信号にジッタψ_ERが重畳されたような値となる（後述のように位相検出回路１０ａ内で発生するジッタも加算される）。このような場合、相関値Ｒ（ｎ）は、図１に示すように三角波となる。

自己相関計算回路１１ｂは、矩形波信号が注入されていないときの相関値Ｒ（ｎ）と、矩形波信号が注入されているときの相関値Ｒ（ｎ）とを計算し出力することで、ジッタ計算装置１２で、ジッタψ_ERの実効値（標準偏差）σ_ERの算出が可能となる。その理由については後述する。

制御回路１１ｃは、遅延量ｎを変化させるための制御信号を自己相関計算回路１１ｂに供給する。また、制御回路１１ｃは、矩形波生成回路１１ａ１が矩形波信号を出力するか否かを制御する。

なお、制御回路１１ｃの代わりに、たとえば、ジッタ測定回路１１の外の制御装置（たとえば、ジッタ計算装置１２）が制御回路１１ｃと同様の処理を行ってもよい。
ジッタ計算装置１２は、自己相関計算回路１１ｂが出力する相関値に基づいて、ジッタψ_ERの実効値σ_ERを算出する。ジッタ計算装置１２は、たとえば、コンピュータ（パーソナルコンピュータなど）であってもよいし、クロック発生回路１０やジッタ測定回路１１と同じ基板（またはチップ）上に設けられたプロセッサなどであってもよい。

（位相検出回路１０ａの一例）
図２は、位相検出回路の一例を示す図である。
Ｂａｎｇ−Ｂａｎｇ型の位相検出回路１０ａは、フリップフロップ１０ａ１，１０ａ２，１０ａ３，１０ａ４、誤差信号生成回路１０ａ５を有する。

図２において、フリップフロップ１０ａ１〜１０ａ４のデータ入力端子は“Ｄ”と表記されており、フリップフロップ１０ａ１〜１０ａ４の出力端子は“Ｑ”と表記されている。また、フリップフロップ１０ａ１〜１０ａ４のクロック入力端子は、三角のマークで表記されている。

フリップフロップ１０ａ１，１０ａ３のデータ入力端子には、データ信号Ｄｉが入力され、フリップフロップ１０ａ１の出力端子は、フリップフロップ１０ａ２のデータ入力端子に接続されている。フリップフロップ１０ａ３の出力端子は、フリップフロップ１０ａ４のデータ入力端子に接続されている。また、フリップフロップ１０ａ１，１０ａ２のクロック入力端子には、データ判定用のクロック信号ＣＫｄが供給され、フリップフロップ１０ａ３，１０ａ４のクロック入力端子には、クロック信号ＣＫｅが供給される。

フリップフロップ１０ａ１，１０ａ２は、クロック信号ＣＫｄの立ち上がりタイミングにおいて、データ入力端子に入力される信号の電位が、閾値Ｖｔｈを超える場合、“１”（論理レベルがＨ（High）レベルの電位）を出力する。また、フリップフロップ１０ａ１，１０ａ２は、クロック信号ＣＫｄの立ち上がりタイミングにおいて、データ入力端子に入力される信号の電位が、閾値Ｖｔｈを下回る場合に“０”（論理レベルがＬ（Low）レベルの電位）を出力する。フリップフロップ１０ａ３，１０ａ４は、クロック信号ＣＫｅの立ち上がりタイミングにおいて、データ入力端子に入力される信号の電位が、閾値Ｖｔｈを超える場合、“１”を出力し、閾値Ｖｔｈを下回る場合に“０”を出力する。

誤差信号生成回路１０ａ５は、フリップフロップ１０ａ１の出力信号Ｂ、フリップフロップ１０ａ２の出力信号Ａ及びフリップフロップ１０ａ４の出力信号Ｔに基づいて、誤差信号を出力する。誤差信号は、＋１、０、−１の３種類がある。なお、３種類の誤差信号は、たとえば、後述するような２ビット値で表される。

図３は、２シンボル分のデータ信号と２種類のクロック信号の一例を示すタイミングチャートである。
なお、図３では、データ信号Ｄｉは、各データ遷移が重ね合わされたアイパターンで示されている。また、図３の例では、クロック信号ＣＫｄ，ＣＫｅは、理想的な位相に調整されている。すなわち、クロック信号ＣＫｅの位相は、クロック信号ＣＫｅの立ち上がりタイミングがデータ信号Ｄｉのエッジ部分（ゼロクロス点）にくるように調整されている。また、クロック信号ＣＫｄは、クロック信号ＣＫｅに対して位相が０．５ＵＩ分ずれるように調整されている。このため、クロック信号ＣＫｄの立ち上がりタイミングは、データ信号Ｄｉのアイパターンの中央のタイミングにきている。

図３の例では、タイミングｔ１ではクロック信号ＣＫｄの電位がＬレベルからＨレベルに立ち上がっている。このタイミングｔ１で、図２に示したフリップフロップ１０ａ１は、データ信号Ｄｉの値を取り込み、出力する。また、フリップフロップ１０ａ２は、タイミングｔ１におけるフリップフロップ１０ａ１の出力信号Ｂを取り込み、出力する。つまり、フリップフロップ１０ａ２の出力信号Ａは、出力信号Ｂが示すデータ信号Ｄｉの値に対して、１シンボル前の値を示す。

タイミングｔ２ではクロック信号ＣＫｅの電位がＬレベルからＨレベルに立ち上がっている。このタイミングｔ２で、フリップフロップ１０ａ３は、データ信号Ｄｉの値を取り込み、出力する。また、フリップフロップ１０ａ４は、タイミングｔ２におけるフリップフロップ１０ａ３の出力信号を取り込み、出力する。つまり、フリップフロップ１０ａ２の出力信号Ｔは、フリップフロップ１０ａ３の出力信号が示すデータ信号Ｄｉの値に対して、１シンボル前の値を示す。

タイミングｔ３ではクロック信号ＣＫｄの電位が再びＬレベルからＨレベルに立ち上がっている。このタイミングｔ３で、フリップフロップ１０ａ１は、データ信号Ｄｉの値を取り込み、出力する。また、フリップフロップ１０ａ２は、タイミングｔ３におけるフリップフロップ１０ａ１の出力信号Ｂを取り込み、出力する。

図４は、誤差信号生成回路の入出力例を示す図である。
出力信号Ａ，Ｔ，Ｂが何れも同じ値である場合は、２シンボル分のデータ信号Ｄｉの値に変化がないことを示し、誤差信号生成回路１０ａ５は、２ビット値“００”を出力する。これは、前述の＋１、０、−１の３種類の誤差信号のうち、０に相当する。

出力信号Ａ，Ｔが０、出力信号Ｂが１の場合、または、出力信号Ａ，Ｔが１、出力信号Ｂが０の場合は、クロック信号ＣＫｅの立ち上がりタイミングが、データ信号Ｄｉのエッジ部分よりも速い、つまりクロック信号ＣＫｅの位相が進んでいることを示す。このとき、誤差信号生成回路１０ａ５は、２ビット値“０１”を出力する。これは、前述の３種類の誤差信号のうち、−１に相当する。

出力信号Ａが０、出力信号Ｔ，Ｂが１の場合、または、出力信号Ａが１、出力信号Ｔ，Ｂが０の場合は、クロック信号ＣＫｅの立ち上がりタイミングが、データ信号Ｄｉのエッジ部分よりも遅い、つまりクロック信号ＣＫｅの位相が遅れていることを示す。このとき、誤差信号生成回路１０ａ５は、２ビット値“１０”を出力する。これは、前述の３種類の誤差信号のうち、＋１に相当する。

なお、出力信号Ａ，Ｂが０、出力信号Ｔが１の場合、または、出力信号Ａ，Ｂが１、出力信号Ｔが０の場合は、グリッチノイズが発生していることを示し、誤差信号生成回路１０ａ５は、２ビット値“１１”を出力する。これは、前述の＋１、０、−１の３種類の誤差信号のうち、０に相当する。

図４に示すような入出力関係となる誤差信号生成回路１０ａ５は、たとえば、２入力１出力の排他的論理和回路を２つ用いることで実現できる。
（位相調整回路１０ｃ，１０ｄの一例）
図５は、位相調整回路の一例を示す図である。

なお、図５では、図１に示した位相調整回路１０ｄの一例を示すが、位相調整回路１０ｃについても同様の回路で実現できる。また、図５の位相調整回路１０ｄには、図１に示した基準クロックＣＫｒとして、位相の異なる２つの基準クロックＣＫｒ１，ＣＫｒ２が供給されているが、基準クロックＣＫｒに基づいて基準クロックＣＫｒ１，ＣＫｒ２を生成する回路があってもよい。また、位相の異なる３つ以上の基準クロックを用いてもよい。

位相調整回路１０ｄは、トランスコンダクタ１０ｄ１，１０ｄ２、ローパスフィルタ１０ｄ３，１０ｄ４、可変抵抗素子１０ｄ５，１０ｄ６、増幅器１０ｄ７を有する。
トランスコンダクタ１０ｄ１は、基準クロックＣＫｒ１を電流値に変換して出力する。トランスコンダクタ１０ｄ２は、基準クロックＣＫｒ２を電流値に変換して出力する。

ローパスフィルタ１０ｄ３は、トランスコンダクタ１０ｄ１の出力信号に対してフィルタ処理して出力する。ローパスフィルタ１０ｄ４は、トランスコンダクタ１０ｄ２の出力信号に対してフィルタ処理して出力する。これによって、ローパスフィルタ１０ｄ３，１０ｄ４の出力波形は、矩形波ではなく鈍った波形となる。

可変抵抗素子１０ｄ５は、ローパスフィルタ１０ｄ３の出力端子と、ノード１０ｄ８との間に接続されており、調整値に基づいて可変する抵抗値をもつ。可変抵抗素子１０ｄ６は、ローパスフィルタ１０ｄ４の出力端子と、ノード１０ｄ８との間に接続されており、調整値に基づいて可変する抵抗値をもつ。

増幅器１０ｄ７は、ノード１０ｄ８の電位を増幅して矩形波であるクロック信号ＣＫｅを生成する。
図６は、調整値に基づく位相の調整例を示す図である。図６において横軸は時間を表し、縦軸は電圧を表している。

波形１５ａは、ローパスフィルタ１０ｄ３の出力波形の一例を模式的に表したものであり、波形１５ｂは、ローパスフィルタ１０ｄ４の出力波形の一例を模式的に表したものである（前述のように実際は鈍った波形である）。また、波形１５ｃは、ノード１０ｄ８の電位の一例を模式的に表したものである。

以下の説明では、波形１５ａがｓｉｎ（ｔ）（ｔは時間）、波形１５ｂがｃｏｓ（ｔ）で表せるものとする。調整値に基づいて調整される可変抵抗素子１０ｄ５と可変抵抗素子１０ｄ６の抵抗値の比を、Ｘ：１−Ｘとすると（Ｘは重み付け係数）、波形１５ｃは、（１−Ｘ）ｓｉｎ（ｔ）＋Ｘｃｏｓ（ｔ）と表せる。

調整値に基づいて、重み付け係数Ｘを変えることで、出力されるクロック信号ＣＫｅの位相を変えることができる。
（自己相関計算回路１１ｂの一例）
図７は、自己相関計算回路の一例を示す図である。

自己相関計算回路１１ｂは、フリップフロップ部（図７では“ＦＦ”と表記されている）１６ａ１，１６ａ２，…，１６ａｍ、スイッチ１６ｂ０，１６ｂ１，１６ｂ２，…，１６ｂｍ、乗算器１６ｃ、加算器１６ｄ、フリップフロップ部１６ｅを有する。

ｍ個のフリップフロップ部１６ａ１〜１６ａｍは、直列に接続されており、遅延回路として機能している。フリップフロップ部１６ａ１〜１６ａｍは、クロック信号ＣＫｅに同期したタイミングでデータ入力端子の信号を取り込んで出力する。初段のフリップフロップ部１６ａ１のデータ入力端子には、位相検出回路１０ａが出力する誤差信号が供給される。

なお、フリップフロップ部１６ａ１〜１６ａｍのそれぞれは、たとえば、２ビットの誤差信号を保持できるように、２つのフリップフロップを有している。
また、フリップフロップ部１６ａ１〜１６ａｍのそれぞれは、スイッチ１６ｂ１〜１６ｂｍのうちの１つのスイッチを介して乗算器１６ｃに接続されている。たとえば、フリップフロップ部１６ａ１は、スイッチ１６ｂ１を介して乗算器１６ｃに接続され、フリップフロップ部１６ａ２は、スイッチ１６ｂ２を介して乗算器１６ｃに接続されている。なお、初段のフリップフロップ部１６ａ１の入力端子は、スイッチ１６ｂ０を介して乗算器１６ｃに接続されている。

このようなｍ＋１個のスイッチ１６ｂ０〜１６ｂｍは、たとえば、制御回路１１ｃが出力する制御信号を受け、制御信号に基づいて、有効にするフリップフロップ部１６ａ１〜１６ａｍの数を調整して遅延量を変える。

乗算器１６ｃは、位相検出回路１０ａが出力する誤差信号もしくはフリップフロップ部１６ａ１〜１６ａｍの何れかの出力信号と、位相検出回路１０ａが出力する誤差信号とを乗算した乗算結果を出力する。この乗算結果は、式（１）のＰＤ_OUT（ｋ）とＰＤ_OUT（ｋ−ｎ）の積に相当する。

たとえば、スイッチ１６ｂ０がオンし、スイッチ１６ｂ１〜１６ｂｍが全てオフする場合、フリップフロップ部１６ａ１〜１６ａｍは全て無効となり、乗算器１６ｃは、位相検出回路１０ａが出力する誤差信号同士を乗算した乗算結果を出力する。この乗算結果は、ＰＤ_OUT（ｋ）×ＰＤ_OUT（ｋ−ｎ）のｎ＝０の場合、すなわち、ＰＤ_OUT（ｋ）の２乗に相当する。

また、スイッチ１６ｂ０〜１６ｂｍのうち、スイッチ１６ｂｍ以外がオフである場合、フリップフロップ部１６ａ１〜１６ａｍは全て有効となる。この場合、乗算器１６ｃは、位相検出回路１０ａが出力する誤差信号と、フリップフロップ部１６ａｍの出力信号とを乗算した乗算結果を出力する。フリップフロップ部１６ａ１〜１６ａｍのそれぞれによる遅延量を１とした場合、この乗算結果は、ＰＤ_OUT（ｋ）×ＰＤ_OUT（ｋ−ｎ）のｎ＝ｍの場合、すなわち、ＰＤ_OUT（ｋ）×ＰＤ_OUT（ｋ−ｍ）に相当する。このとき、遅延量ｎは最大となる。

なお、乗算器１６ｃが出力する乗算結果は、入力が両方とも＋１の場合（クロック信号ＣＫｅの位相が遅れていることを示す場合）、または、入力が両方とも−１の場合（クロック信号ＣＫｅの位相が進んでいることを示す場合）、＋１となる。また、乗算器１６ｃが出力する乗算結果は、入力の一方が＋１、他方が−１の場合、−１となる。また、乗算器１６ｃが出力する乗算結果は、入力の少なくとも一方が０の場合、０となる。

加算器１６ｄは、乗算器１６ｃが出力する乗算結果とフリップフロップ部１６ｅの出力信号とを加算した加算結果を出力する。
フリップフロップ部１６ｅは、クロック信号ＣＫｅに同期したタイミングで加算器１６ｄが出力する加算結果を取り込んで出力する。フリップフロップ部１６ｅの出力が相関値Ｒ（ｎ）となる。

このような加算器１６ｄとフリップフロップ部１６ｅによる回路は、積分回路として機能する。積分回路は、乗算結果を積算していくことで、乗算結果を平均化する機能を有する。たとえば、複数クロックサイクル数分（たとえば、１００クロックサイクル分）の乗算結果を積算したものを式（１）のＰＤ_OUT（ｋ）とＰＤ_OUT（ｋ−ｎ）の積の平均値である相関値Ｒ（ｎ）としてもよい。また、複数クロックサイクル数分の乗算結果を積算したものを、ジッタ計算装置１２が、そのクロックサイクル数で割ってＲ（ｎ）を計算してもよい。

誤差信号ＰＤ_OUT（ｋ）に自己相関がない場合には、誤差信号ＰＤ_OUT（ｋ）として＋１と−１が供給される頻度は等しくなり、結果として相関値Ｒ（ｎ）は、ほぼ０に等しくなる。一方、プラスの値の矩形波信号が調整値に加えられた場合、クロック信号ＣＫｅの位相が進み、誤差信号ＰＤ_OUT（ｋ）として−１が自己相関計算回路１１ｂに供給される頻度が多くなり、結果として相関値Ｒ（ｎ）は減少していく。

（ジッタ測定回路１１を用いたジッタ測定動作例）
以下、第１の実施の形態のジッタ測定回路１１を用いたジッタ測定動作の一例を説明する。

図８は、クロック発生回路で発生するジッタと入力されるジッタの関係を示す図である。図８において、図１や図７に示した要素と同じ要素については、同一符号が付されている。なお、図８において位相検出回路１０ａに含まれている加算器１７ａ，１７ｃ、増幅器１７ｂ、位相調整回路１０ｄに含まれている加算器１８ａ，１８ｂは、ジッタが加算されたり増幅されたりすることを示すために図示されているものである。これらは、実際に設けられているわけではない。また、図８において、自己相関計算回路１１ｂに含まれる遅延回路（Ｚ^-nと表記されている）１１ｂ１は、図７に示したフリップフロップ部１６ａ１〜１６ａｍとスイッチ１６ｂ０〜１６ｂｍを含む部分に相当する。自己相関計算回路１１ｂに含まれる平均化回路（Ａｖｇと表記されている）１１ｂ２は、図７に示した加算器１６ｄとフリップフロップ部１６ｅを含む部分（積分回路）に相当する。また、図８では、図１に示した位相調整回路１０ｃの図示が省略されている。

位相検出回路１０ａに入力されるジッタとしては、データ信号Ｄｉのジッタψ_DATと、位相調整回路１０ｄが出力するクロック信号ＣＫｅのジッタψ_CKがある。位相検出回路１０ａでは、ジッタψ_DATとジッタψ_CKの差が、データ信号Ｄｉに対するクロック信号ＣＫｅの時間軸方向の位相の揺らぎであるジッタψ_ERとなる。ジッタψ_ERは、位相検出回路１０ａの利得Ｋ_PDで増幅され、位相検出回路１０ａで発生するジッタ（量子化誤差ジッタ）ψ_PDが加えられ、ジッタψ_TOTとなる。ジッタψ_TOTは、フィルタ１０ｂ及び自己相関計算回路１１ｂに伝搬する。

一方、フィルタ１０ｂから加算器１１ａ２に伝搬されるジッタには矩形波生成回路１１ａ１により生成される矩形波信号（ジッタψ_INJ）が加えられる。さらに、位相調整回路１０ｄで発生するジッタψ_PIと、基準クロックＣＫｒのジッタψ_REFが加えられジッタψ_CKとなる。

上記の複数のジッタのうち、ジッタψ_ERの実効値σ_ERが大きくなると、図３に示したように、クロック信号ＣＫｅの立ち上がりタイミングを、データ信号Ｄｉのエッジに合わせることが難しくなる。第１の実施の形態のジッタ測定回路１１は、このジッタψ_ERの実効値σ_ERを観測可能とするものである。

図９及び図１０は、実効値σ_ERの観測の流れを示すフローチャートである。図９は、ジッタ測定回路１１の処理の流れを示し、図１０は、ジッタ計算装置１２の処理の流れを示している。

まず、ジッタ測定回路１１の制御回路１１ｃは、自己相関計算回路１１ｂの遅延量ｎを０に設定する（ステップＳ１）。たとえば、図７に示したような自己相関計算回路１１ｂが用いられる場合、制御回路１１ｃは、スイッチ１６ｂ０をオンし、スイッチ１６ｂ１〜１６ｂｍを全てオフする。

さらに、制御回路１１ｃは、矩形波生成回路１１ａ１を制御して、矩形波信号の出力を停止させる。これにより、ジッタψ_INJが０になる（ステップＳ２）。
自己相関計算回路１１ｂは、ｎ＝０、ψ_INJ＝０の条件における相関値Ｒ（ｎ）であるＲ（０）を出力する（ステップＳ３）。図１に示したように、矩形波信号の注入がない場合には、ジッタψ_ER（ｋ）はランダムなホワイトノイズ状に現れ、相関値Ｒ（ｎ）は、Ｒ（０）以外は、Ｒ（ｎ）＝０、すなわち、無相関となる。ｎ＝０では、自己相関計算回路１１ｂの乗算器１６ｃは、位相検出回路１０ａが出力する誤差信号を２乗することになる。これは、データ信号Ｄｉの遷移確率α_Tを計算することに相当する。

このようなＲ（０）（遷移確率α_T）を計算する理由を説明する。
式（１）は、以下の式（２）のように表せる。

式（２）において、ψ_ER（ｋ）は、クロック信号ＣＫｅのｋ番目のクロックサイクルで発生するジッタψ_ERであり、ψ_ER（ｋ−ｎ）は、クロック信号ＣＫｅのｋ−ｎ番目のクロックサイクルで発生するジッタψ_ERである。ｎは、遅延回路１１ｂ１における遅延量に相当する。遅延量がｎとは、クロック信号ＣＫｅのｎクロックサイクル分の遅延を意味する。σ_PDは、ジッタψ_PDの実効値である。δ［ｎ］は、デルタ関数であり、ｎ＝０のときに１、ｎ＝０以外では０となる関数である。

式（２）から、ｎ＝０の場合、つまりＲ（０）は、以下の式（３）で表せる。

そのため、Ｒ（０）と、位相検出回路１０ａの利得Ｋ_PDと、ジッタψ_PDの実効値σ_PDが得られれば、求めたい実効値σ_ERが計算できることになる。これが、Ｒ（０）を計算する理由である。

なお、ジッタψ_PDがガウス分布に従っているとすると、Ｂａｎｇ−Ｂａｎｇ型の位相検出回路１０ａの利得Ｋ_PDは、式（４）で表せる（M. J. Park and J. Kim, "Pseudo-linear analysis of bang-bang controlled timing circuits," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 60, no. 6, pp. 1381-1394, June 2013.参照）。

式（３）と式（４）から以下の式（５）が得られる。

つまり、実効値σ_PDは、Ｒ（０）（遷移確率α_T）から求めることができる。一方、利得Ｋ_PDは、後述の処理により求めることができる。
ステップＳ３の処理において、制御回路１１ｃは、クロック信号ＣＫｅの所定のクロックサイクル数分（たとえば、１００サイクル分）、遅延量ｎが０になるように制御した後、注入回路１１ａを制御して、調整値への矩形波信号の注入（加算）を開始させる（ステップＳ４）。

図１１は、注入される矩形波信号の一例を示す図である。図１１において、横軸はクロック信号ＣＫｅのクロックサイクル（ｋ）を表し、縦軸は、ジッタψ_INJを表している。
前述のように、矩形波信号は、たとえば、振幅をｍとすると、ｍと０が、５０％のデューティ比で繰り返される信号である。

制御回路１１ｃは、自己相関計算回路１１ｂの遅延量ｎを増加させる（ステップＳ５）。たとえば、図７に示したような自己相関計算回路１１ｂが用いられる場合、制御回路１１ｃは、スイッチ１６ｂ１をオンし、スイッチ１６ｂ０，１６ｂ２〜１６ｂｍをオフする。

自己相関計算回路１１ｂは、遅延量ｎが増加するたびに、相関値Ｒ（ｎ）を出力する（ステップＳ６）。ステップＳ６の処理において、制御回路１１ｃは、クロック信号ＣＫｅの所定のクロックサイクル数分（たとえば、１００サイクル分）、遅延量ｎが同じ値になるように制御した後、遅延量ｎが最大値（ＭＡＸ）であるか否か判定する（ステップＳ７）。

遅延量ｎがＭＡＸではない場合には、ステップＳ５からの処理が繰り返される。たとえば、図７に示したような自己相関計算回路１１ｂが用いられる場合、ｎ＝ｍのときに遅延量ｎがＭＡＸとなる。遅延量ｎがＭＡＸではない場合には、制御回路１１ｃは、ステップＳ５の処理に戻り、誤差信号を遅延させるフリップフロップを増やす。

遅延量ｎがＭＡＸである場合には、たとえば、制御回路１１ｃは、注入回路１１ａを制御して、調整値への矩形波信号の注入を停止させ、ジッタ測定を終了する。
一方、図１０に示すように、ジッタ計算装置１２は、Ｒ（０）（＝α_T）を取得すると（ステップＳ１０）、前述の式（５）を用いて、実効値σ_PDを算出する（ステップＳ１１）。

その後、ジッタ計算装置１２は、相関値Ｒ（ｎ）を取得する（ステップＳ１２）。
図１２は、矩形波信号が注入されたときの相関値Ｒ（ｎ）の一例を示す図である。図１２において、横軸は遅延量ｎを表し、縦軸は相関値Ｒ（ｎ）を表している。なお、図１２では、便宜上、遅延量ｎがマイナスのときの相関値Ｒ（ｎ）も示してある。

相関値Ｒ（ｎ）は、図１１に示したような矩形波信号の影響で、図１２に示すように三角波となる。以下では、相関値Ｒ（ｎ）のピークトゥピーク振幅は、２Δとする。Δと利得Ｋ_PDとの間には以下の式（６）の関係が成り立つ。

ジッタψ_INJは、デューティ比が５０％の矩形波信号であるため、図１１に示したような矩形波信号の振幅をｍ＝２Ａとした場合、ジッタψ_INJの実効値σ_INJは、σ_INJ＝Ａとなる。

したがって、式（６）から利得Ｋ_PDが求められる。
ジッタ計算装置１２は、利得Ｋ_PDを求めるために、取得した相関値Ｒ（ｎ）から２Δを測定し（ステップＳ１３）、式（６）を用いて、利得Ｋ_PDを算出する（ステップＳ１４）。

なお、図７に示したような自己相関計算回路１１ｂが用いられる場合、乗算器１６ｃの乗算結果が、クロック信号ＣＫｅのクロックサイクルに同期して積算されて、自己相関計算回路１１ｂから出力される。ステップＳ１３の処理では、ジッタ計算装置１２は、たとえば、所定のクロックサイクル数分（たとえば、１００サイクル分）、乗算結果を積算したものを、相関値Ｒ（ｎ）として用いて、２Δを測定する。また、ジッタ計算装置１２は、所定のクロックサイクル数分、乗算結果を積算したものを、そのクロックサイクル数で割り、その結果を相関値Ｒ（ｎ）として用いて、２Δを測定するようにしてもよい。

また、ジッタ計算装置１２は、式（６）を用いて、利得Ｋ_PDを算出するために、ジッタψ_INJの実効値σ_INJである矩形波信号の振幅ｍ（＝２Ａ）の値を有している。たとえば、ジッタ計算装置１２内の図示しないメモリに矩形波信号の振幅ｍ（＝２Ａ）の値が保持されている。

ステップＳ１４の処理後、ジッタ計算装置１２は、実効値σ_ERを算出する（ステップＳ１５）。
矩形波信号が注入されているとき、遷移確率α_Tは、以下の式（７）で表せる。

式（７）において、σ² _INJは、Ａ²である。
ステップＳ１５の処理では、ジッタ計算装置１２は、求めた利得Ｋ_PDと実効値σ_PDと、取得した遷移確率α_Tと、たとえば、図示しないメモリに保持しているＡとを用いて、式（７）から実効値σ_ERを算出する。

なお、式（５）、式（６）及び式（７）から、実効値σ_ERは、以下の式（８）で表せる。

ジッタ計算装置１２は、Δを用いて利得Ｋ_PDを算出せずに、式（８）を計算することで、実効値σ_ERを算出することもできる。
ジッタ計算装置１２は、計算した実効値σ_ERを、たとえば、図示しないメモリに格納する、または、図示しない表示装置に表示させてユーザに提示するようにしてもよい。

これにより、ユーザは、実効値σ_ERに基づいたジッタ対策を立てることができる。
以上のように、第１の実施の形態のジッタ測定回路１１は、クロック信号ＣＫｅの位相を調整するための調整値への矩形波信号の注入時と非注入時に、誤差信号の自己相関を表す相関値を算出する。前述のように、この相関値にはジッタψ_ERが反映されており、この相関値によりジッタ計算装置１２にてジッタψ_ERの実効値σ_ERが算出可能となる。アイモニタ機能を有するＣＤＲ回路では、実際にデータ判定に用いるクロック信号の位相を制御する回路とは別の回路を用いて検出したＢＥＲからジッタを測定するものであった。これに対して、ジッタ測定回路１１は、実際にデータ判定に用いるクロック信号の位相を制御する回路を伝搬する信号を用いて直接ジッタψ_ER（実効値σ_ER）を測定できる。

このため、より正確に、実際に問題になるジッタψ_ERの評価が可能となる。
また、アイモニタ機能を有するＣＤＲ回路では、アイサンプラーなど比較的回路規模が大きな回路が用いられるが、第１の実施の形態のジッタ測定回路１１はそれよりも小規模な回路の追加でジッタ測定が可能となる。また、回路規模の増加を抑えられるため、それに伴い消費電力の増加も抑えられる。

（第２の実施の形態）
図１３は、第２の実施の形態のジッタ測定回路を含むジッタ測定システムの一例を示す図である。図１３において、図１に示した要素と同じ要素については同一符号が付されている。

第２の実施の形態のジッタ測定回路２１は、タイムインターリーブ方式で動作するクロック発生回路２０が並列に複数出力する誤差信号を処理して相関値を出力する。
タイムインターリーブ方式で動作するクロック発生回路２０の位相検出回路２０ａは、図２に示したような位相検出回路１０ａを複数有し、それらが、クロック信号ＣＫｄ１〜ＣＫｄｘと、クロック信号ＣＫｅ１〜ＣＫｅｘに同期して並列動作する。クロック信号ＣＫｅ１〜ＣＫｅｘの位相は、それぞれ異なっている。たとえば、クロック信号ＣＫｅ１〜ＣＫｅｘのそれぞれの位相は、互いに異なるゼロクロス点に、立ち上がりタイミングが来るように調整される。クロック信号ＣＫｄ１〜ＣＫｄｘのそれぞれの位相は、クロック信号ＣＫｅ１〜ＣＫｅｘのうち、対応するクロック信号の位相に対して０．５ＵＩずれている。

このような位相検出回路２０ａからは、並列に複数の誤差信号が出力される。
フィルタ２０ｂは、たとえば、デジタルループフィルタであり、位相検出回路２０ａが出力する複数の誤差信号をフィルタ処理して調整値を出力する。

位相調整回路２０ｃは、調整値に基づいて、クロック信号ＣＫｄ１〜ＣＫｄｘの位相を調整する。位相調整回路２０ｄは、調整値に基づいて、クロック信号ＣＫｅ１〜ＣＫｅｘの位相を調整する。

このようなクロック発生回路２０によれば、入力されるデータ信号Ｄｉの周波数が速いときも、低速なクロック信号ＣＫｄ１〜ＣＫｄｘ，ＣＫｅ１〜ＣＫｅｘを用いて処理が可能となる。

ジッタ測定回路２１は、図１に示したジッタ測定回路１１の各要素の他に、フィルタ２１ａと多数決回路２１ｂを有する。
フィルタ２１ａは、ローパスフィルタであり、位相調整回路２０ｄから並列に複数供給される誤差信号をフィルタ処理して出力する。これにより、たとえば、前述したグリッジノイズなどの影響を除去することができる。なお、フィルタ２１ａはなくてもよい。また、第１の実施の形態のジッタ測定回路１１にもこのようなフィルタ２１ａを設けてもよい。

多数決回路２１ｂは、フィルタ２１ａから出力される複数の誤差信号を受け、３種類の値のうち一番多い種類の値（＋１，０，−１の何れか）を出力する。
図１４は、多数決回路の動作例を示す図である。

図１４の例では、＋１，０，−１の何れかの値である複数の誤差信号が並列に多数決回路２１ｂに供給されている。この誤差信号のうち、＋１が一番多い場合、図１４に示すように多数決回路２１ｂは、＋１を出力する。

なお、多数決回路２１ｂは、複数のＮＡＮＤ回路とＯＲ回路を組み合わせた論理回路（たとえば、特開２０１０−２７３３２２号公報など参照）や、２ビット加算器などを用いて実現できる。

ジッタ測定回路２１のその他の動作は、第１の実施の形態のジッタ測定回路１１と同じである。
このような多数決回路２１ｂを用いることで、自己相関計算回路１１ｂの各フリップフロップ（図７参照）に供給されるクロック信号の周波数を、並列に複数出力される誤差信号の数（並列数）が増えるほど、低下させることができる。

さらに、第２の実施の形態のジッタ測定回路２１によれば、第１の実施の形態のジッタ測定回路１１と同様の効果が得られる。
ところで、以上説明した第１の実施の形態のジッタ測定回路１１及び第２の実施の形態のジッタ測定回路２１では、Ｂａｎｇ−Ｂａｎｇ型の位相検出回路１０ａ，２０ａを用いているが、これに限定されない。１シンボル当たり１回のサンプリングで位相検出を行う位相検出回路を用いてもよい。このような位相検出回路は、ＭＭ（Mueller-Muller）型の位相検出回路とも呼ばれる。

図１５は、ＭＭ型の位相検出回路をクロック発生回路に適用した例を示す図である。
クロック発生回路３０は、ＭＭ型の位相検出回路３０ａ、フィルタ３０ｂ、位相調整回路３０ｃを有する。

ＭＭ型の位相検出回路３０ａは、比較器３０ａ１，３０ａ２、データサンプラ３０ａ３、誤差信号生成回路３０ａ４を有する。
比較器３０ａ１は、閾値ｅ−と、データ信号Ｄｉとを比較した比較結果を出力する。比較器３０ａ１は、データ信号Ｄｉが閾値ｅ−よりも大きいときに、１を出力し、データ信号Ｄｉが閾値ｅ−よりも小さいときに、０を出力する。

比較器３０ａ２は、閾値ｅ＋と、データ信号Ｄｉとを比較した比較結果を出力する。比較器３０ａ２は、データ信号Ｄｉが閾値ｅ＋よりも大きいときに、１を出力し、データ信号Ｄｉが閾値ｅ＋よりも小さいときに、０を出力する。

データサンプラ３０ａ３は、クロック信号ＣＫｄの立ち上がりタイミングにおけるデータ信号Ｄｉの電位レベルに基づいて、値（０か１）を判定して出力する。
誤差信号生成回路３０ａ４は、クロック信号ＣＫｄの立ち上がりタイミングで、データサンプラ３０ａ３が出力するデータ信号Ｄｉの値の判定結果と、比較器３０ａ１，３０ａ２が出力する比較結果を取り込む。そして、誤差信号生成回路３０ａ４は、データサンプラ３０ａ３が出力する２シンボル分のデータ信号Ｄｉの値の判定結果と、比較器３０ａ１，３０ａ２が出力する２シンボル分の比較結果に基づいて、誤差信号を生成して出力する。

図１６は、誤差信号生成回路の入出力の関係を示す図である。
誤差信号生成回路３０ａ４の入力のうち、Ｄ_n-1，Ｄ_nはデータサンプラ３０ａ３が出力する値であり、Ｄ_n-1は、データ信号Ｄｉのｎ−１番目のシンボルの値であり、Ｄ_nは、データ信号Ｄｉのｎ番目のシンボルの値である。また、Ｅ＋_n-1，Ｅ−_n-1，Ｅ＋_n，Ｅ−_nは、比較器３０ａ１，３０ａ２が出力する値である。Ｅ−_n-1は、データ信号Ｄｉのｎ−１番目のシンボルにおいて、比較器３０ａ１が出力する比較結果であり、Ｅ−_nは、データ信号Ｄｉのｎ番目のシンボルにおいて、比較器３０ａ１が出力する比較結果である。Ｅ＋_n-1は、データ信号Ｄｉのｎ−１番目のシンボルにおいて、比較器３０ａ２が出力する比較結果であり、Ｅ＋_nは、データ信号Ｄｉのｎ番目のシンボルにおいて、比較器３０ａ２が出力する比較結果である。また、ｄは、データサンプラ３０ａ３がＤ_n-1，Ｄ_nを判定するために用いる閾値である。

Ｄ_n-1，Ｅ＋_n-1が０、Ｄ_n，Ｅ−_n-1，Ｅ＋_n，Ｅ−_nが１の場合、または、Ｄ_n-1，Ｅ−_n-1が１、Ｄ_n，Ｅ＋_n-1，Ｅ＋_n，Ｅ−_nが０の場合、クロック信号ＣＫｄの立ち上がりタイミングが、データ信号Ｄｉのエッジ部分よりも遅い。つまりクロック信号ＣＫｄの位相が遅れている。

たとえば、図１６に示すように、データ信号Ｄｉが波形３１のように遷移する場合、タイミングｔ１０でデータサンプラ３０ａ３が出力するＤ_n-1は１、タイミングｔ１１でデータサンプラ３０ａ３が出力するＤ_nは０である。また、タイミングｔ１０で比較器３０ａ１が出力するＥ−_n-1は１、比較器３０ａ２が出力するＥ＋_n-1は０、タイミングｔ１０で比較器３０ａ１が出力するＥ−_nは０、比較器３０ａ２が出力するＥ＋_nは０である。なお、タイミングｔ１０，ｔ１１は、クロック信号ＣＫｄの立ち上がりタイミング（サンプリングタイミング）である。

このような場合、クロック信号ＣＫｄの位相が遅れているため、誤差信号生成回路３０ａ４は、２ビット値“１０”を出力する。これは、前述の３種類の誤差信号のうち、＋１に相当する。

Ｄ_n，Ｅ−_nが１、Ｄ_n-1，Ｅ＋_n-1，Ｅ−_n-1，Ｅ＋_nが０の場合、または、Ｄ_n，Ｅ＋_nが０、Ｄ_n-1，Ｅ＋_n-1，Ｅ−_n-1，Ｅ−_nが１の場合、クロック信号ＣＫｄの立ち上がりタイミングが、データ信号Ｄｉのエッジ部分よりも速い。つまりクロック信号ＣＫｄの位相が進んでいる。

たとえば、図１６に示すように、データ信号Ｄｉが波形３２のように遷移する場合、タイミングｔ１０でデータサンプラ３０ａ３が出力するＤ_n-1は１、タイミングｔ１１でデータサンプラ３０ａ３が出力するＤ_nは０である。また、タイミングｔ１０で比較器３０ａ１が出力するＥ−_n-1は１、比較器３０ａ２が出力するＥ＋_n-1は１、タイミングｔ１０で比較器３０ａ１が出力するＥ−_nは１、比較器３０ａ２が出力するＥ＋_nは０である。

このような場合、クロック信号ＣＫｄの位相が進んでいるため、誤差信号生成回路３０ａ４は、２ビット値“０１”を出力する。これは、前述の３種類の誤差信号のうち、−１に相当する。

誤差信号生成回路３０ａ４の入力がその他の場合には、誤差信号生成回路３０ａ４は、２ビット値“００”を出力する。これは、前述の＋１、０、−１の３種類の誤差信号のうち、０に相当する。

ＭＭ型の位相検出回路３０ａが用いられる場合、ジッタ測定回路１１の注入回路１１ａは、フィルタ３０ｂが出力する調整値に矩形波信号を加える機能を有する。矩形波信号が加えられた調整値は、クロック信号ＣＫｄの位相を調整する位相調整回路３０ｃに供給する。そして、ジッタ測定回路１１は、前述した動作と同様の動作により、相関値Ｒ（０）や相関値Ｒ（ｎ）を出力し、ジッタ計算装置１２は実効値σ_ERを算出する。

なお、算出される実効値σ_ERは、データ信号Ｄｉに対するクロック信号ＣＫｄの時間軸方向の位相の揺らぎであるジッタψ_ERの実効値である。
このように、Ｂａｎｇ−Ｂａｎｇ型の位相検出回路１０ａの代わりにＭＭ型の位相検出回路３０ａを用いても、ジッタ測定回路１１によって、同様の効果が得られる。

すなわち、実際にデータ判定に用いるクロック信号の位相を制御する回路を伝搬する信号を用いて直接ジッタψ_ER（実効値σ_ER）を測定できる。
このため、より正確に、実際に問題になるジッタψ_ERの評価が可能となる。

なお、上記のような位相検出回路３０ａを複数並列に設けて、第２の実施の形態のクロック発生回路２０と同様に、タイムインターリーブ方式で動作させることも可能である。その場合、図１３に示したようなジッタ測定回路２１が用いられる。

また、上記ではＣＤＲ回路として機能するクロック発生回路１０，２０，３０を用いて説明した。しかし、クロック発生回路はＣＤＲ回路に限定されず、ＰＬＬ（Phase Locked Loop）回路であってもよい。

図１７は、ＰＬＬ回路として機能するクロック発生回路を用いてジッタ測定を行うジッタ測定システムの一例を示す図である。
クロック発生回路４０は、位相比較回路４０ａ、フィルタ４０ｂ、ＶＣＯ（Voltage-Controlled Oscillator）４０ｃ、分周回路４０ｄを有する。

位相比較回路４０ａは、クロック信号（基準クロック）ＣＫＲと、分周回路４０ｄが出力するクロック信号ＣＫ２との位相差に基づいて誤差信号を生成し、出力する。
フィルタ４０ｂは、位相比較回路４０ａが出力する誤差信号をフィルタ処理して調整値を出力する。

ＶＣＯ４０ｃは、フィルタ４０ｂが出力する調整値に基づいて周波数が調整されたクロック信号ＣＫ１を出力する。なお、ＶＣＯ４０ｃに供給される調整値には、前述のジッタ測定回路１１の注入回路１１ａによって、矩形波信号が加えられる場合もある。

分周回路４０ｄは、クロック信号ＣＫ１の周波数を分周してクロック信号ＣＫ２を生成し、出力する。
ＰＬＬ回路として機能するクロック発生回路４０が用いられる場合、ジッタ測定回路１１の注入回路１１ａは、フィルタ４０ｂが出力する調整値に矩形波信号を加える機能を有する。矩形波信号が加えられた調整値は、クロック信号ＣＫ１の周波数を調整するＶＣＯ４０ｃに供給される。そして、ジッタ測定回路１１は、前述した動作と同様の動作により、相関値Ｒ（０）や相関値Ｒ（ｎ）を出力し、ジッタ計算装置１２は実効値σ_ERを算出する。

なお、算出される実効値σ_ERは、クロック信号ＣＫＲに対するクロック信号ＣＫ２の時間軸方向の位相の揺らぎであるジッタψ_ERの実効値である。
このように、ＰＬＬ回路として機能するクロック発生回路４０を用いても、ジッタ測定回路１１によって、生成するクロック信号ＣＫ１の位相を制御する回路を伝搬する信号を用いて直接ジッタψ_ER（実効値σ_ER）を測定できる。

このため、より正確に、実際に問題になるジッタψ_ERの評価が可能となる。
以上、実施の形態に基づき、本発明のジッタ測定回路の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。

以上説明した複数の実施の形態に関し、さらに以下の付記を開示する。
（付記１） 第１のクロック信号または前記第１のクロック信号が重畳されたデータ信号と、第２のクロック信号との位相差に基づいて第１の誤差信号を生成し、前記第１の誤差信号をフィルタ処理して調整値を生成し、前記調整値に基づいて前記第２のクロック信号の位相または周波数を調整するクロック発生回路が生成する前記調整値に対して、デジタル値による矩形波信号を加える注入回路と、
前記第１の誤差信号を受け、前記第１の誤差信号を可変の遅延量で遅延させた第２の誤差信号と、前記第１の誤差信号とに基づいて、前記調整値に前記矩形波信号が加えられていないときの前記第１の誤差信号の自己相関を表す第１の相関値と、前記調整値に前記矩形波信号が加えられているときの前記自己相関を表す第２の相関値とを計算し、前記第１の相関値と前記第２の相関値とを出力する計算回路と、
を有するジッタ測定回路。

（付記２） 前記計算回路は、前記遅延量が０で、前記矩形波信号が前記調整値に対して加えられていないときの前記第１の相関値を計算し、前記遅延量が変化するときの前記遅延量のそれぞれの値で、前記矩形波信号が前記調整値に対して加えられているときの前記第２の相関値を計算する、
付記１に記載のジッタ測定回路。

（付記３） 前記計算回路は、
前記第１の誤差信号を遅延させた第２の誤差信号を出力する遅延回路と、
前記第１の誤差信号と前記第２の誤差信号とを乗算した乗算結果を出力する乗算器と、
前記乗算結果を平均化して、前記第１の相関値または前記第２の相関値を生成して出力する平均化回路と、
を有する付記１または２に記載のジッタ測定回路。

（付記４） 前記遅延回路は、
前記第１の誤差信号を遅延させて前記第２の誤差信号を出力する複数のフリップフロップと、
制御信号を受け、前記制御信号に基づいて、有効にする前記フリップフロップの数を調整して前記遅延量を変える複数のスイッチと、
を有する、付記３に記載のジッタ測定回路。

（付記５） 前記平均化回路は、前記乗算結果を積分して前記第１の相関値または前記第２の相関値を出力する積分回路である、
付記３または４に記載のジッタ測定回路。

（付記６） 前記計算回路は、互いに位相が異なる複数のクロック信号と前記データ信号との各位相差に応じた３種類の値の何れかである複数の誤差信号を、前記クロック発生回路から受け、前記３種類の値のうちで最も多い値を前記第１の誤差信号として用いて、前記第１の相関値または前記第２の相関値を計算する、
付記１乃至５の何れか一つに記載のジッタ測定回路。

（付記７） 前記計算回路は、前記複数の誤差信号を受け、前記３種類の値のうちで最も多い値を出力する多数決回路を有する、
付記６に記載のジッタ測定回路。

（付記８） 第１のクロック信号または前記第１のクロック信号が重畳されたデータ信号と、第２のクロック信号との位相差に基づいて第１の誤差信号を生成し、前記第１の誤差信号をフィルタ処理して調整値を生成し、前記調整値に基づいて前記第２のクロック信号の位相または周波数を調整するクロック発生回路と、
前記調整値に対して、デジタル値による矩形波信号を加える注入回路と、前記第１の誤差信号を受け、前記第１の誤差信号を可変の遅延量で遅延させた第２の誤差信号と、前記第１の誤差信号とに基づいて、前記調整値に前記矩形波信号が加えられていないときの前記第１の誤差信号の自己相関を表す第１の相関値と、前記調整値に前記矩形波信号が加えられているときの前記自己相関を表す第２の相関値とを計算し、前記第１の相関値と前記第２の相関値とを出力する計算回路と、を備えたジッタ測定回路と、
前記第１の相関値と前記第２の相関値を受け、前記第１の相関値と前記第２の相関値と前記矩形波信号の第１の振幅値に基づいて、前記第１のクロック信号または前記データ信号に対する前記第２のクロック信号の時間軸方向の位相の揺らぎであるジッタの標準偏差を計算するジッタ計算装置と、
を有するジッタ測定システム。

（付記９） 前記ジッタ計算装置は、前記遅延量を変化させたときの前記第２の相関値の第２の振幅値を測定し、前記第１の振幅値と前記第２の振幅値と前記第１の相関値とに基づいて前記標準偏差を計算する、
付記８に記載のジッタ測定システム。

１０ クロック発生回路
１０ａ 位相検出回路
１０ｂ フィルタ
１０ｃ，１０ｄ 位相調整回路
１１ ジッタ測定回路
１１ａ 注入回路
１１ａ１ 矩形波生成回路
１１ａ２ 加算器
１１ｂ 自己相関計算回路
１１ｃ 制御回路
１２ ジッタ計算装置
ＣＫｄ，ＣＫｅ クロック信号
ＣＫｒ 基準クロック
Ｄｉ データ信号
ｋ クロックサイクル
ｎ 遅延量
Ｒ（ｎ） 相関値
ψ_ER，ψ_TOT ジッタ

Claims (7)

1. 第１のクロック信号または前記第１のクロック信号が重畳されたデータ信号と、第２のクロック信号との位相差に基づいて第１の誤差信号を生成し、前記第１の誤差信号をフィルタ処理して調整値を生成し、前記調整値に基づいて前記第２のクロック信号の位相または周波数を調整するクロック発生回路が生成する前記調整値に対して、デジタル値による矩形波信号を加える注入回路と、
   前記第１の誤差信号を受け、前記第１の誤差信号を可変の遅延量で遅延させた第２の誤差信号と、前記第１の誤差信号とに基づいて、前記調整値に前記矩形波信号が加えられていないときの前記第１の誤差信号の自己相関を表す第１の相関値と、前記調整値に前記矩形波信号が加えられているときの前記自己相関を表す第２の相関値とを計算し、前記第１の相関値と前記第２の相関値とを出力する計算回路と、
   を有するジッタ測定回路。
2. 前記計算回路は、前記遅延量が０で、前記矩形波信号が前記調整値に対して加えられていないときの前記第１の相関値を計算し、前記遅延量が変化するときの前記遅延量のそれぞれの値で、前記矩形波信号が前記調整値に対して加えられているときの前記第２の相関値を計算する、
   請求項１に記載のジッタ測定回路。
3. 前記計算回路は、
   前記第１の誤差信号を遅延させた第２の誤差信号を出力する遅延回路と、
   前記第１の誤差信号と前記第２の誤差信号とを乗算した乗算結果を出力する乗算器と、
   前記乗算結果を平均化して、前記第１の相関値または前記第２の相関値を生成して出力する平均化回路と、
   を有する請求項１または２に記載のジッタ測定回路。
4. 前記遅延回路は、
   前記第１の誤差信号を遅延させて前記第２の誤差信号を出力する複数のフリップフロップと、
   制御信号を受け、前記制御信号に基づいて、有効にする前記フリップフロップの数を調整して前記遅延量を変える複数のスイッチと、
   を有する、請求項３に記載のジッタ測定回路。
5. 前記平均化回路は、前記乗算結果を積分して前記第１の相関値または前記第２の相関値を出力する積分回路である、
   請求項３または４に記載のジッタ測定回路。
6. 前記計算回路は、互いに位相が異なる複数のクロック信号と前記データ信号との各位相差に応じた３種類の値の何れかである複数の誤差信号を、前記クロック発生回路から受け、前記３種類の値のうちで最も多い値を前記第１の誤差信号として用いて、前記第１の相関値または前記第２の相関値を計算する、
   請求項１乃至５の何れか一項に記載のジッタ測定回路。
7. 前記計算回路は、前記複数の誤差信号を受け、前記３種類の値のうちで最も多い値を出力する多数決回路を有する、
   請求項６に記載のジッタ測定回路。

Images