JP2018186241A - 電子部品およびその製造方法 - Google Patents

Abstract

【課題】ダイシング時の切削負荷を低減できる電子部品を提供する。【解決手段】電子部品は、互いに対向する第１端面および第２端面と、第１端面と第２端面とを接続する上面と、を含む素体と、素体に埋め込まれた回路素子と、素体の第１端面側に埋め込まれ、回路素子と電気的に接続された第１引出電極と、第１端面に直交する方向からみて、第１引出電極から第１方向に離隔して配置され、第１端面から上面にかけて一部が露出するように素体に埋め込まれた柱状電極と、第１引出電極と柱状電極とを接続する第１ビア導体とを有し、第１端面に直交する方向からみて、第１方向に直交する第２方向に沿った第１端面における露出幅について、第１ビア導体の露出幅は、柱状電極の露出幅よりも小さい。【選択図】図３

Description

本発明は、電子部品およびその製造方法に関する。

従来、電子部品の一例としてのコイル部品には、特開２０１４−１９７５９０号公報（特許文献１）に記載されたものがある。この電子部品は、素体と、素体に埋め込まれたコイルと、素体の端面側に埋め込まれ、コイルと電気的に接続された引出電極と、素体の端面から上面（実装面）にかけて一部が露出するように素体に埋め込まれた柱状電極とを有する。柱状電極は、引出電極に直接接続されている。

特開２０１４−１９７５９０号公報

ところで、本願の発明者は、前記従来の電子部品を実際に製造しようとすると、次の問題があることを見出した。柱状電極は、Ｃｕで構成されており素体より硬く、素体の端面から露出したまま、引出電極から上面まで延在しているため、素体の端面において、硬い柱状電極の面積が大きくなる。これにより、電子部品の製造工程において、素体の端面（カット面）においてダイシングする際、素体の端面側における柱状電極の体積が大きくなって、電子部品を切削する負荷が大きくなる。

切削負荷が大きくなると、その分電子部品側にも負荷がかかるため、例えば、切削時や切削後の熱又は物理的な衝撃により柱状電極が素体から剥離してしまう可能性がある。その他、ダイシングブレードへの負荷が大きくなり、例えば、ブレードに、目詰まり、ワレ、カケ、磨耗が発生するおそれがある。また、切削負荷が大きくなると、柱状電極への負荷が大きくなり、例えば、柱状電極に、ワレやカケなどのチッピングが発生するおそれがある。

そこで、本発明の課題は、ダイシング時の切削負荷を低減できる電子部品およびその製造方法を提供することにある。

前記課題を解決するため、本発明の一態様である電子部品は、
互いに対向する第１端面および第２端面と、前記第１端面と前記第２端面とを接続する上面と、を含む素体と、
前記素体に埋め込まれた回路素子と、
前記素体の前記第１端面側に埋め込まれ、前記回路素子と電気的に接続された第１引出電極と、
前記第１端面に直交する方向からみて、前記第１引出電極から第１方向に離隔して配置され、前記第１端面から前記上面にかけて一部が露出するように前記素体に埋め込まれた柱状電極と、
前記第１引出電極と前記柱状電極とを接続する第１ビア導体と
を備え、
前記第１端面に直交する方向からみて、前記第１方向に直交する第２方向に沿った前記第１端面における露出幅について、前記第１ビア導体の前記露出幅は、前記柱状電極の前記露出幅よりも小さい。

ここで、「第１ビア導体の露出幅は、柱状電極の露出幅よりも小さい」とは、「第１ビア導体の露出幅が、０である」ことを含む。つまり、第１ビア導体が第１端面から露出していない状態を含む。

本発明の一態様である電子部品によれば、第１引出電極と柱状電極とを第１ビア導体が接続し、第１ビア導体の露出幅は、柱状電極の露出幅よりも小さいので、第１ビア導体を介さず、柱状電極が第１引出電極に直接接続される場合と比較して、素体の第１端面における柱状電極の面積を減少できる。これにより、電子部品の製造工程において、素体の第１端面（カット面）においてダイシングする際、素体の第１端面側における柱状電極の体積を減少できて、電子部品を切削する負荷を低減できる。

また、電子部品の一実施形態では、前記第１ビア導体の前記第１引出電極と接触する面積をＳとし、前記柱状電極の前記露出幅をＷとすると、Ｓ／Ｗは１２．７μｍ以上を満たす。

前記実施形態によれば、Ｓ／Ｗは１２．７μｍ以上を満たすので、ダイシング工程において、第１ビア導体と第１引出電極との間で剥離が生じて柱状電極が素体から剥がれることを防止できる。

また、電子部品の一実施形態では、
前記第１ビア導体は、複数あり、
前記複数の第１ビア導体の前記露出幅の総和は、前記柱状電極の前記露出幅よりも小さい。

前記実施形態によれば、複数の第１ビア導体の露出幅の総和は、柱状電極の露出幅よりも小さい。このように、第１ビア導体が複数ある場合であっても、露出幅の総和が柱状電極の露出幅よりも小さければ、電子部品を切削する負荷を低減することができる。また、複数の第１ビア導体を分散させることにより、連続した第１ビア導体の体積を小さくして、ダイシング時の局所的な切削の負荷を低減できる。

また、電子部品の一実施形態では、
前記複数の第１ビア導体の前記露出幅は、互いに同じであり、
前記複数の第１ビア導体は、前記第２方向に等間隔に配置されている。

前記実施形態によれば、複数の第１ビア導体の露出幅は、互いに同じであり、複数の第１ビア導体は、等間隔に配置されている。これにより、柱状電極と第１引出電極の間の密着力が、ダイシング中に局所的に小さくなることを抑制し、ダイシング時の局所的な柱状電極の剥がれを抑制できる。

また、電子部品の一実施形態では、
前記素体内の前記第１端面側に埋め込まれ、前記第１引出電極から前記第１方向とは反対側に離隔して設けられた第２引出電極と、
前記第１引出電極と前記第２引出電極とを接続する第２ビア導体と
を有し、
前記第２ビア導体の前記露出幅は、前記柱状電極の前記露出幅よりも小さい。

ここで、「第２ビア導体の露出幅は、柱状電極の露出幅よりも小さい」とは、「第２ビア導体の露出幅が、０である」ことを含む。つまり、第２ビア導体が素体の第１端面から露出していない状態を含む。

前記実施形態によれば、第２ビア導体の露出幅は、柱状電極の露出幅よりも小さいので、柱状電極と同じ露出幅で第１引出電極と第２引出電極とが接続される場合と比較して、素体の第１端面における第２ビア導体の面積を減少できる。これにより、電子部品の製造工程において、素体の第１端面（カット面）においてダイシングする際、素体の第１端面側における第２ビア導体の体積を減少できて、電子部品を切削する負荷を低減できる。

また、電子部品の一実施形態では、
前記第２ビア導体は、複数あり、
前記複数の第２ビア導体の前記露出幅の総和は、前記柱状電極の前記露出幅よりも小さい。

前記実施形態によれば、複数の第２ビア導体の露出幅の総和は、柱状電極の露出幅よりも小さい。このように、第２ビア導体が複数ある場合であっても、露出幅の総和が柱状電極の露出幅よりも小さければ、電子部品を切削する負荷を低減することができる。また、複数の第２ビア導体を分散させることにより、連続した第２ビア導体の体積を小さくして、ダイシング時の局所的な切削の負荷を低減できる。

また、電子部品の一実施形態では、
前記複数の第２ビア導体の前記露出幅は、互いに同じであり、
前記複数の第２ビア導体は、前記第２方向に等間隔に配置されている。

前記実施形態によれば、複数の第２ビア導体の露出幅は、互いに同じであり、複数の第２ビア導体は、等間隔に配置されている。これにより、ダイシング中の局所的な切削負荷を低減できる。また、第１引出電極と第２引出電極の間の密着力が局所的に小さくなることを抑制できる。

また、電子部品の一実施形態では、前記第１ビア導体と前記第２ビア導体とは、前記第１方向に沿って並んでいない。

前記実施形態によれば、第１ビア導体と第２ビア導体とは、第１方向に沿って並んでいないので、第１方向に連続した導体の体積が小さくなり、ダイシング中の局所的な切削の負荷を低減できる。

また、電子部品の一実施形態では、前記第１ビア導体の一部および前記第１引出電極の一部は、前記第１端面から露出している。

前記実施形態によれば、第１ビア導体の一部および第１引出電極の一部は、素体の第１端面から露出しているので、電子部品の上面側をはんだにより実装するとき、第１端面側において柱状電極、第１ビア導体および第１引出電極に沿ってはんだフィレットを形成できる。したがって、電子部品の実装時の固着力が大きくなる。

また、電子部品の一実施形態では、前記第２ビア導体の一部および前記第２引出電極の一部は、前記第１端面から露出している。

前記実施形態によれば、第２ビア導体の一部および第２引出電極の一部は、素体の第１端面から露出しているので、電子部品の上面側をはんだにより実装するとき、第１端面側において柱状電極、第１ビア導体、第１引出電極、第２ビア導体および第２引出電極に沿ってはんだフィレットを形成できる。したがって、電子部品の実装時の固着力が大きくなる。

また、電子部品の一実施形態では、前記第１ビア導体および前記第２ビア導体の前記露出幅は、０である。

前記実施形態によれば、第１ビア導体および第２ビア導体は、素体の第１端面から露出していないので、素体の第１端面側における導体の体積を減少できて、ダイシング時の切削の負荷を低減できる。

また、電子部品の一実施形態では、
前記回路素子は、インダクタであり、
前記素体は、磁性体と絶縁体からなり、
前記柱状電極は、前記磁性体内にあり、
前記第１引出電極、前記第１ビア導体および前記インダクタは、前記絶縁体内にある。

前記実施形態によれば、インダクタを内蔵する電子部品において、切削負荷を低減できる。特に、インダクタでは素子内の直流抵抗成分を低減するために柱状電極の断面積を大きくする傾向にあり、切削負荷が大きくなりがちであるため、切削負荷の低減効果がより顕著となる。

また、電子部品の一実施形態では、
前記素体の前記第２端面側に埋め込まれ、前記回路素子と電気的に接続された第１引出電極と、
前記第２端面側の前記第１引出電極から前記第１方向に離隔して配置され、前記第２端面から前記上面にかけて一部が露出するように前記素体に埋め込まれた柱状電極と、
前記第２端面側における前記第１引出電極と前記柱状電極とを接続する第１ビア導体と
をさらに備え、
前記第２方向に沿った前記第２端面における第２露出幅について、前記第２端面側の前記第１ビア導体の前記第２露出幅は、前記第２端面側の前記柱状電極の前記第２露出幅よりも小さい。

前記実施形態によれば、素体の第２端面側において、第１引出電極と柱状電極とを第１ビア導体が接続し、第１ビア導体の露出幅は、柱状電極の露出幅よりも小さいので、第１ビア導体を介さず、柱状電極が第１引出電極に直接接続される場合と比較して、素体の第２端面における柱状電極の面積を減少できる。これにより、電子部品の製造工程において、素体の第２端面（カット面）においてダイシングする際、素体の第２端面側における柱状電極の体積を減少できて、電子部品を切削する負荷を低減できる。

また、電子部品の一実施形態では、
前記インダクタの第１端は、前記第１端面側の前記第１引出電極に電気的に接続され、
前記インダクタの第２端は、前記第２端面側の前記第１引出電極に電気的に接続される。

前記実施形態によれば、インダクタの第１端、第２端は、第１引出電極、第１ビア導体、柱状電極を介して、それぞれ第１端面側、第２端面側の上面に引き出され、表面実装型のインダクタ内蔵電子部品が構成される。

また、電子部品の一実施形態では、
前記回路素子は、前記上面に平行な平面において渦巻き状に形成された複数のスパイラル配線により構成された積層インダクタであり、
前記素体は、磁性体と絶縁体からなり、
前記柱状電極は、前記磁性体内にあり、
前記第１引出電極、前記第１ビア導体、前記第２引出電極、前記第２ビア導体および前記インダクタは、前記絶縁体内にある。

前記実施形態によれば、電子部品が積層構成によって構成され、小型低背なインダクタ内蔵電子部品において、切削負荷を低減できる。

また、電子部品の一実施形態では、
前記素体の前記第２端面側に埋め込まれ、前記回路素子と電気的に接続された第１引出電極と、
前記素体の前記第２端面側に埋め込まれ、前記第２端面側の前記第１引出電極から前記第１方向とは反対側に離隔して設けられた第２引出電極と、
前記第２端面側の前記第１引出電極から前記第１方向に離隔して配置され、前記第２端面から前記上面にかけて一部が露出するように前記素体に埋め込まれた柱状電極と、
前記第２端面側における前記第１引出電極と前記柱状電極とを接続する第１ビア導体と、
前記第２端面側における前記第１引出電極と前記第２引出電極とを接続する第２ビア導体と
をさらに備え、
前記第２方向に沿った前記第２端面における第２露出幅について、前記第２端面側の前記第１ビア導体の前記第２露出幅及び前記第２端面側の前記第２ビア導体の前記第２露出幅は、前記第２端面側の前記柱状電極の前記第２露出幅よりも小さい。

前記実施形態によれば、素体の第２端面側において、第１引出電極と柱状電極とを第１ビア導体が接続し、第１ビア導体の露出幅は、柱状電極の露出幅よりも小さいので、第１ビア導体を介さず、柱状電極が第１引出電極に直接接続される場合と比較して、素体の第２端面における柱状電極の面積を減少できる。これにより、電子部品の製造工程において、素体の第２端面（カット面）においてダイシングする際、素体の第２端面側における柱状電極の体積を減少できて、電子部品を切削する負荷を低減できる。
また、素体の第２端面側において、第２ビア導体の露出幅は、柱状電極の露出幅よりも小さいので、柱状電極と同じ露出幅で第１引出電極と第２引出電極とが接続される場合と比較して、素体の第２端面における第２ビア導体の面積を減少できる。これにより、電子部品の製造工程において、素体の第２端面（カット面）においてダイシングする際、素体の第２端面側における第２ビア導体の体積を減少できて、電子部品を切削する負荷を低減できる。

また、電子部品の一実施形態では、
前記インダクタの第１端は、前記第１端面側の前記第１引出電極または前記第２引出電極に電気的に接続され、
前記インダクタの第２端は、前記第２端面側の前記第１引出電極または前記第２引出電極に電気的に接続される。

前記実施形態によれば、表面実装型かつ小型低背なインダクタ内蔵電子部品が構成される。

本発明の一態様である電子部品の製造方法は、
絶縁層を第１方向に積層してマザー素体を形成する工程と、
絶縁層上に回路素子および前記回路素子と電気的に接続された第１引出電極を形成する工程と、
前記第１引出電極上に第１ビア導体を形成する工程と、
前記第１ビア導体上に柱状電極を前記マザー素体の上面から露出するように形成する工程と、
前記マザー素体を、前記第１方向に平行でかつ前記柱状電極に交差するカット面で切断するカット工程と、
を備え、
前記第１ビア導体を形成する工程においては、前記マザー素体のカット面に直交する方向からみて、前記第１方向に直交する第２方向に沿った前記カット面における露出幅について、前記第１ビア導体の前記露出幅が、前記柱状電極の前記露出幅よりも小さくなるように、前記第１ビア導体を形成する。

ここで、「第１ビア導体の露出幅が、柱状電極の露出幅よりも小さくなるように、第１ビア導体を形成する」とは、「第１ビア導体の露出幅を０とする」ことを含む。つまり、カット工程の後において、第１ビア導体が素体のカット面から露出しない位置に第１ビア導体を形成することを含む。

本発明の一態様である電子部品の製造方法によれば、第１ビア導体の露出幅が、柱状電極の露出幅よりも小さくなるように、第１ビア導体を形成する。これにより、第１ビア導体を介さず、柱状電極を引出電極と直接接続する場合と比較して、素体のカット面における柱状電極の面積を減少できる。これにより、電子部品の製造工程において、素体のカット面（端面）においてダイシングする際、素体のカット面側における柱状電極の体積を減少できて、カット工程における切削負荷を低減できる。

本発明の一態様である電子部品によれば、第１引出電極と柱状電極との間に第１ビア導体が設けられ、第１ビア導体の露出幅は、柱状電極の露出幅よりも小さいので、ダイシング時の電子部品の切削負荷を低減できる。

本発明の一態様である電子部品の製造方法によれば、第１ビア導体の露出幅が、柱状電極の露出幅よりも小さくなるように、第１ビア導体を形成するので、カット工程における切削負荷を低減できる。

電子部品の第１実施形態を示す斜視図である。 電子部品のＸＺ断面図である。 電子部品のＸ方向矢視図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の製造方法を説明する説明図である。 電子部品の第２実施形態を示すＸ方向矢視図である。 電子部品の第３実施形態を示すＸ方向矢視図である。 電子部品の第４実施形態を示すＸ方向矢視図である。 電子部品の第５実施形態を示すＸ方向矢視図である。 電子部品の第５実施形態を示すＸＹ断面図である。 Ｓ／Ｗと柱状電極の剥がれ発生率との関係を示すグラフである。 電子部品の第６実施形態を示すＸ方向矢視図である。 電子部品の第７実施形態を示すＸ方向矢視図である。 電子部品の第８実施形態を示すＸ方向矢視図である。

以下、本発明の一態様を図示の実施の形態により詳細に説明する。

（第１実施形態）
図１は、本発明一態様である電子部品の第１実施形態を示す斜視図である。図２は、電子部品のＸＺ断面図である。図１と図２に、電子部品の一例として、コイル部品１を示す。コイル部品１は、例えば、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に搭載され、例えば全体として直方体形状の部品である。ただし、コイル部品１の形状は、特に限定されず、円柱状や多角形柱状、円錐台形状、多角形錐台形状であってもよい。

図１と図２に示すように、コイル部品１は、素体１０と、素体１０に埋め込まれた第１スパイラル配線２１および第２スパイラル配線２２、第１引出電極２２ｂ，２５および第２引出電極２１ｂ，２６、第１柱状電極１１および第２柱状電極１２、第１ビア導体２７１および第２ビア導体２７２とを有する。

素体１０は、互いに対向する第１端面１０１、第２端面１０２および第１、第２端面１０１、１０２同士を接続する上面１０３を含む。素体１０は、略直方体状に形成され、長さと幅と高さを有する。素体１０の長さ方向をＸ方向とし、素体１０の幅方向をＹ方向とし、素体１０の高さ方向をＺ方向とする。第１端面１０１と第２端面１０２とは、Ｘ方向に、上面１０３はＺ方向に位置する。

素体１０は、絶縁体４０と絶縁体４０を覆う磁性体３０とを有する。絶縁体４０は、中央に内径孔部４０ａを有する第１から第３絶縁層４１〜４３から構成される。第１から第３絶縁層４１〜４３は、下層から上層に順に積層される。なお、本明細書においては、コイル部品１における上下を、図１の紙面上下（Ｚ方向）と一致するものとして記載する。Ｚ方向は、層が積み重なる方向（積層方向）に一致する。また、以下では、図１の＋Ｚ方向を「上側」、−Ｚ方向を「下側」と記載する場合がある。同様に、以下では、Ｘ方向とＹ方向がなすＸＹ平面において、素体１０の中心側を「内側」、素体１０の周縁側を「外側」と記載する場合がある。

絶縁体４０は、無機フィラーおよび樹脂のコンポジット材料からなる。樹脂は、例えば、エポキシ系樹脂やビスマレイミド、液晶ポリマ、ポリイミドなどからなる有機絶縁材料である。無機フィラーは、ＳｉＯ_２などの絶縁層である。なお、絶縁体４０は、コンポジット材料に限定されず、樹脂のみから構成されるようにしてもよい。

磁性体３０は、樹脂３５および金属磁性粉３６のコンポジット材料からなる。樹脂３５は、例えば、エポキシ系樹脂やビスマレイミド、液晶ポリマ、ポリイミドなどからなる有機絶縁材料である。金属磁性粉３６は、例えば、ＦｅＳｉＣｒなどのＦｅＳｉ系合金、ＦｅＣｏ系合金、ＮｉＦｅなどのＦｅ系合金、または、それらのアモルファス合金である。

磁性体３０は、内磁路３７ａと外磁路３７ｂを有する。内磁路３７ａは、第１、第２スパイラル配線２１，２２の内径および絶縁体４０の内径孔部４０ａに位置する。外磁路３７ｂは、第１、第２スパイラル配線２１，２２および絶縁体４０の上下に位置する。なお、図示は省略するが、外磁路３７ｂは、第１、第２スパイラル配線２１，２２および絶縁体の外側の一部（素体１０の４隅など）にも位置していても良い。

第１、第２スパイラル配線２１，２２は、それぞれ、ＸＹ平面においてスパイラル状（渦巻き状）に形成されている。第１スパイラル配線２１は、例えば、上方からみて、時計回りに旋回しながら中心から遠ざかる渦巻き状に形成される。第２スパイラル配線２２は、例えば、上方からみて、反時計回りに旋回しながら中心から遠ざかる渦巻き状に形成される。

第１スパイラル配線２１は、第１絶縁層４１上に積層される。第２絶縁層４２は、第１スパイラル配線２１上に積層され、第１スパイラル配線２１を覆う。第２スパイラル配線２２は、第２絶縁層４２上に積層される。第３絶縁層４３は、第２スパイラル配線２２上に積層され、第２スパイラル配線２２を覆う。このように、第１、第２スパイラル配線２１，２２と複数の絶縁層とは、交互に積層される。言い換えると、第１、第２スパイラル配線２１，２２のそれぞれは、絶縁層上に積層されると共に、当該絶縁層より上層の絶縁層に覆われる。

第２スパイラル配線２２は、積層方向に延在するビア導体２７３を介して、第１スパイラル配線２１に電気的に接続される。ビア導体２７３は、第２絶縁層４２内に設けられる。第１スパイラル配線２１の内周部２１ａと第２スパイラル配線２２の内周部２２ａとは、ビア導体２７３を介して、電気的に接続される。これにより、第１スパイラル配線２１、第２スパイラル配線２２およびビア導体２７３は、第１スパイラル配線２１の外周端を一端、第２スパイラル配線２２の外周端を他端とし、素体１０に埋め込まれた一つのインダクタを構成する。すなわち、コイル部品１は、素体１０に埋め込まれた回路素子として、第１スパイラル配線２１、第２スパイラル配線２２およびビア導体２７３により構成されたインダクタを備える。第１、第２スパイラル配線２１，２２によって構成されるインダクタのターン数は、例えば、１ターン以上１０ターン以下であり、好ましくは、１．５〜５ターン以下である。

第１引出電極２５、２２ｂは、第２絶縁層４２上に積層され、第２スパイラル配線２２に対してそれぞれ素体１０の第１端面１０１側、第２端面１０２側に埋め込まれている。また、第１引出電極２５，２２ｂは、それぞれ第１、第２端面１０１，１０２から一部（外側の面）が露出する。なお、図示は省略するが、第１引出電極２２ｂは、第２スパイラル配線２２の外周端、すなわちインダクタの他端と電気的に接続されている。これにより、第１引出電極２２ｂは、インダクタの他端を素体１０の第２端面１０２側に引き出す役割を有する。同様に、第１引出電極２５は、後述する第２ビア導体２７２および第２引出電極２１ｂを介して、第１スパイラル配線２１の外周端、すなわちインダクタの一端と電気的に接続されている。これにより、第１引出電極２５は、インダクタの一端を素体１０の第１端面１０１側に引き出す役割を有する。なお、第１引出電極２５は、同じ第２絶縁層４２上に積層された第２スパイラル配線２２とは第２絶縁層４２上では接続されておらず、一旦第１スパイラル配線２１およびビア導体２７３を介して第２スパイラル配線２２の内周部２２ａ側と接続されている。

第２引出電極２１ｂ，２６は、第１絶縁層４１上に積層され、第１スパイラル配線２１に対してそれぞれ素体１０の第１端面１０１側，第２端面１０２側に埋め込まれている。また、第２引出電極２１ｂ，２６は、それぞれ第１、第２端面１０１，１０２から一部（外側の面）が露出する。第２引出電極２１ｂは、第１スパイラル配線２１の外周端、すなわちインダクタの一端と電気的に接続されるとともに、第２絶縁層４２内に設けられた第２ビア導体２７２を介して、上方に位置する第１引出電極２５と電気的に接続される。第２引出電極２６は、第２絶縁層４２内に設けられた第２ビア導体２７２を介して、上方に位置する第１引出電極２２ｂと電気的に接続される。なお、第２引出電極２６は、同じ第１絶縁層４１上に積層された第１スパイラル配線２１とは第１絶縁層４１上では接続されていない。第２引出電極２６は電気回路的には必須のものではないが、上記のように配置することで、コイル部品１の素体１０内の構造がＹ方向で線対称となり、構成の局在化による特性や信頼性の悪化を抑制することができる。また、第２引出電極２６により、コイル部品１を実装した際に、コイル部品１に付着するはんだのフィレット高さが第１端面１０１側、第２端面１０２側で同等にすることができ、フィレット高さの差異によるツームストン減少の発生を抑制することができる。

第１、第２柱状電極１１，１２は、第１、第２スパイラル配線２１，２２の積層方向の上方に設けられる。第１柱状電極１１は、素体１０の第１端面１０１側に位置する。第２柱状電極１２は、素体１０の第２端面１０２側に位置する。

第１柱状電極１１は、素体１０の第１端面１０１側から上面１０３にかけて一部（上面）が露出するように、素体１０の磁性体３０（外磁路３７ｂ）に埋め込まれている。第２柱状電極１２は、素体１０の第２端面１０２側から上面１０３にかけて一部（上面）が露出するように、素体１０の磁性体３０（外磁路３７ｂ）に埋め込まれている。

第１柱状電極１１は、後述する第１ビア導体２７１、第１引出電極２５、第２ビア導体２７２および第２引出電極２１ｂを介して第１スパイラル配線２１の外周端（インダクタの一端）に電気的に接続される。第２柱状電極１２は、後述する第１ビア導体２７１、第１引出電極２２ｂを介して、第２スパイラル配線２２の外周端（インダクタの他端）に電気的に接続される。なお、第１柱状電極１１の上面には、第１被覆層６１が、第２柱状電極１２の上面には、第２被覆層６２がそれぞれ設けられてもよい。第１、第２被覆層６１，６２は、第１、第２柱状電極１１，１２を被覆する膜であり、例えば、Ｓｎ，Ｎｉ，Ｃｕ，Ａｕやこれらを含む合金などからなる。第１、第２被覆膜６１，６２は、コイル部品１を実装基板に実装する際に、実装基板のランドにはんだを介して接続されることにより、コイル部品１の実装性や導電性、耐はんだ耐性、はんだ濡れ性などを向上させることができる。なお、本明細書では、上記第１、第２柱状電極１１，１２の上面に第１、第２被覆膜６１，６２が設けられている場合のように、別の部材で覆われている場合であっても、「素体から露出する」と表現する。すなわち、本明細書の「露出」は電子部品の外部に直接露出する場合だけを指すものではない。

第１ビア導体２７１は、素体１０の第１端面１０１側において、第１引出電極２５と第１柱状電極１１との間に位置し、第１引出電極２５と第１柱状電極１１とを電気的に接続する。また、第１ビア導体２７１は、素体１０の第２端面１０２側において、第１引出電極２２ｂと第２柱状電極１２との間に位置し、第１引出電極２２ｂと第２柱状電極１２とを電気的に接続する。第１ビア導体２７１の一部（外側の面）は、素体１０の第１端面１０１および第２端面１０２から露出している。

第２ビア導体２７２は、素体１０の第１端面１０１側において、第１引出電極２５と第２引出電極２１ｂとの間に位置し、第１引出電極２５と第２引出電極２１ｂとを電気的に接続する。また、第２ビア導体２７１は、素体１０の第２端面１０２側において、第１引出電極２２ｂと第２引出電極２６との間に位置し、第１引出電極２２ｂと第２引出電極２６とを電気的に接続する。第２ビア導体２７２の一部（外側の面）は、素体１０の第１端面１０１および第２端面１０２から露出している。
ビア導体２７３は、素体１０の内周側において、第１スパイラル配線２１の内周部２１ａと第２スパイラル配線２２の内周部２２ａとの間に位置し、内周部２１ａと内周部２２ａとを電気的に接続する。

第１、第２スパイラル配線２１，２２、第１、第２引出電極２２ｂ，２５，２１ｂ，２６、第１、第２柱状電極１１，１２、第１、第２ビア導体２７１，２７２は、例えば、Ｃｕ、Ａｇ、Ａｕなどの低抵抗な金属によって構成される。好ましくは、セミアディティブ工法によって形成されるＣｕめっきを用いることで、低抵抗でかつ狭ピッチなスパイラル配線を形成できる。

次に、コイル部品１における第１端面１０１側および第２端面側１０２側の接続構造を説明する。図３は、電子部品のＸ方向矢視図である。図３では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。図２と図３に示すように、素体１０の第１端面１０１側において、第１引出電極２５が設けられ、第１引出電極２５の一部は、素体１０の第１端面１０１から露出している。第１柱状電極１１は、素体１０の第１端面１０１に直交する方向（Ｘ方向）からみて、第１引出電極２５から積層方向の上方である第１方向（＋Ｚ方向）に離隔して配置されている。

ここで、素体１０の第１端面１０１に直交する方向からみて、第１方向に直交する第２方向（Ｙ方向）に沿った、第１端面１０１における素体１０からの露出幅を考える。第１ビア導体２７１の露出幅２７１Ｗは、第１柱状電極１１の露出幅１１Ｗよりも小さい。

なお、コイル部品１では、第１ビア導体２７１は第１端面１０１から露出しているが、本明細書において、「第１ビア導体２７１の露出幅２７１Ｗは、第１柱状電極１１の露出幅１１Ｗよりも小さい」とは、「第１ビア導体２７１の露出幅２７１Ｗが、０である」ことを含む。つまり、第１ビア導体２７１が素体１０の第１端面１０１から露出していない状態であっても、「第１ビア導体２７１の露出幅２７１Ｗは、第１柱状電極１１の露出幅１１Ｗよりも小さい」を満たす。

第１ビア導体２７１の露出幅２７１Ｗは、第１引出電極２５の露出幅２５Ｗよりも小さい。これにより、第１ビア導体２７１を第１引出電極２５上への形成安定性を向上できるとともに、第１ビア導体２７１の大きさや配置箇所の自由度が向上する。第１引出電極２５の露出幅２５Ｗは、第１柱状電極１１の露出幅１１Ｗよりも大きいが、小さくてもよく、また第１引出電極２５の露出幅２５Ｗは０であってもよい。なお、第１引出電極２５の露出幅２５Wが、第１柱状電極１１の露出幅１１Wより大きい場合、製造プロセスにおいて、下方側となる電極の露出幅を大きく確保でき、上方側の電極の形成安定性を向上できる。また、第１引出電極２５の露出幅２５Wが、第１柱状電極１１の露出幅１１Wより小さい場合、相対的に第１柱状電極１１が大きくなるため、コイル部品１の実装性が向上する。

また、素体１０の第１端面１０１に直交する方向からみて、第１引出電極２５から第１方向とは反対側（−Ｚ方向）に離隔して、第２引出電極２１ｂが設けられている。第２ビア導体２７２の露出幅２７２Ｗは、第１柱状電極１１の露出幅１１Ｗよりも小さい。

なお、コイル部品１では、第２ビア導体２７２は第１端面１０１から露出しているが、本明細書において、「第２ビア導体２７２の露出幅２７２Ｗは、第１柱状電極１１の露出幅１１Ｗよりも小さい」とは、「第２ビア導体２７２の露出幅２７２Ｗが、０である」ことを含む。つまり、第２ビア導体２７２が素体１０の第１端面１０１から露出していない状態であっても、「第２ビア導体２７２の露出幅２７２Ｗは、第１柱状電極１１の露出幅１１Ｗよりも小さい」を満たす。

第２ビア導体２７２の露出幅２７２Ｗは、第２引出電極２１ｂの露出幅２１Ｗよりも小さい。これにより、第２ビア導体２７２を第２引出電極２１ｂ上への形成安定性を向上できるとともに、第２ビア導体２７２の大きさや配置箇所の自由度が向上する。第２引出電極２１ｂの露出幅２１Ｗは、第１柱状電極１１の露出幅１１Ｗよりも大きいが、小さくてもよい。第２ビア導体２７２の露出幅２７２Ｗは、第１ビア導体２７１の露出幅２７１Ｗと同じであるが、異なっていてもよい。なお、第２引出電極２１ｂの露出幅２１Wが、第１柱状電極１１の露出幅１１Wより大きい場合、製造プロセスにおいて、下方側となる電極の露出幅を大きく確保でき、上方側の電極の形成安定性を向上できる。また、第２引出電極２１ｂの露出幅２１Wが、第１柱状電極１１の露出幅１１Wより小さい場合、相対的に第１柱状電極１１が大きくなるため、コイル部品１の実装性が向上する。

上述では素体１０の第１端面１０１側を説明したが、素体１０の第２端面１０２側においても同様である。具体的に述べると、第２柱状電極１２、第１ビア導体２７１、第１引出電極２２ｂ、第２ビア導体２７２、および、第２引出電極２６が、積層方向の上から下に（＋Ｚ方向から−Ｚ方向に向かって）順に、素体１０の第２端面１０２から露出している。

ここで、素体１０の第２端面１０２に直交する方向からみて、第１方向に直交する第２方向（Ｙ方向）に沿った、第２端面１０２における素体１０からの露出幅を考える。第１ビア導体２７１の露出幅は、第２柱状電極１２の露出幅よりも小さい。第２ビア導体２７２の露出幅は、第２柱状電極１２の露出幅よりも小さい。

次に、図４Ａから図４Ｋを用いてコイル部品１の製造方法について説明する。

図４Ａに示すように、基台５０を準備する。この実施形態では、１枚の基台５０により複数のコイル部品１を製造する。基台５０は、絶縁基板５１と、絶縁基板５１の両面に設けられたベース金属層５２とを有する。この実施形態では、絶縁基板５１は、ガラスエポキシ基板であり、ベース金属層５２は、Ｃｕ箔である。後述するように基台５０が剥離されることにより、基台５０の厚みは、コイル部品１の厚みに影響を与えないため、加工上のそりなどの理由から適宜取り扱いやすい厚さのものを用いればよい。

そして、図４Ｂに示すように、基台５０の一面上にダミー金属層６０を接着する。この実施形態では、ダミー金属層６０は、Ｃｕ箔である。ダミー金属層６０は、基台５０のベース金属層５２と接着されるので、ダミー金属層６０は、ベース金属層５２の円滑面に接着される。このため、ダミー金属層６０とベース金属層５２の接着力を弱くすることができて、後工程において、基台５０をダミー金属層６０から容易に剥がすことができる。好ましくは、基台５０とダミー金属層６０を接着する接着剤は、低粘着接着剤とする。また、基台５０とダミー金属層６０の接着力を弱くするために、基台５０とダミー金属層６０の接着面を光沢面とすることが望ましい。

その後、基台５０に仮止めされたダミー金属層６０上に第１絶縁層４１を積層する。このとき、第１絶縁層４１を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。その後、内磁路（磁芯）に相当する第１絶縁層４１の部分を、レーザ等により除去し、開口部４１ａを形成する。

そして、図４Ｃに示すように、第１絶縁層４１上に、セミアディティブ工法を用いて、第１スパイラル配線２１および第２引出電極２１ｂ，２６を積層する。第１スパイラル配線２１は外周側で第２引出電極２１ｂと電気的に接続されるが、第１スパイラル配線２１と第２引出電極２６とは、互いに接触していない。第２引出電極２６は、第２引出電極２１ｂと反対側に設ける。詳しくは、まず、第１絶縁層４１上に無電解メッキやスパッタリング、蒸着などにより給電膜を形成する。給電膜の形成後、給電膜上に感光性のレジストを塗布や貼り付け、フォトリソグラフィーにより配線パターンを形成する。その後、電解めっきによって、配線２１，２６に相当するメタル配線を形成する。メタル配線の形成後、感光性レジストを薬液により剥離除去し、給電膜をエッチング除去する。なお、その後、さらにこのメタル配線を給電部として、追加のＣｕ電解メッキを施すことでより狭スペースな配線２１，２６を得ることが可能である。本実施形態においては、例えば、Ｌ（配線幅）／Ｓ（配線スペース（配線ピッチ））／ｔ（配線厚み）が５０／３０／６０μｍのＣｕ配線をセミアディティブ工法にて形成後、１０μｍ厚み分の追加Ｃｕ電解メッキを実施することで、Ｌ／Ｓ／ｔ＝７０／１０／７０μｍの配線として第１スパイラル配線２１，第２引出電極２１ｂ，２６を得ることができる。また、第１絶縁層４１の開口部４１ａ内のダミー金属層６０上に、セミアディティブ工法を用いて、内磁路に対応する第１犠牲導体７１を設ける。

そして、図４Ｄに示すように、第１スパイラル配線２１、第２引出電極２１ｂ，２６および第１犠牲導体７１を含む第１絶縁層４１上に第２絶縁層４２を積層して、第１スパイラル配線２１、第２引出電極２１ｂ，２６および第１犠牲導体７１を第２絶縁層４２で覆う。さらに、第２絶縁層４２を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。この際、第１スパイラル配線２１の上方における第２絶縁層４２の厚みを１０μｍ以下とする。これにより、第１、第２スパイラル配線２１，２２の層間ピッチを、１０μｍ以下とできる。

ここで、第１スパイラル配線２１の配線ピッチ（例えば１０μｍ）への充填性を確保するため、第２絶縁層４２に含まれる無機フィラー（絶縁体）は、第１スパイラル配線２１の配線ピッチより充分に粒径が小さいものである必要がある。また、部品の薄型化を実現するためには、続く上部の配線との層間ピッチを、例えば１０μｍ以下に薄くする必要があることから、同じく絶縁体は充分に粒径が小さいものである必要がある。

そして、図４Ｅに示すように、第２引出電極２１ｂ，２６および第１スパイラル配線２１の内周部２１ａ上の第２絶縁層４２に、レーザ加工などにより、第２ビア導体２７２およびビア導体２７３を形成するためのビアホール４２ｂを形成する。また、内磁路（磁芯）に相当する第１犠牲導体７１上の第２絶縁層４２の部分を、レーザ等により除去し、開口部４２ａを形成する。

そして、図４Ｆに示すように、ビアホールに第２ビア導体２７２およびビア導体２７３を形成するとともに、第２絶縁層４２上に、第２スパイラル配線２２および第１引出電極２５，２２ｂを積層する。第２スパイラル配線２２は外周側で第１引出電極２２ｂと電気的に接続されるが、第２スパイラル配線２２と第１引出電極２５とは、互いに接触していない。第１引出電極２５は、第１引出電極２２ｂと反対側に設ける。また、第２絶縁層４２の開口部４２ａ内の第１犠牲導体７１上に、内磁路に対応する第２犠牲導体７２を設ける。このとき、第２ビア導体２７２、ビア導体２７３、第２スパイラル配線２２、第１引出電極２５，２２ｂおよび第２犠牲導体７２は、第１スパイラル配線２１、第２引出電極２１ｂ，２６および第１犠牲導体７１と同様の処理にて設けることができる。

そして、図４Ｇに示すように、第２スパイラル配線２２、第１引出電極２５，２２ｂおよび第２犠牲導体７２を含む第２絶縁層４２上に第３絶縁層４３を積層して、第２スパイラル配線２２、第１引出電極２５，２２ｂおよび第２犠牲導体７２を第３絶縁層４３で覆う。さらに、第３絶縁層４３を、真空ラミネータやプレス機などにより、熱圧着し熱硬化する。

そして、図４Ｈに示すように、内磁路（磁芯）に相当する第２犠牲導体７２上の第３絶縁層４３の部分を、レーザ等により除去し、開口部４３ａを形成する。

その後、基台５０（ベース金属層５２）の一面とダミー金属層６０との接着面で基台５０をダミー金属層６０から剥がす。そして、ダミー金属層６０をエッチングなどにより取り除き、第１、第２犠牲導体７１，７２をエッチングなどにより取り除いて、図４Ｉに示すように、絶縁体４０に、内磁路に対応する孔部４０ａを設ける。その後、第３絶縁層４３に、レーザ加工などにより、第１ビア導体２７１を形成するためのビアホール４３ｂを形成する。さらに、ビアホール４３ｂに第１ビア導体２７１を形成し、第１ビア導体２７１上を含む第３絶縁層４３上に、柱状の第１、第２柱状電極１１，１２を積層する。このとき、第１ビア導体２７１および第１、第２柱状電極１１、１２は第１スパイラル配線２１と同様の処理にて設けることができる。なお、上記において、第１ビア導体２７１、第２ビア導体２７２のＹ方向に相当する方向の最大幅は、第１、第２柱状電極１１，１２のＹ方向に相当する方向の最大幅よりも小さくなるように、第１ビア導体２７１、第２ビア導体２７２を形成する。これは、例えば、フォトリソグラフィー時のマスクによる感光範囲の調整により実現すればよい。

そして、図４Ｊに示すように、第１、第２柱状電極１１，１２および絶縁体４０の上下面側を磁性体３０で覆い、磁性体３０を、真空ラミネータやプレス機などにより、熱圧着し熱硬化することにより、コイル基板５（マザー素体）を形成する。この際、磁性体３０は、絶縁体４０の孔部４０ａにも充填される。

そして、図４Ｋに示すように、コイル基板５の上下の磁性体３０を研削工法により薄層化する。このとき、第１、第２柱状電極１１，１２の一部を露出させることで、第１、第２柱状電極１１，１２の上端面は、磁性体３０の上端面と同一平面上に位置する。このとき、インダクタンス値が得られるのに充分な厚みまで磁性体３０を研削することで、部品の薄型化を図ることができる。例えば、本実施形態では、絶縁体４０上の磁性体３０の厚みを２０μｍとできる。そして、第１、第２柱状電極１１，１２の上端面に、第１、第２外部端子６１，６２（図２参照）を設ける。

その後、コイル基板５（マザー素体）を、ダイシングやスクライブにより、カット面Ｃにて個片化して、図２に示す単体のコイル部品１を形成する。このとき、カット面Ｃが、素体１０の第１、第２端面１０１，１０２を構成する。つまり、第１柱状電極１１、第１ビア導体２７１、第１引出電極２５、第２ビア導体２７２、および、第２引出電極２１ｂが、素体１０の第１端面１０１から露出している。また、第２柱状電極１２、第１ビア導体２７１、第１引出電極２２ｂ、第２ビア導体２７２、および、第２引出電極２６が、素体１０の第２端面１０２から露出している。

要するに、本実施形態の製造方法では、第１から第３絶縁層４１〜４３を第１方向（＋Ｚ方向）に積層してマザー素体（コイル基板５）を形成する工程と、第１絶縁層４１上に第１スパイラル配線２１，ビア導体２７３，第２スパイラル配線２２からなるコイルおよびコイルの一端および他端と電気的に接続された第１引出電極２５，２２ｂを形成する工程と、第１引出電極２５，２２ｂ上に第１ビア導体２７１を形成する工程と、第１ビア導体２７１上に第１、第２柱状電極１１，１２をマザー素体の上面から露出するように形成する工程と、マザー素体（コイル基板５）を、第１方向に平行でかつ第１、第２柱状電極１１，１２にそれぞれ交差するカット面Ｃで切断する工程とを備える。また、第１ビア導体２７１を形成する工程においては、マザー素体（コイル基板５）のカット面Ｃに直交する方向からみて、第１方向に直交する第２方向（Ｙ方向）に沿ったカット面Ｃにおける露出幅について、第１ビア導体２７１の露出幅が、第１、第２柱状電極１１，１２の露出幅よりも小さくなるように第１ビア導体２７１を形成する。

なお、上記においては、基台５０の両面のうちの一面にコイル基板５を形成しているが、基板５０の両面のそれぞれにコイル基板５を形成するようにしてもよい。また、多数のコイル基板５を同時に形成できるように、基台５０の一面に、複数の第１、第２スパイラル配線２１，２２や絶縁体４０などを並列形成し、ダイシングの際にこれらを個片化してもよい。これにより、高い生産性を得ることができる。

前記電子部品（コイル部品１）によれば、第１引出電極２５と第１柱状電極１１とを第１ビア導体２７１が接続し、第１ビア導体２７１の露出幅２７１Ｗは、第１柱状電極１１の露出幅１１Ｗよりも小さいので、第１ビア導体２７１を介さず、第１柱状電極１１が第１引出電極２５に直接接続される場合と比較して、素体１０の第１端面１０１における第１柱状電極１１の面積を減少できる。これにより、電子部品の製造工程において、素体１０の第１端面１０１（カット面Ｃ）においてダイシングする際、素体１０の第１端面１０１側における第１柱状電極１１の体積を減少できて、コイル部品１を切削する負荷を低減できる。

このように、切削負荷が小さくなると、電子部品（コイル部品１）側の負担も小さくなり、例えば、切削時や切削後の熱又は物理的な衝撃により第１柱状電極１１が素体１０から剥離してしまう可能性が低減する。その他、ダイシングブレードへの負荷が小さくなり、例えば、ブレードに、目詰まり、ワレ、カケ、磨耗が発生することを防止できる。また、切削負荷が小さくなると、第１柱状電極１１への負荷が小さくなり、例えば、第１柱状電極１１に、ワレやカケなどのチッピングが発生することを防止できる。

なお、素体１０の第２端面１０２側においても同様である。つまり、第１ビア導体２７１の露出幅は、第２柱状電極１２の露出幅よりも小さいので、第１ビア導体２７１を介さず、第１柱状電極１１が第１引出電極２５に直接接続される場合と比較して、素体１０の第２端面１０２における第２柱状電極１２の面積を減少できて、コイル部品１を切削する負荷を低減できる。

また、第２ビア導体２７２の露出幅は、第１柱状電極１１の露出幅よりも小さいので、第１柱状電極１１と同じ露出幅で第１引出電極２５と第２引出電極２１ｂとが接続される場合と比較して、素体１０の第１端面１０１における第２ビア導体２７２の面積を減少できる。これにより、電子部品の製造工程において、素体１０の第１端面１０１（カット面Ｃ）においてダイシングする際、素体１０の第１端面１０１側における第２ビア導体２７２の体積を減少できて、コイル部品１を切削する負荷を低減できる。なお、素体１０の第２端面１０２側においても同様である。つまり、第２ビア導体２７２の露出幅は、第２柱状電極１２の露出幅よりも小さいので、素体１０の第２端面１０２における第２ビア導体２７２の面積を減少できて、第２ビア導体２７２を切削する負荷を低減できる。

また、第１ビア導体２７１の一部および第１引出電極２５の一部は、素体１０の第１端面１０１から露出し、第２ビア導体２７２の一部および第２引出電極２１ｂの一部は、素体１０の第１端面１０１から露出しているので、電子部品の第１柱状電極１１側をはんだにより実装するとき、第１柱状電極１１、第１ビア導体２７１、第１引出電極２５、第２ビア導体２７２および第２引出電極２１ｂに沿ってはんだフィレットを形成できる。

同様に、第１ビア導体２７１の一部および第１引出電極２２ｂの一部は、素体１０の第２端面１０２から露出し、第２ビア導体２７２の一部および第２引出電極２６の一部は、素体１０の第２端面１０２から露出しているので、第２柱状電極１２、第１ビア導体２７１、第１引出電極２２ｂ、第２ビア導体２７２および第２引出電極２６に沿ってはんだフィレットを形成できる。したがって、電子部品の実装時の固着力が大きくなる。

前記電子部品の製造方法によれば、第１ビア導体２７１の露出幅が、第１、第２柱状電極１１，１２の露出幅よりも小さくなるように、第１ビア導体２７１を形成する。これにより、第１ビア導体２７１を介さず、第１、第２柱状電極１１，１２を第１引出電極２５，２２ｂと直接接続する場合と比較して、素体１０のカット面Ｃにおける第１、第２柱状電極１１，１２の面積を減少できる。これにより、電子部品の製造工程において、素体１０のカット面Ｃ（端面１０１，１０２）においてダイシングする際、素体１０のカット面Ｃ側における柱状電極１１，１２の体積を減少できて、カット工程における切削負荷を低減できる。

（第２実施形態）
図５は、電子部品の第２実施形態を示すＸ方向矢視図である。図５では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。第２実施形態は、第１実施形態とは、第２ビア導体の構成が相違する。この相違する構成を以下に説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図５に示すように、電子部品としてのコイル部品１Ａでは、第２ビア導体２７２は、素体１０の第１端面１０１から露出していない。これにより、素体１０の第１端面１０１側における第２ビア導体２７２の体積を減少できて、ダイシング時の切削の負荷を低減できる。

また、図示省略するが、第２ビア導体２７２は、素体１０の第２端面１０２から露出していない。すなわち、第２ビア導体２７２の露出幅は０である。これにより、素体１０の第２端面１０２側における第２ビア導体２７２の体積を減少できて、ダイシング時の切削の負荷を低減できる。なお、第２ビア導体２７２は、素体１０の第２端面１０２から露出していてもよい。

（第３実施形態）
図６は、電子部品の第３実施形態を示すＸ方向矢視図である。図６では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。第３実施形態は、第１実施形態とは、第１ビア導体と第２ビア導体の構成が相違する。この相違する構成を以下に説明する。なお、第３実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。

図６に示すように、電子部品としてのコイル部品１Ｂでは、第１ビア導体２７１と第２ビア導体２７２は、素体１０の第１端面１０１から露出していない。これにより、素体１０の第１端面１０１側における第１ビア導体２７１と第２ビア導体２７２の体積を減少できて、ダイシング時の切削の負荷を低減できる。このとき、第１ビア導体２７１の露出幅は、０であり、当然に、第１柱状電極１１の露出幅１１Ｗよりも小さい。

また、図示省略するが、第１ビア導体２７１と第２ビア導体２７２は、素体１０の第２端面１０２から露出していない。これにより、素体１０の第２端面１０２側における第１ビア導体２７１と第２ビア導体２７２の体積を減少できて、ダイシング時の切削の負荷を低減できる。なお、第１ビア導体２７１と第２ビア導体２７２は、素体１０の第２端面１０２から露出していてもよい。

（第４実施形態）
図７は、電子部品の第４実施形態を示すＸ方向矢視図である。図７では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。第４実施形態は、第２実施形態とは、第１ビア導体の構成が相違する。この相違する構成を以下に説明する。なお、第４実施形態において、第２実施形態と同一の符号は、第２実施形態と同じ構成であるため、その説明を省略する。

図７に示すように、電子部品としてのコイル部品１Ｃでは、第１ビア導体２７１の露出幅２７１Ｗは、第２ビア導体２７２のＹ方向の幅よりも大きい。また、第１ビア導体２７１の第１引出電極２５と接触する面積をＳとし、第１柱状電極１１の露出幅１１ＷをＷとすると、Ｓ／Ｗは１２．７μｍ以上を満たす。図７では、素体１０の第１端面１０１側の構成を示すが、素体１０の第２端面１０２側の構成も同様であってもよい。

したがって、Ｓ／Ｗは１２．７μｍ以上を満たすので、後述するようにダイシング工程において、第１ビア導体２７１と第１引出電極２５との間で剥離が生じて第１柱状電極１１が素体１０から剥がれることを防止できる。ここで、Ｓが大きいほど、第１柱状電極１１の第１ビア導体２７１を介した第１引出電極２５への密着力が向上する。Ｗが小さいほど、ダイシング時の第１柱状電極１１にかかる摩擦が低減される。

なお、上記に説明したように、Ｓ／Ｗは大きければ大きいほど、第１柱状電極１１の素体１０からの剥離を低減できる。後述するように、Ｓ／Ｗが１２．７μｍ以上３６．２μｍ以下では、第１柱状電極１１の剥がれは発生していないことが確認できている。
（第５実施形態）
図８は、電子部品の第５実施形態を示すＸ方向矢視図である。図８では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。図９は、電子部品の第５実施形態を示すＸＹ断面図である。第５実施形態は、第４実施形態とは、第１ビア導体と第２ビア導体の構成が相違する。この相違する構成を以下に説明する。なお、第５実施形態において、第４実施形態と同一の符号は、第４実施形態と同じ構成であるため、その説明を省略する。

図８と図９に示すように、電子部品としてのコイル部品１Ｄでは、第１ビア導体２７１は、複数（この実施形態では３つ）ある。複数の第１ビア導体２７１の露出幅２７１Ｗの総和は、第１柱状電極１１の露出幅１１Ｗよりも小さい。第２ビア導体２７２のＹ方向の幅は、第１ビア導体２７１の露出幅２７１Ｗの総和と略同じである。このように、第１ビア導体２７１が複数ある場合であっても、露出幅２７１Wの総和が第１柱状電極１１の露出幅１１Wよりも小さければ、コイル部品１Ｄを切削する負荷を低減することができる。また、複数の第１ビア導体２７１を分散させることにより、連続した第１ビア導体２７１の体積を小さくして、ダイシング時の局所的な切削の負荷を低減できる。

また、複数の第１ビア導体２７１の露出幅２７１Ｗは、互いに同じである。複数の第１ビア導体２７１は、第２方向（Ｙ方向）に等間隔に配置されている。したがって、第１柱状電極１１と第１引出電極２５の間の密着力が、ダイシング中に局所的に小さくなることを抑制し、ダイシング時の局所的な第１柱状電極１１の剥がれを抑制できる。

また、複数の第１ビア導体２７１の第１引出電極２５と接触する面積の総和をＳとし、第１柱状電極１１の露出幅１１ＷをＷとすると、Ｓ／Ｗは１２．７μｍ以上を満たす。したがって、ダイシング工程において、第１ビア導体２７１と第１引出電極２５との間で剥離が生じて第１柱状電極１１が素体１０から剥がれることを防止できる。

ここで、図１０に、図９に示すコイル部品１Ｄにおける、Ｓ／Ｗ［μｍ］と柱状電極の剥がれ発生率［％］との関係を示す。図１０では、同じＳ／Ｗに対して、複数の柱状電極の剥がれ発生率が対応しているが、これは、外形サイズの異なるコイル部品１Ｄをそれぞれ複数評価したためである。ただし、図１０に示すように、Ｓ／Ｗが１２．７μｍ以上３６．２μ以下であるとき、第１柱状電極１１の剥がれ発生率は０％である。なお、図１０は、図９に示すように第１ビア導体２７１が複数等間隔に配置された場合の関係であるが、Ｗと比較するＳは露出幅の総和であり、第１ビア導体２７１が複数等間隔に配置された場合だけに適用されるものではない。すなわち、第１〜４実施形態のように、第１ビア導体２７１が１つだけである場合や、第１ビア導体２７１複数あり、それらが様々な間隔に配置された場合であっても、Ｓ／Ｗが１２．７μｍ以上であれば、柱状電極の素体１０からの剥離を抑制することができる。

なお、図８では、素体１０の第１端面１０１側の構成を示すが、素体１０の第２端面１０２側の構成も同様であってもよい。

（第６実施形態）
図１１は、電子部品の第６実施形態を示すＸ方向矢視図である。図１１では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。第６実施形態は、第５実施形態とは、第１ビア導体の構成が相違する。この相違する構成を以下に説明する。なお、第６実施形態において、第５実施形態と同一の符号は、第５実施形態と同じ構成であるため、その説明を省略する。

図１１に示すように、電子部品としてのコイル部品１Ｅでは、複数の第１ビア導体２７１の露出幅２７１Ｗは、互いに異なる。なお、複数の第１ビア導体２７１の少なくとも１つの第１ビア導体２７１の露出幅２７１Ｗが、他の第１ビア導体２７１の露出幅２７１Ｗと異なっていてもよい。複数の第１ビア導体２７１の露出幅２７１Ｗの総和は、第５実施形態の総和と同じであってもよい。

なお、図１１では、素体１０の第１端面１０１側の構成を示すが、素体１０の第２端面１０２側の構成も同様であってもよい。

（第７実施形態）
図１２は、電子部品の第７実施形態を示すＸ方向矢視図である。図１２では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。第７実施形態は、第５実施形態とは、第２ビア導体の構成が相違する。この相違する構成を以下に説明する。なお、第７実施形態において、第５実施形態と同一の符号は、第５実施形態と同じ構成であるため、その説明を省略する。

図１２に示すように、電子部品としてのコイル部品１Ｆでは、第２ビア導体２７２は、（この実施形態では３つ）ある。複数の第２ビア導体２７２の露出幅２７２Ｗの総和は、第１柱状電極１１の露出幅１１Ｗよりも小さい。複数の第２ビア導体２７２の露出幅２７２Ｗの総和は、複数の第１ビア導体２７１の露出幅２７１Ｗの総和と同じであるが、異なっていてもよい。このように、第２ビア導体２７２が複数ある場合であっても、露出幅の総和が第１柱状電極１１の露出幅よりも小さければ、電子部品を切削する負荷を低減できる。また、複数の第２ビア導体２７２を分散させることにより、連続した第２ビア導体２７２の体積を小さくして、ダイシング時の局所的な切削の負荷を低減できる。

また、複数の第２ビア導体２７２の露出幅２７２Ｗは、互いに同じである。複数の第２ビア導体２７２は、素体１０の第１端面１０１に直交する方向からみて、第２方向（Ｙ方向）に等間隔に配置されている。したがって、ダイシング中の局所的な切削負荷を低減できる。また、第１引出電極２５と第１スパイラル配線２１の引出電極２１ｂの間の密着力が局所的に小さくなることを抑制できる。

第１ビア導体２７１と第２ビア導体２７２とは、素体１０の第１端面１０１に直交する方向からみて、第１方向（Ｚ方向）に重なっている。なお、図１２では、素体１０の第１端面１０１側の構成を示すが、素体１０の第２端面１０２側の構成も同様であってもよい。

（第８実施形態）
図１３は、電子部品の第８実施形態を示すＸ方向矢視図である。図１３では、わかりやすくするため、素体１０から露出している部分をハッチングにて示している。第８実施形態は、第７実施形態とは、第１ビア導体と第２ビア導体の構成が相違する。この相違する構成を以下に説明する。なお、第８実施形態において、第７実施形態と同一の符号は、第７実施形態と同じ構成であるため、その説明を省略する。

図１３に示すように、電子部品としてのコイル部品１Ｇでは、第１ビア導体２７１と第２ビア導体２７２とは、第１方向（＋Ｚ方向）に沿って並んでいない。したがって、第１方向に連続した第１ビア導体２７１と第２ビア導体２７２の体積が小さくなり、ダイシング中の局所的な切削の負荷を低減できる。

なお、図１３では、素体１０の第１端面１０１側の構成を示すが、素体１０の第２端面１０２側の構成も同様であってもよい。

なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第８実施形態のそれぞれの特徴点を様々に組み合わせてもよい。なお、この組み合わせの際は、第１から第８実施形態のそれぞれの特徴点のうち、一部だけを組み合わせてもよい。

前記実施形態では、素体の第１端面側の構成を説明しているが、素体の第２端面側の構成も同様としてもよく、または、異なっていてもよい。前記実施形態では、第１引出電極と第２引出電極は、素体の端面から露出しているが、露出していなくてもよい。前記実施形態では、２層のスパイラル配線を含んでいるが、３層以上のスパイラル配線を含んでいてもよい。前記実施形態では、電子部品を、コイル部品としているが、コンデンサなどとしてもよい。すなわち、素体内に埋め込まれた回路素子としては、インダクタに限られず、コンデンサ、抵抗などであってもよいし、これらを素体内に複数備えていてもよい。

１，１Ａ〜１Ｇ コイル部品（電子部品）
１０ 素体
１０１ 第１端面
１０２ 第２端面
１１ 第１柱状電極
１１Ｗ 露出幅
１２ 第２柱状電極
１２Ｗ 露出幅
２１ 第１スパイラル配線
２１ａ 内周部
２１ｂ 第２引出電極
２１Ｗ 露出幅
２２ 第２スパイラル配線
２２ａ 内周部
２２ｂ 第１引出電極
２２Ｗ 露出幅
２５ 第１引出電極
２５Ｗ 露出幅
２６ 第２引出電極
２６Ｗ 露出幅
３０ 磁性体
４０ 絶縁体
２７１ 第１ビア導体
２７１Ｗ 露出幅
２７２ 第２ビア導体
２７２Ｗ 露出幅
Ｃ カット面

Claims (18)

1. 互いに対向する第１端面および第２端面と、前記第１端面と前記第２端面とを接続する上面と、を含む素体と、
   前記素体に埋め込まれた回路素子と、
   前記素体の前記第１端面側に埋め込まれ、前記回路素子と電気的に接続された第１引出電極と、
   前記第１端面に直交する方向からみて、前記第１引出電極から第１方向に離隔して配置され、前記第１端面から前記上面にかけて一部が露出するように前記素体に埋め込まれた柱状電極と、
   前記第１引出電極と前記柱状電極とを接続する第１ビア導体と
   を備え、
   前記第１端面に直交する方向からみて、前記第１方向に直交する第２方向に沿った前記第１端面における露出幅について、前記第１ビア導体の前記露出幅は、前記柱状電極の前記露出幅よりも小さい、電子部品。
2. 前記第１ビア導体の前記第１引出電極と接触する面積をＳとし、前記柱状電極の前記露出幅をＷとすると、Ｓ／Ｗは１２．７μｍ以上を満たす、請求項１に記載の電子部品。
3. 前記第１ビア導体は、複数あり、
   前記複数の第１ビア導体の前記露出幅の総和は、前記柱状電極の前記露出幅よりも小さい、請求項１に記載の電子部品。
4. 前記複数の第１ビア導体の前記露出幅は、互いに同じであり、
   前記複数の第１ビア導体は、前記第２方向に等間隔に配置されている、請求項３に記載の電子部品。
5. 前記素体内の前記第１端面側に埋め込まれ、前記第１引出電極から前記第１方向とは反対側に離隔して設けられた第２引出電極と、
   前記第１引出電極と前記第２引出電極とを接続する第２ビア導体と
   を有し、
   前記第２ビア導体の前記露出幅は、前記柱状電極の前記露出幅よりも小さい、請求項１に記載の電子部品。
6. 前記第２ビア導体は、複数あり、
   前記複数の第２ビア導体の前記露出幅の総和は、前記柱状電極の前記露出幅よりも小さい、請求項５に記載の電子部品。
7. 前記複数の第２ビア導体の前記露出幅は、互いに同じであり、
   前記複数の第２ビア導体は、前記第２方向に等間隔に配置されている、請求項６に記載の電子部品。
8. 前記第１ビア導体と前記第２ビア導体とは、前記第１方向に沿って並んでいない、請求項５に記載の電子部品。
9. 前記第１ビア導体の一部および前記第１引出電極の一部は、前記第１端面から露出している、請求項５に記載の電子部品。
10. 前記第２ビア導体の一部および前記第２引出電極の一部は、前記第１端面から露出している、請求項９に記載の電子部品。
11. 前記第１ビア導体および前記第２ビア導体の前記露出幅は、０である、請求項５に記載の電子部品。
12. 前記回路素子は、インダクタであり、
    前記素体は、磁性体と絶縁体からなり、
    前記柱状電極は、前記磁性体内にあり、
    前記第１引出電極、前記第１ビア導体および前記インダクタは、前記絶縁体内にある、請求項１から１１の何れか一つに記載の電子部品。
13. 前記素体の前記第２端面側に埋め込まれ、前記回路素子と電気的に接続された第１引出電極と、
    前記第２端面側の前記第１引出電極から前記第１方向に離隔して配置され、前記第２端面から前記上面にかけて一部が露出するように前記素体に埋め込まれた柱状電極と、
    前記第２端面側における前記第１引出電極と前記柱状電極とを接続する第１ビア導体と
    をさらに備え、
    前記第２方向に沿った前記第２端面における第２露出幅について、前記第２端面側の前記第１ビア導体の前記第２露出幅は、前記第２端面側の前記柱状電極の前記第２露出幅よりも小さい、請求項１２に記載の電子部品。
14. 前記インダクタの第１端は、前記第１端面側の前記第１引出電極に電気的に接続され、
    前記インダクタの第２端は、前記第２端面側の前記第１引出電極に電気的に接続される、請求項１３に記載の電子部品。
15. 前記回路素子は、前記上面に平行な平面において渦巻き状に形成された複数のスパイラル配線により構成された積層インダクタであり、
    前記素体は、磁性体と絶縁体からなり、
    前記柱状電極は、前記磁性体内にあり、
    前記第１引出電極、前記第１ビア導体、前記第２引出電極、前記第２ビア導体および前記インダクタは、前記絶縁体内にある、請求項５から１１の何れか一つに記載の電子部品。
16. 前記素体の前記第２端面側に埋め込まれ、前記回路素子と電気的に接続された第１引出電極と、
    前記素体の前記第２端面側に埋め込まれ、前記第２端面側の前記第１引出電極から前記第１方向とは反対側に離隔して設けられた第２引出電極と、
    前記第２端面側の前記第１引出電極から前記第１方向に離隔して配置され、前記第２端面から前記上面にかけて一部が露出するように前記素体に埋め込まれた柱状電極と、
    前記第２端面側における前記第１引出電極と前記柱状電極とを接続する第１ビア導体と、
    前記第２端面側における前記第１引出電極と前記第２引出電極とを接続する第２ビア導体と
    をさらに備え、
    前記第２方向に沿った前記第２端面における第２露出幅について、前記第２端面側の前記第１ビア導体の前記第２露出幅及び前記第２端面側の前記第２ビア導体の前記第２露出幅は、前記第２端面側の前記柱状電極の前記第２露出幅よりも小さい、請求項１５に記載の電子部品。
17. 前記インダクタの第１端は、前記第１端面側の前記第１引出電極または前記第２引出電極に電気的に接続され、
    前記インダクタの第２端は、前記第２端面側の前記第１引出電極または前記第２引出電極に電気的に接続される、請求項１６に記載の電子部品。
18. 絶縁層を第１方向に積層してマザー素体を形成する工程と、
    絶縁層上に回路素子および前記回路素子と電気的に接続された第１引出電極を形成する工程と、
    前記第１引出電極上に第１ビア導体を形成する工程と、
    前記第１ビア導体上に柱状電極を前記マザー素体の上面から露出するように形成する工程と、
    前記マザー素体を、前記第１方向に平行でかつ前記柱状電極に交差するカット面で切断するカット工程と、
    を備え、
    前記第１ビア導体を形成する工程においては、前記マザー素体のカット面に直交する方向からみて、前記第１方向に直交する第２方向に沿った前記カット面における露出幅について、前記第１ビア導体の前記露出幅が、前記柱状電極の前記露出幅よりも小さくなるように、前記第１ビア導体を形成する、電子部品の製造方法。

Images