[go: up one dir, main page]

JP2018182315A - パターン崩壊を防ぐためのエッチング後処理 - Google Patents

パターン崩壊を防ぐためのエッチング後処理 Download PDF

Info

Publication number
JP2018182315A
JP2018182315A JP2018071330A JP2018071330A JP2018182315A JP 2018182315 A JP2018182315 A JP 2018182315A JP 2018071330 A JP2018071330 A JP 2018071330A JP 2018071330 A JP2018071330 A JP 2018071330A JP 2018182315 A JP2018182315 A JP 2018182315A
Authority
JP
Japan
Prior art keywords
carbon
mask
post
mask layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018071330A
Other languages
English (en)
Other versions
JP7317470B2 (ja
Inventor
ミルザファー・アバチェフ
Abatchev Mirzafer
チアン・フー
Qian Fu
ヤスシ・イシカワ
Ishikawa Yasushi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2018182315A publication Critical patent/JP2018182315A/ja
Application granted granted Critical
Publication of JP7317470B2 publication Critical patent/JP7317470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P76/405
    • H10P50/242
    • H10P50/692

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Abstract

【課題】パターン崩壊を防ぐエッチング方法を提供する。【解決手段】炭素系マスク層の上にパターン化ハードマスクを備えたスタックにフィーチャをエッチングする。パターンが、パターン化ハードマスクから炭素系マスク層へ転写され、その工程には、酸素含有成分と、SO2またはCOSの少なくとも一方とを含む転写ガスの流れを供給する工程と、転写ガスをプラズマ化する工程と、10ボルトより大きいバイアスを提供する工程と、転写ガスの流れを停止させる工程と、が含まれる。後処理が提供され、その工程には、50mTorr〜500mTorr(境界も含む)の間の処理圧力を維持するように、He、Ar、N2、H2、または、NH3の内の少なくとも1つを含む後処理ガスの流れを供給する工程と、後処理ガスをプラズマ化する工程と、20ボルトより大きいバイアスを提供する工程と、後処理ガスの流れを停止させる工程と、が含まれる。【選択図】図1

Description

本開示は、半導体ウエハ上に半導体デバイスを形成する方法に関し、特に、炭素系マスク層上のパターン化ハードマスクを用いてフィーチャをエッチングすることに関する。
半導体デバイスの形成では、エッチング層が、炭素系マスク層上のパターン化ハードマスクなど、多層マスクを用いてエッチングされうる。
上記を達成するために本発明の目的に従って、エッチング層の上の炭素系マスク層の上にパターン化ハードマスクを備えたスタックにフィーチャをエッチングするための方法が提供されている。パターンが、パターン化ハードマスクから炭素系マスク層へ転写され、その工程には:酸素含有成分と、SOまたはCOSの少なくとも一方とを含む転写ガスの流れを供給する工程と;転写ガスをプラズマ化する工程と;10ボルトより大きいバイアスを提供して、プラズマから炭素系マスク層へイオンを加速させることで、炭素系マスク層にパターンを転写させる工程と;転写ガスの流れを停止させる工程と、が含まれる。後処理が提供され、その工程には:50mTorr〜500mTorr(境界も含む)の間の処理圧力を維持するように、He、Ar、N、H、または、NHの内の少なくとも1つを含む後処理ガスの流れを供給する工程と;後処理ガスをプラズマ化する工程と;20ボルトより大きいバイアスを提供して、プラズマから炭素系マスク層へイオンを加速させる工程と;後処理ガスの流れを停止させる工程と、が含まれる。
添付の図面を参照しつつ行う本発明の詳細な説明において、本発明の上述の特徴およびその他の特徴を詳述する。
添付の図面では、限定ではなく例示を目的として本開示を図示する。なお、これらの添付図面においては、同様の構成要素には同様の符号が付されている。
一実施形態のハイレベルフローチャート。
パターン化ハードマスクから炭素含有層へパターンを転写する工程のより詳細なフローチャート。
後処理を提供する工程のより詳細なフローチャート。
一実施形態に従って処理されたスタックを示す概略断面図。 一実施形態に従って処理されたスタックを示す概略断面図。 一実施形態に従って処理されたスタックを示す概略断面図。 一実施形態に従って処理されたスタックを示す概略断面図。
一実施形態で利用可能なプラズマ処理チャンバを示す概略図。
一実施形態の実施に利用できるコンピュータシステムを示す概略図。
以下では、添付図面に例示されたいくつかの好ましい実施形態を参照しつつ、本発明の詳細な説明を行う。以下の説明では、本発明の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者にとって明らかなように、本発明は、これらの具体的な詳細事項の一部または全てがなくとも実施することが可能である。また、本発明が不必要に不明瞭となるのを避けるため、周知の処理工程および/または構造については、詳細な説明を省略した。
図1は、一実施形態のハイレベルフローチャートである。この実施形態では、パターンが、パターン化ハードマスクから炭素含有マスク層へ転写される(工程104)。後処理が提供される(工程108)。エッチング層が、炭素含有マスク層を通してエッチングされる(工程112)。図2は、パターン化ハードマスクから炭素含有層へパターンを転写する工程(工程104)のより詳細なフローチャートである。少なくとも1つの酸素含有成分と、SOまたはCOSの少なくとも一方とを含む転写ガスが供給される(工程204)。転写ガスは、プラズマ化される(工程208)。バイアスが提供される(工程212)。転写ガスの流れが停止される(工程216)。図3は、後処理を提供する工程(工程108)のより詳細なフローチャートである。後処理ガスが、50mTorr〜500mTorr(境界も含む)の間の圧力で供給される(工程304)。後処理ガスは、プラズマ化される(工程308)。バイアスが提供される(工程312)。後処理ガスの流れが停止される(工程316)。

本発明の好ましい実施形態では、パターンが、パターン化ハードマスクから炭素含有マスク層へ転写される(工程104)。図4Aは、基板404を備えたスタック400の概略断面図であり、スタック400は、フォトレジストマスク420と、その下に配置されたパターン化ハードマスク416と、その下に配置された炭素系マスク層412と、その下に配置されたエッチング層408とを備える。この例において、エッチング層408は、Siである。別の実施形態において、エッチング層は、Si、SiO、Si、タングステン、窒化タングステン、チタン、窒化チタン、酸化アルミニウム、または、酸化ハフニウムなど、他の材料であってよい。この例において、炭素系ハードマスク412は、非晶質炭素である。パターン化ハードマスク416は、窒化シリコンまたは酸窒化シリコンである。この例では、1または複数の層が、基板404とエッチング層408との間、または、エッチング層408と炭素系マスク層412との間、または、炭素系マスク層412とパターン化ハードマスク416との間、または、パターン化ハードマスク416とフォトレジストマスク420との間に配置されてもよい。フォトレジストマスク420は、パターン化ハードマスク416をパターニングするために用いられる。
パターンが、パターン化ハードマスク416から炭素系マスク層へ転写される(工程104)。パターン転写を提供するために、スタック400は、プラズマ処理チャンバ内に配置される。図5は、本発明の一実施形態に従って、スタック400を処理するために利用可能なプラズマ処理システム500を概略的に示している。プラズマ処理システム500は、チャンバ壁522によって囲まれたプラズマ処理チャンバ504を有するプラズマリアクタ502を備える。プラズマ電源506が、整合回路網508によって調整されており、誘導結合電力を供給することによってプラズマ処理チャンバ504内でプラズマ514を生成するために、電力窓512の近くに配置されたTCPコイル510に電力を供給する。TCPコイル(上側電力源)510は、プラズマ処理チャンバ504内で均一な拡散プロファイルを生み出すよう構成されてよい。例えば、TCPコイル510は、プラズマ514内にトロイダル電力分布を生成するよう構成されてよい。電力窓512は、TCPコイル510をプラズマ処理チャンバ504から隔離しつつ、エネルギがTCPコイル510からプラズマ処理チャンバ504に通過することを可能にするために設けられる。整合回路網518によって調整されたウエハバイアス電圧電源516が、電極520上に支持されたスタック400上にバイアス電圧を設定するために、電極520に電力を供給する。コントローラ524が、プラズマ電源506およびウエハバイアス電圧電源516のための設定点を設定する。
プラズマ電源506およびウエハバイアス電圧電源516は、13.56MHz、27MHz、2MHz、400kHz、または、これらの組み合わせなど、特定の高周波で動作するよう構成されてよい。プラズマ電源506およびウエハバイアス電圧電源516は、所望の処理性能を達成するために、或る範囲の電力を供給するのに適切なサイズを有してよい。例えば、本発明の一実施形態において、プラズマ電源506は、50〜5000ワットの範囲の電力を供給してよく、ウエハバイアス電圧電源516は、20〜2000Vの範囲のバイアス電圧を供給してよい。さらに、TCPコイル510および/または電極520は、2以上のサブコイルまたはサブ電極で構成されてもよく、サブコイルおよびサブ電極は、単一の電源によって電力供給されても、複数の電源によって電力供給されてもよい。
図5に示すように、プラズマ処理システム500は、さらに、ガス源/ガス供給メカニズム530を備える。ガス源/ガス供給メカニズム530は、ノズルの形態のガス供給部536にガスを供給する。処理ガスおよび副生成物は、圧力制御バルブ542およびポンプ544を介してプラズマ処理チャンバ504から除去され、バルブおよびポンプは、さらに、プラズマ処理チャンバ504内を特定の圧力に維持するように機能する。ガス源/ガス供給メカニズム530は、コントローラ524によって制御される。カリフォルニア州フレモントのラムリサーチ社製のKiyoが、本発明の一実施形態を実施するために用いられてよい。様々な実施形態において、処理チャンバは、CCP(容量結合プラズマ)リアクタまたはICP(誘導結合プラズマ)リアクタであってよい。
図6は、本発明の実施形態で用いられるコントローラ524を実装するのに適切なコンピュータシステム600を示すハイレベルブロック図である。コンピュータシステムは、集積回路、プリント基板、および、小型携帯デバイスから大型スーパコンピュータまで、多くの物理的形態を有してよい。コンピュータシステム600は、1または複数のプロセッサ602を備えており、さらに、電子ディスプレイデバイス604(画像、テキスト、および、その他のデータを表示するためのもの)と、メインメモリ606(例えば、ランダムアクセスメモリ(RAM))、ストレージデバイス608(例えば、ハードディスクドライブ)と、リムーバブルストレージデバイス610(例えば、光学ディスクドライブ)と、ユーザインターフェースデバイス612(例えば、キーボード、タッチスクリーン、キーパッド、マウス、または、その他のポインティングデバイスなど)と、通信インターフェース614(例えば、無線ネットワークインターフェース)と、を備えてもよい。通信インターフェース614は、リンクを介してコンピュータシステム600および外部デバイスの間でソフトウェアおよびデータを転送することを可能にする。システムは、さらに、上述のデバイス/モジュールが接続される通信インフラ616(例えば、通信バス、クロスオーバーバー、または、ネットワーク)を備えてもよい。
通信インターフェース614を介して転送される情報は、電子信号、電磁信号、光信号、または、信号を搬送する通信リンクを介して通信インターフェース614によって受信できるその他の信号など、信号の形態であってよく、電線すなわちケーブル、光ファイバ、電話回線、携帯電話リンク、無線周波リンク、および/または、通信チャネルを用いて実施されてよい。かかる通信インターフェースを用いて、1または複数のプロセッサ602は、上述の方法の工程を実行する際に、ネットワークから情報を受信、または、ネットワークに情報を出力しうることが想定される。さらに、本発明の方法の実施形態は、プロセッサだけで実行されてもよいし、インターネットなどのネットワークを介して、処理の一部を分担する遠隔プロセッサと協働で実行されてもよい。
「非一時的なコンピュータ読み取り可能媒体」という用語は、一般に、メインメモリ、二次メモリ、リムーバブルストレージ、および、ストレージデバイスなどのメディア(ハードディスク、フラッシュメモリ、ディスクドライブメモリ、CD−ROM、および、その他の形態の持続性メモリなど)を指すために用いられ、搬送波または信号など、一時的な対象を網羅すると解釈されるべきではない。コンピュータコードの例としては、コンパイラによって生成されたコードなどのマシンコードや、インタープリタを用いてコンピュータによって実行される高級言語コードを含むファイルが挙げられる。コンピュータ読み取り可能な媒体は、搬送波で具現化されたコンピュータデータ信号によって転送されると共にプロセッサが実行可能な一連の命令を表すコンピュータコードであってもよい。
図2は、パターン化ハードマスクから炭素含有層へパターンを転写する工程(工程104)のより詳細なフローチャートである。少なくとも1つの酸素含有成分と、SOまたはCOSの少なくとも一方とを含む転写ガスが供給される(工程204)。この例において、転写ガスは、8mTorrの圧力で80sccmのOおよび90sccmのSOを含む。転写ガスは、プラズマ化される(工程208)。この例では、800ワットが、TCPコイル510によって13.56MHzでコイルによって供給される。バイアスが提供される(工程212)。350ボルトのバイアスが、バイアス電圧電源516によって提供される。転写ガスの流れが停止される(工程216)。この例において、処理は、OESエンドポイント+30%のオーバーエッチングに達した後に停止される。
図4Bは、パターンが炭素系マスク層412に転写された後のスタック400を示す概略断面図である。パターン転写処理は、硫黄含有側壁不動態膜424を形成する。
エッチング後処理が提供される(工程108)。図3は、後処理を提供する工程(工程108)のより詳細なフローチャートである。少なくともHe、Ar、N、H、または、NHの少なくとも1つを含む後処理ガスが、50mTorr〜500mTorrの間(境界も含む)の圧力で供給される(工程304)。この例において、後処理ガスは、250mTorrの圧力で提供された400sccmのHeおよび10sccmのNである。後処理ガスは、プラズマ化される(工程308)。この例では、2500ワットが、TCPコイル510によって13.56MHzでコイルによって供給される。バイアスが提供される(工程312)。20ボルトのバイアスが、バイアス電圧電源516によって提供される。後処理ガスの流れが停止される(工程316)。この例では、処理は、20秒後に停止される。
図4Cは、エッチング後処理後のスタック400を示す概略断面図である。エッチング後処理は、硫黄含有側壁不動態膜を除去する。
エッチング層408は、炭素含有マスク層を通してエッチングされる(工程112)。図4Dは、エッチング層408がエッチングされた後のスタック400を示す概略断面図である。
エッチング後処理がなければ、パターン転写後でエッチング層のエッチング前に、かなりの時間が経過するか、または、周囲環境にスタックが暴露すると、パターン崩壊が起きることがわかっている。様々な処理が、パターン崩壊を防ごうと試みられたが、成功していない。しかしながら、適切な圧力を提供しつつ、硫黄含有側壁を除去すれば、パターン崩壊が防止されることが予期せず発見された。硫黄含有側壁が完全に除去されなければ、硫黄含有側壁が湿気を吸収し、それが、硫黄と反応してパターン崩壊を引き起こすと考えられる。様々な実施形態が、パターン崩壊を引き起こすように湿度が吸収されないように、硫黄含有側壁を完全に除去するか、または、硫黄含有側壁を変化させる。理論に縛られることなく、パターン崩壊を引き起こすように湿度が吸収されないように、エッチング後処理が硫黄含有側壁の一部を除去し、残った硫黄含有側壁を変化させることが好ましいと考えられる。パターンが炭素系の層にあるので、エッチング後処理は、かかる炭素系の層を損傷してはならない。後処理ガスは、50mTorr〜500mTorr(境界も含む)の間の圧力で供給されることが好ましい。後処理ガスは、100mTorr〜400mTorr(境界も含む)の間の圧力で供給されることがより好ましい。後処理ガスは、150mTorr〜300mTorr(境界も含む)の間の圧力で供給されることが最も好ましい。理論に縛られることなく、圧力範囲は、側壁の等方性処理に影響すると考えられる。
パターン化ハードマスクから炭素系マスク層へのパターンの転写中、バイアスは、10ボルトより大きいことが好ましい。バイアスは、50ボルト〜400ボルトの間の範囲であることがより好ましい。バイアスは、100ボルト〜300ボルトの間の範囲であることが最も好ましい。後処理の提供中、バイアスは、20ボルトより大きいことが好ましい。バイアスは、20ボルト〜80ボルトの間の範囲であることがより好ましい。バイアスは、25ボルト〜40ボルトの間の範囲であることが最も好ましい。イオンのエネルギは、硫黄含有層を変化させるおよび/または側壁から除去するのに十分であることが好ましいが、層416および408を過度にスパッタするほど高いことは好ましくない。
様々な実施形態において、パターン化ハードマスク416は、窒化シリコン、酸窒化シリコン、非晶質シリコン、または、ポリシリコンなど、シリコン系であることが好ましい。フッ素含有ドライエッチングが、フォトレジストマスク420からパターン化ハードマスク416へパターンを転写するために用いられてよい。
様々な実施形態において、炭素系マスク層412は、非晶質炭素を含んでよく、したがって、多層レジストスキームで下層として用いられる非晶質炭素、水素化非晶質炭素、または、スピンコート有機炭素リッチ材料であってよい。いくつかの実施形態において、反射防止コーティング(BARC)層が、フォトマスク420の下に配置されてもよい。
様々な実施形態において、エッチング層は、酸化シリコン、窒化シリコン、窒化タングステン、シリコン、タングステン、酸化アルミニウム、酸化ハフニウム、チタン、または、窒化チタンであってよい。
炭素系マスク層412にエッチングされるフィーチャは、2.5:1より大きい高さ対幅のアスペクト比を有することが好ましい。炭素系マスク層412内のフィーチャは、100nm未満の周期すなわちピッチを有することが好ましい。炭素系マスク層412内および最終的にはエッチング層408内のエッチングフィーチャは、エッチングラインまたは二次元アレイのピラーであることが好ましい。
様々な実施形態において、後処理ガスは、He、Ar、N、H、または、NHの内の少なくとも1つを含む。後処理ガスは、He、H、および、Nを含むことがより好ましい。
以上、いくつかの好ましい実施形態を参照しつつ本発明について説明したが、本発明の範囲内で、様々な代替物、変形物、置換物、および、等価物が存在する。また、本発明の方法および装置を実施する他の態様が数多く存在することにも注意されたい。したがって、添付の特許請求の範囲は、本発明の真の趣旨および範囲内に含まれる代替物、変形物、置換物、および、等価物の全てを網羅するものとして解釈される。

Claims (18)

  1. エッチング層の上の炭素系マスク層の上にパターン化ハードマスクを備えたスタックにフィーチャをエッチングするための方法であって、
    前記パターン化ハードマスクから前記炭素系マスク層へパターンを転写する工程であって、
    酸素含有成分と、SOまたはCOSの少なくとも一方とを含む転写ガスの流れを供給する工程と、
    前記転写ガスをプラズマ化する工程と、
    10ボルトより大きいバイアスを提供して、前記プラズマから前記炭素系マスク層へイオンを加速させることにより、前記炭素系マスク層に前記パターンを転写させる工程と、
    前記転写ガスの前記流れを停止させる工程と、を含む、工程と、
    後処理を提供する工程であって、
    50mTorr〜500mTorr(境界も含む)の間の処理圧力を維持するように、He、Ar、N、H、または、NHの内の少なくとも1つを含む後処理ガスの流れを供給する工程と、
    前記後処理ガスをプラズマ化する工程と、
    20ボルトより大きいバイアスを提供して、前記プラズマから前記炭素系マスク層へイオンを加速させる工程と、
    前記後処理ガスの前記流れを停止させる工程と、を含む、工程と、
    を備える、方法。
  2. 請求項1に記載の方法であって、さらに、前記炭素系マスク層を通して前記エッチング層をエッチングする工程を備える、方法。
  3. 請求項2に記載の方法であって、前記パターン化ハードマスクは、シリコン系材料である、方法。
  4. 請求項3に記載の方法であって、前記シリコン系材料は、窒化シリコン、酸窒化シリコン、非晶質シリコン、または、ポリシリコンの内の少なくとも1つである、方法。
  5. 請求項4に記載の方法であって、前記炭素系マスク層は、非晶質炭素を含む、方法。
  6. 請求項5に記載の方法であって、前記パターンを転写する工程は、硫黄含有側壁不動態膜を形成する、方法。
  7. 請求項6に記載の方法であって、前記後処理工程は、前記硫黄含有側壁不動態膜を除去するか、または、変化させる、方法。
  8. 請求項7に記載の方法であって、前記エッチング層は、酸化シリコン、窒化シリコン、または、窒化タングステンの内の少なくとも1つである、方法。
  9. 請求項8に記載の方法であって、前記パターン化ハードマスクから前記炭素系マスク層へ前記パターンを転写する工程は、前記炭素系マスクにマスクフィーチャを形成し、前記マスクフィーチャは、ラインまたは二次元アレイのピラーである、方法。
  10. 請求項9に記載の方法であって、前記マスクフィーチャは、2.5:1より大きい高さ対幅のアスペクト比を有する、方法。
  11. 請求項10に記載の方法であって、前記マスクフィーチャは、100nm未満の周期すなわちピッチを有する、方法。
  12. 請求項1に記載の方法であって、前記パターン化ハードマスクは、シリコン系材料である、方法。
  13. 請求項1に記載の方法であって、前記炭素系マスク層は、非晶質炭素を含む、方法。
  14. 請求項1に記載の方法であって、前記パターンを転写する工程は、硫黄含有側壁不動態膜を形成する、方法。
  15. 請求項14に記載の方法であって、前記後処理工程は、前記硫黄含有側壁不動態膜を除去するか、または、変化させる、方法。
  16. 請求項1に記載の方法であって、前記パターン化ハードマスクから前記炭素系マスク層へ前記パターンを転写する工程は、前記炭素系マスクにマスクフィーチャを形成し、前記マスクフィーチャは、ラインまたは二次元アレイのピラーである、方法。
  17. 請求項1に記載の方法であって、前記マスクフィーチャは、2.5:1より大きい高さ対幅のアスペクト比を有する、方法。
  18. 請求項1に記載の方法であって、前記マスクフィーチャは、100nm未満の周期すなわちピッチを有する、方法。
JP2018071330A 2017-04-10 2018-04-03 パターン崩壊を防ぐためのエッチング後処理 Active JP7317470B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/483,662 2017-04-10
US15/483,662 US9941123B1 (en) 2017-04-10 2017-04-10 Post etch treatment to prevent pattern collapse

Publications (2)

Publication Number Publication Date
JP2018182315A true JP2018182315A (ja) 2018-11-15
JP7317470B2 JP7317470B2 (ja) 2023-07-31

Family

ID=61801294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018071330A Active JP7317470B2 (ja) 2017-04-10 2018-04-03 パターン崩壊を防ぐためのエッチング後処理

Country Status (5)

Country Link
US (1) US9941123B1 (ja)
JP (1) JP7317470B2 (ja)
KR (1) KR102595435B1 (ja)
CN (1) CN108711552B (ja)
TW (1) TWI786101B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021106212A (ja) * 2019-12-26 2021-07-26 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
WO2025104881A1 (ja) * 2023-11-16 2025-05-22 株式会社日立ハイテク プラズマ処理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020131608A1 (en) 2018-12-18 2020-06-25 Mattson Technology, Inc. Carbon containing hardmask removal process using sulfur containing process gas
US20250006504A1 (en) * 2023-06-28 2025-01-02 Tokyo Electron Limited Semiconductor devices and methods of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200459A (ja) * 2008-02-21 2009-09-03 Applied Materials Inc 硫黄系エッチャントを用いた炭素質層のプラズマエッチング
JP2011204999A (ja) * 2010-03-26 2011-10-13 Tokyo Electron Ltd 基板処理方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528432B1 (en) 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
US6849389B2 (en) 2001-07-12 2005-02-01 International Business Machines Corporation Method to prevent pattern collapse in features etched in sulfur dioxide-containing plasmas
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
KR20070108918A (ko) * 2005-02-22 2007-11-13 에이에스엠 아메리카, 인코포레이티드 원자층 증착을 위한 표면의 플라즈마 전처리
US7405139B2 (en) * 2006-08-03 2008-07-29 International Business Machines Corporation Prevention of backside cracks in semiconductor chips or wafers using backside film or backside wet etch
US20100327413A1 (en) * 2007-05-03 2010-12-30 Lam Research Corporation Hardmask open and etch profile control with hardmask open
KR100898590B1 (ko) * 2007-08-13 2009-05-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
WO2009039552A1 (en) * 2007-09-26 2009-04-02 Silverbrook Research Pty Ltd Reactive ion etching process for etching metals
KR101528947B1 (ko) * 2007-09-27 2015-06-15 램 리써치 코포레이션 유전체 에칭에서의 프로파일 제어
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
WO2011042882A2 (en) 2009-10-07 2011-04-14 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude HIGH DEPOSITION RATE OF SiO2 USING ATOMIC LAYER DEPOSITION AT EXTRA LOW TEMPERATURE
KR20120122908A (ko) * 2011-04-28 2012-11-07 램 리써치 코포레이션 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
US8778207B2 (en) * 2011-10-27 2014-07-15 Applied Materials, Inc. Plasma etch processes for boron-doped carbonaceous mask layers
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP6035117B2 (ja) 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US20150064880A1 (en) 2013-08-30 2015-03-05 Applied Materials, Inc. Post etch treatment technology for enhancing plasma-etched silicon surface stability in ambient
TWI642809B (zh) * 2013-09-09 2018-12-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
US9018103B2 (en) * 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
TWI648320B (zh) * 2014-01-23 2019-01-21 東京應化工業股份有限公司 含相分離結構之結構體之製造方法、圖型形成方法、微細圖型形成方法
US9583337B2 (en) 2014-03-26 2017-02-28 Ultratech, Inc. Oxygen radical enhanced atomic-layer deposition using ozone plasma
US9478435B2 (en) * 2014-08-07 2016-10-25 Tokyo Electron Limited Method for directed self-assembly and pattern curing
JP6533576B2 (ja) * 2015-07-13 2019-06-19 富士フイルム株式会社 パターン構造の処理方法、電子デバイスの製造方法およびパターン構造の倒壊抑制用処理液
JP6748354B2 (ja) * 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200459A (ja) * 2008-02-21 2009-09-03 Applied Materials Inc 硫黄系エッチャントを用いた炭素質層のプラズマエッチング
JP2011204999A (ja) * 2010-03-26 2011-10-13 Tokyo Electron Ltd 基板処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021106212A (ja) * 2019-12-26 2021-07-26 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
WO2025104881A1 (ja) * 2023-11-16 2025-05-22 株式会社日立ハイテク プラズマ処理方法
JPWO2025104881A1 (ja) * 2023-11-16 2025-05-22
JP7802966B2 (ja) 2023-11-16 2026-01-20 株式会社日立ハイテク プラズマ処理方法

Also Published As

Publication number Publication date
KR20180114501A (ko) 2018-10-18
CN108711552A (zh) 2018-10-26
TWI786101B (zh) 2022-12-11
CN108711552B (zh) 2024-03-15
TW201903844A (zh) 2019-01-16
JP7317470B2 (ja) 2023-07-31
KR102595435B1 (ko) 2023-10-27
US9941123B1 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
TWI596669B (zh) 鎢蝕刻之方法
TW201801184A (zh) 蝕刻介電層中之特徵部的方法
TW201735158A (zh) 混合式階梯蝕刻
JP7317470B2 (ja) パターン崩壊を防ぐためのエッチング後処理
CN102760646B (zh) 对于具有三层掩膜的蚀刻线弯曲和倾斜的预防
TW201442108A (zh) 在原處之金屬殘餘物清潔
TWI806871B (zh) 多孔低介電常數介電蝕刻
KR102797629B1 (ko) 선택적 패시베이션을 위해 타깃 증착 (targeted deposition) 을 사용하여 피처들을 에칭하기 위한 방법
JP2021512502A (ja) アモルファスカーボン層の開孔プロセス
US8668805B2 (en) Line end shortening reduction during etch
TWI591721B (zh) 用以提供介層窗之方法
TWI768026B (zh) 用於半導體處理之矽基沉積
US9711359B2 (en) Shadow trim line edge roughness reduction
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进
US20210020441A1 (en) In situ inverse mask patterning

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230719

R150 Certificate of patent or registration of utility model

Ref document number: 7317470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150