JP2018179720A - 試験制御装置、試験制御システム、及び試験方法 - Google Patents
試験制御装置、試験制御システム、及び試験方法 Download PDFInfo
- Publication number
- JP2018179720A JP2018179720A JP2017078790A JP2017078790A JP2018179720A JP 2018179720 A JP2018179720 A JP 2018179720A JP 2017078790 A JP2017078790 A JP 2017078790A JP 2017078790 A JP2017078790 A JP 2017078790A JP 2018179720 A JP2018179720 A JP 2018179720A
- Authority
- JP
- Japan
- Prior art keywords
- test
- temperature
- under test
- device under
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
図2は、図1の試験制御システム101におけるCPU出荷試験の試験情報の例を示している。デバイスの項目の番号“i”(i=1〜4)は、被試験装置であるCPU115−iを表し、S/Nは、CPU115−iのシリアル番号を表し、ベンダは、CPU115−iのベンダ名を表し、電流値は、CPU115−iの定格電流値を表す。デバイス“1”及びデバイス“2”のベンダはA社であり、デバイス“3”及びデバイス“4”のベンダはB社である。
(付記1)
試験において設定された所定の環境温度における被試験装置の動作温度を予測する予測部と、
前記予測部が予測した動作温度と目標温度との差分である第1の温度差分情報に基づいて、前記被試験装置の動作電圧を設定する設定部と、
前記設定部が設定した動作電圧を示す電圧情報を出力する出力部と、
を備えることを特徴とする試験制御装置。
(付記2)
前記試験制御装置はさらに、前記被試験装置を含む複数の被試験装置それぞれについて、第1の温度差分情報から動作電圧を求める情報を記憶する記憶部を備え、
前記試験において、前記複数の被試験装置が前記所定の環境温度に設定された恒温槽内で試験され、
前記予測部は、前記複数の被試験装置それぞれの動作温度を予測し、
前記設定部は、前記複数の被試験装置それぞれの第1の温度差分情報と、前記記憶部が記憶する情報とに基づいて、前記複数の被試験装置それぞれの動作電圧を設定し、
前記電圧情報は、前記複数の被試験装置それぞれの動作電圧を示すことを特徴とする付記1記載の試験制御装置。
(付記3)
前記予測部は、前記所定の環境温度とは異なる基準環境温度における前記複数の被試験装置それぞれの動作温度と、前記所定の環境温度と前記基準環境温度との差分である第2の温度差分情報とに基づいて、前記所定の環境温度における前記複数の被試験装置それぞれの動作温度を予測することを特徴とする付記2記載の試験制御装置。
(付記4)
前記試験制御装置はさらに、調整部及び記録部を備え、
前記試験において、前記複数の被試験装置とともに、前記複数の被試験装置とは異なる他の被試験装置が前記恒温槽内で試験され、
前記予測部は、前記所定の環境温度における前記他の被試験装置の動作温度を予測し、
前記設定部は、前記他の被試験装置の動作電圧を基準電圧に設定し、
前記電圧情報は、前記他の被試験装置の動作電圧が前記基準電圧であることを示し、
前記調整部は、前記恒温槽内の前記他の被試験装置の動作電圧が前記基準電圧に設定された後、前記他の被試験装置の動作電圧を調整し、
前記記録部は、前記調整部が前記他の被試験装置の動作電圧を調整することで前記他の被試験装置の動作温度が前記目標温度に達した場合、前記他の被試験装置の第1の温度差分情報から調整後の動作電圧を求める情報を、前記記憶部に記憶することを特徴とする付記2又は3記載の試験制御装置。
(付記5)
被試験装置を搭載する試験装置と前記被試験装置の試験を制御する試験制御装置とを有する試験制御システムであって、
前記試験制御装置は、
前記試験において設定された所定の環境温度における前記被試験装置の動作温度を予測する予測部と、
前記予測部が予測した動作温度と目標温度との差分である第1の温度差分情報に基づいて、前記被試験装置の動作電圧を設定する設定部と、
前記設定部が設定した動作電圧を示す電圧情報を、前記試験装置へ出力する出力部と、
を備えることを特徴とする試験制御システム。
(付記6)
前記試験制御装置はさらに、前記被試験装置を含む複数の被試験装置それぞれについて、第1の温度差分情報から動作電圧を求める情報を記憶する記憶部を備え、
前記試験において、前記複数の被試験装置が前記所定の環境温度に設定された恒温槽内で試験され、
前記予測部は、前記複数の被試験装置それぞれの動作温度を予測し、
前記設定部は、前記複数の被試験装置それぞれの第1の温度差分情報と、前記記憶部が記憶する情報とに基づいて、前記複数の被試験装置それぞれの動作電圧を設定し、
前記電圧情報は、前記複数の被試験装置それぞれの動作電圧を示すことを特徴とする付記5記載の試験制御システム。
(付記7)
前記予測部は、前記所定の環境温度とは異なる基準環境温度における前記複数の被試験装置それぞれの動作温度と、前記所定の環境温度と前記基準環境温度との差分である第2の温度差分情報とに基づいて、前記所定の環境温度における前記複数の被試験装置それぞれの動作温度を予測することを特徴とする付記6記載の試験制御システム。
(付記8)
前記試験制御装置はさらに、調整部及び記録部を備え、
前記試験において、前記複数の被試験装置とともに、前記複数の被試験装置とは異なる他の被試験装置が前記恒温槽内で試験され、
前記予測部は、前記所定の環境温度における前記他の被試験装置の動作温度を予測し、
前記設定部は、前記他の被試験装置の動作電圧を基準電圧に設定し、
前記電圧情報は、前記他の被試験装置の動作電圧が前記基準電圧であることを示し、
前記調整部は、前記恒温槽内の前記他の被試験装置の動作電圧が前記基準電圧に設定された後、前記他の被試験装置の動作電圧を調整し、
前記記録部は、前記調整部が前記他の被試験装置の動作電圧を調整することで前記他の被試験装置の動作温度が前記目標温度に達した場合、前記他の被試験装置の第1の温度差分情報から調整後の動作電圧を求める情報を、前記記憶部に記憶することを特徴とする付記6又は7記載の試験制御システム。
(付記9)
試験制御装置を用いた被試験装置の試験方法において、
前記試験制御装置が備える予測部が、試験において設定された所定の環境温度における前記被試験装置の動作温度を予測し、
前記試験制御装置が備える設定部が、前記予測部が予測した動作温度と目標温度との差分である第1の温度差分情報に基づいて、前記被試験装置の動作電圧を設定し、
前記試験制御装置が備える出力部が、前記設定部が設定した動作電圧を示す電圧情報を出力することを特徴とする試験方法。
(付記10)
前記試験制御装置はさらに、前記被試験装置を含む複数の被試験装置それぞれについて、第1の温度差分情報から動作電圧を求める情報を記憶する記憶部を備え、
前記試験において、前記複数の被試験装置が前記所定の環境温度に設定された恒温槽内で試験され、
前記予測部は、前記複数の被試験装置それぞれの動作温度を予測し、
前記設定部は、前記複数の被試験装置それぞれの第1の温度差分情報と、前記記憶部が記憶する情報とに基づいて、前記複数の被試験装置それぞれの動作電圧を設定し、
前記電圧情報は、前記複数の被試験装置それぞれの動作電圧を示すことを特徴とする付記9記載の試験方法。
(付記11)
前記予測部は、前記所定の環境温度とは異なる基準環境温度における前記複数の被試験装置それぞれの動作温度と、前記所定の環境温度と前記基準環境温度との差分である第2の温度差分情報とに基づいて、前記所定の環境温度における前記複数の被試験装置それぞれの動作温度を予測することを特徴とする付記10記載の試験方法。
(付記12)
前記試験制御装置はさらに、調整部及び記録部を備え、
前記試験において、前記複数の被試験装置とともに、前記複数の被試験装置とは異なる他の被試験装置が前記恒温槽内で試験され、
前記予測部は、前記所定の環境温度における前記他の被試験装置の動作温度を予測し、
前記設定部は、前記他の被試験装置の動作電圧を基準電圧に設定し、
前記電圧情報は、前記他の被試験装置の動作電圧が前記基準電圧であることを示し、
前記調整部は、前記恒温槽内の前記他の被試験装置の動作電圧が前記基準電圧に設定された後、前記他の被試験装置の動作電圧を調整し、
前記記録部は、前記調整部が前記他の被試験装置の動作電圧を調整することで前記他の被試験装置の動作温度が前記目標温度に達した場合、前記他の被試験装置の第1の温度差分情報から調整後の動作電圧を求める情報を、前記記憶部に記憶することを特徴とする付記10又は11記載の試験方法。
111、611 端末装置
112、401 試験制御装置
113、612 恒温槽
114−1〜114−N、641−1〜641−N 試験装置
115−1〜115−N、1501 CPU
301、302、311、312、1101〜1103 折れ線
303、313、1104 直線
304 差分
411 予測部
412 設定部
413 出力部
621 調整部
622 記録部
623 記憶部
631 デバイス情報
632 試験情報
633 電圧補正情報
642−1〜642−N 被試験装置
701 監視部
702 実行部
1502 メモリ
1503 入力装置
1504 出力装置
1505 補助記憶装置
1506 媒体駆動装置
1507 ネットワーク接続装置
1508 バス
1509 可搬型記録媒体
Claims (6)
- 試験において設定された所定の環境温度における被試験装置の動作温度を予測する予測部と、
前記予測部が予測した動作温度と目標温度との差分である第1の温度差分情報に基づいて、前記被試験装置の動作電圧を設定する設定部と、
前記設定部が設定した動作電圧を示す電圧情報を出力する出力部と、
を備えることを特徴とする試験制御装置。 - 前記試験制御装置はさらに、前記被試験装置を含む複数の被試験装置それぞれについて、第1の温度差分情報から動作電圧を求める情報を記憶する記憶部を備え、
前記試験において、前記複数の被試験装置が前記所定の環境温度に設定された恒温槽内で試験され、
前記予測部は、前記複数の被試験装置それぞれの動作温度を予測し、
前記設定部は、前記複数の被試験装置それぞれの第1の温度差分情報と、前記記憶部が記憶する情報とに基づいて、前記複数の被試験装置それぞれの動作電圧を設定し、
前記電圧情報は、前記複数の被試験装置それぞれの動作電圧を示すことを特徴とする請求項1記載の試験制御装置。 - 前記予測部は、前記所定の環境温度とは異なる基準環境温度における前記複数の被試験装置それぞれの動作温度と、前記所定の環境温度と前記基準環境温度との差分である第2の温度差分情報とに基づいて、前記所定の環境温度における前記複数の被試験装置それぞれの動作温度を予測することを特徴とする請求項2記載の試験制御装置。
- 前記試験制御装置はさらに、調整部及び記録部を備え、
前記試験において、前記複数の被試験装置とともに、前記複数の被試験装置とは異なる他の被試験装置が前記恒温槽内で試験され、
前記予測部は、前記所定の環境温度における前記他の被試験装置の動作温度を予測し、
前記設定部は、前記他の被試験装置の動作電圧を基準電圧に設定し、
前記電圧情報は、前記他の被試験装置の動作電圧が前記基準電圧であることを示し、
前記調整部は、前記恒温槽内の前記他の被試験装置の動作電圧が前記基準電圧に設定された後、前記他の被試験装置の動作電圧を調整し、
前記記録部は、前記調整部が前記他の被試験装置の動作電圧を調整することで前記他の被試験装置の動作温度が前記目標温度に達した場合、前記他の被試験装置の第1の温度差分情報から調整後の動作電圧を求める情報を、前記記憶部に記憶することを特徴とする請求項2又は3記載の試験制御装置。 - 被試験装置を搭載する試験装置と前記被試験装置の試験を制御する試験制御装置とを有する試験制御システムであって、
前記試験制御装置は、
前記試験において設定された所定の環境温度における前記被試験装置の動作温度を予測する予測部と、
前記予測部が予測した動作温度と目標温度との差分である第1の温度差分情報に基づいて、前記被試験装置の動作電圧を設定する設定部と、
前記設定部が設定した動作電圧を示す電圧情報を、前記試験装置へ出力する出力部と、
を備えることを特徴とする試験制御システム。 - 試験制御装置を用いた被試験装置の試験方法において、
前記試験制御装置が備える予測部が、試験において設定された所定の環境温度における前記被試験装置の動作温度を予測し、
前記試験制御装置が備える設定部が、前記予測部が予測した動作温度と目標温度との差分である第1の温度差分情報に基づいて、前記被試験装置の動作電圧を設定し、
前記試験制御装置が備える出力部が、前記設定部が設定した動作電圧を示す電圧情報を出力することを特徴とする試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017078790A JP6834731B2 (ja) | 2017-04-12 | 2017-04-12 | 試験制御装置、試験制御システム、及び試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017078790A JP6834731B2 (ja) | 2017-04-12 | 2017-04-12 | 試験制御装置、試験制御システム、及び試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018179720A true JP2018179720A (ja) | 2018-11-15 |
| JP6834731B2 JP6834731B2 (ja) | 2021-02-24 |
Family
ID=64276411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017078790A Expired - Fee Related JP6834731B2 (ja) | 2017-04-12 | 2017-04-12 | 試験制御装置、試験制御システム、及び試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6834731B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020069356A (ja) * | 2018-11-02 | 2020-05-07 | 株式会社三共 | 遊技機 |
| JP2020080952A (ja) * | 2018-11-16 | 2020-06-04 | 株式会社三共 | 遊技機 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536773A (ja) * | 1991-07-26 | 1993-02-12 | Sumitomo Electric Ind Ltd | バーンイン方法および装置 |
| JPH11142469A (ja) * | 1997-11-05 | 1999-05-28 | Nec Corp | 低高温電気特性測定方法および装置 |
| US20070159202A1 (en) * | 2006-01-10 | 2007-07-12 | Freescale Semiconductor, Inc. | Methods of testing electronic devices |
| WO2016035388A1 (ja) * | 2014-09-01 | 2016-03-10 | 三菱電機株式会社 | 半導体試験装置および半導体試験方法 |
-
2017
- 2017-04-12 JP JP2017078790A patent/JP6834731B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536773A (ja) * | 1991-07-26 | 1993-02-12 | Sumitomo Electric Ind Ltd | バーンイン方法および装置 |
| JPH11142469A (ja) * | 1997-11-05 | 1999-05-28 | Nec Corp | 低高温電気特性測定方法および装置 |
| US20070159202A1 (en) * | 2006-01-10 | 2007-07-12 | Freescale Semiconductor, Inc. | Methods of testing electronic devices |
| WO2016035388A1 (ja) * | 2014-09-01 | 2016-03-10 | 三菱電機株式会社 | 半導体試験装置および半導体試験方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020069356A (ja) * | 2018-11-02 | 2020-05-07 | 株式会社三共 | 遊技機 |
| JP2020080952A (ja) * | 2018-11-16 | 2020-06-04 | 株式会社三共 | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6834731B2 (ja) | 2021-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5181312B2 (ja) | デジタル・システムの信頼性を監視する方法、及びそのシステム | |
| CN109313475B (zh) | 处理器设备电压表征 | |
| US11929131B2 (en) | Memory device degradation monitoring | |
| US12298190B2 (en) | Temperature threshold determining device, temperature abnormality determining system, temperature threshold determining method | |
| CN112345104B (zh) | 半导体器件、温度传感器和电源电压监测器 | |
| KR20190063123A (ko) | 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법 | |
| US20250271916A1 (en) | Thermal environment evaluation and compensation for computer components | |
| JP2005221413A (ja) | 電子装置、故障予測方法ならびに故障予測プログラムおよびその記録媒体 | |
| US8423842B2 (en) | Test apparatus and test method for testing a memory device | |
| CN110855590A (zh) | 频偏补偿方法、系统、电子设备及计算机可读存储介质 | |
| TWI739678B (zh) | 記憶體測試裝置以及測試電壓調整方法 | |
| EP2202753B1 (en) | Information processing system with longevity evaluation | |
| JP2018179720A (ja) | 試験制御装置、試験制御システム、及び試験方法 | |
| US20210365196A1 (en) | External indicators for adaptive in-field recalibration | |
| US10310007B2 (en) | Semiconductor apparatus and system | |
| US6907377B2 (en) | Method and apparatus for interconnect built-in self test based system management performance tuning | |
| US8829898B1 (en) | Method and apparatus for testing | |
| US20040193976A1 (en) | Method and apparatus for interconnect built-in self test based system management failure monitoring | |
| EP3044563B1 (en) | Method of off-line hybrid system assessment for test monitoring and modification | |
| JP5510581B2 (ja) | 画像処理用メモリ誤動作検出装置、これを用いた画像表示装置、および画像処理用メモリ誤動作検出方法 | |
| JP2016018372A (ja) | プログラム、予測装置及び予測方法 | |
| JP2019160116A (ja) | 情報処理装置、試験制御方法、及び試験制御プログラム | |
| JP5249123B2 (ja) | 診断機能を備える装置、診断方法、およびプログラム | |
| JP5359017B2 (ja) | 画像処理用メモリ誤動作検出装置、これを用いた画像表示装置、および画像処理用メモリ誤動作検出方法 | |
| US20230315559A1 (en) | Fault diagnosis apparatus, non-transitory computer-readable recording medium, and fault diagnosis method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6834731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |