[go: up one dir, main page]

JP2018163934A - Feedthrough capacitor - Google Patents

Feedthrough capacitor Download PDF

Info

Publication number
JP2018163934A
JP2018163934A JP2017059190A JP2017059190A JP2018163934A JP 2018163934 A JP2018163934 A JP 2018163934A JP 2017059190 A JP2017059190 A JP 2017059190A JP 2017059190 A JP2017059190 A JP 2017059190A JP 2018163934 A JP2018163934 A JP 2018163934A
Authority
JP
Japan
Prior art keywords
electrode
sintered
element body
pair
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017059190A
Other languages
Japanese (ja)
Other versions
JP6828547B2 (en
Inventor
通 尾上
Tooru Ogami
通 尾上
大資 姫田
Hiroshi Himeda
大資 姫田
輝 平林
Akira Hirabayashi
輝 平林
佐藤 文昭
Fumiaki Sato
佐藤  文昭
祐磨 服部
Yuma Hattori
祐磨 服部
岡本 拓人
Takuto Okamoto
拓人 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017059190A priority Critical patent/JP6828547B2/en
Publication of JP2018163934A publication Critical patent/JP2018163934A/en
Application granted granted Critical
Publication of JP6828547B2 publication Critical patent/JP6828547B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】所望の抵抗値を有すると共に外部電極が素体から剥離し難い貫通コンデンサを提供する。【解決手段】一対の信号用外部電極3と、グラウンド用外部電極5と、素体2内に配置されていると共に側面2cに露出しているダミー電極と、素体2内に配置されていると共に、一対の端面2bに露出している信号用内部電極と、素体2内に信号用内部電極と対向して配置されていると共に、側面2cに露出しているグラウンド用内部電極とを備え、信号用外部電極3は、信号用内部電極に接続されている第一焼結電極層を含み、グラウンド用外部電極5は、グラウンド用内部電極に接続されている第二焼結電極層を含み、ダミー電極は、第二焼結電極層に接続されており、第一及び第二焼結電極層は、空隙を含んでおり、第一焼結電極層の空隙率は、第二焼結電極層の空隙率よりも大きい。【選択図】図1Kind Code: A1 A feedthrough capacitor having a desired resistance value and in which an external electrode is difficult to peel off from a base body is provided. A pair of signal external electrodes 3, a ground external electrode 5, a dummy electrode arranged inside the element body 2 and exposed on the side surface 2c, and arranged inside the element body 2. and a signal internal electrode exposed on the pair of end faces 2b, and a ground internal electrode disposed opposite to the signal internal electrode in the element body 2 and exposed on the side surface 2c. , the signal external electrode 3 includes a first sintered electrode layer connected to the signal internal electrode, and the ground external electrode 5 includes a second sintered electrode layer connected to the ground internal electrode. , the dummy electrode is connected to the second sintered electrode layer, the first and second sintered electrode layers contain voids, and the porosity of the first sintered electrode layer is equal to that of the second sintered electrode Greater than the porosity of the layer. [Selection drawing] Fig. 1

Description

本発明は、貫通コンデンサに関する。   The present invention relates to a feedthrough capacitor.

互いに対向する一対の端面と一対の端面の間に位置する少なくとも一つの側面とを有する素体と、一対の端面上に配置されている一対の信号用外部電極と、一対の信号用外部電極と離間していると共に側面上に配置されているグラウンド用外部電極と、素体内に配置されていると共に一対の端面に露出して対応する信号用外部電極に接続されている信号用内部電極と、素体内に信号用内部電極と対向して配置されていると共に側面に露出して対応するグラウンド用外部電極に接続されているグラウンド用内部電極とを備えている貫通コンデンサが知られている(たとえば、特許文献1)。   An element body having a pair of end faces facing each other and at least one side surface located between the pair of end faces, a pair of signal external electrodes disposed on the pair of end faces, and a pair of signal external electrodes, A ground external electrode that is spaced apart and disposed on the side surface; a signal internal electrode that is disposed in the element body and is exposed to a pair of end surfaces and connected to a corresponding signal external electrode; A feedthrough capacitor is known which includes a ground internal electrode which is disposed in the element body so as to face the signal internal electrode and which is exposed on the side surface and connected to a corresponding ground external electrode (for example, Patent Document 1).

特開2002−237429号公報JP 2002-237429 A

本発明は、所望の抵抗値を有すると共に、外部電極が素体から剥離し難い貫通コンデンサを提供することを目的とする。   An object of the present invention is to provide a feedthrough capacitor having a desired resistance value and having an external electrode that is hardly peeled off from an element body.

本発明者らは、調査研究の結果、以下のような事実を新たに見出した。   As a result of research, the present inventors have newly found the following facts.

一般的に、貫通コンデンサの各外部電極は、焼結電極層、及び該焼結電極層を覆うめっき層を有している。焼結電極層は、金属粒子及び有機ビヒクルを含有する導電性ペーストを焼成することで形成される。導電性ペーストの焼成では、有機ビヒクルがガス化し、当該ガスが、貫通コンデンサの外部に放出されずに、導電性ペーストと素体との間で蓄積されるおそれがある。すなわち、上記ガスが焼成電極層と素体との間に滞留しやすい。当該ガスが焼結電極層と素体との間で滞留すると、外部電極と素体との接合面積が低下する。この場合、外部電極が素体から剥離しやすいため、歩留まりが低下する。   Generally, each external electrode of the feedthrough capacitor has a sintered electrode layer and a plating layer that covers the sintered electrode layer. The sintered electrode layer is formed by firing a conductive paste containing metal particles and an organic vehicle. In the firing of the conductive paste, the organic vehicle is gasified and the gas may be accumulated between the conductive paste and the element body without being released to the outside of the feedthrough capacitor. That is, the gas tends to stay between the fired electrode layer and the element body. When the gas stays between the sintered electrode layer and the element body, the bonding area between the external electrode and the element body decreases. In this case, since the external electrode is easily peeled from the element body, the yield decreases.

素体内にダミー電極を配置し焼結電極層とダミー電極とを接続することで、上記要因による外部電極の素体からの剥離が防止され得る。しかしながら、高さ方向においてダミー電極と内部電極とが対向する場合、及び異なる外部電極に接続されている内部電極と同一層にダミー電極が配置される場合、浮遊容量等によって貫通コンデンサの性能が低下するおそれがある。したがって、焼結電極層に接続されるダミー電極が設けられる場合、ダミー電極が配置されるスペースを確保するために、信号用内部電極と信号用外部電極との接触面積が制限される。この場合、信号用内部電極と信号用外部電極との接触面積が小さいほど抵抗が増加するため、抵抗が低減された貫通コンデンサが得られ難い。   By disposing a dummy electrode in the element body and connecting the sintered electrode layer and the dummy electrode, peeling of the external electrode from the element body due to the above factors can be prevented. However, when the dummy electrode and the internal electrode face each other in the height direction, and when the dummy electrode is arranged in the same layer as the internal electrode connected to a different external electrode, the performance of the feedthrough capacitor deteriorates due to stray capacitance etc. There is a risk. Therefore, when a dummy electrode connected to the sintered electrode layer is provided, a contact area between the signal internal electrode and the signal external electrode is limited in order to secure a space in which the dummy electrode is disposed. In this case, since the resistance increases as the contact area between the signal internal electrode and the signal external electrode decreases, it is difficult to obtain a feedthrough capacitor with reduced resistance.

そこで、本発明者らは、所望の抵抗値を有すると共に外部電極が素体から剥離し難い構成について鋭意研究を行った。   Therefore, the present inventors have conducted intensive research on a configuration that has a desired resistance value and in which the external electrode is difficult to peel from the element body.

導電性ペーストの焼成では、ガス化した有機ビヒクルが金属粒子間を通って外部に排出され、金属粒子同士が連結する。当該ガスの一部は、金属粒子同士が連結されなかった部分に空隙として残る。電性ペースト中の金属粒子が疎であるほど金属粒子同士が連結し難いため、金属粒子間に上記ガスからなる空隙が形成されやすい。したがって、導電性ペースト中の金属粒子が疎であるほど、空隙の割合(以下、空隙率)が大きい焼結電極層が形成される。導電性ペーストにおいて金属粒子が密であるほど金属粒子同士が連結されやすいため、空隙率が小さい焼結電極層が形成される。   In firing the conductive paste, the gasified organic vehicle is discharged to the outside through the metal particles, and the metal particles are connected to each other. A part of the gas remains as a void in a portion where the metal particles are not connected to each other. As the metal particles in the electric paste are sparser, the metal particles are less likely to be connected to each other, so that voids made of the gas are easily formed between the metal particles. Therefore, as the metal particles in the conductive paste are sparser, a sintered electrode layer having a larger void ratio (hereinafter referred to as void ratio) is formed. As the metal particles in the conductive paste are denser, the metal particles are more easily connected to each other, so that a sintered electrode layer having a small porosity is formed.

以上の点に着目し、本発明者らは、信号用外部電極が第一焼結電極層を含み、グラウンド用外部電極が第二焼結電極層を含み、ダミー電極が第二焼結電極層に接続され、第一焼結電極層の空隙率が第二焼結電極層極の空隙率より大きい、という構成を見出すに至った。この構成では、グラウンド用外部電極に含まれている第二焼結電極層にダミー電極が接続されているため、グラウンド用外部電極は素体から剥離し難い。   Focusing on the above points, the present inventors have found that the signal external electrode includes the first sintered electrode layer, the ground external electrode includes the second sintered electrode layer, and the dummy electrode is the second sintered electrode layer. The first sintered electrode layer has a higher porosity than the second sintered electrode layer electrode. In this configuration, since the dummy electrode is connected to the second sintered electrode layer included in the ground external electrode, the ground external electrode is difficult to peel from the element body.

上記構成では、第一焼結電極層の空隙率が第二焼結電極層の空隙率より大きいため、第一焼結電極層の形成において、第二焼結電極層の形成で用いられる導電性ペーストよりも金属粒子が疎である導電性ペーストを用いることができる。金属粒子が疎であるほど、焼成において発生するガスが金属粒子の間を通りやすいため、該ガスが第一焼結電極層と素体との間で滞留し難い。したがって、第一焼結電極層と素体との接合面積が確保され得るため、第一焼結電極層にダミー電極が接続されなくとも、信号用外部電極が素体から剥離し難い。すなわち、上記構成によれば、所望の抵抗値を有する共に各外部電極が素体から剥離し難い貫通コンデンサを提供することができる。   In the above configuration, since the porosity of the first sintered electrode layer is larger than the porosity of the second sintered electrode layer, the conductivity used in forming the second sintered electrode layer in forming the first sintered electrode layer A conductive paste in which metal particles are sparser than the paste can be used. As the metal particles are sparser, the gas generated during firing is more likely to pass between the metal particles, so that the gas is less likely to stay between the first sintered electrode layer and the element body. Accordingly, since the bonding area between the first sintered electrode layer and the element body can be ensured, the signal external electrode is hardly peeled off from the element body even if the dummy electrode is not connected to the first sintered electrode layer. That is, according to the above configuration, it is possible to provide a feedthrough capacitor having a desired resistance value and each external electrode being difficult to peel from the element body.

本発明に係る貫通コンデンサは、互いに対向する一対の端面と、一対の端面の間に位置する少なくとも一つの側面とを有する素体と、一対の端面上に配置されている一対の信号用外部電極と、一対の信号用外部電極と離間していると共に側面上に配置されているグラウンド用外部電極と、素体内に配置されていると共に、一対の端面に露出している信号用内部電極と、素体内に信号用内部電極と対向して配置されていると共に、側面に露出しているグラウンド用内部電極と、素体内に配置されていると共に側面に露出しているダミー電極と、を備え、信号用外部電極は、信号用内部電極に接続されている第一焼結電極層を含み、グラウンド用外部電極は、グラウンド用内部電極とダミー電極とに接続されている第二焼結電極層を含み、第一及び第二焼結電極層は、空隙を含んでおり、第一焼結電極層の空隙率は、第二焼結電極層の空隙率よりも大きい。   A feedthrough capacitor according to the present invention includes an element body having a pair of end faces facing each other and at least one side surface located between the pair of end faces, and a pair of signal external electrodes disposed on the pair of end faces. A ground external electrode spaced apart from the pair of signal external electrodes and disposed on the side surface; a signal internal electrode disposed in the element body and exposed at the pair of end surfaces; A ground internal electrode that is disposed opposite to the signal internal electrode in the element body and exposed on the side surface, and a dummy electrode that is disposed in the element body and exposed on the side surface, The signal external electrode includes a first sintered electrode layer connected to the signal internal electrode, and the ground external electrode includes a second sintered electrode layer connected to the ground internal electrode and the dummy electrode. Including first The second sintering electrode layer includes a void, the void ratio of the first sintered electrode layer is greater than the porosity of the second sintering electrode layer.

本発明に係る貫通コンデンサでは、ダミー電極がグラウンド用外部電極に含まれている第二焼結電極層に接続されていると共に、信号用外部電極に含まれている第一焼結電極層の空隙率がグラウンド用外部電極に含まれている第二焼結電極層の空隙率より大きい。このため、所望の抵抗値を有すると共に各外部電極が素体から剥離し難い貫通コンデンサが提供され得る。   In the feedthrough capacitor according to the present invention, the dummy electrode is connected to the second sintered electrode layer included in the ground external electrode, and the gap of the first sintered electrode layer included in the signal external electrode The rate is larger than the porosity of the second sintered electrode layer included in the ground external electrode. Therefore, it is possible to provide a feedthrough capacitor having a desired resistance value and in which each external electrode is difficult to peel from the element body.

信号用外部電極は、第一焼結電極層上に配置されているめっき層を更に含み、端面上における第一焼結電極層の平均厚みは、15μm以上であってもよい。めっき処理では、めっき液が、焼結電極層を浸透して各内部電極が素体から露出している部分に到達し、各内部電極と素体との間を通って素体内部に浸入するおそれがある。めっき液が素体内部に入り込んでいると、貫通コンデンサが使用された場合に素体にクラックが発生しやすい。めっき液は、空隙を通って焼結電極層を浸透するため、焼結電極層の空隙率が小さいほど、各内部電極が素体から露出している部分にめっき液が到達する経路が形成され難い。第二焼結電極層の空隙率は第一焼結電極層の空隙率よりも小さいため、めっき液は第二焼結電極層を浸透し難い。端面上における第一焼結電極層の平均厚みが、15μm以上であれば、めっき液は第一焼結電極層も浸透し難い。すなわち、上記構成によれば、素体にクラックが発生し難く、素体の信頼性が向上される。   The signal external electrode may further include a plating layer disposed on the first sintered electrode layer, and the average thickness of the first sintered electrode layer on the end surface may be 15 μm or more. In the plating process, the plating solution penetrates through the sintered electrode layer and reaches the part where each internal electrode is exposed from the element body, and enters the element body through between each internal electrode and the element body. There is a fear. If the plating solution has entered the element body, cracks are likely to occur in the element body when a feedthrough capacitor is used. Since the plating solution penetrates the sintered electrode layer through the gap, the smaller the porosity of the sintered electrode layer, the more the path through which the plating solution reaches the part where each internal electrode is exposed from the element body is formed. hard. Since the porosity of the second sintered electrode layer is smaller than the porosity of the first sintered electrode layer, the plating solution hardly penetrates the second sintered electrode layer. If the average thickness of the first sintered electrode layer on the end face is 15 μm or more, the plating solution is difficult for the first sintered electrode layer to penetrate. That is, according to the above configuration, cracks are hardly generated in the element body, and the reliability of the element body is improved.

素体は、直方体形状を呈していると共に、互いに対向する一対の主面と、上記少なくとも一つの側面と対向する側面とを更に有し、側面に直交する方向において、各端面に露出している信号用内部電極の部分の幅をW1とし、素体の幅をW2としたとき、0.53≦W1/W2≦0.83が満たされていてもよい。この場合、信号用内部電極と信号用外部電極の第一焼結電極層との接触面積が適切であるため、素体の信頼性が確保されながら、抵抗が低減される。   The element body has a rectangular parallelepiped shape, and further includes a pair of main surfaces facing each other and a side surface facing the at least one side surface, and is exposed at each end surface in a direction orthogonal to the side surface. When the width of the signal internal electrode portion is W1 and the width of the element body is W2, 0.53 ≦ W1 / W2 ≦ 0.83 may be satisfied. In this case, since the contact area between the signal internal electrode and the first sintered electrode layer of the signal external electrode is appropriate, the resistance is reduced while ensuring the reliability of the element body.

本発明によれば、所望の抵抗値を有すると共に外部電極が素体から剥離し難い貫通コンデンサを提供することができる。   According to the present invention, it is possible to provide a feedthrough capacitor having a desired resistance value and in which an external electrode is hardly peeled from an element body.

一実施形態に係る貫通コンデンサを示す概略斜視図である。1 is a schematic perspective view showing a feedthrough capacitor according to an embodiment. 貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of a feedthrough capacitor. 貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of a feedthrough capacitor. 貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of a feedthrough capacitor. 貫通コンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of a feedthrough capacitor. 貫通コンデンサの実装状態を示す図である。It is a figure which shows the mounting state of a penetration capacitor. 貫通コンデンサの実装状態を示す図である。It is a figure which shows the mounting state of a penetration capacitor. 貫通コンデンサの概略拡大図である。It is a schematic enlarged view of a feedthrough capacitor. 貫通コンデンサの概略拡大図である。It is a schematic enlarged view of a feedthrough capacitor.

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

まず、図1〜図5を参照して、本実施形態に係る貫通コンデンサ1の構成について説明する。図1は、本実施形態に係る貫通コンデンサを示す概略斜視図である。図2〜図5は、貫通コンデンサの断面構成を説明するための図である。本実施形態では、電子部品として貫通コンデンサ1を例に説明する。貫通コンデンサ1は、図1〜図5に示されているように、素体2と、素体2の外表面に配置された互いに対向する一対の信号用外部電極3と、一対の信号用外部電極3の間において外表面に配置された一対のグラウンド用外部電極5と、素体2の内部に配置された複数の信号用内部電極7と、素体2の内部に配置されていると共に信号用内部電極7と対向する複数のグラウンド用内部電極9と、素体2の内部に配置されたダミー電極10とを備えている。   First, the configuration of the feedthrough capacitor 1 according to the present embodiment will be described with reference to FIGS. FIG. 1 is a schematic perspective view showing a feedthrough capacitor according to the present embodiment. 2-5 is a figure for demonstrating the cross-sectional structure of a feedthrough capacitor. In the present embodiment, a feedthrough capacitor 1 will be described as an example of an electronic component. As shown in FIGS. 1 to 5, the feedthrough capacitor 1 includes an element body 2, a pair of signal external electrodes 3 disposed on the outer surface of the element body 2, and a pair of signal external electrodes. A pair of ground external electrodes 5 arranged on the outer surface between the electrodes 3, a plurality of signal internal electrodes 7 arranged inside the element body 2, and signals arranged inside the element body 2 and signals A plurality of ground internal electrodes 9 facing the internal electrode 7 and a dummy electrode 10 disposed inside the element body 2 are provided.

素体2は、互いに対向する一対の主面2aと、互いに対向する一対の端面2bと、互いに対向する一対の側面2cとを有する直方体形状を呈している。一対の主面2aは、高さ方向D1で互いに対向している。一対の端面2bは、長さ方向D2で互いに対向している。一対の側面2cは、幅方向D3で互いに対向している。長さ方向D2及び幅方向D3の長さは、高さ方向D1での長さによりも大きく、かつ、長さ方向D2の長さは幅方向D3の長さよりも大きい。すなわち、各主面2aの面積は、各端面2bの面積及び各側面2cの面積よりも大きい。各側面2cの面積は、各端面2bの面積よりも大きい。   The element body 2 has a rectangular parallelepiped shape having a pair of main surfaces 2a facing each other, a pair of end surfaces 2b facing each other, and a pair of side surfaces 2c facing each other. The pair of main surfaces 2a oppose each other in the height direction D1. The pair of end faces 2b face each other in the length direction D2. The pair of side surfaces 2c oppose each other in the width direction D3. The length in the length direction D2 and the width direction D3 is larger than the length in the height direction D1, and the length in the length direction D2 is larger than the length in the width direction D3. That is, the area of each main surface 2a is larger than the area of each end surface 2b and the area of each side surface 2c. The area of each side surface 2c is larger than the area of each end surface 2b.

直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。本実施形態では、素体2の高さ方向D1の長さは600μmであり、長さ方向D2の長さは1600μmであり、幅方向D3の長さは800μmである。   The rectangular parallelepiped shape includes a rectangular parallelepiped shape in which corners and ridge lines are chamfered and a rectangular parallelepiped shape in which corners and ridge lines are rounded. In the present embodiment, the length of the element body 2 in the height direction D1 is 600 μm, the length in the length direction D2 is 1600 μm, and the length in the width direction D3 is 800 μm.

素体2では、一対の主面2aが対向している高さ方向D1に複数の誘電体層が積層されて構成されている。素体2では、複数の誘電体層の積層方向が、高さ方向D1と一致する。各誘電体層は、たとえば誘電体材料(BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。 The element body 2 is configured by laminating a plurality of dielectric layers in the height direction D1 where the pair of main surfaces 2a are opposed to each other. In the element body 2, the stacking direction of the plurality of dielectric layers coincides with the height direction D1. Each dielectric layer is made of a sintered body of a ceramic green sheet containing a dielectric material (dielectric ceramic such as BaTiO 3 series, Ba (Ti, Zr) O 3 series, or (Ba, Ca) TiO 3 series), for example. Composed. In the actual element body 2, the dielectric layers are integrated to such an extent that the boundary between the dielectric layers is not visible.

一対の信号用外部電極3は、図1に示されているように、素体2の長さ方向D2での各端面2b上に配置されている。一対の信号用外部電極3は、互いに離間しており、長さ方向D2で対向している。各信号用外部電極3は、主面2a上に配置されている一対の導体部3aと、端面2b上に配置されている導体部3bと、側面2c上に配置されている一対の導体部3cとを有している。各信号用外部電極3において、導体部3a,3b,3cはそれぞれ互いに連結されている。   As shown in FIG. 1, the pair of signal external electrodes 3 is disposed on each end face 2 b in the length direction D <b> 2 of the element body 2. The pair of signal external electrodes 3 are separated from each other and face each other in the length direction D2. Each signal external electrode 3 includes a pair of conductor portions 3a disposed on the main surface 2a, a conductor portion 3b disposed on the end surface 2b, and a pair of conductor portions 3c disposed on the side surface 2c. And have. In each signal external electrode 3, the conductor portions 3a, 3b, 3c are connected to each other.

各信号用外部電極3の導体部3bは、対応する端面2bの全体を覆っている。本実施形態では、導体部3a及び導体部3cは、図1及び図2に示されるように素体2の両端において、各端面2bから長さ方向D2で長さ0.25mmの部分の全ての領域を覆っている。   The conductor portion 3b of each signal external electrode 3 covers the entire corresponding end face 2b. In the present embodiment, as shown in FIGS. 1 and 2, the conductor portion 3a and the conductor portion 3c are formed at all ends of the element body 2 from all the end faces 2b in the length direction D2 in a portion having a length of 0.25 mm. Covering the area.

一対のグラウンド用外部電極5は、図1に示されているように、一対の信号用外部電極3から離間し、素体2の外表面上における一対の信号用外部電極3の間に配置されている。一対のグラウンド用外部電極5は、長さ方向D2において素体2の中央部分に配置されている。一対のグラウンド用外部電極5は、互いに離間し、幅方向D3で対向している。各グラウンド用外部電極5は、主面2a上に配置されている一対の導体部5aと、側面2c上に配置されている導体部5bとを有している。各グラウンド用外部電極5において、導体部5a,5bは互いに連結されている。   As shown in FIG. 1, the pair of ground external electrodes 5 are spaced from the pair of signal external electrodes 3 and disposed between the pair of signal external electrodes 3 on the outer surface of the element body 2. ing. The pair of ground external electrodes 5 are arranged at the central portion of the element body 2 in the length direction D2. The pair of ground external electrodes 5 are separated from each other and face each other in the width direction D3. Each ground external electrode 5 has a pair of conductor portions 5a disposed on the main surface 2a and a conductor portion 5b disposed on the side surface 2c. In each ground external electrode 5, the conductor portions 5a and 5b are connected to each other.

各グラウンド用外部電極5の導体部5bは、図1に示されるように、長さ方向D2における側面2cの中央部分において、長さ方向D2で所定長さの幅を有し、かつ、高さ方向D1において一対の主面2aに挟まれた領域の全体を覆っている。各導体部5aは、側面2cから幅方向D3に延在している。本実施形態では、導体部5bの長さ方向D2での長さは0.48mmであり、導体部5aの幅方向D3での長さは0.2mmである。   As shown in FIG. 1, the conductor portion 5b of each ground external electrode 5 has a width of a predetermined length in the length direction D2 at the center portion of the side surface 2c in the length direction D2, and has a height. The entire region sandwiched between the pair of main surfaces 2a in the direction D1 is covered. Each conductor portion 5a extends in the width direction D3 from the side surface 2c. In the present embodiment, the length of the conductor portion 5b in the length direction D2 is 0.48 mm, and the length of the conductor portion 5a in the width direction D3 is 0.2 mm.

グラウンド用外部電極5の表面粗さは、信号用外部電極3の表面粗さよりも大きい。本実施形態では、グラウンド用外部電極5の表面粗さは、算術平均粗さRaで1500〜4000nmであり、信号用外部電極3の表面粗さは、算術平均粗さRaで400〜2000nmである。   The surface roughness of the ground external electrode 5 is larger than the surface roughness of the signal external electrode 3. In the present embodiment, the surface roughness of the ground external electrode 5 is 1500 to 4000 nm in terms of arithmetic average roughness Ra, and the surface roughness of the signal external electrode 3 is 400 to 2000 nm in terms of arithmetic average roughness Ra. .

図2は、一対の側面2cに平行であり、かつ、一対の側面2cから等距離に位置している平面で貫通コンデンサ1を切断した断面図である。図3は、一対の端面2bに平行であり、かつ、一対の端面2bから等距離に位置している平面で貫通コンデンサ1を切断した断面図である。図2及び図3に示されているように、信号用内部電極7とグラウンド用内部電極9とは、素体2の高さ方向において異なる位置(層)に配置されている。すなわち、信号用内部電極7とグラウンド用内部電極9とは、素体2内において、高さ方向D1に間隔を有して対向するように交互に配置されている。   FIG. 2 is a cross-sectional view of the feedthrough capacitor 1 taken along a plane that is parallel to the pair of side surfaces 2c and is equidistant from the pair of side surfaces 2c. FIG. 3 is a cross-sectional view of the feedthrough capacitor 1 taken along a plane that is parallel to the pair of end surfaces 2b and is equidistant from the pair of end surfaces 2b. As shown in FIGS. 2 and 3, the signal internal electrode 7 and the ground internal electrode 9 are arranged at different positions (layers) in the height direction of the element body 2. That is, the signal internal electrodes 7 and the ground internal electrodes 9 are alternately arranged in the element body 2 so as to face each other with a gap in the height direction D1.

図4は、一対の主面2aに平行であり、かつ、一対の主面2aから等距離に位置している平面で貫通コンデンサ1を切断して、複数の信号用内部電極7のうち一つが露出されている断面図である。図4に示されているように、各信号用内部電極7は、長さ方向D2が長辺方向であると共に幅方向D3が短辺方向である矩形形状を呈している。   In FIG. 4, the feedthrough capacitor 1 is cut along a plane parallel to the pair of main surfaces 2a and equidistant from the pair of main surfaces 2a, and one of the plurality of signal internal electrodes 7 is It is sectional drawing exposed. As shown in FIG. 4, each signal internal electrode 7 has a rectangular shape in which the length direction D2 is the long side direction and the width direction D3 is the short side direction.

各信号用内部電極7は、一対の端面2bに露出し、一対の主面2a、及び、一対の側面2cからは露出していない。各信号用内部電極7は、端面2bにおいて、対応する信号用外部電極3に接続されている。本実施形態では、信号用内部電極7の幅方向D3における幅は、400μm以上である。すなわち、各信号用内部電極7のうち端面2bに露出している部分の幅方向D3における長さは、400μm以上である。幅方向D3において、信号用内部電極7が各端面2bに露出している部分の幅をW1とし、素体2の幅をW2としたとき、0.53≦W1/W2≦0.83が満たされることが好ましい。0.68≦W1/W2≦0.83が満たされるとより好ましい。   Each signal internal electrode 7 is exposed on the pair of end surfaces 2b, and is not exposed on the pair of main surfaces 2a and the pair of side surfaces 2c. Each signal internal electrode 7 is connected to the corresponding signal external electrode 3 at the end face 2b. In the present embodiment, the width of the signal internal electrode 7 in the width direction D3 is 400 μm or more. That is, the length in the width direction D3 of the part exposed to the end surface 2b in each signal internal electrode 7 is 400 μm or more. In the width direction D3, 0.53 ≦ W1 / W2 ≦ 0.83 is satisfied when the width of the portion where the signal internal electrode 7 is exposed at each end face 2b is W1 and the width of the element body 2 is W2. It is preferred that More preferably, 0.68 ≦ W1 / W2 ≦ 0.83 is satisfied.

図5は、一対の主面2aに平行であり、かつ、一対の主面2aから等距離に位置している平面で貫通コンデンサ1を切断して、複数のグラウンド用内部電極9のうち一つが露出されている断面図である。図5に示されているように、各グラウンド用内部電極9は、高さ方向D1で素体2の一部(誘電体層)を介して、信号用内部電極7と対向している。各グラウンド用内部電極9は、長さ方向D2が長辺方向であると共に幅方向D3が短辺方向である矩形形状を呈している主電極部9aと、当該主電極部の長辺から延びて側面2cに露出している一対の接続部9bとを含んでいる。主電極部9aと各接続部9bとは、一体的に形成されている。   FIG. 5 shows a case where the feedthrough capacitor 1 is cut along a plane that is parallel to the pair of main surfaces 2a and is equidistant from the pair of main surfaces 2a. It is sectional drawing exposed. As shown in FIG. 5, each ground internal electrode 9 faces the signal internal electrode 7 through a part (dielectric layer) of the element body 2 in the height direction D1. Each ground internal electrode 9 has a main electrode portion 9a having a rectangular shape in which the length direction D2 is the long side direction and the width direction D3 is the short side direction, and extends from the long side of the main electrode portion. And a pair of connecting portions 9b exposed on the side surface 2c. The main electrode portion 9a and each connection portion 9b are integrally formed.

各グラウンド用内部電極9は、一対の側面2cに露出し、一対の主面2a、及び、一対の端面2bからは露出していない。各グラウンド用内部電極9は、側面2cにおいて、対応するグラウンド用外部電極5に接続されている。本実施形態では、グラウンド用内部電極9の長さ方向D2における最小幅は、信号用内部電極7の幅方向D3における最小幅よりも小さく、50μm以上である。接続部9bのうち側面2cに露出している部分の長さ方向D2における長さは、グラウンド用内部電極9の長さ方向D2における最小幅である。グラウンド用内部電極9(接続部9b)が側面2cに露出している部分の幅は、各信号用内部電極7が端面2bに露出している部分の幅より小さい。すなわち、信号用外部電極3と各信号用内部電極7との接触面積は、グラウンド用外部電極5と各グラウンド用内部電極9との接触面積よりも大きい。   Each ground internal electrode 9 is exposed on the pair of side surfaces 2c and is not exposed on the pair of main surfaces 2a and the pair of end surfaces 2b. Each ground internal electrode 9 is connected to the corresponding ground external electrode 5 on the side surface 2c. In the present embodiment, the minimum width in the length direction D2 of the ground internal electrode 9 is smaller than the minimum width in the width direction D3 of the signal internal electrode 7, and is 50 μm or more. The length in the length direction D2 of the connection portion 9b exposed at the side surface 2c is the minimum width in the length direction D2 of the ground internal electrode 9. The width of the portion where the ground internal electrode 9 (connection portion 9b) is exposed on the side surface 2c is smaller than the width of the portion where each signal internal electrode 7 is exposed on the end surface 2b. That is, the contact area between the signal external electrode 3 and each signal internal electrode 7 is larger than the contact area between the ground external electrode 5 and each ground internal electrode 9.

図5に示されているように、矩形形状を呈している複数のダミー電極10が、グラウンド用内部電極9と同一の層に配置されている。ダミー電極10は、グラウンド用内部電極9及び信号用内部電極7と離間しており、長さ方向D2において接続部9bと隣り合って、接続部9bを挟み込むように配置されている。各ダミー電極10は、側面2cに露出しており、グラウンド用外部電極5に接続されている。本実施形態において、各ダミー電極10のうち側面2cに露出している部分の長さ方向D2における長さは、50〜130μmである。   As shown in FIG. 5, a plurality of dummy electrodes 10 having a rectangular shape are arranged in the same layer as the ground internal electrode 9. The dummy electrode 10 is separated from the ground internal electrode 9 and the signal internal electrode 7, and is disposed adjacent to the connection portion 9b in the length direction D2 so as to sandwich the connection portion 9b. Each dummy electrode 10 is exposed to the side surface 2 c and connected to the ground external electrode 5. In this embodiment, the length in the length direction D2 of the part exposed to the side surface 2c among each dummy electrode 10 is 50-130 micrometers.

各ダミー電極10は、高さ方向D1で、信号用内部電極7と対向していない。ダミー電極10は、全てのグラウンド用内部電極9が配置されている各層に4つずつ配置されおり、信号用内部電極7が配置されている層には配置されていない。信号用内部電極7とダミー電極10との間で形成される静電容量成分は、信号用内部電極7とグラウンド用内部電極9との間で形成される静電容量成分に比して、極めて小さく、貫通コンデンサ1で形成される静電容量成分に実質的に寄与しない。   Each dummy electrode 10 does not face the signal internal electrode 7 in the height direction D1. Four dummy electrodes 10 are arranged in each layer in which all the ground internal electrodes 9 are arranged, and are not arranged in the layer in which the signal internal electrodes 7 are arranged. The electrostatic capacitance component formed between the signal internal electrode 7 and the dummy electrode 10 is extremely different from the electrostatic capacitance component formed between the signal internal electrode 7 and the ground internal electrode 9. It is small and does not substantially contribute to the capacitance component formed by the feedthrough capacitor 1.

信号用内部電極7、グラウンド用内部電極9、及びダミー電極10は、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、Ni又はCuなど)からなる。信号用内部電極7及びグラウンド用内部電極9は、上記導電性材料を含む導電性ペーストの焼結体として構成される。   The signal internal electrode 7, the ground internal electrode 9, and the dummy electrode 10 are made of a conductive material (for example, Ni or Cu) that is usually used as an internal electrode of a laminated electric element. The signal internal electrode 7 and the ground internal electrode 9 are configured as a sintered body of a conductive paste containing the conductive material.

貫通コンデンサ1は、図6及び図7に示されているように、電子機器(たとえば、回路基板又は他の電子部品など)20にはんだ実装される。図6は、一対の側面2cに平行であり、かつ、一対の側面2cから等距離に位置している平面で、電子機器20に実装された貫通コンデンサ1を切断した断面図である。図7は、一対の端面2bに平行であり、かつ、一対の端面2bから等距離に位置している平面で、電子機器20に実装された貫通コンデンサ1を切断した断面図である。   The feedthrough capacitor 1 is solder mounted on an electronic device (for example, a circuit board or other electronic component) 20 as shown in FIGS. FIG. 6 is a cross-sectional view of the feedthrough capacitor 1 mounted on the electronic device 20 taken along a plane parallel to the pair of side surfaces 2c and equidistant from the pair of side surfaces 2c. FIG. 7 is a cross-sectional view of the feedthrough capacitor 1 mounted on the electronic device 20 on a plane that is parallel to the pair of end surfaces 2b and is equidistant from the pair of end surfaces 2b.

一対の主面2aの一方が、電子機器20に対向する実装面である。各信号用外部電極3と電子機器20のパッド電極(不図示)との間には、はんだフィレット22が形成されている。各グラウンド用外部電極5と電子機器20のパッド電極との間には、はんだフィレット23が形成されている。はんだフィレット23の高さ方向D1における長さは、はんだフィレット22の高さ方向D1における長さよりも小さい。はんだフィレット23の幅方向D3における長さは、はんだフィレット22の長さ方向D2における長さよりも小さい。   One of the pair of main surfaces 2 a is a mounting surface facing the electronic device 20. A solder fillet 22 is formed between each signal external electrode 3 and a pad electrode (not shown) of the electronic device 20. A solder fillet 23 is formed between each ground external electrode 5 and the pad electrode of the electronic device 20. The length of the solder fillet 23 in the height direction D1 is smaller than the length of the solder fillet 22 in the height direction D1. The length of the solder fillet 23 in the width direction D3 is smaller than the length of the solder fillet 22 in the length direction D2.

次に、図8及び図9を参照して、信号用外部電極3及びグラウンド用外部電極5の詳細な構成について説明する。図8は、図2に示した貫通コンデンサ1において信号用外部電極3を拡大した図である。図9は、図3に示した貫通コンデンサ1においてグラウンド用外部電極5を拡大した図である。   Next, detailed configurations of the signal external electrode 3 and the ground external electrode 5 will be described with reference to FIGS. FIG. 8 is an enlarged view of the signal external electrode 3 in the feedthrough capacitor 1 shown in FIG. FIG. 9 is an enlarged view of the ground external electrode 5 in the feedthrough capacitor 1 shown in FIG.

各信号用外部電極3は、図8に示されているように、第一焼結電極層31と、第一めっき層32と、第二めっき層33とを含んでいる。第一焼結電極層31は、信号用内部電極7が一対の端面2bに露出している部分を覆うと共に該信号用内部電極7に接続されている。本実施形態では、第一焼結電極層31は、端面2bの全体に接している。本実施形態では、第一焼結電極層31が端面2bと接している領域の縁は、信号用内部電極7が端面2bに露出している部分から30μm以上離れている。端面2b上における第一焼結電極層31の平均厚みは15〜50μmである。   As shown in FIG. 8, each signal external electrode 3 includes a first sintered electrode layer 31, a first plated layer 32, and a second plated layer 33. The first sintered electrode layer 31 covers a portion where the signal internal electrode 7 is exposed at the pair of end faces 2 b and is connected to the signal internal electrode 7. In the present embodiment, the first sintered electrode layer 31 is in contact with the entire end surface 2b. In the present embodiment, the edge of the region where the first sintered electrode layer 31 is in contact with the end face 2b is separated by 30 μm or more from the portion where the signal internal electrode 7 is exposed on the end face 2b. The average thickness of the first sintered electrode layer 31 on the end face 2b is 15 to 50 μm.

第一めっき層32は、めっき処理(たとえば、電気めっき処理など)により、第一焼結電極層31上に形成されている。すなわち、第一焼結電極層31は、その外表面の全体が第一めっき層32で覆われるようにめっき処理されている。第二めっき層33は、めっき処理により、第一めっき層32上に形成されている。すなわち、第一めっき層32は、その外表面の全体が第二めっき層33で覆われるようにめっき処理されている。導体部3a,3b,3cの各々は、第一焼結電極層31と、第一めっき層32と、第二めっき層33とを含んでいる。   The first plating layer 32 is formed on the first sintered electrode layer 31 by plating (for example, electroplating). That is, the first sintered electrode layer 31 is plated so that the entire outer surface is covered with the first plating layer 32. The second plating layer 33 is formed on the first plating layer 32 by plating. That is, the first plating layer 32 is plated so that the entire outer surface is covered with the second plating layer 33. Each of the conductor portions 3a, 3b, 3c includes a first sintered electrode layer 31, a first plating layer 32, and a second plating layer 33.

各グラウンド用外部電極5は、図9に示されているように、第二焼結電極層51と、第三めっき層52と、第四めっき層53とを含んでいる。第二焼結電極層51は、グラウンド用内部電極9(接続部9b)が一対の側面2cに露出している部分を覆うと共に該グラウンド用内部電極9(接続部9b)及びダミー電極10に接続されている。本実施形態では、第二焼結電極層51が側面2cと接している領域の縁は、グラウンド用内部電極9(接続部9b)及びダミー電極10が側面2cに露出している部分から30μm以上離れている。側面2c上における第二焼結電極層51の平均厚みは5〜20μmである。第一焼結電極層31と各信号用内部電極7との接触面積は、第二焼結電極層51と各グラウンド用内部電極9との接触面積よりも大きい。   As shown in FIG. 9, each ground external electrode 5 includes a second sintered electrode layer 51, a third plating layer 52, and a fourth plating layer 53. The second sintered electrode layer 51 covers a portion where the ground internal electrode 9 (connecting portion 9b) is exposed on the pair of side surfaces 2c and is connected to the ground internal electrode 9 (connecting portion 9b) and the dummy electrode 10. Has been. In the present embodiment, the edge of the region where the second sintered electrode layer 51 is in contact with the side surface 2c is 30 μm or more from the portion where the ground internal electrode 9 (connection portion 9b) and the dummy electrode 10 are exposed on the side surface 2c. is seperated. The average thickness of the second sintered electrode layer 51 on the side surface 2c is 5 to 20 μm. The contact area between the first sintered electrode layer 31 and each signal internal electrode 7 is larger than the contact area between the second sintered electrode layer 51 and each ground internal electrode 9.

第三めっき層52は、めっき処理により、第二焼結電極層51上に形成されている。すなわち、第二焼結電極層51は、その外表面の全体が第三めっき層52で覆われるようにめっき処理されている。第四めっき層53は、めっき処理により、第三めっき層52上に形成されている。すなわち、第三めっき層52は、その外表面の全体が第四めっき層53で覆われるようにめっき処理されている。導体部5a,5bの各々は、第二焼結電極層51と、第三めっき層52と、第四めっき層53とを含んでいる。   The third plating layer 52 is formed on the second sintered electrode layer 51 by plating. That is, the second sintered electrode layer 51 is plated so that the entire outer surface thereof is covered with the third plating layer 52. The fourth plating layer 53 is formed on the third plating layer 52 by plating. That is, the third plating layer 52 is plated so that the entire outer surface thereof is covered with the fourth plating layer 53. Each of the conductor portions 5 a and 5 b includes a second sintered electrode layer 51, a third plating layer 52, and a fourth plating layer 53.

第一焼結電極層31及び第二焼結電極層51は、導電性ペーストを素体2の表面に付与された状態で焼き付けられることによって形成されている。各焼結電極層31,51は、導電性ペーストに含まれる金属成分(金属粉末)が焼結して形成された焼結金属層である。本実施形態では、各焼結電極層31,51は、Cuからなる焼結金属層である。各焼結電極層31,51は、Niからなる焼結金属層であってもよい。導電性ペーストには、金属(たとえば、Cu又はNi)からなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。   The first sintered electrode layer 31 and the second sintered electrode layer 51 are formed by baking with a conductive paste applied to the surface of the element body 2. Each of the sintered electrode layers 31 and 51 is a sintered metal layer formed by sintering a metal component (metal powder) contained in the conductive paste. In the present embodiment, the sintered electrode layers 31 and 51 are sintered metal layers made of Cu. The sintered electrode layers 31 and 51 may be sintered metal layers made of Ni. As the conductive paste, a powder made of metal (for example, Cu or Ni) mixed with a glass component, an organic binder, and an organic solvent is used.

本実施形態では、第一及び第三めっき層32,52は、Niめっきにより形成されたNiめっき層である。第一及び第三めっき層32,52は、Snめっき層、Cuめっき層、又はAuめっき層であってもよい。第二及び第四めっき層33,53は、Snめっきにより形成されたSnめっき層である。第二及び第四めっき層33,53は、Cuめっき層又はAuめっき層であってもよい。   In the present embodiment, the first and third plating layers 32 and 52 are Ni plating layers formed by Ni plating. The first and third plating layers 32 and 52 may be Sn plating layers, Cu plating layers, or Au plating layers. The second and fourth plating layers 33 and 53 are Sn plating layers formed by Sn plating. The second and fourth plating layers 33 and 53 may be Cu plating layers or Au plating layers.

信号用外部電極3の第一焼結電極層31、及び、グラウンド用外部電極5の第二焼結電極層51は、図8及び図9に示されているように、導電性ペーストに含まれていた揮発性成分のガス等からなる空隙30を含んでいる。本実施形態では、最大径が10μm以下の空間を空隙30とする。図8及び図9では、空隙30が、模式的に楕円で示されている。実際の空隙30の形状は、楕円(楕円体)に限られない。   As shown in FIGS. 8 and 9, the first sintered electrode layer 31 of the signal external electrode 3 and the second sintered electrode layer 51 of the ground external electrode 5 are included in the conductive paste. The void 30 is formed of the volatile component gas or the like. In the present embodiment, a space having a maximum diameter of 10 μm or less is defined as the gap 30. 8 and 9, the air gap 30 is schematically shown as an ellipse. The actual shape of the gap 30 is not limited to an ellipse (ellipsoid).

第一焼結電極層31の空隙率は、第二焼結電極層51の空隙率よりも大きい。本実施形態では、第一焼結電極層31の空隙率は0.2〜1.0%であり、第二焼結電極層51の空隙率は0.02〜0.18%である。第一焼結電極層31及び第二焼結電極層51の空隙率は、たとえば、以下のようにして求めることができる。   The porosity of the first sintered electrode layer 31 is larger than the porosity of the second sintered electrode layer 51. In the present embodiment, the porosity of the first sintered electrode layer 31 is 0.2 to 1.0%, and the porosity of the second sintered electrode layer 51 is 0.02 to 0.18%. The porosity of the 1st sintered electrode layer 31 and the 2nd sintered electrode layer 51 can be calculated | required as follows, for example.

第一焼結電極層31及び第二焼結電極層51の各々について、走査型電子顕微鏡によって断面写真を取得する。たとえば、一対の主面2aに平行であり、かつ、一対の主面2aから等距離に位置している平面で切断したときの第一焼結電極層31及び第二焼結電極層51の断面写真が用いられる。取得した断面写真上において、第一焼結電極層31及び第二焼結電極層51の各々について、各サンプル領域における空隙30の各面積を算出する。   About each of the 1st sintered electrode layer 31 and the 2nd sintered electrode layer 51, a cross-sectional photograph is acquired with a scanning electron microscope. For example, the cross sections of the first sintered electrode layer 31 and the second sintered electrode layer 51 when cut along a plane parallel to the pair of main surfaces 2a and equidistant from the pair of main surfaces 2a. A photograph is used. On the acquired cross-sectional photograph, each area of the gap 30 in each sample region is calculated for each of the first sintered electrode layer 31 and the second sintered electrode layer 51.

たとえば、第一焼結電極層31では、端面2bから長さ方向D2に+5μmで、上記断面写真における端面2bの中心線から幅方向D3で±125μmの領域をサンプル領域とする。第二焼結電極層51では、側面2cから幅方向D3に+5μmで、上記断面写真における側面2cの中心線から長さ方向D2で±125μmの領域をサンプル領域とする。   For example, in the first sintered electrode layer 31, a sample region is defined as +5 μm in the length direction D2 from the end surface 2b and ± 125 μm in the width direction D3 from the center line of the end surface 2b in the cross-sectional photograph. In the second sintered electrode layer 51, an area of +5 μm in the width direction D3 from the side surface 2c and ± 125 μm in the length direction D2 from the center line of the side surface 2c in the cross-sectional photograph is used as a sample region.

第一焼結電極層31における空隙30の面積を、第一焼結電極層31のサンプル領域の面積で除し、得られた商を百分率で表した値を第一焼結電極層31の空隙率とする。第二焼結電極層51における空隙30の面積を、第二焼結電極層51のサンプル領域の面積で除し、得られた商を百分率で表した値を第二焼結電極層51の空隙率とする。   The area of the void 30 in the first sintered electrode layer 31 is divided by the area of the sample region of the first sintered electrode layer 31, and the value obtained by expressing the obtained quotient as a percentage is the void in the first sintered electrode layer 31. Rate. The area of the void 30 in the second sintered electrode layer 51 is divided by the area of the sample region of the second sintered electrode layer 51, and the value obtained by expressing the obtained quotient in percentage is the void in the second sintered electrode layer 51. Rate.

以上説明したように、グラウンド用外部電極5に含まれている第二焼結電極層51にダミー電極10が接続されているため、グラウンド用外部電極5は素体2から剥離し難い。第一焼結電極層31の空隙率が第二焼結電極層51の空隙率より大きいため、第一焼結電極層31の形成において、第二焼結電極層51の形成で用いられる導電性ペーストよりも金属粒子が疎である導電性ペーストを用いることができる。金属粒子が疎であるほど、焼成において発生するガスが金属粒子の間を通りやすいため、該ガスが第一焼結電極層31と素体2との間で滞留し難い。したがって、第一焼結電極層31と素体2との接合面積が確保され得るため、第一焼結電極層31にダミー電極10が接続されなくとも、信号用外部電極3が素体2から剥離し難い。したがって、貫通コンデンサ1では、所望の抵抗値を有すると共に各外部電極3,5が素体から剥離し難い。   As described above, since the dummy electrode 10 is connected to the second sintered electrode layer 51 included in the ground external electrode 5, the ground external electrode 5 is difficult to peel from the element body 2. Since the porosity of the first sintered electrode layer 31 is larger than the porosity of the second sintered electrode layer 51, the conductivity used in forming the second sintered electrode layer 51 in forming the first sintered electrode layer 31. A conductive paste in which metal particles are sparser than the paste can be used. As the metal particles are sparser, the gas generated during firing is more likely to pass between the metal particles, so that the gas is less likely to stay between the first sintered electrode layer 31 and the element body 2. Accordingly, since the bonding area between the first sintered electrode layer 31 and the element body 2 can be ensured, the signal external electrode 3 can be connected to the first sintered electrode layer 31 from the element body 2 even if the dummy electrode 10 is not connected. Hard to peel. Therefore, the feedthrough capacitor 1 has a desired resistance value, and the external electrodes 3 and 5 are hardly separated from the element body.

めっき処理において、めっき液が、第一及び第二焼結電極層31,51を浸透して各内部電極7,9が素体2から露出している部分に到達し、各内部電極7,9と素体2との間を通って素体2の内部に浸入するおそれがある。めっき液が素体2の内部に入り込んでいると、貫通コンデンサ1が使用された場合に素体2にクラックが発生しやすい。めっき液は、空隙を通って焼結電極層を浸透するため、各焼結電極層31,51の空隙率が小さいほど、各内部電極7,9が素体2から露出している部分にめっき液が到達する経路が形成され難い。   In the plating process, the plating solution penetrates the first and second sintered electrode layers 31 and 51 to reach the portion where the internal electrodes 7 and 9 are exposed from the element body 2, and the internal electrodes 7 and 9. There is a risk of entering between the element body 2 and the element body 2. If the plating solution enters the element body 2, cracks are likely to occur in the element body 2 when the feedthrough capacitor 1 is used. Since the plating solution penetrates the sintered electrode layer through the gap, the smaller the porosity of each of the sintered electrode layers 31, 51, the more the inner electrodes 7, 9 are plated on the portions exposed from the element body 2. A path through which the liquid reaches is difficult to form.

第二焼結電極層51の空隙率は第一焼結電極層31の空隙率よりも小さいため、めっき液は第二焼結電極層51を浸透し難い。端面2b上における第一焼結電極層31の平均厚みが15μm以上であれば、めっき液は第一焼結電極層31も浸透し難い。すなわち、上記構成によれば、素体2にクラックが発生し難く、素体2の信頼性が向上される。   Since the porosity of the second sintered electrode layer 51 is smaller than the porosity of the first sintered electrode layer 31, it is difficult for the plating solution to penetrate the second sintered electrode layer 51. If the average thickness of the first sintered electrode layer 31 on the end surface 2b is 15 μm or more, the plating solution is difficult for the first sintered electrode layer 31 to penetrate. That is, according to the above configuration, cracks are unlikely to occur in the element body 2 and the reliability of the element body 2 is improved.

一対の側面2cに直交する方向(幅方向D3)において、信号用内部電極7が各端面2bに露出している部分の幅をW1とし、素体の幅をW2としたとき、0.53≦W1/W2≦0.83が満たされている。この場合、信号用内部電極7と第一焼結電極層31との接触面積が適切であるため、素体2の信頼性が確保されながら、抵抗が低減されている。0.68≦W1/W2≦0.83が満たされていればより好ましく、素体2の信頼性が確保されながら、更に抵抗が更に低減される。   In the direction orthogonal to the pair of side surfaces 2c (width direction D3), when the width of the portion where the signal internal electrode 7 is exposed at each end face 2b is W1 and the width of the element body is W2, 0.53 ≦ W1 / W2 ≦ 0.83 is satisfied. In this case, since the contact area between the signal internal electrode 7 and the first sintered electrode layer 31 is appropriate, the resistance is reduced while ensuring the reliability of the element body 2. More preferably, 0.68 ≦ W1 / W2 ≦ 0.83 is satisfied, and the resistance is further reduced while the reliability of the element body 2 is ensured.

グラウンド用内部電極9が側面2cに露出している部分の幅は、各信号用内部電極7が端面2bに露出している部分の幅よりも小さい。内部電極が素体2から露出する部分の幅が低減されれば、めっき液が浸入する経路を狭められるため、素体2内部へのめっき液の浸入が抑制される。このため、信号用内部電極7と信号用外部電極3との接触面積が確保されることによって抵抗の増加が抑制されながら、グラウンド用内部電極9が素体2から露出する部分の幅が低減されることでめっき液の浸入によるクラックの発生が更に抑制されている。   The width of the portion where the ground internal electrode 9 is exposed on the side surface 2c is smaller than the width of the portion where each signal internal electrode 7 is exposed on the end surface 2b. If the width of the portion where the internal electrode is exposed from the element body 2 is reduced, the path for the plating solution to enter can be narrowed, so that the penetration of the plating solution into the element body 2 is suppressed. For this reason, the width of the portion where the ground internal electrode 9 is exposed from the element body 2 is reduced while the increase in resistance is suppressed by securing the contact area between the signal internal electrode 7 and the signal external electrode 3. As a result, the generation of cracks due to the penetration of the plating solution is further suppressed.

各主面2aの面積は、各側面2cの面積及び各端面2bの面積よりも大きく、各側面2cの面積は、各端面2bの面積よりも大きく、グラウンド用外部電極5の表面粗さは、信号用外部電極3の表面粗さよりも大きい。各側面2cの面積が各端面2bの面積よりも大きいと、当該貫通コンデンサ1が各外部電極3,5において電子機器20にはんだ実装された場合に、電子機器20とグラウンド用外部電極5との接合部分に作用する単位面積当たりの力は、電子機器20と信号用外部電極3との接合部分に作用する単位面積当たりの力よりも大きくなりやすい。   The area of each main surface 2a is larger than the area of each side surface 2c and the area of each end surface 2b, the area of each side surface 2c is larger than the area of each end surface 2b, and the surface roughness of the ground external electrode 5 is It is larger than the surface roughness of the signal external electrode 3. If the area of each side surface 2c is larger than the area of each end surface 2b, when the feedthrough capacitor 1 is solder-mounted on the electronic device 20 in each of the external electrodes 3 and 5, the electronic device 20 and the ground external electrode 5 The force per unit area acting on the joint portion tends to be larger than the force per unit area acting on the joint portion between the electronic device 20 and the signal external electrode 3.

グラウンド用外部電極5の表面粗さが信号用外部電極3の表面粗さよりも大きければ、グラウンド用外部電極5とはんだとの接合強度が信号用外部電極3とはんだとの接合強度よりも大きいため、貫通コンデンサ1が電子機器20から剥離し難い。グラウンド用外部電極5の表面粗さが信号用外部電極3の表面粗さよりも大きいため、グラウンド用外部電極5においてはんだがのぼり難い。したがって、グラウンド用外部電極5におけるはんだフィレット23の大きさが低減されるため、幅方向D3における電子機器20に対する貫通コンデンサ1の実装の密度が向上され得る。   If the surface roughness of the ground external electrode 5 is greater than the surface roughness of the signal external electrode 3, the bonding strength between the ground external electrode 5 and the solder is greater than the bonding strength between the signal external electrode 3 and the solder. The feedthrough capacitor 1 is difficult to peel off from the electronic device 20. Since the surface roughness of the ground external electrode 5 is larger than the surface roughness of the signal external electrode 3, solder hardly rises in the ground external electrode 5. Therefore, since the size of the solder fillet 23 in the ground external electrode 5 is reduced, the density of the feedthrough capacitor 1 mounted on the electronic device 20 in the width direction D3 can be improved.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.

たとえば、本実施形態では、各信号用外部電極3が一対の主面2a及び一対の側面2c上に導体部3a,3cを有しているが、各信号用外部電極3は、各端面2b上のみに導体部3bを有していてもよい。同様に、本実施形態では、各グラウンド用外部電極5が一対の主面2a上に導体部5aを有しているが、各グラウンド用外部電極5は、各側面2c上のみに導体部5bを有していてもよい。   For example, in this embodiment, each signal external electrode 3 has conductor portions 3a and 3c on a pair of main surfaces 2a and a pair of side surfaces 2c, but each signal external electrode 3 is on each end surface 2b. Only the conductor portion 3b may be provided. Similarly, in this embodiment, each ground external electrode 5 has a conductor portion 5a on a pair of main surfaces 2a. However, each ground external electrode 5 has a conductor portion 5b only on each side surface 2c. You may have.

グラウンド用外部電極5は、一対の端面2bの間に位置する側面2c上に1又は3以上配置されていてもよい。グラウンド用外部電極5は、一対の側面2cの少なくとも一方の面上に配置されていてもよい。   One or three or more ground external electrodes 5 may be disposed on the side surface 2c located between the pair of end surfaces 2b. The ground external electrode 5 may be disposed on at least one surface of the pair of side surfaces 2c.

素体2の形状は、互いに対向する一対の端面と、一対の端面の間に位置する少なくとも一つの側面を有していればよく、直方体形状に限定されない。   The shape of the element body 2 is not limited to a rectangular parallelepiped shape as long as it has at least one side face located between a pair of end faces facing each other and the pair of end faces.

本実施形態では、各信号用内部電極7は、矩形形状を呈しているが、これに限定されない。たとえば、各信号用内部電極7は、矩形形状を呈している主電極部と、当該主電極部から延在していると共に各端面2bに露出している一対の接続部とを含んでいてもよい。この場合、信号用内部電極7の幅方向D3における最小幅は、400μm以上であり、接続部のうち端面2bに露出している部分の幅方向D3における長さは、信号用内部電極7の幅方向D3における最小幅である。   In the present embodiment, each signal internal electrode 7 has a rectangular shape, but is not limited thereto. For example, each signal internal electrode 7 may include a main electrode portion having a rectangular shape and a pair of connection portions extending from the main electrode portion and exposed at each end face 2b. Good. In this case, the minimum width in the width direction D3 of the signal internal electrode 7 is 400 μm or more, and the length in the width direction D3 of the portion of the connecting portion exposed at the end face 2b is the width of the signal internal electrode 7. This is the minimum width in the direction D3.

1…貫通コンデンサ、2…素体、2a…主面、2b…端面、2c…側面、3…信号用外部電極、5…グラウンド用外部電極、7…信号用内部電極、9…グラウンド用内部電極、10…ダミー電極、30…空隙、31…第一焼結電極層、51…第二焼結電極層、32,33,52,53…めっき層、D1…高さ方向、D2…長さ方向、D3…幅方向。   DESCRIPTION OF SYMBOLS 1 ... Feed-through capacitor, 2 ... Element body, 2a ... Main surface, 2b ... End surface, 2c ... Side surface, 3 ... Signal external electrode, 5 ... Ground external electrode, 7 ... Signal internal electrode, 9 ... Ground internal electrode DESCRIPTION OF SYMBOLS 10 ... Dummy electrode, 30 ... Space | gap, 31 ... 1st sintered electrode layer, 51 ... 2nd sintered electrode layer, 32, 33, 52, 53 ... Plating layer, D1 ... Height direction, D2 ... Length direction , D3... Width direction.

Claims (3)

互いに対向する一対の端面と、前記一対の端面の間に位置する少なくとも一つの側面とを有する素体と、
前記一対の端面上に配置されている一対の信号用外部電極と、
前記一対の信号用外部電極と離間していると共に前記側面上に配置されているグラウンド用外部電極と、
前記素体内に配置されていると共に、前記一対の端面に露出している信号用内部電極と、
前記素体内に前記信号用内部電極と対向して配置されていると共に、前記側面に露出しているグラウンド用内部電極と、
前記素体内に配置されていると共に前記側面に露出しているダミー電極と、を備え、
前記信号用外部電極は、前記信号用内部電極に接続されている第一焼結電極層を含み、
前記グラウンド用外部電極は、前記グラウンド用内部電極と前記ダミー電極とに接続されている第二焼結電極層を含み、
前記第一及び第二焼結電極層は、空隙を含んでおり、
前記第一焼結電極層の空隙率は、前記第二焼結電極層の空隙率よりも大きい、貫通コンデンサ。
An element body having a pair of end faces facing each other and at least one side face located between the pair of end faces;
A pair of signal external electrodes disposed on the pair of end faces;
A ground external electrode spaced apart from the pair of signal external electrodes and disposed on the side surface;
An internal electrode for a signal that is disposed in the element body and exposed at the pair of end faces;
The ground internal electrode that is disposed in the element body so as to face the signal internal electrode and is exposed on the side surface,
A dummy electrode disposed in the element body and exposed on the side surface,
The signal external electrode includes a first sintered electrode layer connected to the signal internal electrode,
The ground external electrode includes a second sintered electrode layer connected to the ground internal electrode and the dummy electrode,
The first and second sintered electrode layers include voids,
The porosity of said 1st sintered electrode layer is a feedthrough capacitor larger than the porosity of said 2nd sintered electrode layer.
前記信号用外部電極は、前記第一焼結電極層上に配置されているめっき層を更に含み、
前記端面上における前記第一焼結電極層の平均厚みは、15μm以上である、請求項1に記載の貫通コンデンサ。
The signal external electrode further includes a plating layer disposed on the first sintered electrode layer,
2. The feedthrough capacitor according to claim 1, wherein an average thickness of the first sintered electrode layer on the end face is 15 μm or more.
前記素体は、直方体形状を呈していると共に、互いに対向する一対の主面と、前記少なくとも一つの側面と対向する側面とを更に有し、
前記側面に直交する方向において、各前記端面に露出している前記信号用内部電極の部分の幅をW1とし、前記素体の幅をW2としたとき、
0.53≦W1/W2≦0.83
が満たされている、請求項1又は2に記載の貫通コンデンサ。
The element body has a rectangular parallelepiped shape, and further includes a pair of main surfaces facing each other, and a side surface facing the at least one side surface,
In the direction orthogonal to the side surface, when the width of the portion of the signal internal electrode exposed at each end face is W1, and the width of the element body is W2,
0.53 ≦ W1 / W2 ≦ 0.83
The feedthrough capacitor according to claim 1 or 2, wherein:
JP2017059190A 2017-03-24 2017-03-24 Through capacitor Active JP6828547B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017059190A JP6828547B2 (en) 2017-03-24 2017-03-24 Through capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017059190A JP6828547B2 (en) 2017-03-24 2017-03-24 Through capacitor

Publications (2)

Publication Number Publication Date
JP2018163934A true JP2018163934A (en) 2018-10-18
JP6828547B2 JP6828547B2 (en) 2021-02-10

Family

ID=63860322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017059190A Active JP6828547B2 (en) 2017-03-24 2017-03-24 Through capacitor

Country Status (1)

Country Link
JP (1) JP6828547B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023157118A (en) * 2022-04-14 2023-10-26 株式会社村田製作所 Multilayer ceramic electronic component
WO2024018719A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Layered ceramic electronic component
WO2024018718A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Laminated ceramic electronic component and mounting structure for laminated ceramic electronic component
WO2024171620A1 (en) * 2023-02-16 2024-08-22 パナソニックIpマネジメント株式会社 Laminated ceramic component

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175165A (en) * 2003-12-10 2005-06-30 Murata Mfg Co Ltd Multilayer ceramic capacitor and manufacturing method thereof
JP2009170873A (en) * 2007-12-17 2009-07-30 Murata Mfg Co Ltd Multilayer capacitor
JP2011124542A (en) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd Multilayer ceramic capacitor
JP2012156315A (en) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd Multilayer ceramic electronic component
JP2014183241A (en) * 2013-03-20 2014-09-29 Murata Mfg Co Ltd Penetration type capacitor
JP2015035589A (en) * 2013-07-10 2015-02-19 株式会社村田製作所 Ceramic electronic component
JP2016149426A (en) * 2015-02-12 2016-08-18 Tdk株式会社 Stack penetration capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175165A (en) * 2003-12-10 2005-06-30 Murata Mfg Co Ltd Multilayer ceramic capacitor and manufacturing method thereof
JP2009170873A (en) * 2007-12-17 2009-07-30 Murata Mfg Co Ltd Multilayer capacitor
JP2011124542A (en) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd Multilayer ceramic capacitor
JP2012156315A (en) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd Multilayer ceramic electronic component
JP2014183241A (en) * 2013-03-20 2014-09-29 Murata Mfg Co Ltd Penetration type capacitor
JP2015035589A (en) * 2013-07-10 2015-02-19 株式会社村田製作所 Ceramic electronic component
JP2016149426A (en) * 2015-02-12 2016-08-18 Tdk株式会社 Stack penetration capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023157118A (en) * 2022-04-14 2023-10-26 株式会社村田製作所 Multilayer ceramic electronic component
JP7501564B2 (en) 2022-04-14 2024-06-18 株式会社村田製作所 Multilayer ceramic electronic components
WO2024018719A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Layered ceramic electronic component
WO2024018718A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Laminated ceramic electronic component and mounting structure for laminated ceramic electronic component
JPWO2024018719A1 (en) * 2022-07-22 2024-01-25
WO2024171620A1 (en) * 2023-02-16 2024-08-22 パナソニックIpマネジメント株式会社 Laminated ceramic component

Also Published As

Publication number Publication date
JP6828547B2 (en) 2021-02-10

Similar Documents

Publication Publication Date Title
JP6841121B2 (en) Through capacitor
US10964479B2 (en) Electronic component
CN110098050B (en) Electronic component
US10026556B2 (en) Electronic component
US10790091B2 (en) Electronic component having depression on surface
US10297390B2 (en) Electronic component
CN111739733B (en) Electronic component
JP6690176B2 (en) Electronic parts
KR102032759B1 (en) Electronic component
US20180268998A1 (en) Electronic component
KR20140038876A (en) Multi-layered ceramic capacitor and board for mounting the same
JP2018067562A (en) Multilayer ceramic capacitor and mounting structure thereof
JP6520610B2 (en) Electronic parts
JP6828547B2 (en) Through capacitor
JP2019083253A (en) Electronic component and electronic component device
JP6891388B2 (en) Multilayer capacitor and its mounting board
JP2016149484A (en) Multilayer capacitor
JP2021129008A (en) Electronic component
JP2022091960A (en) Multilayer capacitor and mounting board of the same
JP2001102243A (en) Feed-through capacitor
JP6497127B2 (en) Multilayer capacitor
JP2021129007A (en) Electronic component
CN112349517B (en) Electronic component
JP2000106322A (en) Multilayer ceramic capacitors
JP2021015962A (en) Multilayer capacitor and mounting board thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R150 Certificate of patent or registration of utility model

Ref document number: 6828547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250