JP2018157727A - ブリッジレス力率改善回路 - Google Patents

Abstract

【課題】電圧・電流検出のために高価な回路部品を使用することなく回路の簡素化や全体の小型化およびコストダウンなどを可能とするブリッジレス力率改善回路を提供する【解決手段】ブリッジレスＰＦＣ回路１００は、入力電源ＩＰからのエネルギーを蓄積して、低圧高電流から高圧低電流に変換する昇圧インダクタＬと、これに断続的にエネルギーを蓄積するためのスイッチング動作を行うスイッチＱ１、Ｑ２と、これらからの各電流の逆流を防止する整流素子Ｄ１、Ｄ１と、昇圧インダクタＬより出力されたエネルギーを平滑化する電流平滑コンデンサＣと、入力電源ＩＰの一方側を基準電位として入力電圧Ｖinを検出する入力電圧検出回路１０と、インダクタ電流の経路に挿入された抵抗２１によってインダクタ電流を検出するインダクタ電流検出回路２０と、出力電圧Ｖｏを入力電源ＩＰの一方側を基準電位として検出する出力電圧検出回路３０とを備える。【選択図】図１

Description

本発明は、整流用ブリッジを持たないブリッジレス力率改善（ＰＦＣ：Power Factor Correction）回路に関し、特に、トーテムポール・ブリッジレスＰＦＣ回路における電圧・電流センサの簡素化に関する。

従来、交流入力に接続されるスイッチング電源では、入力電力の力率を改善するとともに高調波電流を抑制するため、ＰＦＣ回路が用いられている。一般的には整流用ブリッジを設けたものも多いが、ブリッジ自体の損失が高効率化や小型化の妨げにもなるため、このような整流用ブリッジを持たないブリッジレスＰＦＣ回路も提案されている（例えば、特許文献１または特許文献２の図１０を参照）。

さらに、交流入力側に設けられたインダクタに対して、交流入力の正の半サイクルで高周波スイッチングの対象となるスイッチング素子と、負の半サイクルで高周波スイッチングの対象となるスイッチング素子とをそれぞれ接続したトーテムポール方式のブリッジレス力率コンバータも提案されている（例えば、特許文献３参照）。

特開２００２−０１７０８７号公報 国際公開第２０１０／０６１６５４号 特開２０１２−０７０４９０号公報

従来のブリッジレスＰＦＣ回路では、入力側の電圧、電流や出力側の電圧を測定する必要があるが、回路の入力側と出力側の間にはスイッチング動作するスイッチング素子が存在し、特に入力側の電圧測定点と出力側の電圧測定点の電位は大きく異なるため、特許文献１のようにトランスなどの絶縁型の検出素子または検出回路を使用していた。そのため回路の複雑化を招いたり、高価な回路部品を使う必要があった。

従来技術のこのような課題に鑑み、本発明の目的は、電圧・電流検出のために高価な回路部品を使用することなく回路の簡素化や全体の小型化およびコストダウンなどを可能とするブリッジレス力率改善回路を提供することである。

上記目的を達成するため、本発明のブリッジレス力率改善回路は、交流の入力電源からのエネルギーを蓄積して、低圧高電流から高圧低電流に変換する昇圧インダクタと、この昇圧インダクタに断続的にエネルギーを蓄積するためのスイッチング動作を行うスイッチング素子と、このスイッチング素子からの電流の逆流を防止する整流素子と、前記昇圧インダクタより出力されたエネルギーを平滑化する平滑コンデンサと、前記昇圧インダクタを流れるインダクタ電流の経路に挿入された電流検出素子によって前記インダクタ電流を検出するインダクタ電流検出回路と、前記入力電源の一方側を基準電位として入力電圧を検出する入力電圧検出回路と、負荷への出力電圧を前記入力電源の前記一方側を基準電位として検出する出力電圧検出回路と、前記インダクタ電流検出回路によるインダクタ電流検出結果と、前記入力電圧検出回路による入力電圧検出結果と、前記出力電圧検出回路による出力電圧検出結果とに基づいて前記スイッチング動作を制御する制御部とを備えることを特徴とする。

ここで、出力電圧検出回路は、例えば、抵抗および差動増幅器で構成されてもよいが、これに限らない。また、電流検出素子としては、例えば抵抗が挙げられるが、これに限らない。この電流検出素子はいずれかの一端が前記基準電位に接続されており、前記インダクタ電流検出回路は、前記入力電源の一方側を基準電位として前記電流検出素子の両端の電圧を測定することにより前記インダクタ電流を検出するようにしてもよい。

また、ブリッジレス力率改善回路として、具体的にはトーテムポール・ブリッジレス力率改善回路が挙げられるが、これに限らない。

このような構成のブリッジレス力率改善回路によれば、電圧・電流検出のために高価な回路部品を使用する必要がなくなり、回路の簡素化や全体の小型化およびコストダウンなどが可能となる。

本発明のブリッジレス力率改善回路によれば、電圧・電流検出のために高価な回路部品を使用する必要がなくなり、回路の簡素化や全体の小型化およびコストダウンなどが可能となる。

本発明の一実施形態に係るトーテムポール・ブリッジレスＰＦＣ回路１００の概略構成を示す回路図である。 インダクタ電流検出回路２０の概略構成を例示する回路図である。 出力電圧検出回路３０の概略構成を例示する回路図である。

以下、本発明に係る実施形態を、図面を参照して説明する。

＜実施形態の全体構成＞
図１は本発明の一実施形態に係るトーテムポール・ブリッジレスＰＦＣ回路１００の概略構成を示す回路図である。

この図１に示すように、ブリッジレスＰＦＣ回路１００は、交流の入力電源ＩＰからの電力エネルギーを蓄積して、低圧高電流から高圧低電流に変換する昇圧インダクタＬと、この昇圧インダクタＬに断続的に電力エネルギーを蓄積するためのスイッチング動作を行うスイッチＱ１およびスイッチＱ２と、これらのスイッチＱ１およびスイッチＱ２からの各電流の逆流を防止する整流素子Ｄ１および整流素子Ｄ１と、昇圧インダクタＬより出力された電力エネルギーを平滑化する電流平滑コンデンサＣと、入力電源ＩＰの一方側を基準電位として入力電圧Ｖinを検出する入力電圧検出回路１０と、昇圧インダクタＬを流れるインダクタ電流の経路に挿入された抵抗２１の両端に発生する電圧によってインダクタ電流を検出するインダクタ電流検出回路２０と、出力負荷ＯＬへの出力電圧Ｖｏを入力電源ＩＰの一方側を基準電位として検出する出力電圧検出回路３０とを備えている。

ここで、抵抗２１は電流検出素子の一例であるが、このような電流検出素子は抵抗に限らない。

スイッチＱ１およびスイッチＱ２としては、例えば電界効果トランジスタ（ＦＥＴ）やＩＧＢＴなどのスイッチング素子が挙げられるが、これらに限らない。

また、スイッチＱ１およびスイッチＱ２は、入力電圧検出回路１０、インダクタ電流検出回路２０、および出力電圧検出回路３０による各検出結果に基づいて出力電圧Ｖｏが一定となるように、それぞれのスイッチング動作（オン／オフやタイミングなど）が制御部（不図示）によって制御される。

入力電圧検出回路１０は、直列接続された抵抗１１および抵抗１２で構成されている。入力電圧Ｖinが分圧された電圧を検出すれば、抵抗１１と抵抗１２の比に基づいて入力電圧Ｖinを算出することができる。

出力電圧検出回路３０は、抵抗３１〜３４および差動増幅器３５で構成されているが、詳細は後述する。

また、差動増幅器２７（詳細は後述）および差動増幅器３５の電源は共通であり、基準電位を０Ｖとした±１５Ｖの電圧が供給される。

＜インダクタ電流検出回路２０の具体例＞
図２はインダクタ電流検出回路２０の概略構成を例示する回路図である。ただし、このような構成に限るわけではない。

この図２に示すように、インダクタ電流検出回路２０は、インダクタ電流を検出するための抵抗２１に加えて、抵抗２２〜２５、コンデンサ２６、および差動増幅器２７を備えている。抵抗２１の一端が抵抗２３を介して差動増幅器２７の反転入力に接続されるとともに基準電位に接続されており、抵抗２１の他端は抵抗２４を介して差動増幅器２７の非反転入力に接続されている。また、差動増幅器２７の反転入力と出力とが抵抗２２を介して接続されるとともに、この抵抗２２と並列にコンデンサ２６が接続されている。

このような構成を用いて抵抗２１の両端の電圧を測定する。この電圧と抵抗２１の抵抗値を用いて抵抗２１に流れる電流を計算することにより、インダクタ電流検出回路２０はインダクタ電流を検出することができる。

また、ブリッジレスＰＦＣ回路１００は、入力電源ＩＰから１００Ｖ〜２４０Ｖの入力電圧Ｖinが供給され、このインダクタ電流検出回路２０には、数Ａ〜数十Ａの電流が流れる。例えば、抵抗２１の値を５ｍΩとしたときに抵抗２１の両端にかかる電圧は最大７５ｍＶ程度である。

したがって、差動増幅器２７の反転入力の電圧は基準電位と同じとなり、また非反転入力の電圧は最大７５ｍＶ程度となるので、差動増幅器２７の入力電圧を低くすることができる。

このとき、測定すべき電流の周波数は回路のスイッチング周波数に関係するが、電流形状は三角波となるため周波数は高い。例えば、スイッチング周波数が１ＭＨｚのとき、５次高調波まで含むと仮定すれば、５ＭＨｚ程度まで測定可能でなければならない。

＜出力電圧検出回路３０の具体例＞
図３は出力電圧検出回路３０の概略構成を例示する回路図である。

この図３に示すように、抵抗３１および抵抗３２は直列接続されており、その接続点が差動増幅器３５の非反転入力に接続されている。抵抗３１の一端（抵抗３２とは反対側）は出力負荷ＯＬの一方側（図１参照）に接続されるとともに、抵抗３２の一端（抵抗３１とは反対側）は入力電源ＩＰ側の基準電位（図１参照）に接続されている。また、抵抗３３および抵抗３４も直列接続されており、その接続点が差動増幅器３５の反転入力に接続されている。抵抗３３の一端（抵抗３４とは反対側）は出力負荷ＯＬの他方側（図１参照）に接続されるとともに、抵抗３４の一端（抵抗３３とは反対側）は入力電源ＩＰ側の基準電位（図１参照）に接続されている。

これにより、入力電源ＩＰ側を基準電位として出力負荷の両端の電位差を測定することにより出力電圧Ｖｏを検出することができる。なお、抵抗３２に対する抵抗３１の抵抗値比は、例えば数十倍とすればよい。抵抗３４に対する抵抗３３の抵抗値比も同様である。例えば、抵抗３１および抵抗３３の値をそれぞれ４９３ｋΩ、抵抗３２および抵抗３４の値をそれぞれ１０ｋΩとする。

出力電圧検出回路３０が測定すべき出力電圧Ｖｏは４００Ｖ程度であるが、基準電位から見たときの出力負荷ＯＬのスイッチＱ１側の電圧は５００Ｖ程度となり、スイッチＱ２側の電圧は１００Ｖ程度となる。この場合でも、差動増幅器３５の反転入力は１Ｖ程度、非反転入力は０．２Ｖ程度の電圧となるので、差動増幅器３５の入力電圧を低くすることができる。カットオフ周波数も２０Ｈｚ程度に対応できればよい。

なお、本発明は、その主旨または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。

本発明は、例えば、ＡＣ−ＤＣコンバータや電源装置などに好適である。

１００ ブリッジレスＰＦＣ回路
１０ 入力電圧検出回路
１１、１２ 抵抗
２０ インダクタ電流検出回路
２２〜２５ 抵抗
２６ コンデンサ
２７ 差動増幅器
３０ 出力電圧検出回路
３１〜３４ 抵抗
３５ 差動増幅器
Ｃ 電流平滑コンデンサ
Ｄ１、Ｄ２ 整流素子
ＩＰ 入力電源
Ｌ 昇圧インダクタ
ＯＬ 出力負荷
Ｑ１、Ｑ２ スイッチ
Ｖin 入力電圧
Ｖｏ 出力電圧

Claims (4)

1. 交流の入力電源からのエネルギーを蓄積して、低圧高電流から高圧低電流に変換する昇圧インダクタと、
   この昇圧インダクタに断続的にエネルギーを蓄積するためのスイッチング動作を行うスイッチング素子と、
   このスイッチング素子からの電流の逆流を防止する整流素子と、
   前記昇圧インダクタより出力されたエネルギーを平滑化する平滑コンデンサと、
   前記昇圧インダクタを流れるインダクタ電流の経路に挿入された電流検出素子によって前記インダクタ電流を検出するインダクタ電流検出回路と、
   前記入力電源の一方側を基準電位として入力電圧を検出する入力電圧検出回路と、
   負荷への出力電圧を前記入力電源の前記一方側を基準電位として検出する出力電圧検出回路と、
   前記インダクタ電流検出回路によるインダクタ電流検出結果と、前記入力電圧検出回路による入力電圧検出結果と、前記出力電圧検出回路による出力電圧検出結果とに基づいて前記スイッチング動作を制御する制御部と
   を備えることを特徴とするブリッジレス力率改善回路。
2. 請求項１に記載のブリッジレス力率改善回路において、
   前記出力電圧検出回路は、抵抗および差動増幅器で構成されていることを特徴とするブリッジレス力率改善回路。
3. 請求項１に記載のブリッジレス力率改善回路において、
   前記電流検出素子はいずれかの一端が前記基準電位に接続されており、
   前記インダクタ電流検出回路は、前記入力電源の一方側を基準電位として前記電流検出素子の両端の電圧を測定することにより前記インダクタ電流を検出することを特徴とするブリッジレス力率改善回路。
4. トーテムポール・ブリッジレス力率改善回路であることを特徴とする、請求項１〜３のいずれか１項に記載のブリッジレス力率改善回路。

Images