JP2018152599A - キャパシタ - Google Patents
キャパシタ Download PDFInfo
- Publication number
- JP2018152599A JP2018152599A JP2018103769A JP2018103769A JP2018152599A JP 2018152599 A JP2018152599 A JP 2018152599A JP 2018103769 A JP2018103769 A JP 2018103769A JP 2018103769 A JP2018103769 A JP 2018103769A JP 2018152599 A JP2018152599 A JP 2018152599A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- dummy
- substrate
- trench
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
- H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H10W42/60—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
特許文献1には、トレンチキャパシタを備える電力用半導体について開示されている。特許文献1に記載の電力用半導体は、ユニポーラ動作と同等の動作をする還流ダイオードと、還流ダイオードに並列接続されたキャパシタ及び抵抗を有する半導体回路を備える。この半導体回路は、抵抗の少なくとも一部として機能する。さらに半導体回路は、抵抗の値が環流ダイオードに含まれる抵抗値よりも少なくとも大きい半導体基体と、半導体基体をキャパシタの一方の電極とし、半導体基体の一主面上の所定エリアに、所定エリアの面積よりも大きい表面積を有して設けられた誘電体領域とを備える。
以下、添付の図1〜図4を参照して本発明の第1実施形態について説明する。
図1は、本実施形態に係るキャパシタ1の平面図である。図1を参照して、キャパシタ1の平面構造について説明する。なお、図1においては、キャパシタ1の平面構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ1の平面構造における特徴が、他の図面において図示される構成によって特定されることを妨げるものではない。
図2を用いてキャパシタ1の断面構造について説明する。図2は、図1のAA´断面であり、本発明の第1実施形態に係るキャパシタ1の構成例を概略的に示す断面図である。図2に示すように、キャパシタ1は、基板301と、下部電極302と、誘電膜303と、バッファ膜304と、上部電極305と、絶縁膜306を備えている。
基板301には複数のトレンチ100及び複数のダミートレンチ200が形成されている。
次に、図3を用いて本実施形態に係るキャパシタ1におけるダミートレンチ200の機能について説明する。図3は本実施形態に係るキャパシタ1の断面図(図2)の一部を抜粋して拡大した図である。例えば、キャパシタ1が電力用半導体装置等の高い電圧で駆動する装置に用いられた場合、キャパシタ1にも強い電界が加えられる。この結果、キャパシタ1には電界集中によって、沿面放電が発生する場合がある。沿面放電の起点となるのは、例えば、図3において丸で囲んだ点P1〜P3の箇所である。
次に、図4を用いて、リングトレンチ400の構成及び機能について詳細に説明する。図4は、図1のBB´断面の一部を抜粋した図である。
第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
その他の構成・効果は、第1実施形態と同様である。
図6は、本実施形態に係るキャパシタ1の構成例を示す断面図である。なお、図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
その他の構成・効果は、第1実施形態及び第2実施形態と同様である。
図7は、本実施形態に係るキャパシタ1の構成例を示す平面図である。なお、図1及び図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
その他の構成・効果は、第1実施形態と同様である。
図8は、本実施形態に係るキャパシタ1の構成例を示す平面図である。なお、図1及び図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
その他の構成・効果は第1実施形態及び第2実施形態と同様である。
以外に設けられるダミートレンチ200よりも開口部の第1方向に沿った長さが大きいことが好ましい。本発明の実施形態に係るキャパシタ1では、キャパシタ形成領域Rの境界近傍に形成されるダミートレンチ200の溝を深くすることによって、上部電極305による応力の集中を防ぐことができる。さらに、キャパシタ形成領域Rとの境界近傍以外に形成されるダミートレンチ200の開口部の第1方向に沿った長さを小さくすることによって、より多くのダミートレンチ200を形成することが可能になる。
また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
100、101 トレンチ
200、201、202、203 ダミートレンチ
301 基板
302 下部電極
303 誘電膜
304 バッファ膜
305 上部電極
325 端子
306 絶縁膜
Claims (13)
- 基板と、
前記基板において1つ以上のトレンチが設けられたキャパシタ形成領域と、
前記基板において、前記キャパシタ形成領域と当該基板の端部との間に位置するダミー領域と、
少なくとも前記キャパシタ形成領域を覆うように、かつ前記1つ以上のトレンチの内部に設けられた第1電極、及び誘電膜と、
前記キャパシタ形成領域を覆い、前記第1電極と電位が異なる第2電極と、
前記ダミー領域に形成され、前記第2電極から前記基板の端部までの経路において、前記基板に対して凹又は凸を形成した延長部と、
を備えるキャパシタ。 - 前記延長部は、前記第2電極間と前記基板の端部との最短経路上に設けられる。
請求項1に記載のキャパシタ。 - 前記延長部は、
前記基板を覆うように形成された絶縁膜である、
請求項1又は2に記載のキャパシタ。 - 前記延長部は、前記基板における厚み方向に形成された1つ以上のダミートレンチである、
請求項1又は2に記載のキャパシタ。 - 前記1つ以上のダミートレンチは、
長手方向を持つ開口部を有し、前記長手方向が、前記キャパシタ形成領域から前記基板の端部に向かう第1方向に略垂直な第2方向に沿って設けられた、
請求項4に記載のキャパシタ。 - 前記第2電極は、前記長手方向において、所定の幅を有しており、
前記1つ以上のダミートレンチは、
開口部の長手方向の径が、前記第2電極の前記所定の幅よりも大きい、
請求項5に記載のキャパシタ。 - 前記基板は、第1辺及び前記第1辺に垂直な第2辺を有する矩形形状であり、
前記1つ以上のダミートレンチは、前記キャパシタ形成領域と前記第1辺との間に設けられており、
前記キャパシタ形成領域から前記基板の前記第1辺までの距離が、前記キャパシタ形成領域から前記基板の前記第2辺までの距離よりも短い、
請求項4乃至6の何れか一項に記載のキャパシタ。 - 前記キャパシタ形成領域から前記ダミー領域に亘っており、かつ前記1つ以上のトレンチの少なくとも1つ及び前記1つ以上のダミートレンチの少なくとも1つを覆うように設けられた絶縁膜を、
さらに備え、
前記絶縁膜の表面は、
前記1つ以上のダミートレンチの開口部に対応する位置に窪みを有する、
請求項4乃至7の何れか一項に記載のキャパシタ。 - 前記1つ以上のダミートレンチは、
前記キャパシタ形成領域の付近に設けられるダミートレンチと、当該キャパシタ形成領域の付近以外に形成されるダミートレンチとを含み、
前記キャパシタ形成領域の付近に設けられるダミートレンチが、当該キャパシタ形成領域の付近以外に形成されるダミートレンチよりも溝が深い、
請求項4乃至8の何れか一項に記載のキャパシタ。 - 前記1つ以上のダミートレンチは、
前記キャパシタ形成領域の付近に設けられるダミートレンチと、当該キャパシタ形成領域の付近以外に形成されるダミートレンチとを含み、
前記キャパシタ形成領域の付近に設けられるダミートレンチが、当該キャパシタ形成領域の付近以外に設けられるダミートレンチよりも開口部の第1方向に沿った長さが大きい、
請求項4乃至9の何れか一項に記載のキャパシタ。 - 前記1つ以上のダミートレンチは、
前記基板の端部の付近に設けられるダミートレンチと、当該端部の付近以外に形成されるダミートレンチとを含み、
前記基板の端部の付近に設けられるダミートレンチが、当該端部の付近以外に設けられるダミートレンチよりも溝が深い、
請求項4乃至10のいずれか一項に記載のキャパシタ。 - 前記1つ以上のダミートレンチは、
前記基板の端部の付近に設けられるダミートレンチと、当該端部の付近以外に形成されるダミートレンチとを含み、
前記基板の端部の付近に設けられるダミートレンチが、当該端部の付近以外に設けられるダミートレンチよりも開口部の第1方向に沿った長さが大きい、
請求項4乃至11の何れか一項に記載のキャパシタ。 - 前記キャパシタ形成領域において、前記1つ以上のトレンチが設けられた領域以外の領域に設けられた、輪状の開口部を有するリングトレンチと、
前記リングトレンチ上に、前記第2電極を介して設けられた、当該第2電極を外部と電気的に接続させるための端子と、
をさらに備え、
前記端子の表面は、前記リングトレンチの前記開口部に対応する位置に輪状の窪みを有しており、
前記絶縁膜は、
前記輪状の窪みに形成された穴を有する、
請求項8に記載のキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016123511 | 2016-06-22 | ||
| JP2016123511 | 2016-06-22 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018516209A Division JP6347313B2 (ja) | 2016-06-22 | 2017-06-09 | キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018152599A true JP2018152599A (ja) | 2018-09-27 |
| JP6587112B2 JP6587112B2 (ja) | 2019-10-09 |
Family
ID=60784309
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018516209A Active JP6347313B2 (ja) | 2016-06-22 | 2017-06-09 | キャパシタ |
| JP2018103769A Active JP6587112B2 (ja) | 2016-06-22 | 2018-05-30 | キャパシタ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018516209A Active JP6347313B2 (ja) | 2016-06-22 | 2017-06-09 | キャパシタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10797183B2 (ja) |
| EP (1) | EP3477692A4 (ja) |
| JP (2) | JP6347313B2 (ja) |
| CN (1) | CN109155285A (ja) |
| WO (1) | WO2017221750A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7178187B2 (ja) * | 2018-06-27 | 2022-11-25 | 太陽誘電株式会社 | トレンチキャパシタ |
| JP7251332B2 (ja) * | 2019-06-07 | 2023-04-04 | 株式会社村田製作所 | キャパシタ |
| DE112020003302T5 (de) * | 2019-09-17 | 2022-04-07 | Murata Manufacturing Co., Ltd. | Halbleitervorrichtung |
| JP7317649B2 (ja) * | 2019-09-20 | 2023-07-31 | 株式会社東芝 | コンデンサ |
| US12027431B2 (en) * | 2021-03-19 | 2024-07-02 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure and method of making |
| US12424538B2 (en) * | 2022-08-01 | 2025-09-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device including dummy deep trench capacitors and a method of manufacturing thereof |
| US12525397B2 (en) | 2022-12-29 | 2026-01-13 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component and manufacturing method of capacitor component |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310428A (ja) * | 2005-04-27 | 2006-11-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2008153497A (ja) * | 2006-12-19 | 2008-07-03 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタの製造方法 |
| JP2008205180A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008252011A (ja) * | 2007-03-30 | 2008-10-16 | Taiyo Yuden Co Ltd | 誘電体キャパシタ |
| JP2009010114A (ja) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0993030A3 (en) * | 1998-08-13 | 2002-07-24 | International Business Machines Corporation | Integrated chip dummy trench patterns to ease trench etch process development |
| DE19940825A1 (de) * | 1999-08-27 | 2001-04-05 | Infineon Technologies Ag | Kondensatorstruktur |
| JP2003100938A (ja) * | 2001-09-26 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
| CN1405878A (zh) * | 2002-11-04 | 2003-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器制造方法 |
| US6984860B2 (en) * | 2002-11-27 | 2006-01-10 | Semiconductor Components Industries, L.L.C. | Semiconductor device with high frequency parallel plate trench capacitor structure |
| JP2005353657A (ja) * | 2004-06-08 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7256439B2 (en) * | 2005-01-21 | 2007-08-14 | International Business Machines Corporation | Trench capacitor array having well contacting merged plate |
| US7554148B2 (en) * | 2006-06-27 | 2009-06-30 | United Microelectronics Corp. | Pick-up structure for DRAM capacitors |
| DE102007009383A1 (de) * | 2007-02-20 | 2008-08-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiteranordnung und Verfahren zu deren Herstellung |
| JP5023741B2 (ja) * | 2007-03-02 | 2012-09-12 | 富士電機株式会社 | 信号伝送デバイス |
| JP2014022600A (ja) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | 半導体集積回路 |
| JP2015032665A (ja) | 2013-08-01 | 2015-02-16 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| JP5967153B2 (ja) | 2014-08-06 | 2016-08-10 | 日産自動車株式会社 | 半導体装置 |
-
2017
- 2017-06-09 JP JP2018516209A patent/JP6347313B2/ja active Active
- 2017-06-09 WO PCT/JP2017/021542 patent/WO2017221750A1/ja not_active Ceased
- 2017-06-09 EP EP17815219.5A patent/EP3477692A4/en active Pending
- 2017-06-09 CN CN201780030858.4A patent/CN109155285A/zh not_active Withdrawn
-
2018
- 2018-05-30 JP JP2018103769A patent/JP6587112B2/ja active Active
- 2018-11-16 US US16/192,865 patent/US10797183B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310428A (ja) * | 2005-04-27 | 2006-11-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2008153497A (ja) * | 2006-12-19 | 2008-07-03 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタの製造方法 |
| JP2008205180A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008252011A (ja) * | 2007-03-30 | 2008-10-16 | Taiyo Yuden Co Ltd | 誘電体キャパシタ |
| JP2009010114A (ja) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2017221750A1 (ja) | 2018-08-02 |
| US20190088800A1 (en) | 2019-03-21 |
| US10797183B2 (en) | 2020-10-06 |
| JP6587112B2 (ja) | 2019-10-09 |
| CN109155285A (zh) | 2019-01-04 |
| WO2017221750A1 (ja) | 2017-12-28 |
| JP6347313B2 (ja) | 2018-06-27 |
| EP3477692A1 (en) | 2019-05-01 |
| EP3477692A4 (en) | 2020-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6587112B2 (ja) | キャパシタ | |
| JP6061023B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104040720B (zh) | 半导体装置及其制造方法 | |
| JP5920970B2 (ja) | 半導体装置 | |
| JP6143490B2 (ja) | 半導体装置およびその製造方法 | |
| JP7327672B2 (ja) | 半導体装置 | |
| JP6463338B2 (ja) | 半導体装置 | |
| JP6566835B2 (ja) | 半導体装置およびその製造方法 | |
| JP7289258B2 (ja) | 半導体装置 | |
| JP6633867B2 (ja) | 半導体装置およびその製造方法 | |
| JP6560059B2 (ja) | 半導体装置およびその製造方法 | |
| JP2014060362A (ja) | 半導体装置 | |
| CN103681826A (zh) | 功率用半导体元件 | |
| CN101807599B (zh) | 半导体装置及其制造方法 | |
| JP6232089B2 (ja) | 半導体装置 | |
| JP2018093135A (ja) | 半導体装置及びその製造方法 | |
| CN109390387B (zh) | 半导体器件及其制造方法 | |
| JP2008172165A (ja) | 半導体装置 | |
| CN107833915B (zh) | 半导体器件 | |
| JP2005322949A (ja) | 半導体装置 | |
| KR20150067509A (ko) | 반도체 전력 소자 및 그 제조 방법 | |
| JP7404601B2 (ja) | 半導体集積回路 | |
| JP4425295B2 (ja) | 半導体装置 | |
| JP2022161434A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6587112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |