JP2018152599A - Capacitors - Google Patents
Capacitors Download PDFInfo
- Publication number
- JP2018152599A JP2018152599A JP2018103769A JP2018103769A JP2018152599A JP 2018152599 A JP2018152599 A JP 2018152599A JP 2018103769 A JP2018103769 A JP 2018103769A JP 2018103769 A JP2018103769 A JP 2018103769A JP 2018152599 A JP2018152599 A JP 2018152599A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- dummy
- substrate
- trench
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
- H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H10W42/60—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】沿面放電による装置破壊を抑制することができる電力用半導体に用いるキャパシタを提供する。【解決手段】基板301と、基板において1つ以上のトレンチ100が設けられたキャパシタ形成領域Rと、基板において、キャパシタ形成領域と当該基板の端部との間に位置するダミー領域と、少なくともキャパシタ形成領域を覆うように、かつ1つ以上のトレンチの内部に設けられた第1電極及び誘電膜と、キャパシタ形成領域を覆い、第1電極と電位が異なる第2電極305と、ダミー領域に形成され、第2電極から基板の端部までの経路において、基板に対して凹又は凸を形成した延長部と、を備える。【選択図】図1A capacitor for use in a power semiconductor capable of suppressing device breakdown due to creeping discharge is provided. A substrate, a capacitor forming region having one or more trenches in the substrate, a dummy region located between the capacitor forming region and an end of the substrate, and at least a capacitor. A first electrode and a dielectric film provided in one or more trenches to cover the formation region, a capacitor formation region, a second electrode 305 having a potential different from that of the first electrode, and a dummy region And an extension portion that is concave or convex with respect to the substrate in a path from the second electrode to the end portion of the substrate. [Selection] Figure 1
Description
本発明は、キャパシタに関する。 The present invention relates to a capacitor.
近年、トレンチキャパシタを用いた半導体デバイスが広く普及している。
特許文献1には、トレンチキャパシタを備える電力用半導体について開示されている。特許文献1に記載の電力用半導体は、ユニポーラ動作と同等の動作をする還流ダイオードと、還流ダイオードに並列接続されたキャパシタ及び抵抗を有する半導体回路を備える。この半導体回路は、抵抗の少なくとも一部として機能する。さらに半導体回路は、抵抗の値が環流ダイオードに含まれる抵抗値よりも少なくとも大きい半導体基体と、半導体基体をキャパシタの一方の電極とし、半導体基体の一主面上の所定エリアに、所定エリアの面積よりも大きい表面積を有して設けられた誘電体領域とを備える。
In recent years, semiconductor devices using trench capacitors have become widespread.
特許文献1に記載のトレンチキャパシタの上部電極は、平面視において(トレンチ上面からみた場合)素子面積と同じ面積に形成されている。そうすると、素子の側面部において、上部電極と下部電極(特許文献1においてはn−Siが下部電極に相当する)とは、誘電体であるSiO2の膜厚分の距離だけ離れていることになる。ここで、SiO2の絶縁破壊電界強度が約10MV/cmなのに対し、空気の絶縁破壊電界強度は約30kV/cmであり低い。SiO2のようなキャパシタ誘電体の膜厚は厚くても数μm程度であるため、例えば特許文献1のような電力用半導体で、トレンチキャパシタの電極間に高電圧が印加されると、SiO2が絶縁破壊する前に、上下電極間でいわゆる沿面放電が生じキャパシタが故障してしまうだけでなく、電力用半導体も故障する恐れがある。
The upper electrode of the trench capacitor described in
本発明はこのような事情に鑑みてなされたものであり、電力用半導体に用いるキャパシタにおいて、沿面放電による装置破壊を抑制することを目的とする。 This invention is made | formed in view of such a situation, and it aims at suppressing the apparatus destruction by creeping discharge in the capacitor used for a semiconductor for electric power.
本発明の一側面に係るキャパシタは、 基板と、基板において1つ以上のトレンチが設けられたキャパシタ形成領域と、基板において、キャパシタ形成領域と当該基板の端部との間に位置するダミー領域と、少なくともキャパシタ形成領域を覆うように、かつ1つ以上のトレンチの内部に設けられた第1電極、及び誘電膜と、キャパシタ形成領域を覆い、第1電極と電位が異なる第2電極と、ダミー領域に形成され、第2電極から基板の端部までの経路において、基板に対して凹又は凸を形成した延長部と、を備える。 A capacitor according to an aspect of the present invention includes a substrate, a capacitor formation region in which one or more trenches are provided in the substrate, a dummy region located between the capacitor formation region and an end of the substrate in the substrate, A first electrode and a dielectric film provided so as to cover at least the capacitor forming region and in one or more trenches; a second electrode covering the capacitor forming region and having a potential different from that of the first electrode; and a dummy An extension formed in the region and having a concave or convex shape with respect to the substrate in a path from the second electrode to the end of the substrate.
本発明によれば、トレンチキャパシタを用いた電力用半導体において、沿面放電による装置破壊を抑制することができる。 According to the present invention, in a power semiconductor using a trench capacitor, device breakdown due to creeping discharge can be suppressed.
[第1実施形態]
以下、添付の図1〜図4を参照して本発明の第1実施形態について説明する。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
(1.キャパシタの平面構造)
図1は、本実施形態に係るキャパシタ1の平面図である。図1を参照して、キャパシタ1の平面構造について説明する。なお、図1においては、キャパシタ1の平面構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ1の平面構造における特徴が、他の図面において図示される構成によって特定されることを妨げるものではない。
(1. Planar structure of capacitor)
FIG. 1 is a plan view of a
図1に示すように、キャパシタ1は、その平面構造において、基板301と、基板301に形成された複数のトレンチ100、複数のダミートレンチ200(延長部の一例である。)、及びリングトレンチ400と、基板301上に形成された上部電極(第1電極、又は第2電極の一例である。)305と、上部電極305上に形成された端子325と、上部電極305を覆うように形成された絶縁膜306とを備えている。本実施形態に係るキャパシタ1は、延長部の一例としてダミートレンチ200を備えることによって、上部電極305の端部と、下部電極302(図2参照)の端部との経路長を延長させ、沿面放電を防ぐことができる。以下、詳述する。
As shown in FIG. 1, the
基板301は、本実施形態においては長辺(第1辺の一例である。)と短辺(第2辺の一例である。)から成る矩形の形状を有している。基板301には、図1に記載の構成の他に、トランジスタ、FET、抵抗、インダクタ等の構成を設けてもよい。
In the present embodiment, the
トレンチ100は、基板301に開口を形成することで設けられた溝ないし穴である。本実施形態では、トレンチ100は、基板301の中央付近において、x軸に沿って4行、及びy軸に沿って2列に略等間隔で整列するように形成されている。また、トレンチ100の開口部は、直径5μm程度の略円形の形状である。なお、トレンチ100の開口部の形状は略円形に限定されない。例えば四角形や三角形等の多角形でもよい。また、多角形の角が丸められた形状でもよい。さらに、トレンチ100の個数は1つ以上であればよく、図1に示した個数や配置に限定されない。
The
上部電極305は、トレンチ100が形成されている領域と、当該領域に隣接する領域(図1においては、後述する端子325が形成される領域に対応する領域)を覆うように形成されている(以下の説明では、上部電極305が形成されている領域をキャパシタ形成領域Rと呼ぶ。)。なお、図1に示すように、本実施形態においては、上部電極305は、トレンチ100と端子325との輪郭に沿った形状をしているが、上部電極305の形状はこれに限定されない。例えば、上部電極305は、トレンチ100が形成されている領域と端子325が形成される領域とを覆う、矩形形状でもよい。
The
キャパシタ形成領域Rは、上部電極305が形成されている領域を指すものに限定されず、例えば複数のトレンチ100が形成されている領域(基板301の略中央の領域)だけを指してもよい。
The capacitor formation region R is not limited to the region where the
端子325は、上部電極305をキャパシタ1の外部と電気的に接続させるための端子である。端子325は、略矩形の形状を有し、複数のトレンチ100が並ぶ列に隣接する位置に形成されている。図1においては、端子325は、y軸方向に沿って並ぶ4つのトレンチ100から構成される列に含まれる、2つのトレンチ100に隣接して形成される。詳細については図4を用いて説明するが、端子325は、上部電極305上に形成されており、絶縁膜306に形成された穴315によって、その一部が露出している。
The
なお、本実施形態において、端子325は、トレンチ100が形成される領域に隣接する領域に形成されているが、これに限定されない。例えば端子325は、複数のトレンチ100のうち、互いに隣接し合う4つのトレンチ100の間(トレンチ100の行及び/又は列の間)の領域に形成されてもよいし、トレンチ100の上方において、上部電極305を介してトレンチ100を覆うように形成されてもよい。ただし、本実施形態に示すように、端子325がトレンチ100を覆わないように形成されることで、キャパシタ1を試験又は実装するプロセスにおいて、トレンチ100に形成されるキャパシタが劣化したり破壊されたりすることを抑制できる。
In the present embodiment, the
リングトレンチ400は、端子325が形成される領域において、基板301に形成された枠状のトレンチである。リングトレンチ400の開口部の幅は、例えば10μm以下程度であることが好ましい。なお、リングトレンチ400は環状であれば枠状に限定されず、例えば、円環状でもよい。
The
穴315は、端子325上において、絶縁膜306の一部が除去されて形成された開口であり、リングトレンチ400に沿った形状を有している。
The
ダミートレンチ200は、基板301に開口を形成することで設けられた溝ないし穴である。本実施形態では、複数のダミートレンチ200は、キャパシタ形成領域Rと基板301の端部との間の領域(ダミー領域の一例である。)に形成されている。
The
より具体的には、ダミートレンチ200は、キャパシタ形成領域Rから基板301の端部に向かう方向(図1のy軸方向である。)において、直線上に並ぶように略等間隔で5つ設けられている。さらに本実施形態においては、ダミートレンチ200は、上部電極305の端部から基板301の長辺までの距離aと、短辺までの距離bのうち、距離が短い方の領域に形成されている。図1の例では、距離aは距離bよりも短い。従って、本実施形態に係るキャパシタ1において、ダミートレンチ200は、上部電極305と、基板301の長辺に向かう方向(図1のy軸方向である。以下、「第1方向」とも呼ぶ。)に並ぶように、基板301の長辺とキャパシタ形成領域Rとの間に設けられている。なお、キャパシタ1は、ダミートレンチ200が、キャパシタ形成領域Rと長辺との間の領域、及び短辺との間の領域の双方に形成される構成や、短辺との間の領域にのみに形成される構成とすることも可能である。
More specifically, five
ダミートレンチ200の開口部の形状は、略長方形(長手方向を持つ開口部の一例である。)である。具体的には、ダミートレンチ200の開口部は、長手方向が、第1方向(図1のy軸方向)に略垂直な方向(図1のx軸方向である。以下、「第2方向」とも呼ぶ。)に沿って設けられる。なお、ダミートレンチ200の開口部の形状は、略長方形に限定されない。例えば四角形や三角形等の多角形や円形でもよい。また、多角形の角が丸められた形状でもよい。さらに、ダミートレンチ200の個数は1つ以上であればよく、図1に示した個数に限定されない。
The shape of the opening of the
(2.キャパシタの断面構造)
図2を用いてキャパシタ1の断面構造について説明する。図2は、図1のAA´断面であり、本発明の第1実施形態に係るキャパシタ1の構成例を概略的に示す断面図である。図2に示すように、キャパシタ1は、基板301と、下部電極302と、誘電膜303と、バッファ膜304と、上部電極305と、絶縁膜306を備えている。
(2. Cross-sectional structure of capacitor)
A cross-sectional structure of the
基板301は、例えば、厚さ680μm程度のSi(シリコン)から形成されている。なお、基板301が、n形Si(シリコン)又はp型Siから形成されている場合には、基板301が後述する下部電極302の機能を兼ねることができる。この場合、n型ドーパントとしてP(リン)やAs(ヒ素)、Sb(アンチモン)などを含むことができる。p型ドーパントとしては、B(ボロン)などを含むことができる。
基板301には複数のトレンチ100及び複数のダミートレンチ200が形成されている。
The
A plurality of
複数のトレンチ100は、基板301の厚さ方向に形成された溝である。トレンチ100は、例えば、ドライエッチング等により形成される。トレンチ100の深さは例えば15μm以上25μm以下程度であることが好ましい。なお、トレンチ100の深さは、トレンチ100において基板301の表面に沿って広がる平面から、トレンチ100内部における当該平面から最も離れた点までの距離をいう。
The plurality of
複数のダミートレンチ200は、トレンチ100と同様に、基板301の厚さ方向に形成された溝である。ダミートレンチ200は、例えば、ドライエッチング等により形成される。なお、ダミートレンチ200の断面構造の詳細については後述する。
Similar to the
トレンチ100の内壁、及びダミートレンチ200の内壁を含む、基板301の表面には、下部電極302(第1電極、又は第2電極の一例である。)が形成されている。下部電極302は、例えばMo(モリブデン)やAl(アルミニウム)、Au(金)、W(タングステン)、Pt(プラチナ)等を用いて形成される。なお、下部電極302の材料は、導電性材料であれば金属に限定されず、例えば導電性樹脂等でもよい。また、下部電極302は、少なくともキャパシタ形成領域Rに形成されていればよく、基板301の表面におけるその他の領域(例えばダミートレンチ200の内壁等)には形成されていなくてもよい。
A lower electrode 302 (which is an example of a first electrode or a second electrode) is formed on the surface of the
基板301と下部電極302との間には、熱酸化等の手法によって酸化されることによって、厚さ0.3μm程度の酸化膜(不図示)が形成されることが好ましい。酸化膜は、トレンチ100の内壁及びダミートレンチ200の内壁にも形成される。酸化膜は、酸化シリコン(例えばSiO2)等から形成される。基板301の表面に酸化膜が形成されることで、トレンチ100に形成されるキャパシタの耐性を向上させることができる。
An oxide film (not shown) having a thickness of about 0.3 μm is preferably formed between the
トレンチ100の内壁、及びダミートレンチ200の内壁を含む下部電極302の表面には、厚さ1μm程度の誘電膜303が形成されている。誘電膜303は、窒化シリコン(例えばSi3N4)等から形成されている。なお、誘電膜303についても、少なくともキャパシタ形成領域Rを覆うように形成されていればよく、基板301の表面におけるその他の領域(例えばダミートレンチ200の内壁等)には形成されていなくてもよい。
A
さらに、キャパシタ形成領域Rにおいて、トレンチ100の内壁を含む誘電膜303の表面には、厚さ0.5μm程度のバッファ膜304を介して、厚さ4μm程度の上部電極305が形成されている。バッファ膜304は、例えばドープされた多結晶Si(ポリシリコン)等の導電材料を用いて形成される。
Further, in the capacitor forming region R, an
バッファ膜304は、誘電膜303上に積層された後、キャパシタ形成領域Rの表面以外の領域からはエッチング等によって除去される。ただし、本実施形態において、トレンチ100及びダミートレンチ200の内部のバッファ膜304は除去されず残存している。沿面放電を発生し難くするという観点においてバッファ膜304は完全に除去されていることが好ましい。上部電極305を形成する材料が、誘電膜303を形成する材料と密着しにくい場合であっても、バッファ膜304を間に挟むことで、密着性を向上させることができる。
After the
上部電極305は、例えばMo(モリブデン)やAl(アルミニウム)、Au(金)、W(タングステン)、Pt(プラチナ)等を用いて形成される。なお、上部電極305の材料は、導電性材料であれば金属に限定されず、例えば導電性樹脂等でもよい。また、下部電極302がキャパシタ形成領域Rにしか形成されない構成である場合には、上部電極305は、キャパシタ形成領域R以外の領域(例えばダミートレンチ200の内壁等)にも形成されてもよい。さらに図2に示すように、上部電極305の表面は、トレンチ100の開口部に対応する位置に窪みを有している。
The
このように、キャパシタ形成領域Rは、下部電極302、誘電膜303及び上部電極305の積層構造を備えることで、キャパシタとして機能する。なお、上述のとおり、基板301に低抵抗化されたシリコン等を用いる場合には、基板301が下部電極302の機能を兼ねる構成とすることも可能である。
Thus, the capacitor formation region R functions as a capacitor by including a laminated structure of the
また、ダミートレンチ200及びトレンチ100の内壁を含むキャパシタ1の最表面には、厚さ30μm程度の絶縁膜306が形成されている。絶縁膜306は例えばポリイミド等を用いて形成される。絶縁膜306の表面は、ダミートレンチ200及びトレンチ100の開口部に対応する位置に窪みを有している。なお、絶縁膜306は、キャパシタ1の表面及び、少なくとも1つのダミートレンチ200及び少なくとも1つのトレンチ100を覆い、かつ少なくともキャパシタ形成領域Rからダミートレンチ200が形成されている領域(ダミー領域)に亘って形成されていればよく、基板301の略全面を覆う構成に限定されない。
An insulating
次に、ダミートレンチ200の断面構造について詳細に説明する。本実施形態において、複数のダミートレンチ200のうち、キャパシタ形成領域Rとの境界近傍に形成されたダミートレンチ200は、他のダミートレンチ200よりも、溝が深く、開口部の第1方向に沿った長さが大きいことが好ましい。より好ましくは、キャパシタ形成領域Rの境界近傍に近づくにつれて、形成されるダミートレンチ200の溝が徐々に深く、又、開口部の第1方向に沿った長さが徐々に大きくなる。
Next, the cross-sectional structure of the
ダミートレンチ200の深さは、例えばトレンチ100の深さの0.5倍以上2倍以下であることが好ましい。なお、ダミートレンチ200の深さは、ダミートレンチ200の開口部において基板301の表面に沿って広がる平面から、ダミートレンチ200内部における当該平面から最も離れた点までの距離をいう。ダミートレンチ200は、開口部の長手方向の径(図1においてはx軸方向に沿った長さ)が、当該長手方向に対して略平行に設けられる上部電極305の幅よりも長いことが好ましい。具体的には、ダミートレンチ200の開口部は、第1方向に沿った長さが1μm以上100μm以下であることが好ましい。
The depth of the
上部電極305が形成されるキャパシタ形成領域Rは、上部電極305を有さないその他の領域に比べて熱膨張係数が大きいため、キャパシタ形成領域Rとその他の領域との境界近傍で応力が集中してしまう。本実施形態に係るキャパシタ1では、キャパシタ形成領域Rの境界近傍に形成されるダミートレンチ200の溝を深くすることによって、上部電極305による応力の集中を防ぐことができる。
Since the capacitor formation region R where the
また、キャパシタ形成領域Rとの境界近傍以外に形成されるダミートレンチ200の開口部の第1方向に沿った長さを小さくすることによって、より多くのダミートレンチ200を形成することが可能になる。
Further, by reducing the length along the first direction of the opening of the
(3.ダミートレンチの機能)
次に、図3を用いて本実施形態に係るキャパシタ1におけるダミートレンチ200の機能について説明する。図3は本実施形態に係るキャパシタ1の断面図(図2)の一部を抜粋して拡大した図である。例えば、キャパシタ1が電力用半導体装置等の高い電圧で駆動する装置に用いられた場合、キャパシタ1にも強い電界が加えられる。この結果、キャパシタ1には電界集中によって、沿面放電が発生する場合がある。沿面放電の起点となるのは、例えば、図3において丸で囲んだ点P1〜P3の箇所である。
(3. Function of dummy trench)
Next, the function of the
点P1は、絶縁膜306、上部電極305、及びバッファ膜304の3要素の接触部分(トリプルジャンクション)を示している。トリプルジャンクションは、電界のひずみが大きいため、電界集中が生じやすい。そのため、沿面放電の起点となり得る。
A point P1 indicates a contact portion (triple junction) of three elements of the insulating
点P2は上部電極305の角の部分であり、上部電極305と絶縁膜306との接触部分である。また、点P3上部電極305の角の部分であり、上部電極305とバッファ膜304との接触部分である。導電体(本実施形態では上部電極305)の角部や、導電体と絶縁体(本実施形態では絶縁膜306)との接触箇所においても電界のひずみが大きくなる。従って、点P2,P3も沿面放電の起点となり得る。
A point P <b> 2 is a corner portion of the
例えば点P1〜P3において発生した電荷は、図3の矢印で模式的に示したように、絶縁膜306と誘電膜303(またはバッファ膜304)との境界、又は絶縁膜306の表面を伝って、点P1〜P3から基板301の端部に向かう方向に伝搬していく(以下、発生した電荷が基板301の端部まで伝搬する経路を「電荷経路」と呼ぶ。)。この境界を伝っていく電荷は、二次電子なだれを引き起こし徐々に膨れ上がっていく。そして膨れ上がった電荷が、基板301の端部まで到達した場合に、素子破壊(例えば絶縁破壊)を引き起こす可能性がある。
For example, the charges generated at the points P1 to P3 travel along the boundary between the insulating
なお、沿面放電の起点は、電界が集中する箇所であればいずれでも可能性があり、点P1〜P3に限定されない。 The starting point of the creeping discharge is not limited to the points P1 to P3 as long as the electric field concentrates at any location.
本実施形態に係るキャパシタ1においては、キャパシタ形成領域Rと基板301との端部との間にダミートレンチ200を備えることによって、沿面放電の起点から基板301の端までの、電荷経路を延ばすことができる。これによって、二次電子なだれを起こした電荷が基板301の端部に到達することを防ぐことが可能になり、素子破壊を抑制することができる。
In the
さらに、本実施形態においては、ダミートレンチ200は、キャパシタ形成領域Rと基板301の端部との間の領域のうち、キャパシタ形成領域Rから基板301の端部までの距離(a、b)が短い方の領域に形成される。キャパシタ形成領域Rから基板301の端部までの距離(a、b)が短い方が、沿面放電電圧が低くなる。従って、キャパシタ形成領域Rから基板301の端部までの距離(a、b)が短い方の領域(本実施形態においては基板301の長辺側の領域)にダミートレンチ200を形成することで、沿面放電耐性をより効果的に向上させることができる。
Furthermore, in the present embodiment, the
さらに本実施形態においては、絶縁膜306の表面は、ダミートレンチ200の開口部に対応する位置に窪みを有している。これによって、電荷が絶縁膜306の表面を通る場合においても、電荷経路を延ばすことができる。さらに、絶縁膜306の表面はダミートレンチ200が形成されることによって窪みが形成されるため、絶縁膜306の表面を削って窪みを形成する必要がなく、プロセスを減らすことができる。
Furthermore, in the present embodiment, the surface of the insulating
なお、キャパシタ1は、上部電極305と、基板301の端部との間にガードリングを備える構成でもよい。絶縁膜を用いて形成したガードリングにおいては、上部電極305と、基板301との距離を離すことが出来るため、沿面放電を低減することが出来る。また、基板301の端部付近に不純物を添加して形成した注入層によるガードリングにおいては、基板301端部の電界が緩和されるため、キャパシタ1に加わる電界を低減することが可能になり、沿面放電をより低減することができる。
The
(4.リングトレンチの機能)
次に、図4を用いて、リングトレンチ400の構成及び機能について詳細に説明する。図4は、図1のBB´断面の一部を抜粋した図である。
(4. Function of ring trench)
Next, the configuration and function of the
図4に示すように、リングトレンチ400は、トレンチ100が形成される領域に隣接して形成されている。リングトレンチ400は、ダミートレンチ200及びトレンチ100よりも深さが浅いことが好ましい。なお、リングトレンチ400は、エッチング等によって、トレンチ100、ダミートレンチ200と同じプロセスにおいて形成することができる。例えば、リングトレンチ400は、エッチングにおける開口径を、トレンチ100を形成する際の開口径よりも小さくして形成する。
As shown in FIG. 4, the
リングトレンチ400の内壁には、トレンチ100及びダミートレンチ200同様に、下部電極302、誘電膜303、バッファ膜304が形成されており、さらにバッファ膜304を介してリングトレンチ400の開口を充填させるように上部電極305が積層されている。この結果、上部電極305の表面は、リングトレンチ400の開口部に対応する位置に窪みを有している。
Similar to the
端子325は、リングトレンチ400が形成された領域に設けられている上部電極305上において形成される。端子325は、上部電極305と同様に、例えばMo(モリブデン)やAl(アルミニウム)、Au(金)、W(タングステン)、Pt(プラチナ)等を用いて形成される。なお、端子325についても、その材料は、導電性材料であれば金属に限定されず、例えば導電性樹脂等でもよい。
The terminal 325 is formed on the
リングトレンチ400上に形成された端子325の表面は、リングトレンチ400の開口部に対応する位置に窪みを有している。なお、この窪みは、平面視においては、端子325の周縁に沿って形成されている。これによって、端子325は、周縁部に形成された窪みから、端子325における中央部に向かうにつれて盛り上がる断面形状を有している。
The surface of the terminal 325 formed on the
また、上部電極305及び端子325を覆うように形成された絶縁膜306は、端子325のほぼ中央の領域において、その一部が除去された開口部(穴315)を有している。絶縁膜306は、端子325の略中央に穴315が形成されることで、端子325の周縁部(即ち窪み)の一部を覆うように設けられている。
In addition, the insulating
図4においては、絶縁膜306の穴315側の端部は、端子325の窪みにおける最も深い位置近傍、より具体的には、窪みの最も深い位置よりもわずかに端子325における中央部寄りに位置している。絶縁膜306の穴315側の端部は、端子325の窪みにおける最も深い位置に設けられることが好ましいが、端子325の中央側又は端子325の端部側に寄った位置に設けられてもよい。なお、端子325の窪みの最も深い位置とは、窪み上において端子325の中央部に沿って広がる平面から、窪み内における当該平面から最も離れた点をいう。
In FIG. 4, the end of the insulating
さらに、絶縁膜306の穴315側の端部は、当該端部と、鉛直方向との間で成す角θが0度以上90度未満になるように形成されることが好ましい。
Furthermore, the end portion of the insulating
端子325上において、絶縁膜306が上述の形状に形成されることによる効果について説明する。図4において、点P4は、絶縁膜306と端子325との接触箇所であり、絶縁膜306と端子325と真空領域(キャパシタ1の外部)の3要素のトリプルジャンクションを示している。絶縁膜306が、端子325の窪みの一部を覆うように形成されることにより、端子325の中央部(頂点)と、端子325と絶縁膜306との接続箇所に高低差を生じさせることができる。これによって、絶縁膜306は、点P4等のトリプルジャンクションの遮蔽として機能する。即ち、端子325と絶縁膜306との接続箇所に高低差を生じさせることによって、トリプルジャンクションにおける沿面放電電圧が増加するため、沿面放電が発生を抑制することができる。さらに、角θが鋭角になるほど、絶縁膜306の穴315側の側面が端子325の盛り上がった部分に近くなる。これによって、より沿面放電電圧を増加させることができ、沿面放電の発生を抑制することができる。
An effect obtained by forming the insulating
[第2実施形態]
第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
[Second Embodiment]
In the second and subsequent embodiments, description of matters common to the first embodiment is omitted, and only different points will be described. In particular, the same operation effect by the same configuration will not be sequentially described for each embodiment.
図5は、本実施形態に係るキャパシタ1の構成例を示す断面図である。なお、図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
FIG. 5 is a cross-sectional view illustrating a configuration example of the
図5に示すように、本実施形態に係るキャパシタ1は、第1実施形態におけるダミートレンチ200に代えて、ダミートレンチ201を備えている。
As shown in FIG. 5, the
本実施形態において、複数のダミートレンチ201のうち、基板301の端部近傍に形成されたダミートレンチ201は、他のダミートレンチ201よりも、溝が深く、開口部の第1方向に沿った長さが大きいことが好ましい。より好ましくは、基板301の端部近傍に近づくにつれて、形成されるダミートレンチの溝が徐々に深く、又、開口部の第1方向に沿った長さが徐々に大きくなる。
In the present embodiment, among the plurality of
キャパシタ1の製造工程において、ウエハに複数のキャパシタ1が形成され、基板301をダイシングしてキャパシタ1を得る際に、基板301の端部(ダイシングライン)には、応力がかかる。本実施形態に係るキャパシタ1は、基板301の端部近傍に、溝の深いダミートレンチ201を備えることによって、ダイシング時に基板301にかかる応力を低減させることができる。
その他の構成・効果は、第1実施形態と同様である。
In the manufacturing process of the
Other configurations and effects are the same as those of the first embodiment.
[第3実施形態]
図6は、本実施形態に係るキャパシタ1の構成例を示す断面図である。なお、図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
[Third Embodiment]
FIG. 6 is a cross-sectional view illustrating a configuration example of the
図6に示すように、本実施形態に係るキャパシタ1は、第1実施形態におけるダミートレンチ200に代えて、ダミートレンチ202を備えている。
As shown in FIG. 6, the
本実施形態において、複数のダミートレンチ202のうち、領域R1との境界近傍に形成されたダミートレンチ202、及び、基板301の端部近傍に形成されたダミートレンチ202は、他のダミートレンチ202よりも、溝が深く、開口部の第1方向に沿った長さが大きいことが好ましい。より好ましくは、第1方向に沿って並ぶ複数のダミートレンチ202のうち中央のダミートレンチ202が最も溝が浅く、かつ開口部の第1方向に沿った長さが小さい。そこから、基板301の端部近傍に近づくにつれて、及び領域R1の境界近傍に近づくにつれて、形成されるダミートレンチ202の溝が徐々に深く、かつ、開口部の第1方向に沿った長さが徐々に大きくなる。
その他の構成・効果は、第1実施形態及び第2実施形態と同様である。
In the present embodiment, among the plurality of
Other configurations and effects are the same as those in the first embodiment and the second embodiment.
[第4実施形態]
図7は、本実施形態に係るキャパシタ1の構成例を示す平面図である。なお、図1及び図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
[Fourth Embodiment]
FIG. 7 is a plan view illustrating a configuration example of the
本実施形態において、キャパシタ1は、第1実施形態におけるトレンチ100及びダミートレンチ200の構成に代えて、トレンチ101、及びダミートレンチ203を備えている。
In the present embodiment, the
図7に示すように、トレンチ101は、x軸に沿った方向に長手方向を有する楕円の形状を有している。また、トレンチ101は、x軸方向に沿った方向に1列のみ形成されている。その他のトレンチ101の構成は第1実施形態におけるトレンチ100の構成と同様である。
As shown in FIG. 7, the
本実施形態に係る上部電極305は、第1実施形態における上部電極305と同様に、トレンチ101、及び端子325の輪郭に沿った形状を有している。即ち、本実施形態に係る上部電極305は、上部電極305の外縁のうち、トレンチ101における短径と円周との接点に対応する位置(即ち上部電極305の外縁と、トレンチ101における短径の延長線と接点)において、基板301の端部との距離が最も近くなるように設計されている。
Similar to the
次に、本実施形態に係るダミートレンチ203は、開口部の長手方向の径(図7においてはx軸方向に沿った長さ)が、トレンチ101におけるx軸方向に沿った長径よりも小さく設計されている。また、ダミートレンチ203は、上部電極305の端部と基板301の端部との距離が短い領域に限定して形成されている。即ち、ダミートレンチ203は、上部電極305における、トレンチ101の短径と円周との接点に対応する位置を少なくとも覆うように形成される。
Next, the
このように、本実施形態においては、ダミートレンチ203の長手方向の長さはトレンチ101の長径よりも小さく形成されるため、例えば、基板301上のレイアウトに余裕がない場合等でも、沿面放電を低減するのに十分なダミートレンチを当該レイアウトに合わせて設けることができる。換言すれば、基板301において素子や配線等のレイアウトの自由度を向上させることができる。
As described above, in this embodiment, since the length of the
なお、図7においては、端子325と基板301の端部との間の領域にはダミートレンチは形成されていないが、当該領域にもダミートレンチが形成される構成でもよい。
その他の構成・効果は、第1実施形態と同様である。
In FIG. 7, a dummy trench is not formed in a region between the terminal 325 and the end portion of the
Other configurations and effects are the same as those of the first embodiment.
[第5実施形態]
図8は、本実施形態に係るキャパシタ1の構成例を示す平面図である。なお、図1及び図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
[Fifth Embodiment]
FIG. 8 is a plan view illustrating a configuration example of the
図8に示すように、本実施形態に係る基板301は、トレンチ100に変えて、トレンチ102を備えている。
As shown in FIG. 8, the
トレンチ102の開口部は、第1方向に沿った径よりも第2方向に沿った径の方が長い略長方形の形状を有している。なお、トレンチ102の開口部の形状は略長方形に限定されず、例えば楕円形状でもよい。また、トレンチ102が第1方向及び/又は第2方向に並んで設けられる数も任意である。
その他の構成・効果は第1実施形態及び第2実施形態と同様である。
The opening of the
Other configurations and effects are the same as those in the first and second embodiments.
以上、本発明の例示的な実施形態について説明した。本発明の一実施形態に係るキャパシタ1は、基板301と、基板301において1つ以上のトレンチ100が設けられたキャパシタ形成領域Rと、基板301におおて、キャパシタ形成領域Rと基板301の端部との間に位置し、1つ以上のダミートレンチ200が形成されたダミー領域と、少なくともキャパシタ形成領域Rを覆うように、かつ、1つ以上のトレンチ100の内部に設けられた第1電極(例えば下部電極302)と、誘電膜303と、キャパシタ形成領域Rを覆うように、かつ1つ以上のトレンチ100の内部に設けられた第2電極(例えば上部電極305)と、キャパシタ形成領域Rからダミー領域に亘っており、かつ、1つ以上のトレンチ100の少なくとも1つ及び1つ以上のダミートレンチ200の少なくとも一つを覆うように設けられた絶縁膜306と、を備える。これによって、本発明の位置実施形態に係るキャパシタ1は、沿面放電の起点から基板301の端までの、電荷経路を延ばすことができる。従って、キャパシタ1では、二次電子なだれを起こした電荷が基板301の端部に到達することを防ぐことが可能になり、素子破壊抑制することができる。
The exemplary embodiments of the present invention have been described above. A
また1つ以上のダミートレンチ200は、複数のダミートレンチ200を含み、キャパシタ形成領域Rから基板301の端部に向かう第1方向に並ぶように設けられたことが好ましい。また、1つ以上のダミートレンチ200は、それぞれ、長手方向を持つ開口部を有し、長手方向が、第1方向に略垂直な第2方向に沿っていることも好ましい。また上部電極305は、長手方向において、所定の幅を有しており、1つ以上のダミートレンチ200は、開口部の長手方向の径が、上部電極305の所定の幅よりも大きい、ことが好ましい。これによって、キャパシタ1は沿面放電特性を強化させることができる。
Further, it is preferable that the one or
さらに基板301は、第1辺及び第1辺に垂直な第2辺を有する矩形形状であり、1つ以上のダミートレンチ200は、キャパシタ形成領域Rと第1辺との間に設けられており、キャパシタ形成領域Rから基板301の第1辺までの距離が、キャパシタ形成領域Rから基板301の第2辺までの距離よりも短いことが好ましい。このように、基板301の端部までの距離が短い領域に限定してダミートレンチ200を設けることで、キャパシタ1のレイアウトに余裕がない場合でも沿面放電特性を強化させることができる。
Further, the
また絶縁膜306の表面は、1つ以上のダミートレンチ200の開口部に対応する位置に窪みを有する、ことが好ましい。これによって、電荷が絶縁膜306の表面を通る場合においても、電荷経路を延ばすことができる。
The surface of the insulating
さらに1つ以上のダミートレンチ200は、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200と、当該境界付近以外に形成されるダミートレンチ200とを含み、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200が、当該境界付近以外に形成されるダミートレンチよりも溝が深いことが好ましい。また1つ以上のダミートレンチ200は、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200と、当該境界付近以外に形成されるダミートレンチ200とを含み、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200が、当該境界付近
以外に設けられるダミートレンチ200よりも開口部の第1方向に沿った長さが大きいことが好ましい。本発明の実施形態に係るキャパシタ1では、キャパシタ形成領域Rの境界近傍に形成されるダミートレンチ200の溝を深くすることによって、上部電極305による応力の集中を防ぐことができる。さらに、キャパシタ形成領域Rとの境界近傍以外に形成されるダミートレンチ200の開口部の第1方向に沿った長さを小さくすることによって、より多くのダミートレンチ200を形成することが可能になる。
Further, the one or
また1つ以上のダミートレンチ200は、基板301の端部付近に設けられるダミートレンチ200と、当該端部付近以外に形成されるダミートレンチ200とを含み、基板301の端部付近に設けられるダミートレンチ200が、当該端部付近以外に設けられるダミートレンチ200よりも溝が深いことが好ましい。さらに、1つ以上のダミートレンチ200は、基板301の端部付近に設けられるダミートレンチ200と、当該端部付近以外に形成されるダミートレンチ200とを含み、基板301の端部付近に設けられるダミートレンチ200が、当該端部付近以外に設けられるダミートレンチ200よりも開口部の第1方向に沿った長さが大きいことが好ましい。本発明の実施形態に係るキャパシタ1は、基板301の端部近傍に、溝の深いダミートレンチ201を備えることによって、ダイシング時に基板301にかかる応力を低減させることができる。また、キャパシタ形成領域Rとの境界近傍以外に形成されるダミートレンチ200の開口部の第1方向に沿った長さを小さくすることによって、より多くのダミートレンチ200を形成することが可能になる。
The one or
また、キャパシタ形成領域Rにおいて、1つ以上のトレンチ100が設けられた領域以外の領域に設けられた、輪状の開口部を有するリングトレンチ400と、リングトレンチ400上に、上部電極305を介して設けられた、当該上部電極305を外部と電気的に接続させるための端子325と、をさらに備え、端子325の表面は、リングトレンチ400の開口部に対応する位置に輪状の窪みを有しており、絶縁膜306は、輪状の窪みに形成された穴を有することが好ましい。この好ましい態様によると、絶縁膜306が、端子325の窪みの一部を覆うように形成されることにより、端子325の中央部(頂点)と、端子325と絶縁膜306との接続箇所に高低差を生じさせることができる。これによって、絶縁膜306は、トリプルジャンクションの遮蔽として機能する。即ち、端子325と絶縁膜306との接続箇所に高低差を生じさせることによって、トリプルジャンクションにおける沿面放電電圧が増加するため、沿面放電が発生を抑制することができる。さらに、角θが鋭角になるほど、絶縁膜306の穴315側の側面が端子325の盛り上がった部分に近くなる。これによって、より沿面放電電圧を増加させることができ、沿面放電の発生を抑制することができる。
Further, in the capacitor formation region R, a
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。 Each embodiment described above is for facilitating the understanding of the present invention, and is not intended to limit the present invention. The present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof. In other words, those obtained by appropriately modifying the design of each embodiment by those skilled in the art are also included in the scope of the present invention as long as they include the features of the present invention. For example, each element included in each embodiment and its arrangement, material, condition, shape, size, and the like are not limited to those illustrated, and can be changed as appropriate.
例えば、既述の実施形態において、キャパシタ1が、リングトレンチ400を備える構成について説明したが、これに限定されない。例えばキャパシタ1は、リングトレンチ400を備えない構成でもよい。また、キャパシタ1は、トレンチ100又はリングトレンチ400のうちのいずれか一方に対応する位置にのみダミートレンチ200を備える構成でもよい。さらに、キャパシタ1はダミートレンチ200の代わりに、基板301に対して凹となるように絶縁膜306が形成される構成でもよい(図9)。この場合には、絶縁膜306が延長部として機能する。さらに図9に示すように、絶縁膜306の表面に凹凸を形成することで、上部電極305の端部から基板301の端部までの経路長をより延長させることができる。
また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
For example, in the above-described embodiment, the configuration in which the
Each embodiment is an exemplification, and it is needless to say that a partial replacement or combination of configurations shown in different embodiments is possible, and these are also included in the scope of the present invention as long as they include the features of the present invention. .
1 キャパシタ
100、101 トレンチ
200、201、202、203 ダミートレンチ
301 基板
302 下部電極
303 誘電膜
304 バッファ膜
305 上部電極
325 端子
306 絶縁膜
Claims (13)
前記基板において1つ以上のトレンチが設けられたキャパシタ形成領域と、
前記基板において、前記キャパシタ形成領域と当該基板の端部との間に位置するダミー領域と、
少なくとも前記キャパシタ形成領域を覆うように、かつ前記1つ以上のトレンチの内部に設けられた第1電極、及び誘電膜と、
前記キャパシタ形成領域を覆い、前記第1電極と電位が異なる第2電極と、
前記ダミー領域に形成され、前記第2電極から前記基板の端部までの経路において、前記基板に対して凹又は凸を形成した延長部と、
を備えるキャパシタ。 A substrate,
A capacitor forming region provided with one or more trenches in the substrate;
In the substrate, a dummy region located between the capacitor formation region and the end of the substrate,
A first electrode and a dielectric film provided so as to cover at least the capacitor formation region and inside the one or more trenches;
A second electrode that covers the capacitor formation region and has a different potential from the first electrode;
An extension formed in the dummy region, and having a concave or convex shape with respect to the substrate in the path from the second electrode to the end of the substrate;
A capacitor comprising:
請求項1に記載のキャパシタ。 The extension is provided on the shortest path between the second electrodes and the end of the substrate.
The capacitor according to claim 1.
前記基板を覆うように形成された絶縁膜である、
請求項1又は2に記載のキャパシタ。 The extension is
An insulating film formed so as to cover the substrate;
The capacitor according to claim 1 or 2.
請求項1又は2に記載のキャパシタ。 The extension is one or more dummy trenches formed in the thickness direction of the substrate,
The capacitor according to claim 1 or 2.
長手方向を持つ開口部を有し、前記長手方向が、前記キャパシタ形成領域から前記基板の端部に向かう第1方向に略垂直な第2方向に沿って設けられた、
請求項4に記載のキャパシタ。 The one or more dummy trenches are
An opening having a longitudinal direction, the longitudinal direction being provided along a second direction substantially perpendicular to the first direction from the capacitor formation region toward the end of the substrate;
The capacitor according to claim 4.
前記1つ以上のダミートレンチは、
開口部の長手方向の径が、前記第2電極の前記所定の幅よりも大きい、
請求項5に記載のキャパシタ。 The second electrode has a predetermined width in the longitudinal direction,
The one or more dummy trenches are
A diameter in a longitudinal direction of the opening is larger than the predetermined width of the second electrode;
The capacitor according to claim 5.
前記1つ以上のダミートレンチは、前記キャパシタ形成領域と前記第1辺との間に設けられており、
前記キャパシタ形成領域から前記基板の前記第1辺までの距離が、前記キャパシタ形成領域から前記基板の前記第2辺までの距離よりも短い、
請求項4乃至6の何れか一項に記載のキャパシタ。 The substrate has a rectangular shape having a first side and a second side perpendicular to the first side;
The one or more dummy trenches are provided between the capacitor formation region and the first side,
A distance from the capacitor formation region to the first side of the substrate is shorter than a distance from the capacitor formation region to the second side of the substrate;
The capacitor according to any one of claims 4 to 6.
さらに備え、
前記絶縁膜の表面は、
前記1つ以上のダミートレンチの開口部に対応する位置に窪みを有する、
請求項4乃至7の何れか一項に記載のキャパシタ。 An insulating film extending from the capacitor formation region to the dummy region and covering at least one of the one or more trenches and at least one of the one or more dummy trenches;
In addition,
The surface of the insulating film is
Having a depression at a position corresponding to the opening of the one or more dummy trenches,
The capacitor according to any one of claims 4 to 7.
前記キャパシタ形成領域の付近に設けられるダミートレンチと、当該キャパシタ形成領域の付近以外に形成されるダミートレンチとを含み、
前記キャパシタ形成領域の付近に設けられるダミートレンチが、当該キャパシタ形成領域の付近以外に形成されるダミートレンチよりも溝が深い、
請求項4乃至8の何れか一項に記載のキャパシタ。 The one or more dummy trenches are
Including a dummy trench provided in the vicinity of the capacitor formation region, and a dummy trench formed in a region other than the vicinity of the capacitor formation region,
The dummy trench provided in the vicinity of the capacitor formation region has a deeper groove than the dummy trench formed outside the vicinity of the capacitor formation region,
The capacitor according to any one of claims 4 to 8.
前記キャパシタ形成領域の付近に設けられるダミートレンチと、当該キャパシタ形成領域の付近以外に形成されるダミートレンチとを含み、
前記キャパシタ形成領域の付近に設けられるダミートレンチが、当該キャパシタ形成領域の付近以外に設けられるダミートレンチよりも開口部の第1方向に沿った長さが大きい、
請求項4乃至9の何れか一項に記載のキャパシタ。 The one or more dummy trenches are
Including a dummy trench provided in the vicinity of the capacitor formation region, and a dummy trench formed in a region other than the vicinity of the capacitor formation region,
The dummy trench provided in the vicinity of the capacitor formation region has a larger length along the first direction of the opening than the dummy trench provided in a region other than the vicinity of the capacitor formation region.
The capacitor according to any one of claims 4 to 9.
前記基板の端部の付近に設けられるダミートレンチと、当該端部の付近以外に形成されるダミートレンチとを含み、
前記基板の端部の付近に設けられるダミートレンチが、当該端部の付近以外に設けられるダミートレンチよりも溝が深い、
請求項4乃至10のいずれか一項に記載のキャパシタ。 The one or more dummy trenches are
Including a dummy trench provided near the end of the substrate, and a dummy trench formed outside the vicinity of the end,
The dummy trench provided near the end of the substrate is deeper than the dummy trench provided outside the vicinity of the end,
The capacitor according to any one of claims 4 to 10.
前記基板の端部の付近に設けられるダミートレンチと、当該端部の付近以外に形成されるダミートレンチとを含み、
前記基板の端部の付近に設けられるダミートレンチが、当該端部の付近以外に設けられるダミートレンチよりも開口部の第1方向に沿った長さが大きい、
請求項4乃至11の何れか一項に記載のキャパシタ。 The one or more dummy trenches are
Including a dummy trench provided near the end of the substrate, and a dummy trench formed outside the vicinity of the end,
The dummy trench provided near the end of the substrate has a length along the first direction of the opening larger than the dummy trench provided outside the vicinity of the end,
The capacitor according to any one of claims 4 to 11.
前記リングトレンチ上に、前記第2電極を介して設けられた、当該第2電極を外部と電気的に接続させるための端子と、
をさらに備え、
前記端子の表面は、前記リングトレンチの前記開口部に対応する位置に輪状の窪みを有しており、
前記絶縁膜は、
前記輪状の窪みに形成された穴を有する、
請求項8に記載のキャパシタ。 A ring trench having a ring-shaped opening provided in a region other than the region in which the one or more trenches are provided in the capacitor formation region;
A terminal provided on the ring trench via the second electrode for electrically connecting the second electrode to the outside;
Further comprising
The surface of the terminal has a ring-shaped depression at a position corresponding to the opening of the ring trench,
The insulating film is
Having a hole formed in the annular recess,
The capacitor according to claim 8.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016123511 | 2016-06-22 | ||
| JP2016123511 | 2016-06-22 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018516209A Division JP6347313B2 (en) | 2016-06-22 | 2017-06-09 | Capacitors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018152599A true JP2018152599A (en) | 2018-09-27 |
| JP6587112B2 JP6587112B2 (en) | 2019-10-09 |
Family
ID=60784309
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018516209A Active JP6347313B2 (en) | 2016-06-22 | 2017-06-09 | Capacitors |
| JP2018103769A Active JP6587112B2 (en) | 2016-06-22 | 2018-05-30 | Capacitors |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018516209A Active JP6347313B2 (en) | 2016-06-22 | 2017-06-09 | Capacitors |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10797183B2 (en) |
| EP (1) | EP3477692A4 (en) |
| JP (2) | JP6347313B2 (en) |
| CN (1) | CN109155285A (en) |
| WO (1) | WO2017221750A1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7178187B2 (en) * | 2018-06-27 | 2022-11-25 | 太陽誘電株式会社 | trench capacitor |
| JP7251332B2 (en) * | 2019-06-07 | 2023-04-04 | 株式会社村田製作所 | Capacitor |
| DE112020003302T5 (en) * | 2019-09-17 | 2022-04-07 | Murata Manufacturing Co., Ltd. | SEMICONDUCTOR DEVICE |
| JP7317649B2 (en) * | 2019-09-20 | 2023-07-31 | 株式会社東芝 | capacitor |
| US12027431B2 (en) * | 2021-03-19 | 2024-07-02 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure and method of making |
| US12424538B2 (en) * | 2022-08-01 | 2025-09-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device including dummy deep trench capacitors and a method of manufacturing thereof |
| US12525397B2 (en) | 2022-12-29 | 2026-01-13 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component and manufacturing method of capacitor component |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310428A (en) * | 2005-04-27 | 2006-11-09 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2008153497A (en) * | 2006-12-19 | 2008-07-03 | Murata Mfg Co Ltd | Method for manufacturing dielectric thin film capacitor |
| JP2008205180A (en) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| JP2008252011A (en) * | 2007-03-30 | 2008-10-16 | Taiyo Yuden Co Ltd | Dielectric capacitor |
| JP2009010114A (en) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | Dielectric thin film capacitor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0993030A3 (en) * | 1998-08-13 | 2002-07-24 | International Business Machines Corporation | Integrated chip dummy trench patterns to ease trench etch process development |
| DE19940825A1 (en) * | 1999-08-27 | 2001-04-05 | Infineon Technologies Ag | Capacitor structure |
| JP2003100938A (en) * | 2001-09-26 | 2003-04-04 | Mitsubishi Electric Corp | Semiconductor device |
| CN1405878A (en) * | 2002-11-04 | 2003-03-26 | 中芯国际集成电路制造(上海)有限公司 | Metal-insulator-metal capacitor manufacturing method |
| US6984860B2 (en) * | 2002-11-27 | 2006-01-10 | Semiconductor Components Industries, L.L.C. | Semiconductor device with high frequency parallel plate trench capacitor structure |
| JP2005353657A (en) * | 2004-06-08 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| US7256439B2 (en) * | 2005-01-21 | 2007-08-14 | International Business Machines Corporation | Trench capacitor array having well contacting merged plate |
| US7554148B2 (en) * | 2006-06-27 | 2009-06-30 | United Microelectronics Corp. | Pick-up structure for DRAM capacitors |
| DE102007009383A1 (en) * | 2007-02-20 | 2008-08-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Semiconductor arrangement and method for its production |
| JP5023741B2 (en) * | 2007-03-02 | 2012-09-12 | 富士電機株式会社 | Signal transmission device |
| JP2014022600A (en) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | Semiconductor integrated circuit |
| JP2015032665A (en) | 2013-08-01 | 2015-02-16 | 住友電気工業株式会社 | Wide bandgap semiconductor device |
| JP5967153B2 (en) | 2014-08-06 | 2016-08-10 | 日産自動車株式会社 | Semiconductor device |
-
2017
- 2017-06-09 JP JP2018516209A patent/JP6347313B2/en active Active
- 2017-06-09 WO PCT/JP2017/021542 patent/WO2017221750A1/en not_active Ceased
- 2017-06-09 EP EP17815219.5A patent/EP3477692A4/en active Pending
- 2017-06-09 CN CN201780030858.4A patent/CN109155285A/en not_active Withdrawn
-
2018
- 2018-05-30 JP JP2018103769A patent/JP6587112B2/en active Active
- 2018-11-16 US US16/192,865 patent/US10797183B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310428A (en) * | 2005-04-27 | 2006-11-09 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2008153497A (en) * | 2006-12-19 | 2008-07-03 | Murata Mfg Co Ltd | Method for manufacturing dielectric thin film capacitor |
| JP2008205180A (en) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| JP2008252011A (en) * | 2007-03-30 | 2008-10-16 | Taiyo Yuden Co Ltd | Dielectric capacitor |
| JP2009010114A (en) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | Dielectric thin film capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2017221750A1 (en) | 2018-08-02 |
| US20190088800A1 (en) | 2019-03-21 |
| US10797183B2 (en) | 2020-10-06 |
| JP6587112B2 (en) | 2019-10-09 |
| CN109155285A (en) | 2019-01-04 |
| WO2017221750A1 (en) | 2017-12-28 |
| JP6347313B2 (en) | 2018-06-27 |
| EP3477692A1 (en) | 2019-05-01 |
| EP3477692A4 (en) | 2020-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6587112B2 (en) | Capacitors | |
| JP6061023B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN104040720B (en) | Semiconductor device and manufacturing method thereof | |
| JP5920970B2 (en) | Semiconductor device | |
| JP6143490B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP7327672B2 (en) | semiconductor equipment | |
| JP6463338B2 (en) | Semiconductor device | |
| JP6566835B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP7289258B2 (en) | semiconductor equipment | |
| JP6633867B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6560059B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2014060362A (en) | Semiconductor device | |
| CN103681826A (en) | Power semiconductor device | |
| CN101807599B (en) | Semiconductor device and method of manufacturing the same | |
| JP6232089B2 (en) | Semiconductor device | |
| JP2018093135A (en) | Semiconductor device and manufacturing method of the same | |
| CN109390387B (en) | Semiconductor device and manufacturing method thereof | |
| JP2008172165A (en) | Semiconductor device | |
| CN107833915B (en) | Semiconductor device | |
| JP2005322949A (en) | Semiconductor device | |
| KR20150067509A (en) | A semiconductor power device and method for manufacturing the same | |
| JP7404601B2 (en) | semiconductor integrated circuit | |
| JP4425295B2 (en) | Semiconductor device | |
| JP2022161434A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6587112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |