[go: up one dir, main page]

JP2018152599A - Capacitors - Google Patents

Capacitors Download PDF

Info

Publication number
JP2018152599A
JP2018152599A JP2018103769A JP2018103769A JP2018152599A JP 2018152599 A JP2018152599 A JP 2018152599A JP 2018103769 A JP2018103769 A JP 2018103769A JP 2018103769 A JP2018103769 A JP 2018103769A JP 2018152599 A JP2018152599 A JP 2018152599A
Authority
JP
Japan
Prior art keywords
capacitor
dummy
substrate
trench
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018103769A
Other languages
Japanese (ja)
Other versions
JP6587112B2 (en
Inventor
竹内 雅樹
Masaki Takeuchi
雅樹 竹内
西山 茂紀
Shigenori Nishiyama
茂紀 西山
博 中川
Hiroshi Nakagawa
博 中川
後藤 覚
Satoru Goto
覚 後藤
吉成 中村
Yoshinari Nakamura
吉成 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2018152599A publication Critical patent/JP2018152599A/en
Application granted granted Critical
Publication of JP6587112B2 publication Critical patent/JP6587112B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/711Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10W42/60

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】沿面放電による装置破壊を抑制することができる電力用半導体に用いるキャパシタを提供する。【解決手段】基板301と、基板において1つ以上のトレンチ100が設けられたキャパシタ形成領域Rと、基板において、キャパシタ形成領域と当該基板の端部との間に位置するダミー領域と、少なくともキャパシタ形成領域を覆うように、かつ1つ以上のトレンチの内部に設けられた第1電極及び誘電膜と、キャパシタ形成領域を覆い、第1電極と電位が異なる第2電極305と、ダミー領域に形成され、第2電極から基板の端部までの経路において、基板に対して凹又は凸を形成した延長部と、を備える。【選択図】図1A capacitor for use in a power semiconductor capable of suppressing device breakdown due to creeping discharge is provided. A substrate, a capacitor forming region having one or more trenches in the substrate, a dummy region located between the capacitor forming region and an end of the substrate, and at least a capacitor. A first electrode and a dielectric film provided in one or more trenches to cover the formation region, a capacitor formation region, a second electrode 305 having a potential different from that of the first electrode, and a dummy region And an extension portion that is concave or convex with respect to the substrate in a path from the second electrode to the end portion of the substrate. [Selection] Figure 1

Description

本発明は、キャパシタに関する。   The present invention relates to a capacitor.

近年、トレンチキャパシタを用いた半導体デバイスが広く普及している。
特許文献1には、トレンチキャパシタを備える電力用半導体について開示されている。特許文献1に記載の電力用半導体は、ユニポーラ動作と同等の動作をする還流ダイオードと、還流ダイオードに並列接続されたキャパシタ及び抵抗を有する半導体回路を備える。この半導体回路は、抵抗の少なくとも一部として機能する。さらに半導体回路は、抵抗の値が環流ダイオードに含まれる抵抗値よりも少なくとも大きい半導体基体と、半導体基体をキャパシタの一方の電極とし、半導体基体の一主面上の所定エリアに、所定エリアの面積よりも大きい表面積を有して設けられた誘電体領域とを備える。
In recent years, semiconductor devices using trench capacitors have become widespread.
Patent Document 1 discloses a power semiconductor including a trench capacitor. The power semiconductor described in Patent Literature 1 includes a free-wheeling diode that operates equivalent to a unipolar operation, and a semiconductor circuit having a capacitor and a resistor connected in parallel to the free-wheeling diode. This semiconductor circuit functions as at least a part of the resistor. Further, the semiconductor circuit has a semiconductor substrate having a resistance value at least larger than a resistance value included in the freewheeling diode, and the semiconductor substrate as one electrode of the capacitor. And a dielectric region provided with a larger surface area.

特開2014−241434号公報JP 2014-241434 A

特許文献1に記載のトレンチキャパシタの上部電極は、平面視において(トレンチ上面からみた場合)素子面積と同じ面積に形成されている。そうすると、素子の側面部において、上部電極と下部電極(特許文献1においてはn−Siが下部電極に相当する)とは、誘電体であるSiO2の膜厚分の距離だけ離れていることになる。ここで、SiO2の絶縁破壊電界強度が約10MV/cmなのに対し、空気の絶縁破壊電界強度は約30kV/cmであり低い。SiO2のようなキャパシタ誘電体の膜厚は厚くても数μm程度であるため、例えば特許文献1のような電力用半導体で、トレンチキャパシタの電極間に高電圧が印加されると、SiO2が絶縁破壊する前に、上下電極間でいわゆる沿面放電が生じキャパシタが故障してしまうだけでなく、電力用半導体も故障する恐れがある。 The upper electrode of the trench capacitor described in Patent Document 1 is formed in the same area as the element area in a plan view (when viewed from the upper surface of the trench). Then, in the side surface portion of the element, the upper electrode and the lower electrode (n-Si corresponds to the lower electrode in Patent Document 1) are separated by a distance corresponding to the film thickness of SiO 2 that is a dielectric. Become. Here, the dielectric breakdown field strength of SiO 2 is about 10 MV / cm, whereas the breakdown field strength of air is about 30 kV / cm, which is low. Since the film thickness of the capacitor dielectric such as SiO 2 is about several μm at the maximum, for example, when a high voltage is applied between the electrodes of the trench capacitor in the power semiconductor as in Patent Document 1, the SiO 2 Before dielectric breakdown occurs, so-called creeping discharge occurs between the upper and lower electrodes, causing not only the capacitor to fail but also the power semiconductor.

本発明はこのような事情に鑑みてなされたものであり、電力用半導体に用いるキャパシタにおいて、沿面放電による装置破壊を抑制することを目的とする。   This invention is made | formed in view of such a situation, and it aims at suppressing the apparatus destruction by creeping discharge in the capacitor used for a semiconductor for electric power.

本発明の一側面に係るキャパシタは、 基板と、基板において1つ以上のトレンチが設けられたキャパシタ形成領域と、基板において、キャパシタ形成領域と当該基板の端部との間に位置するダミー領域と、少なくともキャパシタ形成領域を覆うように、かつ1つ以上のトレンチの内部に設けられた第1電極、及び誘電膜と、キャパシタ形成領域を覆い、第1電極と電位が異なる第2電極と、ダミー領域に形成され、第2電極から基板の端部までの経路において、基板に対して凹又は凸を形成した延長部と、を備える。   A capacitor according to an aspect of the present invention includes a substrate, a capacitor formation region in which one or more trenches are provided in the substrate, a dummy region located between the capacitor formation region and an end of the substrate in the substrate, A first electrode and a dielectric film provided so as to cover at least the capacitor forming region and in one or more trenches; a second electrode covering the capacitor forming region and having a potential different from that of the first electrode; and a dummy An extension formed in the region and having a concave or convex shape with respect to the substrate in a path from the second electrode to the end of the substrate.

本発明によれば、トレンチキャパシタを用いた電力用半導体において、沿面放電による装置破壊を抑制することができる。   According to the present invention, in a power semiconductor using a trench capacitor, device breakdown due to creeping discharge can be suppressed.

本発明の第1実施形態に係るキャパシタ1の構造を概略的に示す平面図である。1 is a plan view schematically showing the structure of a capacitor 1 according to a first embodiment of the present invention. 図1のAA´断面図である。It is AA 'sectional drawing of FIG. 本発明の第1実施形態に係るキャパシタ1において沿面放電が発生した場合の様子を示す抜粋断面図である。It is an excerpt sectional drawing which shows a mode when creeping discharge generate | occur | produces in the capacitor 1 which concerns on 1st Embodiment of this invention. 図1のBB´断面図である。It is BB 'sectional drawing of FIG. 本発明の第2実施形態に係るキャパシタ1の構造を概略的に示す断面図である。It is sectional drawing which shows roughly the structure of the capacitor 1 which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係るキャパシタ1の構造を概略的に示す断面図である。It is sectional drawing which shows roughly the structure of the capacitor 1 which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係るキャパシタ1の構造を概略的に示す平面図である。It is a top view which shows roughly the structure of the capacitor 1 which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係るキャパシタ1の構造を概略的に示す平面図である。It is a top view which shows roughly the structure of the capacitor 1 which concerns on 5th Embodiment of this invention. 本発明のその他の実施形態に係るキャパシタ1の構造を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the capacitor 1 which concerns on other embodiment of this invention.

[第1実施形態]
以下、添付の図1〜図4を参照して本発明の第1実施形態について説明する。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.

(1.キャパシタの平面構造)
図1は、本実施形態に係るキャパシタ1の平面図である。図1を参照して、キャパシタ1の平面構造について説明する。なお、図1においては、キャパシタ1の平面構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ1の平面構造における特徴が、他の図面において図示される構成によって特定されることを妨げるものではない。
(1. Planar structure of capacitor)
FIG. 1 is a plan view of a capacitor 1 according to the present embodiment. A planar structure of the capacitor 1 will be described with reference to FIG. In FIG. 1, a configuration necessary for explaining at least a part of the features in the planar structure of the capacitor 1 is extracted and described, but the features in the planar structure of the capacitor 1 are illustrated in other drawings. It does not preclude being identified by the configuration being made.

図1に示すように、キャパシタ1は、その平面構造において、基板301と、基板301に形成された複数のトレンチ100、複数のダミートレンチ200(延長部の一例である。)、及びリングトレンチ400と、基板301上に形成された上部電極(第1電極、又は第2電極の一例である。)305と、上部電極305上に形成された端子325と、上部電極305を覆うように形成された絶縁膜306とを備えている。本実施形態に係るキャパシタ1は、延長部の一例としてダミートレンチ200を備えることによって、上部電極305の端部と、下部電極302(図2参照)の端部との経路長を延長させ、沿面放電を防ぐことができる。以下、詳述する。   As shown in FIG. 1, the capacitor 1 has a planar structure in which a substrate 301, a plurality of trenches 100 formed in the substrate 301, a plurality of dummy trenches 200 (an example of an extension portion), and a ring trench 400. And an upper electrode (an example of the first electrode or the second electrode) 305 formed on the substrate 301, a terminal 325 formed on the upper electrode 305, and the upper electrode 305. And an insulating film 306. The capacitor 1 according to the present embodiment includes the dummy trench 200 as an example of the extension, thereby extending the path length between the end of the upper electrode 305 and the end of the lower electrode 302 (see FIG. 2). Discharge can be prevented. Details will be described below.

基板301は、本実施形態においては長辺(第1辺の一例である。)と短辺(第2辺の一例である。)から成る矩形の形状を有している。基板301には、図1に記載の構成の他に、トランジスタ、FET、抵抗、インダクタ等の構成を設けてもよい。   In the present embodiment, the substrate 301 has a rectangular shape including long sides (an example of a first side) and short sides (an example of a second side). In addition to the structure shown in FIG. 1, the substrate 301 may be provided with a structure such as a transistor, an FET, a resistor, or an inductor.

トレンチ100は、基板301に開口を形成することで設けられた溝ないし穴である。本実施形態では、トレンチ100は、基板301の中央付近において、x軸に沿って4行、及びy軸に沿って2列に略等間隔で整列するように形成されている。また、トレンチ100の開口部は、直径5μm程度の略円形の形状である。なお、トレンチ100の開口部の形状は略円形に限定されない。例えば四角形や三角形等の多角形でもよい。また、多角形の角が丸められた形状でもよい。さらに、トレンチ100の個数は1つ以上であればよく、図1に示した個数や配置に限定されない。   The trench 100 is a groove or a hole provided by forming an opening in the substrate 301. In the present embodiment, the trenches 100 are formed in the vicinity of the center of the substrate 301 so as to be aligned at substantially equal intervals in four rows along the x axis and in two columns along the y axis. The opening of the trench 100 has a substantially circular shape with a diameter of about 5 μm. Note that the shape of the opening of the trench 100 is not limited to a substantially circular shape. For example, it may be a polygon such as a rectangle or a triangle. Moreover, the shape where the corner | angular of the polygon was rounded may be sufficient. Further, the number of trenches 100 may be one or more, and is not limited to the number and arrangement shown in FIG.

上部電極305は、トレンチ100が形成されている領域と、当該領域に隣接する領域(図1においては、後述する端子325が形成される領域に対応する領域)を覆うように形成されている(以下の説明では、上部電極305が形成されている領域をキャパシタ形成領域Rと呼ぶ。)。なお、図1に示すように、本実施形態においては、上部電極305は、トレンチ100と端子325との輪郭に沿った形状をしているが、上部電極305の形状はこれに限定されない。例えば、上部電極305は、トレンチ100が形成されている領域と端子325が形成される領域とを覆う、矩形形状でもよい。   The upper electrode 305 is formed so as to cover a region where the trench 100 is formed and a region adjacent to the region (a region corresponding to a region where a terminal 325 described later is formed in FIG. 1) ( In the following description, a region where the upper electrode 305 is formed is referred to as a capacitor formation region R). As shown in FIG. 1, in the present embodiment, the upper electrode 305 has a shape along the contour of the trench 100 and the terminal 325, but the shape of the upper electrode 305 is not limited to this. For example, the upper electrode 305 may have a rectangular shape that covers a region where the trench 100 is formed and a region where the terminal 325 is formed.

キャパシタ形成領域Rは、上部電極305が形成されている領域を指すものに限定されず、例えば複数のトレンチ100が形成されている領域(基板301の略中央の領域)だけを指してもよい。   The capacitor formation region R is not limited to the region where the upper electrode 305 is formed, and may refer only to the region where the plurality of trenches 100 are formed (substantially central region of the substrate 301), for example.

端子325は、上部電極305をキャパシタ1の外部と電気的に接続させるための端子である。端子325は、略矩形の形状を有し、複数のトレンチ100が並ぶ列に隣接する位置に形成されている。図1においては、端子325は、y軸方向に沿って並ぶ4つのトレンチ100から構成される列に含まれる、2つのトレンチ100に隣接して形成される。詳細については図4を用いて説明するが、端子325は、上部電極305上に形成されており、絶縁膜306に形成された穴315によって、その一部が露出している。   The terminal 325 is a terminal for electrically connecting the upper electrode 305 to the outside of the capacitor 1. The terminal 325 has a substantially rectangular shape and is formed at a position adjacent to the row in which the plurality of trenches 100 are arranged. In FIG. 1, the terminal 325 is formed adjacent to the two trenches 100 included in the column composed of the four trenches 100 arranged along the y-axis direction. Although details will be described with reference to FIG. 4, the terminal 325 is formed on the upper electrode 305, and a part of the terminal 325 is exposed through the hole 315 formed in the insulating film 306.

なお、本実施形態において、端子325は、トレンチ100が形成される領域に隣接する領域に形成されているが、これに限定されない。例えば端子325は、複数のトレンチ100のうち、互いに隣接し合う4つのトレンチ100の間(トレンチ100の行及び/又は列の間)の領域に形成されてもよいし、トレンチ100の上方において、上部電極305を介してトレンチ100を覆うように形成されてもよい。ただし、本実施形態に示すように、端子325がトレンチ100を覆わないように形成されることで、キャパシタ1を試験又は実装するプロセスにおいて、トレンチ100に形成されるキャパシタが劣化したり破壊されたりすることを抑制できる。   In the present embodiment, the terminal 325 is formed in a region adjacent to the region where the trench 100 is formed, but is not limited thereto. For example, the terminal 325 may be formed in a region between four trenches 100 adjacent to each other (between the rows and / or columns of the trenches 100) of the plurality of trenches 100, and above the trenches 100, The trench 100 may be formed so as to cover the upper electrode 305. However, as shown in the present embodiment, the terminal 325 is formed so as not to cover the trench 100, so that the capacitor formed in the trench 100 is deteriorated or destroyed in the process of testing or mounting the capacitor 1. Can be suppressed.

リングトレンチ400は、端子325が形成される領域において、基板301に形成された枠状のトレンチである。リングトレンチ400の開口部の幅は、例えば10μm以下程度であることが好ましい。なお、リングトレンチ400は環状であれば枠状に限定されず、例えば、円環状でもよい。   The ring trench 400 is a frame-shaped trench formed in the substrate 301 in a region where the terminal 325 is formed. The width of the opening of the ring trench 400 is preferably about 10 μm or less, for example. The ring trench 400 is not limited to a frame shape as long as it is annular, and may be annular, for example.

穴315は、端子325上において、絶縁膜306の一部が除去されて形成された開口であり、リングトレンチ400に沿った形状を有している。   The hole 315 is an opening formed by removing a part of the insulating film 306 over the terminal 325, and has a shape along the ring trench 400.

ダミートレンチ200は、基板301に開口を形成することで設けられた溝ないし穴である。本実施形態では、複数のダミートレンチ200は、キャパシタ形成領域Rと基板301の端部との間の領域(ダミー領域の一例である。)に形成されている。   The dummy trench 200 is a groove or a hole provided by forming an opening in the substrate 301. In the present embodiment, the plurality of dummy trenches 200 are formed in a region (an example of a dummy region) between the capacitor formation region R and the end portion of the substrate 301.

より具体的には、ダミートレンチ200は、キャパシタ形成領域Rから基板301の端部に向かう方向(図1のy軸方向である。)において、直線上に並ぶように略等間隔で5つ設けられている。さらに本実施形態においては、ダミートレンチ200は、上部電極305の端部から基板301の長辺までの距離aと、短辺までの距離bのうち、距離が短い方の領域に形成されている。図1の例では、距離aは距離bよりも短い。従って、本実施形態に係るキャパシタ1において、ダミートレンチ200は、上部電極305と、基板301の長辺に向かう方向(図1のy軸方向である。以下、「第1方向」とも呼ぶ。)に並ぶように、基板301の長辺とキャパシタ形成領域Rとの間に設けられている。なお、キャパシタ1は、ダミートレンチ200が、キャパシタ形成領域Rと長辺との間の領域、及び短辺との間の領域の双方に形成される構成や、短辺との間の領域にのみに形成される構成とすることも可能である。   More specifically, five dummy trenches 200 are provided at substantially equal intervals so as to be aligned on a straight line in the direction from the capacitor formation region R toward the end of the substrate 301 (the y-axis direction in FIG. 1). It has been. Further, in the present embodiment, the dummy trench 200 is formed in a region having a shorter distance among the distance a from the end of the upper electrode 305 to the long side of the substrate 301 and the distance b to the short side. . In the example of FIG. 1, the distance a is shorter than the distance b. Therefore, in the capacitor 1 according to the present embodiment, the dummy trench 200 is directed to the upper electrode 305 and the longer side of the substrate 301 (the y-axis direction in FIG. 1; hereinafter, also referred to as “first direction”). Are arranged between the long side of the substrate 301 and the capacitor formation region R. Note that the capacitor 1 has a configuration in which the dummy trench 200 is formed in both the region between the capacitor formation region R and the long side and the region between the short side and the region between the short side. It is also possible to adopt a configuration formed in the above.

ダミートレンチ200の開口部の形状は、略長方形(長手方向を持つ開口部の一例である。)である。具体的には、ダミートレンチ200の開口部は、長手方向が、第1方向(図1のy軸方向)に略垂直な方向(図1のx軸方向である。以下、「第2方向」とも呼ぶ。)に沿って設けられる。なお、ダミートレンチ200の開口部の形状は、略長方形に限定されない。例えば四角形や三角形等の多角形や円形でもよい。また、多角形の角が丸められた形状でもよい。さらに、ダミートレンチ200の個数は1つ以上であればよく、図1に示した個数に限定されない。   The shape of the opening of the dummy trench 200 is substantially rectangular (an example of an opening having a longitudinal direction). Specifically, the opening of the dummy trench 200 has a longitudinal direction that is substantially perpendicular to the first direction (y-axis direction in FIG. 1) (the x-axis direction in FIG. 1; hereinafter, “second direction”). Also called). The shape of the opening of the dummy trench 200 is not limited to a substantially rectangular shape. For example, it may be a polygon such as a rectangle or a triangle, or a circle. Moreover, the shape where the corner | angular of the polygon was rounded may be sufficient. Furthermore, the number of dummy trenches 200 may be one or more, and is not limited to the number shown in FIG.

(2.キャパシタの断面構造)
図2を用いてキャパシタ1の断面構造について説明する。図2は、図1のAA´断面であり、本発明の第1実施形態に係るキャパシタ1の構成例を概略的に示す断面図である。図2に示すように、キャパシタ1は、基板301と、下部電極302と、誘電膜303と、バッファ膜304と、上部電極305と、絶縁膜306を備えている。
(2. Cross-sectional structure of capacitor)
A cross-sectional structure of the capacitor 1 will be described with reference to FIG. FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1 and schematically showing a configuration example of the capacitor 1 according to the first embodiment of the present invention. As shown in FIG. 2, the capacitor 1 includes a substrate 301, a lower electrode 302, a dielectric film 303, a buffer film 304, an upper electrode 305, and an insulating film 306.

基板301は、例えば、厚さ680μm程度のSi(シリコン)から形成されている。なお、基板301が、n形Si(シリコン)又はp型Siから形成されている場合には、基板301が後述する下部電極302の機能を兼ねることができる。この場合、n型ドーパントとしてP(リン)やAs(ヒ素)、Sb(アンチモン)などを含むことができる。p型ドーパントとしては、B(ボロン)などを含むことができる。
基板301には複数のトレンチ100及び複数のダミートレンチ200が形成されている。
The substrate 301 is made of, for example, Si (silicon) having a thickness of about 680 μm. Note that when the substrate 301 is formed of n-type Si (silicon) or p-type Si, the substrate 301 can also function as a lower electrode 302 described later. In this case, P (phosphorus), As (arsenic), Sb (antimony), or the like can be included as an n-type dopant. As a p-type dopant, B (boron) etc. can be included.
A plurality of trenches 100 and a plurality of dummy trenches 200 are formed in the substrate 301.

複数のトレンチ100は、基板301の厚さ方向に形成された溝である。トレンチ100は、例えば、ドライエッチング等により形成される。トレンチ100の深さは例えば15μm以上25μm以下程度であることが好ましい。なお、トレンチ100の深さは、トレンチ100において基板301の表面に沿って広がる平面から、トレンチ100内部における当該平面から最も離れた点までの距離をいう。   The plurality of trenches 100 are grooves formed in the thickness direction of the substrate 301. The trench 100 is formed by, for example, dry etching. The depth of the trench 100 is preferably about 15 μm to 25 μm, for example. Note that the depth of the trench 100 refers to a distance from a plane extending along the surface of the substrate 301 in the trench 100 to a point farthest from the plane in the trench 100.

複数のダミートレンチ200は、トレンチ100と同様に、基板301の厚さ方向に形成された溝である。ダミートレンチ200は、例えば、ドライエッチング等により形成される。なお、ダミートレンチ200の断面構造の詳細については後述する。   Similar to the trench 100, the plurality of dummy trenches 200 are grooves formed in the thickness direction of the substrate 301. The dummy trench 200 is formed by, for example, dry etching. Details of the cross-sectional structure of the dummy trench 200 will be described later.

トレンチ100の内壁、及びダミートレンチ200の内壁を含む、基板301の表面には、下部電極302(第1電極、又は第2電極の一例である。)が形成されている。下部電極302は、例えばMo(モリブデン)やAl(アルミニウム)、Au(金)、W(タングステン)、Pt(プラチナ)等を用いて形成される。なお、下部電極302の材料は、導電性材料であれば金属に限定されず、例えば導電性樹脂等でもよい。また、下部電極302は、少なくともキャパシタ形成領域Rに形成されていればよく、基板301の表面におけるその他の領域(例えばダミートレンチ200の内壁等)には形成されていなくてもよい。   A lower electrode 302 (which is an example of a first electrode or a second electrode) is formed on the surface of the substrate 301 including the inner wall of the trench 100 and the inner wall of the dummy trench 200. The lower electrode 302 is formed using, for example, Mo (molybdenum), Al (aluminum), Au (gold), W (tungsten), Pt (platinum), or the like. The material of the lower electrode 302 is not limited to a metal as long as it is a conductive material, and may be a conductive resin, for example. The lower electrode 302 only needs to be formed at least in the capacitor formation region R, and may not be formed in other regions (for example, the inner wall of the dummy trench 200) on the surface of the substrate 301.

基板301と下部電極302との間には、熱酸化等の手法によって酸化されることによって、厚さ0.3μm程度の酸化膜(不図示)が形成されることが好ましい。酸化膜は、トレンチ100の内壁及びダミートレンチ200の内壁にも形成される。酸化膜は、酸化シリコン(例えばSiO2)等から形成される。基板301の表面に酸化膜が形成されることで、トレンチ100に形成されるキャパシタの耐性を向上させることができる。 An oxide film (not shown) having a thickness of about 0.3 μm is preferably formed between the substrate 301 and the lower electrode 302 by being oxidized by a technique such as thermal oxidation. The oxide film is also formed on the inner wall of the trench 100 and the inner wall of the dummy trench 200. The oxide film is formed from silicon oxide (for example, SiO 2 ) or the like. By forming the oxide film on the surface of the substrate 301, the resistance of the capacitor formed in the trench 100 can be improved.

トレンチ100の内壁、及びダミートレンチ200の内壁を含む下部電極302の表面には、厚さ1μm程度の誘電膜303が形成されている。誘電膜303は、窒化シリコン(例えばSi3N4)等から形成されている。なお、誘電膜303についても、少なくともキャパシタ形成領域Rを覆うように形成されていればよく、基板301の表面におけるその他の領域(例えばダミートレンチ200の内壁等)には形成されていなくてもよい。   A dielectric film 303 having a thickness of about 1 μm is formed on the surface of the lower electrode 302 including the inner wall of the trench 100 and the inner wall of the dummy trench 200. The dielectric film 303 is made of silicon nitride (for example, Si3N4). The dielectric film 303 may be formed so as to cover at least the capacitor formation region R, and may not be formed in other regions on the surface of the substrate 301 (for example, the inner wall of the dummy trench 200). .

さらに、キャパシタ形成領域Rにおいて、トレンチ100の内壁を含む誘電膜303の表面には、厚さ0.5μm程度のバッファ膜304を介して、厚さ4μm程度の上部電極305が形成されている。バッファ膜304は、例えばドープされた多結晶Si(ポリシリコン)等の導電材料を用いて形成される。   Further, in the capacitor forming region R, an upper electrode 305 having a thickness of about 4 μm is formed on the surface of the dielectric film 303 including the inner wall of the trench 100 via a buffer film 304 having a thickness of about 0.5 μm. The buffer film 304 is formed using a conductive material such as doped polycrystalline Si (polysilicon).

バッファ膜304は、誘電膜303上に積層された後、キャパシタ形成領域Rの表面以外の領域からはエッチング等によって除去される。ただし、本実施形態において、トレンチ100及びダミートレンチ200の内部のバッファ膜304は除去されず残存している。沿面放電を発生し難くするという観点においてバッファ膜304は完全に除去されていることが好ましい。上部電極305を形成する材料が、誘電膜303を形成する材料と密着しにくい場合であっても、バッファ膜304を間に挟むことで、密着性を向上させることができる。   After the buffer film 304 is stacked on the dielectric film 303, the buffer film 304 is removed from the region other than the surface of the capacitor formation region R by etching or the like. However, in this embodiment, the buffer film 304 inside the trench 100 and the dummy trench 200 remains without being removed. It is preferable that the buffer film 304 is completely removed from the viewpoint of making creeping discharge difficult to occur. Even when the material for forming the upper electrode 305 is difficult to adhere to the material for forming the dielectric film 303, the adhesion can be improved by sandwiching the buffer film 304 therebetween.

上部電極305は、例えばMo(モリブデン)やAl(アルミニウム)、Au(金)、W(タングステン)、Pt(プラチナ)等を用いて形成される。なお、上部電極305の材料は、導電性材料であれば金属に限定されず、例えば導電性樹脂等でもよい。また、下部電極302がキャパシタ形成領域Rにしか形成されない構成である場合には、上部電極305は、キャパシタ形成領域R以外の領域(例えばダミートレンチ200の内壁等)にも形成されてもよい。さらに図2に示すように、上部電極305の表面は、トレンチ100の開口部に対応する位置に窪みを有している。   The upper electrode 305 is formed using, for example, Mo (molybdenum), Al (aluminum), Au (gold), W (tungsten), Pt (platinum), or the like. The material of the upper electrode 305 is not limited to a metal as long as it is a conductive material, and may be, for example, a conductive resin. When the lower electrode 302 is formed only in the capacitor formation region R, the upper electrode 305 may be formed in a region other than the capacitor formation region R (for example, the inner wall of the dummy trench 200). Further, as shown in FIG. 2, the surface of the upper electrode 305 has a depression at a position corresponding to the opening of the trench 100.

このように、キャパシタ形成領域Rは、下部電極302、誘電膜303及び上部電極305の積層構造を備えることで、キャパシタとして機能する。なお、上述のとおり、基板301に低抵抗化されたシリコン等を用いる場合には、基板301が下部電極302の機能を兼ねる構成とすることも可能である。   Thus, the capacitor formation region R functions as a capacitor by including a laminated structure of the lower electrode 302, the dielectric film 303, and the upper electrode 305. Note that, as described above, in the case where silicon or the like whose resistance is reduced is used for the substrate 301, the substrate 301 can also function as the lower electrode 302.

また、ダミートレンチ200及びトレンチ100の内壁を含むキャパシタ1の最表面には、厚さ30μm程度の絶縁膜306が形成されている。絶縁膜306は例えばポリイミド等を用いて形成される。絶縁膜306の表面は、ダミートレンチ200及びトレンチ100の開口部に対応する位置に窪みを有している。なお、絶縁膜306は、キャパシタ1の表面及び、少なくとも1つのダミートレンチ200及び少なくとも1つのトレンチ100を覆い、かつ少なくともキャパシタ形成領域Rからダミートレンチ200が形成されている領域(ダミー領域)に亘って形成されていればよく、基板301の略全面を覆う構成に限定されない。   An insulating film 306 having a thickness of about 30 μm is formed on the outermost surface of the capacitor 1 including the inner walls of the dummy trench 200 and the trench 100. The insulating film 306 is formed using, for example, polyimide. The surface of the insulating film 306 has depressions at positions corresponding to the openings of the dummy trench 200 and the trench 100. The insulating film 306 covers the surface of the capacitor 1, at least one dummy trench 200 and at least one trench 100, and extends from at least the capacitor formation region R to the region where the dummy trench 200 is formed (dummy region). However, the present invention is not limited to a configuration that covers substantially the entire surface of the substrate 301.

次に、ダミートレンチ200の断面構造について詳細に説明する。本実施形態において、複数のダミートレンチ200のうち、キャパシタ形成領域Rとの境界近傍に形成されたダミートレンチ200は、他のダミートレンチ200よりも、溝が深く、開口部の第1方向に沿った長さが大きいことが好ましい。より好ましくは、キャパシタ形成領域Rの境界近傍に近づくにつれて、形成されるダミートレンチ200の溝が徐々に深く、又、開口部の第1方向に沿った長さが徐々に大きくなる。   Next, the cross-sectional structure of the dummy trench 200 will be described in detail. In the present embodiment, among the plurality of dummy trenches 200, the dummy trench 200 formed in the vicinity of the boundary with the capacitor formation region R is deeper than the other dummy trenches 200 and extends along the first direction of the opening. The length is preferably large. More preferably, as it approaches the vicinity of the boundary of the capacitor forming region R, the groove of the formed dummy trench 200 is gradually deepened, and the length of the opening along the first direction is gradually increased.

ダミートレンチ200の深さは、例えばトレンチ100の深さの0.5倍以上2倍以下であることが好ましい。なお、ダミートレンチ200の深さは、ダミートレンチ200の開口部において基板301の表面に沿って広がる平面から、ダミートレンチ200内部における当該平面から最も離れた点までの距離をいう。ダミートレンチ200は、開口部の長手方向の径(図1においてはx軸方向に沿った長さ)が、当該長手方向に対して略平行に設けられる上部電極305の幅よりも長いことが好ましい。具体的には、ダミートレンチ200の開口部は、第1方向に沿った長さが1μm以上100μm以下であることが好ましい。   The depth of the dummy trench 200 is preferably not less than 0.5 times and not more than twice the depth of the trench 100, for example. The depth of the dummy trench 200 refers to a distance from a plane extending along the surface of the substrate 301 at the opening of the dummy trench 200 to a point farthest from the plane inside the dummy trench 200. The dummy trench 200 preferably has a longitudinal diameter of the opening (a length along the x-axis direction in FIG. 1) longer than a width of the upper electrode 305 provided substantially parallel to the longitudinal direction. . Specifically, the opening of the dummy trench 200 preferably has a length along the first direction of 1 μm or more and 100 μm or less.

上部電極305が形成されるキャパシタ形成領域Rは、上部電極305を有さないその他の領域に比べて熱膨張係数が大きいため、キャパシタ形成領域Rとその他の領域との境界近傍で応力が集中してしまう。本実施形態に係るキャパシタ1では、キャパシタ形成領域Rの境界近傍に形成されるダミートレンチ200の溝を深くすることによって、上部電極305による応力の集中を防ぐことができる。   Since the capacitor formation region R where the upper electrode 305 is formed has a larger thermal expansion coefficient than other regions where the upper electrode 305 is not provided, stress is concentrated near the boundary between the capacitor formation region R and the other regions. End up. In the capacitor 1 according to the present embodiment, stress concentration due to the upper electrode 305 can be prevented by deepening the groove of the dummy trench 200 formed near the boundary of the capacitor formation region R.

また、キャパシタ形成領域Rとの境界近傍以外に形成されるダミートレンチ200の開口部の第1方向に沿った長さを小さくすることによって、より多くのダミートレンチ200を形成することが可能になる。   Further, by reducing the length along the first direction of the opening of the dummy trench 200 formed outside the vicinity of the boundary with the capacitor formation region R, it becomes possible to form more dummy trenches 200. .

(3.ダミートレンチの機能)
次に、図3を用いて本実施形態に係るキャパシタ1におけるダミートレンチ200の機能について説明する。図3は本実施形態に係るキャパシタ1の断面図(図2)の一部を抜粋して拡大した図である。例えば、キャパシタ1が電力用半導体装置等の高い電圧で駆動する装置に用いられた場合、キャパシタ1にも強い電界が加えられる。この結果、キャパシタ1には電界集中によって、沿面放電が発生する場合がある。沿面放電の起点となるのは、例えば、図3において丸で囲んだ点P1〜P3の箇所である。
(3. Function of dummy trench)
Next, the function of the dummy trench 200 in the capacitor 1 according to the present embodiment will be described with reference to FIG. FIG. 3 is an enlarged view of a part of the cross-sectional view (FIG. 2) of the capacitor 1 according to the present embodiment. For example, when the capacitor 1 is used in a device that is driven at a high voltage such as a power semiconductor device, a strong electric field is also applied to the capacitor 1. As a result, creeping discharge may occur in the capacitor 1 due to electric field concentration. The starting point of the creeping discharge is, for example, the points P1 to P3 circled in FIG.

点P1は、絶縁膜306、上部電極305、及びバッファ膜304の3要素の接触部分(トリプルジャンクション)を示している。トリプルジャンクションは、電界のひずみが大きいため、電界集中が生じやすい。そのため、沿面放電の起点となり得る。   A point P1 indicates a contact portion (triple junction) of three elements of the insulating film 306, the upper electrode 305, and the buffer film 304. Triple junctions tend to cause electric field concentration due to large distortion of the electric field. Therefore, it can be a starting point for creeping discharge.

点P2は上部電極305の角の部分であり、上部電極305と絶縁膜306との接触部分である。また、点P3上部電極305の角の部分であり、上部電極305とバッファ膜304との接触部分である。導電体(本実施形態では上部電極305)の角部や、導電体と絶縁体(本実施形態では絶縁膜306)との接触箇所においても電界のひずみが大きくなる。従って、点P2,P3も沿面放電の起点となり得る。   A point P <b> 2 is a corner portion of the upper electrode 305 and is a contact portion between the upper electrode 305 and the insulating film 306. The point P3 is a corner portion of the upper electrode 305, and is a contact portion between the upper electrode 305 and the buffer film 304. The distortion of the electric field also increases at the corners of the conductor (the upper electrode 305 in this embodiment) and the contact portion between the conductor and the insulator (the insulating film 306 in this embodiment). Therefore, the points P2 and P3 can also be a starting point of creeping discharge.

例えば点P1〜P3において発生した電荷は、図3の矢印で模式的に示したように、絶縁膜306と誘電膜303(またはバッファ膜304)との境界、又は絶縁膜306の表面を伝って、点P1〜P3から基板301の端部に向かう方向に伝搬していく(以下、発生した電荷が基板301の端部まで伝搬する経路を「電荷経路」と呼ぶ。)。この境界を伝っていく電荷は、二次電子なだれを引き起こし徐々に膨れ上がっていく。そして膨れ上がった電荷が、基板301の端部まで到達した場合に、素子破壊(例えば絶縁破壊)を引き起こす可能性がある。   For example, the charges generated at the points P1 to P3 travel along the boundary between the insulating film 306 and the dielectric film 303 (or the buffer film 304) or the surface of the insulating film 306 as schematically shown by arrows in FIG. , And propagates in the direction from the points P1 to P3 toward the end of the substrate 301 (hereinafter, the path through which the generated charges propagate to the end of the substrate 301 is referred to as “charge path”). The electric charge traveling along this boundary causes secondary avalanche and gradually expands. When the swollen charges reach the end of the substrate 301, there is a possibility of causing element breakdown (for example, dielectric breakdown).

なお、沿面放電の起点は、電界が集中する箇所であればいずれでも可能性があり、点P1〜P3に限定されない。   The starting point of the creeping discharge is not limited to the points P1 to P3 as long as the electric field concentrates at any location.

本実施形態に係るキャパシタ1においては、キャパシタ形成領域Rと基板301との端部との間にダミートレンチ200を備えることによって、沿面放電の起点から基板301の端までの、電荷経路を延ばすことができる。これによって、二次電子なだれを起こした電荷が基板301の端部に到達することを防ぐことが可能になり、素子破壊を抑制することができる。   In the capacitor 1 according to the present embodiment, by providing the dummy trench 200 between the capacitor forming region R and the end of the substrate 301, the charge path from the start point of creeping discharge to the end of the substrate 301 is extended. Can do. As a result, it becomes possible to prevent the charge that has caused avalanche of secondary electrons from reaching the end portion of the substrate 301 and to suppress element breakdown.

さらに、本実施形態においては、ダミートレンチ200は、キャパシタ形成領域Rと基板301の端部との間の領域のうち、キャパシタ形成領域Rから基板301の端部までの距離(a、b)が短い方の領域に形成される。キャパシタ形成領域Rから基板301の端部までの距離(a、b)が短い方が、沿面放電電圧が低くなる。従って、キャパシタ形成領域Rから基板301の端部までの距離(a、b)が短い方の領域(本実施形態においては基板301の長辺側の領域)にダミートレンチ200を形成することで、沿面放電耐性をより効果的に向上させることができる。   Furthermore, in the present embodiment, the dummy trench 200 has a distance (a, b) from the capacitor formation region R to the end of the substrate 301 in the region between the capacitor formation region R and the end of the substrate 301. It is formed in the shorter region. The creeping discharge voltage is lower when the distance (a, b) from the capacitor formation region R to the end of the substrate 301 is shorter. Therefore, by forming the dummy trench 200 in a region where the distance (a, b) from the capacitor formation region R to the end of the substrate 301 is shorter (in this embodiment, the region on the long side of the substrate 301), The creeping discharge resistance can be improved more effectively.

さらに本実施形態においては、絶縁膜306の表面は、ダミートレンチ200の開口部に対応する位置に窪みを有している。これによって、電荷が絶縁膜306の表面を通る場合においても、電荷経路を延ばすことができる。さらに、絶縁膜306の表面はダミートレンチ200が形成されることによって窪みが形成されるため、絶縁膜306の表面を削って窪みを形成する必要がなく、プロセスを減らすことができる。   Furthermore, in the present embodiment, the surface of the insulating film 306 has a depression at a position corresponding to the opening of the dummy trench 200. Thus, even when charges pass through the surface of the insulating film 306, the charge path can be extended. Further, since the depression is formed on the surface of the insulating film 306 by forming the dummy trench 200, it is not necessary to cut the surface of the insulating film 306 to form a depression, and the number of processes can be reduced.

なお、キャパシタ1は、上部電極305と、基板301の端部との間にガードリングを備える構成でもよい。絶縁膜を用いて形成したガードリングにおいては、上部電極305と、基板301との距離を離すことが出来るため、沿面放電を低減することが出来る。また、基板301の端部付近に不純物を添加して形成した注入層によるガードリングにおいては、基板301端部の電界が緩和されるため、キャパシタ1に加わる電界を低減することが可能になり、沿面放電をより低減することができる。   The capacitor 1 may be configured to include a guard ring between the upper electrode 305 and the end of the substrate 301. In the guard ring formed using an insulating film, the distance between the upper electrode 305 and the substrate 301 can be increased, so that creeping discharge can be reduced. Further, in the guard ring by the injection layer formed by adding impurities in the vicinity of the end portion of the substrate 301, the electric field applied to the capacitor 1 can be reduced because the electric field at the end portion of the substrate 301 is relaxed. Creeping discharge can be further reduced.

(4.リングトレンチの機能)
次に、図4を用いて、リングトレンチ400の構成及び機能について詳細に説明する。図4は、図1のBB´断面の一部を抜粋した図である。
(4. Function of ring trench)
Next, the configuration and function of the ring trench 400 will be described in detail with reference to FIG. FIG. 4 is an extracted part of the BB ′ cross section of FIG.

図4に示すように、リングトレンチ400は、トレンチ100が形成される領域に隣接して形成されている。リングトレンチ400は、ダミートレンチ200及びトレンチ100よりも深さが浅いことが好ましい。なお、リングトレンチ400は、エッチング等によって、トレンチ100、ダミートレンチ200と同じプロセスにおいて形成することができる。例えば、リングトレンチ400は、エッチングにおける開口径を、トレンチ100を形成する際の開口径よりも小さくして形成する。   As shown in FIG. 4, the ring trench 400 is formed adjacent to a region where the trench 100 is formed. The ring trench 400 is preferably shallower than the dummy trench 200 and the trench 100. The ring trench 400 can be formed in the same process as the trench 100 and the dummy trench 200 by etching or the like. For example, the ring trench 400 is formed by making the opening diameter in etching smaller than the opening diameter when the trench 100 is formed.

リングトレンチ400の内壁には、トレンチ100及びダミートレンチ200同様に、下部電極302、誘電膜303、バッファ膜304が形成されており、さらにバッファ膜304を介してリングトレンチ400の開口を充填させるように上部電極305が積層されている。この結果、上部電極305の表面は、リングトレンチ400の開口部に対応する位置に窪みを有している。   Similar to the trench 100 and the dummy trench 200, the lower electrode 302, the dielectric film 303, and the buffer film 304 are formed on the inner wall of the ring trench 400, and the opening of the ring trench 400 is filled through the buffer film 304. The upper electrode 305 is laminated on the substrate. As a result, the surface of the upper electrode 305 has a depression at a position corresponding to the opening of the ring trench 400.

端子325は、リングトレンチ400が形成された領域に設けられている上部電極305上において形成される。端子325は、上部電極305と同様に、例えばMo(モリブデン)やAl(アルミニウム)、Au(金)、W(タングステン)、Pt(プラチナ)等を用いて形成される。なお、端子325についても、その材料は、導電性材料であれば金属に限定されず、例えば導電性樹脂等でもよい。   The terminal 325 is formed on the upper electrode 305 provided in the region where the ring trench 400 is formed. The terminal 325 is formed using, for example, Mo (molybdenum), Al (aluminum), Au (gold), W (tungsten), Pt (platinum), or the like, similar to the upper electrode 305. The material of the terminal 325 is not limited to metal as long as it is a conductive material, and may be a conductive resin, for example.

リングトレンチ400上に形成された端子325の表面は、リングトレンチ400の開口部に対応する位置に窪みを有している。なお、この窪みは、平面視においては、端子325の周縁に沿って形成されている。これによって、端子325は、周縁部に形成された窪みから、端子325における中央部に向かうにつれて盛り上がる断面形状を有している。   The surface of the terminal 325 formed on the ring trench 400 has a depression at a position corresponding to the opening of the ring trench 400. Note that the recess is formed along the periphery of the terminal 325 in a plan view. Accordingly, the terminal 325 has a cross-sectional shape that rises from a depression formed in the peripheral edge toward the center of the terminal 325.

また、上部電極305及び端子325を覆うように形成された絶縁膜306は、端子325のほぼ中央の領域において、その一部が除去された開口部(穴315)を有している。絶縁膜306は、端子325の略中央に穴315が形成されることで、端子325の周縁部(即ち窪み)の一部を覆うように設けられている。   In addition, the insulating film 306 formed so as to cover the upper electrode 305 and the terminal 325 has an opening (hole 315) from which a part thereof is removed in a substantially central region of the terminal 325. The insulating film 306 is provided so as to cover a part of the peripheral edge portion (that is, the depression) of the terminal 325 by forming a hole 315 in the approximate center of the terminal 325.

図4においては、絶縁膜306の穴315側の端部は、端子325の窪みにおける最も深い位置近傍、より具体的には、窪みの最も深い位置よりもわずかに端子325における中央部寄りに位置している。絶縁膜306の穴315側の端部は、端子325の窪みにおける最も深い位置に設けられることが好ましいが、端子325の中央側又は端子325の端部側に寄った位置に設けられてもよい。なお、端子325の窪みの最も深い位置とは、窪み上において端子325の中央部に沿って広がる平面から、窪み内における当該平面から最も離れた点をいう。   In FIG. 4, the end of the insulating film 306 on the hole 315 side is located near the deepest position in the depression of the terminal 325, more specifically, slightly closer to the center of the terminal 325 than the deepest position of the depression. doing. The end of the insulating film 306 on the hole 315 side is preferably provided at the deepest position in the depression of the terminal 325, but may be provided at a position near the center of the terminal 325 or the end of the terminal 325. . Note that the deepest position of the depression of the terminal 325 refers to a point farthest from the plane in the depression from a plane extending along the central portion of the terminal 325 on the depression.

さらに、絶縁膜306の穴315側の端部は、当該端部と、鉛直方向との間で成す角θが0度以上90度未満になるように形成されることが好ましい。   Furthermore, the end portion of the insulating film 306 on the hole 315 side is preferably formed such that an angle θ formed between the end portion and the vertical direction is 0 degree or more and less than 90 degrees.

端子325上において、絶縁膜306が上述の形状に形成されることによる効果について説明する。図4において、点P4は、絶縁膜306と端子325との接触箇所であり、絶縁膜306と端子325と真空領域(キャパシタ1の外部)の3要素のトリプルジャンクションを示している。絶縁膜306が、端子325の窪みの一部を覆うように形成されることにより、端子325の中央部(頂点)と、端子325と絶縁膜306との接続箇所に高低差を生じさせることができる。これによって、絶縁膜306は、点P4等のトリプルジャンクションの遮蔽として機能する。即ち、端子325と絶縁膜306との接続箇所に高低差を生じさせることによって、トリプルジャンクションにおける沿面放電電圧が増加するため、沿面放電が発生を抑制することができる。さらに、角θが鋭角になるほど、絶縁膜306の穴315側の側面が端子325の盛り上がった部分に近くなる。これによって、より沿面放電電圧を増加させることができ、沿面放電の発生を抑制することができる。   An effect obtained by forming the insulating film 306 in the above-described shape over the terminal 325 will be described. In FIG. 4, a point P4 is a contact portion between the insulating film 306 and the terminal 325, and shows a triple junction of three elements of the insulating film 306, the terminal 325, and the vacuum region (outside of the capacitor 1). When the insulating film 306 is formed so as to cover a part of the depression of the terminal 325, a difference in height may be caused between the central portion (vertex) of the terminal 325 and the connection portion between the terminal 325 and the insulating film 306. it can. Thus, the insulating film 306 functions as a shield for triple junctions such as the point P4. That is, by causing a height difference in the connection portion between the terminal 325 and the insulating film 306, the creeping discharge voltage at the triple junction increases, so that the occurrence of creeping discharge can be suppressed. Furthermore, as the angle θ becomes sharper, the side surface of the insulating film 306 on the hole 315 side becomes closer to the raised portion of the terminal 325. As a result, the creeping discharge voltage can be further increased, and the occurrence of creeping discharge can be suppressed.

[第2実施形態]
第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
[Second Embodiment]
In the second and subsequent embodiments, description of matters common to the first embodiment is omitted, and only different points will be described. In particular, the same operation effect by the same configuration will not be sequentially described for each embodiment.

図5は、本実施形態に係るキャパシタ1の構成例を示す断面図である。なお、図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。   FIG. 5 is a cross-sectional view illustrating a configuration example of the capacitor 1 according to the present embodiment. In addition, the same code | symbol is attached | subjected to the structure equivalent to the capacitor 1 shown in FIG. 2, and description is abbreviate | omitted.

図5に示すように、本実施形態に係るキャパシタ1は、第1実施形態におけるダミートレンチ200に代えて、ダミートレンチ201を備えている。   As shown in FIG. 5, the capacitor 1 according to the present embodiment includes a dummy trench 201 instead of the dummy trench 200 in the first embodiment.

本実施形態において、複数のダミートレンチ201のうち、基板301の端部近傍に形成されたダミートレンチ201は、他のダミートレンチ201よりも、溝が深く、開口部の第1方向に沿った長さが大きいことが好ましい。より好ましくは、基板301の端部近傍に近づくにつれて、形成されるダミートレンチの溝が徐々に深く、又、開口部の第1方向に沿った長さが徐々に大きくなる。   In the present embodiment, among the plurality of dummy trenches 201, the dummy trench 201 formed in the vicinity of the end portion of the substrate 301 has a deeper groove than the other dummy trenches 201 and is long along the first direction of the opening. Is preferably large. More preferably, as the vicinity of the end portion of the substrate 301 is approached, the groove of the formed dummy trench is gradually deepened, and the length of the opening along the first direction is gradually increased.

キャパシタ1の製造工程において、ウエハに複数のキャパシタ1が形成され、基板301をダイシングしてキャパシタ1を得る際に、基板301の端部(ダイシングライン)には、応力がかかる。本実施形態に係るキャパシタ1は、基板301の端部近傍に、溝の深いダミートレンチ201を備えることによって、ダイシング時に基板301にかかる応力を低減させることができる。
その他の構成・効果は、第1実施形態と同様である。
In the manufacturing process of the capacitor 1, when a plurality of capacitors 1 are formed on the wafer and the capacitor 301 is obtained by dicing the substrate 301, stress is applied to the end portion (dicing line) of the substrate 301. The capacitor 1 according to this embodiment can reduce the stress applied to the substrate 301 during dicing by providing the dummy trench 201 with a deep groove in the vicinity of the end of the substrate 301.
Other configurations and effects are the same as those of the first embodiment.

[第3実施形態]
図6は、本実施形態に係るキャパシタ1の構成例を示す断面図である。なお、図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
[Third Embodiment]
FIG. 6 is a cross-sectional view illustrating a configuration example of the capacitor 1 according to the present embodiment. In addition, the same code | symbol is attached | subjected to the structure equivalent to the capacitor 1 shown in FIG. 2, and description is abbreviate | omitted.

図6に示すように、本実施形態に係るキャパシタ1は、第1実施形態におけるダミートレンチ200に代えて、ダミートレンチ202を備えている。   As shown in FIG. 6, the capacitor 1 according to this embodiment includes a dummy trench 202 instead of the dummy trench 200 in the first embodiment.

本実施形態において、複数のダミートレンチ202のうち、領域R1との境界近傍に形成されたダミートレンチ202、及び、基板301の端部近傍に形成されたダミートレンチ202は、他のダミートレンチ202よりも、溝が深く、開口部の第1方向に沿った長さが大きいことが好ましい。より好ましくは、第1方向に沿って並ぶ複数のダミートレンチ202のうち中央のダミートレンチ202が最も溝が浅く、かつ開口部の第1方向に沿った長さが小さい。そこから、基板301の端部近傍に近づくにつれて、及び領域R1の境界近傍に近づくにつれて、形成されるダミートレンチ202の溝が徐々に深く、かつ、開口部の第1方向に沿った長さが徐々に大きくなる。
その他の構成・効果は、第1実施形態及び第2実施形態と同様である。
In the present embodiment, among the plurality of dummy trenches 202, the dummy trench 202 formed in the vicinity of the boundary with the region R1 and the dummy trench 202 formed in the vicinity of the end of the substrate 301 are more than the other dummy trenches 202. However, it is preferable that the groove is deep and the length of the opening along the first direction is large. More preferably, among the plurality of dummy trenches 202 arranged along the first direction, the central dummy trench 202 has the shallowest groove, and the length of the opening along the first direction is small. From there, as the vicinity of the end of the substrate 301 is approached, and as the vicinity of the boundary of the region R1 is approached, the groove of the formed dummy trench 202 is gradually deeper and the length of the opening along the first direction is increased. Gradually grows.
Other configurations and effects are the same as those in the first embodiment and the second embodiment.

[第4実施形態]
図7は、本実施形態に係るキャパシタ1の構成例を示す平面図である。なお、図1及び図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
[Fourth Embodiment]
FIG. 7 is a plan view illustrating a configuration example of the capacitor 1 according to the present embodiment. In addition, the same code | symbol is attached | subjected to the structure equivalent to the capacitor 1 shown in FIG.1 and FIG.2, and description is abbreviate | omitted.

本実施形態において、キャパシタ1は、第1実施形態におけるトレンチ100及びダミートレンチ200の構成に代えて、トレンチ101、及びダミートレンチ203を備えている。   In the present embodiment, the capacitor 1 includes a trench 101 and a dummy trench 203 instead of the configuration of the trench 100 and the dummy trench 200 in the first embodiment.

図7に示すように、トレンチ101は、x軸に沿った方向に長手方向を有する楕円の形状を有している。また、トレンチ101は、x軸方向に沿った方向に1列のみ形成されている。その他のトレンチ101の構成は第1実施形態におけるトレンチ100の構成と同様である。   As shown in FIG. 7, the trench 101 has an elliptical shape having a longitudinal direction in the direction along the x-axis. In addition, the trenches 101 are formed in only one row in the direction along the x-axis direction. The other configuration of the trench 101 is the same as the configuration of the trench 100 in the first embodiment.

本実施形態に係る上部電極305は、第1実施形態における上部電極305と同様に、トレンチ101、及び端子325の輪郭に沿った形状を有している。即ち、本実施形態に係る上部電極305は、上部電極305の外縁のうち、トレンチ101における短径と円周との接点に対応する位置(即ち上部電極305の外縁と、トレンチ101における短径の延長線と接点)において、基板301の端部との距離が最も近くなるように設計されている。   Similar to the upper electrode 305 in the first embodiment, the upper electrode 305 according to the present embodiment has a shape along the contours of the trench 101 and the terminal 325. That is, the upper electrode 305 according to the present embodiment has a position corresponding to a contact point between the minor axis and the circumference of the trench 101 in the outer edge of the upper electrode 305 (that is, the outer edge of the upper electrode 305 and the minor axis of the trench 101). In the extension line and the contact), the distance from the end of the substrate 301 is designed to be the shortest.

次に、本実施形態に係るダミートレンチ203は、開口部の長手方向の径(図7においてはx軸方向に沿った長さ)が、トレンチ101におけるx軸方向に沿った長径よりも小さく設計されている。また、ダミートレンチ203は、上部電極305の端部と基板301の端部との距離が短い領域に限定して形成されている。即ち、ダミートレンチ203は、上部電極305における、トレンチ101の短径と円周との接点に対応する位置を少なくとも覆うように形成される。   Next, the dummy trench 203 according to the present embodiment is designed such that the diameter of the opening in the longitudinal direction (the length along the x-axis direction in FIG. 7) is smaller than the major diameter of the trench 101 along the x-axis direction. Has been. The dummy trench 203 is formed only in a region where the distance between the end of the upper electrode 305 and the end of the substrate 301 is short. That is, the dummy trench 203 is formed so as to cover at least a position in the upper electrode 305 corresponding to the contact point between the minor axis of the trench 101 and the circumference.

このように、本実施形態においては、ダミートレンチ203の長手方向の長さはトレンチ101の長径よりも小さく形成されるため、例えば、基板301上のレイアウトに余裕がない場合等でも、沿面放電を低減するのに十分なダミートレンチを当該レイアウトに合わせて設けることができる。換言すれば、基板301において素子や配線等のレイアウトの自由度を向上させることができる。   As described above, in this embodiment, since the length of the dummy trench 203 in the longitudinal direction is formed smaller than the major axis of the trench 101, for example, creeping discharge is generated even when the layout on the substrate 301 has no margin. Sufficient dummy trenches to be reduced can be provided in accordance with the layout. In other words, the degree of freedom of layout of elements, wirings, and the like in the substrate 301 can be improved.

なお、図7においては、端子325と基板301の端部との間の領域にはダミートレンチは形成されていないが、当該領域にもダミートレンチが形成される構成でもよい。
その他の構成・効果は、第1実施形態と同様である。
In FIG. 7, a dummy trench is not formed in a region between the terminal 325 and the end portion of the substrate 301, but a configuration in which a dummy trench is also formed in the region may be employed.
Other configurations and effects are the same as those of the first embodiment.

[第5実施形態]
図8は、本実施形態に係るキャパシタ1の構成例を示す平面図である。なお、図1及び図2に示したキャパシタ1と同等の構成には、同等の符号を付して説明を省略する。
[Fifth Embodiment]
FIG. 8 is a plan view illustrating a configuration example of the capacitor 1 according to the present embodiment. In addition, the same code | symbol is attached | subjected to the structure equivalent to the capacitor 1 shown in FIG.1 and FIG.2, and description is abbreviate | omitted.

図8に示すように、本実施形態に係る基板301は、トレンチ100に変えて、トレンチ102を備えている。   As shown in FIG. 8, the substrate 301 according to this embodiment includes a trench 102 instead of the trench 100.

トレンチ102の開口部は、第1方向に沿った径よりも第2方向に沿った径の方が長い略長方形の形状を有している。なお、トレンチ102の開口部の形状は略長方形に限定されず、例えば楕円形状でもよい。また、トレンチ102が第1方向及び/又は第2方向に並んで設けられる数も任意である。
その他の構成・効果は第1実施形態及び第2実施形態と同様である。
The opening of the trench 102 has a substantially rectangular shape whose diameter along the second direction is longer than the diameter along the first direction. Note that the shape of the opening of the trench 102 is not limited to a substantially rectangular shape, and may be, for example, an elliptical shape. In addition, the number of the trenches 102 provided side by side in the first direction and / or the second direction is also arbitrary.
Other configurations and effects are the same as those in the first and second embodiments.

以上、本発明の例示的な実施形態について説明した。本発明の一実施形態に係るキャパシタ1は、基板301と、基板301において1つ以上のトレンチ100が設けられたキャパシタ形成領域Rと、基板301におおて、キャパシタ形成領域Rと基板301の端部との間に位置し、1つ以上のダミートレンチ200が形成されたダミー領域と、少なくともキャパシタ形成領域Rを覆うように、かつ、1つ以上のトレンチ100の内部に設けられた第1電極(例えば下部電極302)と、誘電膜303と、キャパシタ形成領域Rを覆うように、かつ1つ以上のトレンチ100の内部に設けられた第2電極(例えば上部電極305)と、キャパシタ形成領域Rからダミー領域に亘っており、かつ、1つ以上のトレンチ100の少なくとも1つ及び1つ以上のダミートレンチ200の少なくとも一つを覆うように設けられた絶縁膜306と、を備える。これによって、本発明の位置実施形態に係るキャパシタ1は、沿面放電の起点から基板301の端までの、電荷経路を延ばすことができる。従って、キャパシタ1では、二次電子なだれを起こした電荷が基板301の端部に到達することを防ぐことが可能になり、素子破壊抑制することができる。   The exemplary embodiments of the present invention have been described above. A capacitor 1 according to an embodiment of the present invention includes a substrate 301, a capacitor formation region R in which one or more trenches 100 are provided in the substrate 301, and an end of the capacitor formation region R and the substrate 301. And a first electrode provided in the one or more trenches 100 so as to cover at least the capacitor forming region R and the dummy region in which the one or more dummy trenches 200 are formed. (For example, the lower electrode 302), the dielectric film 303, the second electrode (for example, the upper electrode 305) provided inside the one or more trenches 100 so as to cover the capacitor forming region R, and the capacitor forming region R To at least one of the one or more trenches 100 and at least one of the one or more dummy trenches 200. It includes an insulating film 306 provided so as to cover the. Thereby, the capacitor 1 according to the position embodiment of the present invention can extend the charge path from the start point of the creeping discharge to the end of the substrate 301. Therefore, in the capacitor 1, it becomes possible to prevent the charge that has caused the avalanche of secondary electrons from reaching the end portion of the substrate 301, and element breakdown can be suppressed.

また1つ以上のダミートレンチ200は、複数のダミートレンチ200を含み、キャパシタ形成領域Rから基板301の端部に向かう第1方向に並ぶように設けられたことが好ましい。また、1つ以上のダミートレンチ200は、それぞれ、長手方向を持つ開口部を有し、長手方向が、第1方向に略垂直な第2方向に沿っていることも好ましい。また上部電極305は、長手方向において、所定の幅を有しており、1つ以上のダミートレンチ200は、開口部の長手方向の径が、上部電極305の所定の幅よりも大きい、ことが好ましい。これによって、キャパシタ1は沿面放電特性を強化させることができる。   Further, it is preferable that the one or more dummy trenches 200 include a plurality of dummy trenches 200 and are arranged in a first direction from the capacitor formation region R toward the end of the substrate 301. Each of the one or more dummy trenches 200 preferably has an opening having a longitudinal direction, and the longitudinal direction is preferably along a second direction substantially perpendicular to the first direction. Further, the upper electrode 305 has a predetermined width in the longitudinal direction, and the one or more dummy trenches 200 have an opening having a longitudinal diameter larger than the predetermined width of the upper electrode 305. preferable. As a result, the capacitor 1 can enhance the creeping discharge characteristics.

さらに基板301は、第1辺及び第1辺に垂直な第2辺を有する矩形形状であり、1つ以上のダミートレンチ200は、キャパシタ形成領域Rと第1辺との間に設けられており、キャパシタ形成領域Rから基板301の第1辺までの距離が、キャパシタ形成領域Rから基板301の第2辺までの距離よりも短いことが好ましい。このように、基板301の端部までの距離が短い領域に限定してダミートレンチ200を設けることで、キャパシタ1のレイアウトに余裕がない場合でも沿面放電特性を強化させることができる。   Further, the substrate 301 has a rectangular shape having a first side and a second side perpendicular to the first side, and the one or more dummy trenches 200 are provided between the capacitor formation region R and the first side. The distance from the capacitor formation region R to the first side of the substrate 301 is preferably shorter than the distance from the capacitor formation region R to the second side of the substrate 301. Thus, by providing the dummy trench 200 only in the region where the distance to the end of the substrate 301 is short, the creeping discharge characteristics can be enhanced even when the layout of the capacitor 1 has no margin.

また絶縁膜306の表面は、1つ以上のダミートレンチ200の開口部に対応する位置に窪みを有する、ことが好ましい。これによって、電荷が絶縁膜306の表面を通る場合においても、電荷経路を延ばすことができる。   The surface of the insulating film 306 preferably has a depression at a position corresponding to the opening of one or more dummy trenches 200. Thus, even when charges pass through the surface of the insulating film 306, the charge path can be extended.

さらに1つ以上のダミートレンチ200は、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200と、当該境界付近以外に形成されるダミートレンチ200とを含み、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200が、当該境界付近以外に形成されるダミートレンチよりも溝が深いことが好ましい。また1つ以上のダミートレンチ200は、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200と、当該境界付近以外に形成されるダミートレンチ200とを含み、キャパシタ形成領域Rの境界付近に設けられるダミートレンチ200が、当該境界付近
以外に設けられるダミートレンチ200よりも開口部の第1方向に沿った長さが大きいことが好ましい。本発明の実施形態に係るキャパシタ1では、キャパシタ形成領域Rの境界近傍に形成されるダミートレンチ200の溝を深くすることによって、上部電極305による応力の集中を防ぐことができる。さらに、キャパシタ形成領域Rとの境界近傍以外に形成されるダミートレンチ200の開口部の第1方向に沿った長さを小さくすることによって、より多くのダミートレンチ200を形成することが可能になる。
Further, the one or more dummy trenches 200 include a dummy trench 200 provided near the boundary of the capacitor formation region R and a dummy trench 200 formed outside the vicinity of the boundary, and are provided near the boundary of the capacitor formation region R. The dummy trench 200 is preferably deeper than the dummy trench formed outside the vicinity of the boundary. The one or more dummy trenches 200 include a dummy trench 200 provided near the boundary of the capacitor formation region R and a dummy trench 200 formed outside the boundary, and are provided near the boundary of the capacitor formation region R. It is preferable that the length of the dummy trench 200 along the first direction of the opening is larger than the dummy trench 200 provided outside the vicinity of the boundary. In the capacitor 1 according to the embodiment of the present invention, stress concentration due to the upper electrode 305 can be prevented by deepening the groove of the dummy trench 200 formed near the boundary of the capacitor formation region R. Furthermore, by reducing the length along the first direction of the opening of the dummy trench 200 formed outside the vicinity of the boundary with the capacitor formation region R, more dummy trenches 200 can be formed. .

また1つ以上のダミートレンチ200は、基板301の端部付近に設けられるダミートレンチ200と、当該端部付近以外に形成されるダミートレンチ200とを含み、基板301の端部付近に設けられるダミートレンチ200が、当該端部付近以外に設けられるダミートレンチ200よりも溝が深いことが好ましい。さらに、1つ以上のダミートレンチ200は、基板301の端部付近に設けられるダミートレンチ200と、当該端部付近以外に形成されるダミートレンチ200とを含み、基板301の端部付近に設けられるダミートレンチ200が、当該端部付近以外に設けられるダミートレンチ200よりも開口部の第1方向に沿った長さが大きいことが好ましい。本発明の実施形態に係るキャパシタ1は、基板301の端部近傍に、溝の深いダミートレンチ201を備えることによって、ダイシング時に基板301にかかる応力を低減させることができる。また、キャパシタ形成領域Rとの境界近傍以外に形成されるダミートレンチ200の開口部の第1方向に沿った長さを小さくすることによって、より多くのダミートレンチ200を形成することが可能になる。   The one or more dummy trenches 200 include a dummy trench 200 provided in the vicinity of the end portion of the substrate 301 and a dummy trench 200 formed in a portion other than the vicinity of the end portion, and a dummy provided in the vicinity of the end portion of the substrate 301. It is preferable that the trench 200 is deeper than the dummy trench 200 provided outside the vicinity of the end. Further, the one or more dummy trenches 200 include a dummy trench 200 provided near the end of the substrate 301 and a dummy trench 200 formed other than in the vicinity of the end, and are provided near the end of the substrate 301. It is preferable that the length along the first direction of the opening of the dummy trench 200 is larger than that of the dummy trench 200 provided outside the vicinity of the end. In the capacitor 1 according to the embodiment of the present invention, the stress applied to the substrate 301 at the time of dicing can be reduced by providing the deep trench dummy trench 201 near the end of the substrate 301. Further, by reducing the length along the first direction of the opening of the dummy trench 200 formed outside the vicinity of the boundary with the capacitor formation region R, it becomes possible to form more dummy trenches 200. .

また、キャパシタ形成領域Rにおいて、1つ以上のトレンチ100が設けられた領域以外の領域に設けられた、輪状の開口部を有するリングトレンチ400と、リングトレンチ400上に、上部電極305を介して設けられた、当該上部電極305を外部と電気的に接続させるための端子325と、をさらに備え、端子325の表面は、リングトレンチ400の開口部に対応する位置に輪状の窪みを有しており、絶縁膜306は、輪状の窪みに形成された穴を有することが好ましい。この好ましい態様によると、絶縁膜306が、端子325の窪みの一部を覆うように形成されることにより、端子325の中央部(頂点)と、端子325と絶縁膜306との接続箇所に高低差を生じさせることができる。これによって、絶縁膜306は、トリプルジャンクションの遮蔽として機能する。即ち、端子325と絶縁膜306との接続箇所に高低差を生じさせることによって、トリプルジャンクションにおける沿面放電電圧が増加するため、沿面放電が発生を抑制することができる。さらに、角θが鋭角になるほど、絶縁膜306の穴315側の側面が端子325の盛り上がった部分に近くなる。これによって、より沿面放電電圧を増加させることができ、沿面放電の発生を抑制することができる。   Further, in the capacitor formation region R, a ring trench 400 having a ring-shaped opening provided in a region other than a region where the one or more trenches 100 are provided, and an upper electrode 305 on the ring trench 400. And a terminal 325 for electrically connecting the upper electrode 305 to the outside. The surface of the terminal 325 has a ring-shaped depression at a position corresponding to the opening of the ring trench 400. The insulating film 306 preferably has a hole formed in a ring-shaped depression. According to this preferred embodiment, the insulating film 306 is formed so as to cover a part of the depression of the terminal 325, so that the central portion (vertex) of the terminal 325 and the connection portion between the terminal 325 and the insulating film 306 are high and low. A difference can be made. Thus, the insulating film 306 functions as a triple junction shield. That is, by causing a height difference in the connection portion between the terminal 325 and the insulating film 306, the creeping discharge voltage at the triple junction increases, so that the occurrence of creeping discharge can be suppressed. Furthermore, as the angle θ becomes sharper, the side surface of the insulating film 306 on the hole 315 side becomes closer to the raised portion of the terminal 325. As a result, the creeping discharge voltage can be further increased, and the occurrence of creeping discharge can be suppressed.

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。   Each embodiment described above is for facilitating the understanding of the present invention, and is not intended to limit the present invention. The present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof. In other words, those obtained by appropriately modifying the design of each embodiment by those skilled in the art are also included in the scope of the present invention as long as they include the features of the present invention. For example, each element included in each embodiment and its arrangement, material, condition, shape, size, and the like are not limited to those illustrated, and can be changed as appropriate.

例えば、既述の実施形態において、キャパシタ1が、リングトレンチ400を備える構成について説明したが、これに限定されない。例えばキャパシタ1は、リングトレンチ400を備えない構成でもよい。また、キャパシタ1は、トレンチ100又はリングトレンチ400のうちのいずれか一方に対応する位置にのみダミートレンチ200を備える構成でもよい。さらに、キャパシタ1はダミートレンチ200の代わりに、基板301に対して凹となるように絶縁膜306が形成される構成でもよい(図9)。この場合には、絶縁膜306が延長部として機能する。さらに図9に示すように、絶縁膜306の表面に凹凸を形成することで、上部電極305の端部から基板301の端部までの経路長をより延長させることができる。
また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
For example, in the above-described embodiment, the configuration in which the capacitor 1 includes the ring trench 400 has been described. However, the present invention is not limited to this. For example, the capacitor 1 may be configured without the ring trench 400. The capacitor 1 may be configured to include the dummy trench 200 only at a position corresponding to one of the trench 100 or the ring trench 400. Further, the capacitor 1 may have a configuration in which an insulating film 306 is formed so as to be concave with respect to the substrate 301 instead of the dummy trench 200 (FIG. 9). In this case, the insulating film 306 functions as an extension portion. Further, as shown in FIG. 9, by forming irregularities on the surface of the insulating film 306, the path length from the end of the upper electrode 305 to the end of the substrate 301 can be further extended.
Each embodiment is an exemplification, and it is needless to say that a partial replacement or combination of configurations shown in different embodiments is possible, and these are also included in the scope of the present invention as long as they include the features of the present invention. .

1 キャパシタ
100、101 トレンチ
200、201、202、203 ダミートレンチ
301 基板
302 下部電極
303 誘電膜
304 バッファ膜
305 上部電極
325 端子
306 絶縁膜
1 Capacitor 100, 101 Trench 200, 201, 202, 203 Dummy trench 301 Substrate 302 Lower electrode 303 Dielectric film 304 Buffer film 305 Upper electrode 325 Terminal 306 Insulating film

Claims (13)

基板と、
前記基板において1つ以上のトレンチが設けられたキャパシタ形成領域と、
前記基板において、前記キャパシタ形成領域と当該基板の端部との間に位置するダミー領域と、
少なくとも前記キャパシタ形成領域を覆うように、かつ前記1つ以上のトレンチの内部に設けられた第1電極、及び誘電膜と、
前記キャパシタ形成領域を覆い、前記第1電極と電位が異なる第2電極と、
前記ダミー領域に形成され、前記第2電極から前記基板の端部までの経路において、前記基板に対して凹又は凸を形成した延長部と、
を備えるキャパシタ。
A substrate,
A capacitor forming region provided with one or more trenches in the substrate;
In the substrate, a dummy region located between the capacitor formation region and the end of the substrate,
A first electrode and a dielectric film provided so as to cover at least the capacitor formation region and inside the one or more trenches;
A second electrode that covers the capacitor formation region and has a different potential from the first electrode;
An extension formed in the dummy region, and having a concave or convex shape with respect to the substrate in the path from the second electrode to the end of the substrate;
A capacitor comprising:
前記延長部は、前記第2電極間と前記基板の端部との最短経路上に設けられる。
請求項1に記載のキャパシタ。
The extension is provided on the shortest path between the second electrodes and the end of the substrate.
The capacitor according to claim 1.
前記延長部は、
前記基板を覆うように形成された絶縁膜である、
請求項1又は2に記載のキャパシタ。
The extension is
An insulating film formed so as to cover the substrate;
The capacitor according to claim 1 or 2.
前記延長部は、前記基板における厚み方向に形成された1つ以上のダミートレンチである、
請求項1又は2に記載のキャパシタ。
The extension is one or more dummy trenches formed in the thickness direction of the substrate,
The capacitor according to claim 1 or 2.
前記1つ以上のダミートレンチは、
長手方向を持つ開口部を有し、前記長手方向が、前記キャパシタ形成領域から前記基板の端部に向かう第1方向に略垂直な第2方向に沿って設けられた、
請求項4に記載のキャパシタ。
The one or more dummy trenches are
An opening having a longitudinal direction, the longitudinal direction being provided along a second direction substantially perpendicular to the first direction from the capacitor formation region toward the end of the substrate;
The capacitor according to claim 4.
前記第2電極は、前記長手方向において、所定の幅を有しており、
前記1つ以上のダミートレンチは、
開口部の長手方向の径が、前記第2電極の前記所定の幅よりも大きい、
請求項5に記載のキャパシタ。
The second electrode has a predetermined width in the longitudinal direction,
The one or more dummy trenches are
A diameter in a longitudinal direction of the opening is larger than the predetermined width of the second electrode;
The capacitor according to claim 5.
前記基板は、第1辺及び前記第1辺に垂直な第2辺を有する矩形形状であり、
前記1つ以上のダミートレンチは、前記キャパシタ形成領域と前記第1辺との間に設けられており、
前記キャパシタ形成領域から前記基板の前記第1辺までの距離が、前記キャパシタ形成領域から前記基板の前記第2辺までの距離よりも短い、
請求項4乃至6の何れか一項に記載のキャパシタ。
The substrate has a rectangular shape having a first side and a second side perpendicular to the first side;
The one or more dummy trenches are provided between the capacitor formation region and the first side,
A distance from the capacitor formation region to the first side of the substrate is shorter than a distance from the capacitor formation region to the second side of the substrate;
The capacitor according to any one of claims 4 to 6.
前記キャパシタ形成領域から前記ダミー領域に亘っており、かつ前記1つ以上のトレンチの少なくとも1つ及び前記1つ以上のダミートレンチの少なくとも1つを覆うように設けられた絶縁膜を、
さらに備え、
前記絶縁膜の表面は、
前記1つ以上のダミートレンチの開口部に対応する位置に窪みを有する、
請求項4乃至7の何れか一項に記載のキャパシタ。
An insulating film extending from the capacitor formation region to the dummy region and covering at least one of the one or more trenches and at least one of the one or more dummy trenches;
In addition,
The surface of the insulating film is
Having a depression at a position corresponding to the opening of the one or more dummy trenches,
The capacitor according to any one of claims 4 to 7.
前記1つ以上のダミートレンチは、
前記キャパシタ形成領域の付近に設けられるダミートレンチと、当該キャパシタ形成領域の付近以外に形成されるダミートレンチとを含み、
前記キャパシタ形成領域の付近に設けられるダミートレンチが、当該キャパシタ形成領域の付近以外に形成されるダミートレンチよりも溝が深い、
請求項4乃至8の何れか一項に記載のキャパシタ。
The one or more dummy trenches are
Including a dummy trench provided in the vicinity of the capacitor formation region, and a dummy trench formed in a region other than the vicinity of the capacitor formation region,
The dummy trench provided in the vicinity of the capacitor formation region has a deeper groove than the dummy trench formed outside the vicinity of the capacitor formation region,
The capacitor according to any one of claims 4 to 8.
前記1つ以上のダミートレンチは、
前記キャパシタ形成領域の付近に設けられるダミートレンチと、当該キャパシタ形成領域の付近以外に形成されるダミートレンチとを含み、
前記キャパシタ形成領域の付近に設けられるダミートレンチが、当該キャパシタ形成領域の付近以外に設けられるダミートレンチよりも開口部の第1方向に沿った長さが大きい、
請求項4乃至9の何れか一項に記載のキャパシタ。
The one or more dummy trenches are
Including a dummy trench provided in the vicinity of the capacitor formation region, and a dummy trench formed in a region other than the vicinity of the capacitor formation region,
The dummy trench provided in the vicinity of the capacitor formation region has a larger length along the first direction of the opening than the dummy trench provided in a region other than the vicinity of the capacitor formation region.
The capacitor according to any one of claims 4 to 9.
前記1つ以上のダミートレンチは、
前記基板の端部の付近に設けられるダミートレンチと、当該端部の付近以外に形成されるダミートレンチとを含み、
前記基板の端部の付近に設けられるダミートレンチが、当該端部の付近以外に設けられるダミートレンチよりも溝が深い、
請求項4乃至10のいずれか一項に記載のキャパシタ。
The one or more dummy trenches are
Including a dummy trench provided near the end of the substrate, and a dummy trench formed outside the vicinity of the end,
The dummy trench provided near the end of the substrate is deeper than the dummy trench provided outside the vicinity of the end,
The capacitor according to any one of claims 4 to 10.
前記1つ以上のダミートレンチは、
前記基板の端部の付近に設けられるダミートレンチと、当該端部の付近以外に形成されるダミートレンチとを含み、
前記基板の端部の付近に設けられるダミートレンチが、当該端部の付近以外に設けられるダミートレンチよりも開口部の第1方向に沿った長さが大きい、
請求項4乃至11の何れか一項に記載のキャパシタ。
The one or more dummy trenches are
Including a dummy trench provided near the end of the substrate, and a dummy trench formed outside the vicinity of the end,
The dummy trench provided near the end of the substrate has a length along the first direction of the opening larger than the dummy trench provided outside the vicinity of the end,
The capacitor according to any one of claims 4 to 11.
前記キャパシタ形成領域において、前記1つ以上のトレンチが設けられた領域以外の領域に設けられた、輪状の開口部を有するリングトレンチと、
前記リングトレンチ上に、前記第2電極を介して設けられた、当該第2電極を外部と電気的に接続させるための端子と、
をさらに備え、
前記端子の表面は、前記リングトレンチの前記開口部に対応する位置に輪状の窪みを有しており、
前記絶縁膜は、
前記輪状の窪みに形成された穴を有する、
請求項8に記載のキャパシタ。
A ring trench having a ring-shaped opening provided in a region other than the region in which the one or more trenches are provided in the capacitor formation region;
A terminal provided on the ring trench via the second electrode for electrically connecting the second electrode to the outside;
Further comprising
The surface of the terminal has a ring-shaped depression at a position corresponding to the opening of the ring trench,
The insulating film is
Having a hole formed in the annular recess,
The capacitor according to claim 8.
JP2018103769A 2016-06-22 2018-05-30 Capacitors Active JP6587112B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016123511 2016-06-22
JP2016123511 2016-06-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018516209A Division JP6347313B2 (en) 2016-06-22 2017-06-09 Capacitors

Publications (2)

Publication Number Publication Date
JP2018152599A true JP2018152599A (en) 2018-09-27
JP6587112B2 JP6587112B2 (en) 2019-10-09

Family

ID=60784309

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018516209A Active JP6347313B2 (en) 2016-06-22 2017-06-09 Capacitors
JP2018103769A Active JP6587112B2 (en) 2016-06-22 2018-05-30 Capacitors

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018516209A Active JP6347313B2 (en) 2016-06-22 2017-06-09 Capacitors

Country Status (5)

Country Link
US (1) US10797183B2 (en)
EP (1) EP3477692A4 (en)
JP (2) JP6347313B2 (en)
CN (1) CN109155285A (en)
WO (1) WO2017221750A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7178187B2 (en) * 2018-06-27 2022-11-25 太陽誘電株式会社 trench capacitor
JP7251332B2 (en) * 2019-06-07 2023-04-04 株式会社村田製作所 Capacitor
DE112020003302T5 (en) * 2019-09-17 2022-04-07 Murata Manufacturing Co., Ltd. SEMICONDUCTOR DEVICE
JP7317649B2 (en) * 2019-09-20 2023-07-31 株式会社東芝 capacitor
US12027431B2 (en) * 2021-03-19 2024-07-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure and method of making
US12424538B2 (en) * 2022-08-01 2025-09-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device including dummy deep trench capacitors and a method of manufacturing thereof
US12525397B2 (en) 2022-12-29 2026-01-13 Samsung Electro-Mechanics Co., Ltd. Capacitor component and manufacturing method of capacitor component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310428A (en) * 2005-04-27 2006-11-09 Casio Comput Co Ltd Semiconductor device and manufacturing method thereof
JP2008153497A (en) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd Method for manufacturing dielectric thin film capacitor
JP2008205180A (en) * 2007-02-20 2008-09-04 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP2008252011A (en) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd Dielectric capacitor
JP2009010114A (en) * 2007-06-27 2009-01-15 Murata Mfg Co Ltd Dielectric thin film capacitor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0993030A3 (en) * 1998-08-13 2002-07-24 International Business Machines Corporation Integrated chip dummy trench patterns to ease trench etch process development
DE19940825A1 (en) * 1999-08-27 2001-04-05 Infineon Technologies Ag Capacitor structure
JP2003100938A (en) * 2001-09-26 2003-04-04 Mitsubishi Electric Corp Semiconductor device
CN1405878A (en) * 2002-11-04 2003-03-26 中芯国际集成电路制造(上海)有限公司 Metal-insulator-metal capacitor manufacturing method
US6984860B2 (en) * 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
JP2005353657A (en) * 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
US7256439B2 (en) * 2005-01-21 2007-08-14 International Business Machines Corporation Trench capacitor array having well contacting merged plate
US7554148B2 (en) * 2006-06-27 2009-06-30 United Microelectronics Corp. Pick-up structure for DRAM capacitors
DE102007009383A1 (en) * 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Semiconductor arrangement and method for its production
JP5023741B2 (en) * 2007-03-02 2012-09-12 富士電機株式会社 Signal transmission device
JP2014022600A (en) * 2012-07-19 2014-02-03 Renesas Electronics Corp Semiconductor integrated circuit
JP2015032665A (en) 2013-08-01 2015-02-16 住友電気工業株式会社 Wide bandgap semiconductor device
JP5967153B2 (en) 2014-08-06 2016-08-10 日産自動車株式会社 Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310428A (en) * 2005-04-27 2006-11-09 Casio Comput Co Ltd Semiconductor device and manufacturing method thereof
JP2008153497A (en) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd Method for manufacturing dielectric thin film capacitor
JP2008205180A (en) * 2007-02-20 2008-09-04 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP2008252011A (en) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd Dielectric capacitor
JP2009010114A (en) * 2007-06-27 2009-01-15 Murata Mfg Co Ltd Dielectric thin film capacitor

Also Published As

Publication number Publication date
JPWO2017221750A1 (en) 2018-08-02
US20190088800A1 (en) 2019-03-21
US10797183B2 (en) 2020-10-06
JP6587112B2 (en) 2019-10-09
CN109155285A (en) 2019-01-04
WO2017221750A1 (en) 2017-12-28
JP6347313B2 (en) 2018-06-27
EP3477692A1 (en) 2019-05-01
EP3477692A4 (en) 2020-02-19

Similar Documents

Publication Publication Date Title
JP6587112B2 (en) Capacitors
JP6061023B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN104040720B (en) Semiconductor device and manufacturing method thereof
JP5920970B2 (en) Semiconductor device
JP6143490B2 (en) Semiconductor device and manufacturing method thereof
JP7327672B2 (en) semiconductor equipment
JP6463338B2 (en) Semiconductor device
JP6566835B2 (en) Semiconductor device and manufacturing method thereof
JP7289258B2 (en) semiconductor equipment
JP6633867B2 (en) Semiconductor device and method of manufacturing the same
JP6560059B2 (en) Semiconductor device and manufacturing method thereof
JP2014060362A (en) Semiconductor device
CN103681826A (en) Power semiconductor device
CN101807599B (en) Semiconductor device and method of manufacturing the same
JP6232089B2 (en) Semiconductor device
JP2018093135A (en) Semiconductor device and manufacturing method of the same
CN109390387B (en) Semiconductor device and manufacturing method thereof
JP2008172165A (en) Semiconductor device
CN107833915B (en) Semiconductor device
JP2005322949A (en) Semiconductor device
KR20150067509A (en) A semiconductor power device and method for manufacturing the same
JP7404601B2 (en) semiconductor integrated circuit
JP4425295B2 (en) Semiconductor device
JP2022161434A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190828

R150 Certificate of patent or registration of utility model

Ref document number: 6587112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150